TWI321714B

TWI321714B -

Info

Publication number: TWI321714B
Application number: TW092133896A
Authority: TW
Inventors: Mitsuaki Osame; Aya Anzai
Original assignee: Semiconductor Energy Lab
Priority date: 2002-12-03
Filing date: 2003-12-02
Publication date: 2010-03-11
Also published as: CN100365934C; US20120262206A1; JP5568510B2; US7142030B2; EP1569342A1; US20110304605A1; JPWO2004051852A1; US7301382B2; JP2011239411A; US8004334B2; DE60336501D1; US8710887B2; US20070085586A1; AU2003284526A1; US20040257136A1; KR101062241B1; US20080094340A1; JP4841839B2; WO2004051852A1; TW200500829A

Description

1321714 (1) 玖、發明說明【發明所屬之技術領域】本發明係有關於一種取入數位信號的資料閂鎖電路。又’本發明係有關於~種將該資料閂鎖電路應用在驅動電路之一部分的主動矩陣型顯示裝置。又，本發明係有關於一種利用該主動矩陣型顯示裝置之電子機器。【先前技術】 φ 近年來’液晶顯示裝置或發光裝置等的主動矩陣型顯示裝置’由於用在行動機器等的需求增加，因此乃逐步進行開發。特別是熱烈地開發一利用藉由多結晶半導體（ poly _ Si )形成在絕緣體上的薄膜電晶體（Thin Film Transistor; TFT)而一體地形成畫素電路以及驅動電路（以下總稱爲「內部電路」）的技術。內部電路具有源極信號線驅動電路以及閛極信號線驅動電路等，該些的驅動電路等則控制被配置成矩陣狀的畫素電路。 · 又，內部電路則經由 FPC ( Flexible Printed Circuit )等而與控制器1C等（以下稱爲「外部電路」），而控制其動作。一般而言，用在外部電路的1C的驅動電壓（亦即，信號的振幅），則從低消耗電力化的觀點來看會較內部電路的驅動電壓爲小。而現實上外部電路一般是使用依據3.3V的電壓而動作的1C ’但內部電路的動作電壓則爲10V而較外部電路爲高。因此’在將3.3V的信號從外部電路輸入到內部電路之際’則必須在位準移位（level -5- (2) (2)1321714 shift )電路等中將信號的振幅轉換成1 OV左右。但是當在外部電路中實施位準移位時，則產生要增加位準移位IC、電源IC等的零件、增加消耗電力的問題。另一方面，在輸入到移位暫存器或資料閂鎖電路等之前當實施位準移位時，則會產生佈局面積增加、消耗電力增加、高頻動作困難等的問題。因此乃將來自外部電路之低電壓的振幅的信號直接輸入到構成內部電路之驅動電路的移位暫存器或資料閂鎖電路等而正確地動作的方式（以下將該方式稱爲「低電壓驅動」）。主動矩陣型顯示裝置的驅動方式則有數位驅動方式與類比驅動方式。當使用數位驅動方式時，則在構成內部電路的源極信號線驅動電路內必須要設置一可根據來自移位暫存器依序取入數位的影像信號的資料閂鎖電路。資料閂鎖電路則有已考慮到低電壓信號輸入者（參照以下的專利文獻1 )。 (專利文獻1 :特開平1 1 — 1 84440號公報）。但是在與低電壓信號輸入另對應的資料閂鎖電路中，則有時候會受到TFT之諸特性變動的影響而產生錯誤動作。在此，則將一般之習用型的資料閂鎖電路表示在圖2 (A )，上述資料閂鎖電路具有時脈型反相器2005以及反相器2006，而上述時脈型反相器2005具有被串聯連接的 P 型 TFT 2001 及 2002、以及 N 型 TFT 2003 及 2004° 在P型TFT 2001的閘極則輸入有來自移位暫存器的取樣 (3) (3)1321714 脈衝（LAT ) ’而源極則是一被供給電源VDD的連接構造。在N型TFT 2 0 04的閘極則輸入有取樣脈衝（LAT ) 的反轉脈衝（LATB) ’而源極則是一被供給電源VSS的連接構造。在P型TFT 2002以及N型TFT 2003的閘極則被輸入有數位信號（DATA )。又，P型TFT 2002以及 N型2003的汲極則被連接到反相器2006。圖2(B)爲表示圖2(A)之習用型資料閂鎖電路的時序圖。利用圖2(A)以及圖2(B)來說明習用型資料閂鎖電路。此外所輸入的數位信號（以下稱爲「資料信號」）爲一數位形式，是一具有表現「1」的電位與表現「〇」的電位的信號。在本說明書中不論是那種情形，不管其電位均將表現「1」的電位位準記爲「Η位準」，將表現「〇」的電位位準記爲「L位準」。此外只要不特別記載，其電位的高低均設爲L位準<Η位準。首先，在期間Τ1內，從移位暫存器輸入L位準的取樣脈衝（LAT )，而LAT成爲L位準，LATB成爲Η位準，且使Ρ型TFT 2001以及Ν型TFT 2004成爲ON。此時 ’當DATA爲Η位準時，貝IJ P型TFT 2002成爲OFF，且 N型TFT 2003成爲ON，而時脈型反相器2005會輸出 VSS。相反地當DATA爲L位準時，貝IJ P型TFT 2002成爲ON’且N型TFT 2003成爲ON，而時脈型反相器2005 會輸出VDD。 (本發明所想要解決的課題） (4) (4)1321714 在上述習用型資料閂鎖電路中，當進行低電壓驅動時 ’亦即直接將來自外部電路的數位信號DATA輸入時，則參照圖2 ( A )以及（B )來說明其驅動情形。在此，vs S 爲—2V、VDD爲5V、LAT以及LATB的Η位準爲5V、L 位準爲—2V、DATA的Η位準爲3V、L位準爲〇ν。

首先在期間Τ 1內’從移位暫存器輸入取樣脈衝， LAT，LAT成爲L位準（—2V ) 、L A Τ Β成爲Η位準（5 V )，而使Ρ型TFT 2001以及Ν型2004成爲ON。此時，當DATA爲Η位準(3 V )時，貝〇 Ρ型TFT 2002成爲OFF ，且N型TFT 2003成爲ON，而時脈型反相器2005會輸出VSS。但是此時，當P型TFT 2002的閾値電壓|VTH|成爲2V以下時，則P型TFT 2002成爲ON而流有漏電流。更且，P型TFT 2002以及N型TFT 2003的諸特性，特別是閾値特性因爲變動，結果當在P型TFT 2002的 |Vgs| = 2V下的ON電流超過在N型TFT 2003之|Vgs| = 5V 下的ON電流時，則邏輯關係會逆轉，而時脈型反相器 2 00 5的輸出不會成爲VSS而會成爲VDD。相反地，當DATA爲L位準（0V)時，若N型TFT 2003的|VTH|爲2V以下時，則N型TFT 2003也會成爲 ON而流有漏電流。更且，當在N型TFT 2003之|Vgs丨=2 V 下的ON電流超過在P型TFT 2002的|VgJ = 5V下的ON電流時，則邏輯關係會逆轉，時脈型反相器2005的輸出不會成爲VDD，而會成爲VSS。本發明即有鑑於上述的問題點，其課題在於提供一較 -8 - (5) (5)1321714 難受到TFT之特性變動的影響，而能夠進行低消耗電力 '高頻動作的資料閂鎖電路。【發明內容】發明之揭露 (解決課題的手段）本發明之資料問鎖電路’在判斷資料信號爲Η位準或L位準的反相器中具有讓上述反相器的輸入端子與輸出端子產生短路的手段，且將上述反相器的輸入端子與電容的其中一個電極連接，而將資料信號或基準電位取入到上述電容的另一個電極。首先藉著讓上述反相器的輸入端子與輸出端子短路而將上述反相器的輸入端子與電容的其中一個電極設爲上述反相器的閩値電位’同時將上述電容的另一個的電極設爲基準電位。接者將資料信號取入到已設爲基準電位的上述電容的其中一個電極。藉此，經由上述電容之反相器的輸入端子的電位可以從閾値電位向上下變動，而能夠判別資料信號的Η位準或L位準。因此，即使相對於電源電壓範圍減小資料信號的振幅，也不會受到TFT之特性變動的影響而能夠正確地動作〇在此則說明本發明的構成如下：本發明之資料閂鎖電路，其主要特徵在於：是一用於 -9- (6) (6)1321714 取入數位信號的資料閂鎖電路，具備有：具有第】以及第 2電極之電容機構、輸入端子被連接到上述第1電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的開關，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極。又’本發明之資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第〗以及桌2電極之電容機構、輸入端子被連接到上述第1電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的第1開關、及被連接到上述第2電極之第2開關以及第3開關，在重置期間內藉著使上述第1開關成爲ON，且使上述第2開關成爲ON而將第1電極輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON，而將上述數位信號輸入到上述電容機構的上述第2電極。本發明之資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 2電極之電容機構、輸入端子被連接到上述第1電極的第 1反相器、及被連接到上述第1反相器之上述輸入端子與 -10- (7) . 1321714 輸出端子之間的開關、輸入端子被連接到上述第1反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分別被連接到上述第2反相器的上述輸入端子以及輸出端子的時脈型反相器，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極。 φ 又’本發明之資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第2電極之電容機構、輸入端子被連接到上述第1電極的第1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的第1開關、被連接到上述第2電極的第2開關以及第3開關、輸入端子被連接到上述第1反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分別被連接到上述第2反相器之上述輸入端子以及輸出馨端子的時脈型反相器，在重置期間中’藉著使上述第1開關成爲0N，且使上述第2開關成爲ON，而將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON’而將上述數位信號輸入到上述電容機構的上述第2電極。又’本發明之資料閂鎖電路，其主要特徵在於：是一 -11 - (8) (8)1321714 用於取入數位信號的資料閂鎖電路，具備有：具有第丨以及第2電極之電容機構、輸入端子被連接到上述第1電極的第1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的開關、輸入端子被連接到上述第丨反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分別被連接到上述第1反相器之上述輸入端子以及上述輸出端子的時脈型反相器，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極。又，本發明之資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第2電極之電容機構、輸入端子被連接到上述第1電極的第1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的第1開關、被連接到上述第2電極的第2開關以及第3開關、輸入端子被連接到上述第丨反相器之上述輸出端子的第2反相器、及輸出端子以及輸出端子分別被連接到上述第1反相器之上述輸入端子以及上述輸出端子的時脈型反相器，在重置期間內藉著使上述第1開關成爲ON，且使上述第2開關成爲ON，將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，藉著使上述第3 -12- (9) 1321714 開關成爲ON，將上述數位信號輸入到上述電容機構的上述第2電極。又’本發明之資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第丨電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極以及上述第3電極的反相器、及被連接到上述反相器之上述輸入贿子與輸出細ΐ子之間的開關，在重置期間內使上述開關成爲ON,且將第1電位輸入到上述第1電容機構的上述第2電極，且將第2電位輸入到上述第2電容機構的上述第4電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第2電容機構的上述第4電極。又’本發明之資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第鲁 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極以及上述第3電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的第1開關，被連接到上述第2電極的第2開關以及第3開關、及被連接到上述第4電極的第 4開關以及第5開關，在重置期間內藉著使上述第1開關成爲ON，且使上述第2開關成爲ON，將第1電位輸入到上述第1電容機 -13- 1321714 do) 構的上述第2電極，且藉著使上述第4開關成爲〇N，將第2電位輸入到上述第2電容機構的上述第4電極，而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON以及藉著使上述第5開關成爲on，而分別將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第2電容機構的上述第4電極。又’本發明之資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 · 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極，且輸出端子被連接到上述第3電極的第1反相器、被連接到上述第1反相器的上述輸入端子與上述輸出端子之間的第1 開關’具有第5以及第6電極的第3電容機構，具有第7 以及第8電極的第4電容機構，輸入端子被連接到上述第 5電極，且輸出端子被連接到上述第7電極的第2反相器 ’被連接到上述第2反相器的上述輸入端子與上述輸出端 φ 子之間的第2開關、輸入端子被連接到上述第4以及上述第8電極的第3反相器、及被連接到上述第3反相器的上述輸入端子與輸出端子之間的第3開關。在重置期間內使上述第1以及第2開關成爲ON，且將第1電位輸入到上述第1電容機構的上述第2電極，將第2電位輸入到上述第3電容機構的上述第6電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第3電 -14- (11) . 1321714 容機構的上述第6電極。又，本發明之資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極，且輸出端子被連接到上述第3電極的第1反相器、被連接到上述第1反相器的上述輸入端子與上述輸出端子之間的第1 開關’具有第5以及第6電極的第3電容機構，具有第7 φ 以及第8電極的第4電容機構，輸入端子被連接到上述第 5電極’且輸出端子被連接到上述第7電極的第2反相器 ’被連接到上述第2反相器的上述輸入端子與上述輸出端子之間的第2開關、輸入端子被連接到上述第4以及上述第8電極的第3反相器、及被連接到上述第3反相器的上述輸入端子與輸出端子之間的第3開關、及被連接到上述第1電極與上述第5電極的第5電容，在重置期間內使上述第1以及第2開關成爲ON，且 · 將第1電位輸入到上述第1電容機構的上述第2電極，將第2電位輸入到上述第3電容機構的上述第6電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第3電容機構的上述第6電極。又，上述第1電位爲上述數位信號的1的電位或0的電位。又，利用來自前段之移位暫存器的取樣脈衝來決定上 15- (12) (12)1321714 述重置期間，而利用來自自身段之移位暫存器的取樣脈衝來決定上述取入期間。又，上述數位信號的振幅較被使用在上述資料閂鎖電路中的電壓電源範圍爲小。又，上述時脈型反相器的控制端子使用來自前段之移位暫存器的輸出脈衝。又，上述資料閂鎖電路是由薄膜電晶體所構成。 (發明的效果）本發明的資料閂鎖電路，即使相對於電源電壓範圍減小輸入信號的振幅，也不會受到TFT之諸特性之變動的影響而能夠正確地動作，因此不需要對來自外部電路的信號實施位準移位，而能夠實現低消耗電力化、縮小佈局面積以及降低成本。【實施方式】 Φ 實施發明之最佳形態以下則說明本發明的實施形態》 (實施形態1 ) 圖1(A)係表示本實施形態之資料鎖存電路的構成〇本實施形態的資料鎖存電路具有資料取入用開關 1001'參考用開關1 002 '閾値設定用開關1 003 '電容機 -16 - (13) (13)1321714 構1 004、以及校正反相器1 00 5。在本實施形態的資料閂鎖電路中則將由資料取入用開關1001 '參考用開關1002 以及電容機構1004所構成的電路方塊稱爲「方塊x」。又，也可以因應必要設置反相器1 〇〇 6。資料取入用開關1001則根據LAT來控制ON或OFF ，將所輸入的DATA輸入到參考用開關1002與電容機構 100 4之第2電極的連接部（以下稱爲「節點a」）。參考用開關1002則根據LAT — 1來控制on或OFF而取入第1 電位（在此稱爲「基準電位」），而將基準電位輸出到資料取入用開關1001與電容機構1〇〇4之第2電極的連接部 ’亦即’節點a »校正反相器1 005的輸入端子以及輸出端子則經由閾値設定用開關1 〇03而在電氣上被連接。而分別將校正反相器1 005之輸入端子以及輸出端子與閾値設定用開關1 003的連接部稱爲「節點b」' 「節點c」。又，閾値設定用開關1 003的ON或OFF則根據LAT — 1 被控制。校正反相器1 〇〇5則將資料輸出到被連接到節點 c的反相器1006。圖1 ( B )爲表示本實施形態之資料閂鎖電路的時序圖。請參照圖1(A)以及圖l(B)來說明在將本實施形態的資料閂鎖電路以低電壓驅動時的動作。在本實施形態中 ’ VSS 爲一 2V、VDD 爲 5V、LAT、LATB、LAT— 1 以及LAT— 1B之各自的Η位準爲5V、L位準爲一2V、 DATA的Η位準爲3V、L位準爲〇v、基準位準爲一作爲 DATA之L位準與η位準之中間電位的15V。又最好在 -17- (14) (14)1321714

期間T1所輸入的LAT與在之後的期間T2所輸入之LAT -1的脈衝不要重疊。首先’在期間T 1實施重置作業。從位在本資料閂鎖電路之前段的移位暫存器將取樣脈衝LAT_1(5V)輸入到本資料閂鎖電路，而使參考用開關1 〇〇2以及閎値設定用開關1 003成爲ON狀態。結果，節點a成爲基準電位 (1 .5V )。節點b由於作用在節點c的電位被回饋（ feedback)而電位不動的方向上，因此，成爲校正反相器 1 〇〇 5的閾値電位（在此設爲2 V )。之後接著則移到期間T2，本資料閂鎖電路則判斷的輸入之DATA的Η位準、L位準。來自上述移位暫存器的取樣脈衝L A Τ ( 5 V )則被輸入到本資料閂鎖電路，而使資料取入用開關1001成爲ON狀態。當所輸入的DATA 爲Η位準（3 V )時，則節點a的電位會從1 .5 V成爲3 V 。由於電容機構1004之兩端的電位差被保持，因此，節點b會變化一相當於節點a的電壓變化成分。亦即，節點 b從2V上昇1.5V左右而成爲3.5V左右。在此，圖3爲表示一般的反相器的VlN (輸入信號電壓）一 VOUT (輸出信號電壓）特性。如圖3所示，當V1N 從閾値朝上下任一方向即使稍微地變動時，VOUT也會大幅地接近VDD或VSS。因此，在期間T1，由於節點b被設定在校正反相器 1 005的閾値電壓，因此節點c會隨著節點b的電位的變化而敏感地反應。此時，由於節點b的電位從2V上昇到 -18- (15) (15) 1321714 3.5V左右，因此，節點c的電位會大幅地接近於VSS。節點c的電位更會被反相器1 006所整形，而將VDD ( Η 位準）輸出到其輸出OUT。相反地，在期間T2中，當DATA爲L位準（0V )時 ’則節點a的電位會從1 · 5 V成爲ON，而節點b的電位會從2V降低1.5V左右而成爲〇.;5V左右。如此般，由於節點c的電位從閾値電位降低，因此，節點c會大幅地接近 VDD。節點c的電位更會被反相器1 〇〇6所整形，而將 VSS ( L位準）輸出到其輸出OUT。又’當基準電位爲固定電位時’雖然理想上最好是資料（在此爲DATA)之振幅的中間電位，但嚴格說來並不一定要是中間電位’可以與上述資料信號的最高電位或最低電位不同’且可在不離開上述資料信號之振幅的範圍內些微地變動。又，可以將資料信號DATA的反轉信號往前偏移1個資料單位而輸入到基準電位。此時，當例如DTAT爲Η位準（3 V )時，則在重置期間Τ1內節點a會成爲l位準（〇V ) ’在取入期間T2，當輸入Η位準（3V )的〇ΑΤΑ時 ’則節點a以及節點b會變動3V左右，而容易使校正反相器1 005更正確地動作。即使DATA爲L位準（0V )時 ’則在重置期間T1內節點a會成爲η位準（3 v )，而在取入期間Τ2內，由於輸入1^位準（〇ν)的DATA，因此同樣地節點a以及節點b會有3 V左右的變動。如本實施形態所示，在資料閂鎖電路中，則事先取得 -19- (16) (16)1321714 判斷資料信號DATA的Η位準或L位準而輸出之反相器的閾値電壓，藉著根據是從上述閾値電壓朝上下部一方向變動而來判斷資料信號是Η位準或L位準，因此即使輸入信號的振幅相對於電源電壓範圍減小，也不會受到閾値電壓因爲TFT之諸特性的變動所造成的影響，而能夠正確地動作。藉此能夠達成低消耗電力化、高頻動作。特別是可以應用在TFT之諸特性的變動多之利用多的TFT的資料閂鎖電路上。又，在本發明中，在製作上述多的TFT時的結晶法則可以使用雷射結晶法、利用RTA或退火爐的熱結晶法、利用助長結晶之金屬元素的熱結晶法、或該些結晶法的組合。 (實施形態2) 在使用圖1 ( A )所示的資料閂鎖電路之際，可以如圖6(A)以及（B)所示般地使用時脈型反相器6002等 Φ 來加以保持、或是利用電容機構6003等加以保持。而時脈型反相器6002可以使用一般的時脈型反相器。 —般的時脈型反相器則表示在圖1〇。時脈型反相器 10001具備有被串聯連接的第1的P型TFT 1 00 02、第2 的P型TFT 10003、第1的N型TFT 10004、以及第2的 N型TFT 10005。將被輸入到第1的P型TFT 10002之閘極的端子設爲控制端子1，將被輸入到第2的P型TFT 10003以及第1的N型TFT 10004之閘極的端子設成輸入 -20- (17) (17)1321714 端子’將被輸入到第2的N型TFT 1 0005之閘極的端子設爲控制端子2，將第2的P型TFT 10003以及第1的N 型TFT 10004的連接部端子設爲輸出端子。圖6(A)係一在圖（A)中追加電容機構6003以及時脈型反相器6002，且將時脈型反相器6002呈環狀（ 1 OOP)狀地與反相器600 1連接者。在時脈型反相器6002 的控制端子1輸入有保持用脈衝HOLD，而在控制端子2 輸入有上述HOLD的反轉脈衝HOLDB。至於其他的部分則與圖1 ( A )相同。圖6(B)係一在圖1 (A)中追加時脈型反相器6102 ，且將時脈型反相器6102呈環狀（100P )地與校正反相器6101連接著。在時脈型反相器6102的控制端子1輸入有保持用脈衝HOLD，而在控制端子2輸入有上述HOLD 的反轉脈衝HOLDB。至於其他的部分則與圖1 ( A )相同上述HOLD脈衝的時序圖則表示在圖6 ( c )。最好是6201或6202等的脈衝，也可以使用移位暫存器的輸出脈衝等。而其動作則是在取入期間T2結束後使時脈型反相器6002或6102成爲ON而開始進行保持動作。如本實施形態所示，藉著利用時脈型反相器來保持；可以在所希望的期間內正確地保持Η位準、L位準。 (實施形態3)

圖7爲表示將圖1(A)的資料閂鎖電路中的方塊X -21 - (18) (18)1321714 呈並列地將2個連接，而在分別被輸入到2個參考用開關的2個基準電位中’將其中一個設爲資料信號的最高電位 (與DATA的Η位準爲相同電位），而將另一個設爲上述資料信號的最低電位（與DATA的L位準爲相同電位）〇本實施形態的資料閂鎖電路具備有被並聯連接的方塊 y以及方塊y·、輸入部被連接到方塊y以及方塊y’之其中一個之連接部的校正反相器7008、與校正反相器7008呈串聯連接的反相器7009、被連接到校正反相器7008之輸入端子與輸出端子的閾値設定用開關7007、以及時脈型反相器7009。方塊y具有被串聯連接的第1資料取入用開關7001 及第1電容機構7005以及將信號DH輸入到該些連接部 (以下稱爲「節點a」）的第1參照用開關7003，而方塊 y’則具有被串聯連接的第2資料取入用開關70〇2及第2 電容機構7006、以及將信號DL輸入到該些連接部（以下稱爲「節點^」）的第2參照用開關7004。又’第1資料取入用開關7001以及第2資料取入用開關7002則根據LAT控制其ON或OFF而取入DATA。第1參照用開關7003、第2參照用開關7004以及閾値設定用開關7007則根據LAT — 1控制其ON或OFF，閾値設定用開關7007則被設在校正反相器70〇8的輸入端子與輸出端子之間。將校正反相器7008的輸入端子及輸出端子與閾値設定用開關7007的連接部則分別稱爲「節點b」 -22- (19) (19)1321714

、「節點c」。又，在本實施形態中，VSS爲—2V、VDD 爲 5V、LAT、LATB、LAT — 1 以及 LAT— 1B 之各自的 Η 位準爲5V、L位準爲〇V、DATA的Η位準（DH ) 3 V、L 位準（D L )爲0 V。本實施形態的時序圖，由於與圖1(B)所示之實施形態1中的時序圖相同，因此利用圖1 ( Β )的時序圖來說明。首先在重置期間Τ1內，LAT - 1成爲Η位準（5 V )’而使第1參照用開關7003、第2參照用開關7004以及閩値設定用開關7007成爲ON，而節點a成爲DH的電位（3V) ’節點a’成爲DL的電位（0V)。又，節點b成爲校正反相器7008的閩値電壓（在此爲2V)。之後’接下來在資料取入期間T2內，LAT成爲Η位準（5V) ’且LAT— 1成爲L位準（0V)，而使第1資料取入用開關700 1以及第2資料取入用開關7002成爲 ON。當DATA爲Η位準（3V )時，則節點a會維持在3V 而不變化’而節點a'會從0V變成3V。因此，節點b會從 2V上昇1.5V左右而成爲3·5ν。結果，節點c會大幅地接近 VSS ( - 2V )。相反地’當D A Τ A爲L位準（〇 V )時，則節點a會從3 V變化成0V，而節點a，會維持在〇v而不變化。因此 ’節點b會從2V降低到1.5V左右而成爲〇.5V左右。因此’節點c會大幅地接近於Vdd(5V)。

如上所述’本實施形態的資料閂鎖電路，即使相對於電源電壓範圍減小輸入信號的振幅，也不會受到因爲TFT -23- (20)1321714 之諸耗電藉著其中設爲用在 (實路表及方一個 800 1 相器開關 8004 電容取入部（設在第2 特性變動所造成的影響而會正確地動作，而達成低消力化、高頻動作。更且，本實施形態的資料閂鎖電路在分別被輸入到2個參照用開關的2個基準電位，將一個設爲資料信號的最高電位（DH)，而將另一者上述資料信號的最低電位（DL)，因此不需要設置基準電位的中間電位，而能夠有效地削減電源數。施形態4 ) 將與實施形態1〜3不同之構成之本發明的資料閂鎖電示在圖1 ( A )。本實施形態的資料閂鎖電路具有被並聯連接的方塊z 塊z’、輸入端子被連接到上述方塊z及方塊z，之其中連接部的第1校正反相器8001、與第1校正反相器呈串聯連接的反相器8〇〇2、以及被設在第1校正反 8〇〇1的輸入端子與輸出端子之間的第1閾値設定用 8003 ° 又’方塊z具有呈串聯被配置的第1取入用開關、第1電容機構8008、第2校正反相器8〇1〇及第3 機構8012，將DH (與DATA的Η位準爲相同電位）到弟1取入用開關8004與第1電容機構8〇〇8之連接以下稱爲「節點a」）的第1參照用開關8〇〇6、以及第2校正反相器801〇的輸入端子與輸出端子之間的 _値設定用開關8014。又’方塊z’具有呈串聯被配置的第

1取入用開關 -24- (21) 1321714 8 005、第2電容機構8009、第3校正反相器8〇ιι及電容機構8013’將DL (與DATA的L位準爲相同電取入到第2取入用開關8005與第2電容機構8〇〇9之部（以下稱爲「節點a'」）的第1參照用開關8〇〇7 及設在第3校正反相器8011的輸入端子與輸出端子的第3閾値設定用開關8 〇丨5。方塊z以及方塊ζι的其他的連接部，亦即，第1 用閧關8004與第2取入用開關8005的連接部則被輸 DATA ’第1取入用開關8004以及第2取入用開關則分別根據LAT控制其ON或OFF。而第1參照用 8〇〇6、第2參照用開關80〇7、第2閾値設定用開關以及第3閾値設定用開關8 0 1 5則分別根據L A T - 1 其ON或OFF。又，將第1校正反相器8001的輸入端子以及輸子與第1閾値設定用開關8 003的連接部分別稱爲「 b」、「節點c」。又，將第2校正反相器8010的輸子以及輸出端子與第2閾値設定用開關8014的連接別稱爲「節點a2」、「節點a3」。更者將第3校正器8011的輸入端子以及輸出端子與第3閾値設定用 8015的連接部分別稱爲「節點a2'」、「節點a3'」。更者，本實施形態的時序圖，由於與圖1(B), 之實施形態1的時序圖相同，因此利用圖1(B)的圖來說明動作。首先，在重置期間T1內，LAT — 1成爲Η位: 第4 位）連接、以之間取入入有 8005 開關 80 14 控制出端節點入端部分反相開關所示時序 ( -25- (22) 1321714 VDD)，節點a成爲DH的電位 '節、節點a2以及節點a3成爲第2校I 電位、節點a2'以及節點a3’成爲第] 閎値電壓。之後，接著在資料取入期間T2 (VDD)而取入資料。當DATA爲Η 節點a2的電位不改變，節點a’會從點a2’會上昇大約一 DATA之振幅成：接近VSS，而節點b的電位會下降。地接近VDD。相反地當D A T A爲L時，節點不變’節點a會從DH成爲L位準 DATA的DATA的振幅成分，而節| VDD，連節點b的電位也會上昇。因接近於VSS。又，當DATA爲Η位準時的節翔位準時的節點a2’，則當因爲取入資生變動而錯誤動作時，如圖8(B) a2以及節點a2’之期設置第5電容機構8016可以使節點a2以及節點a2 防止錯誤動作。如上所述，本實施形態的資料閃入信號相對於電源電壓範圍的振幅較，也不會受到由TFT的諸特性的變點a’成爲DL的電位 E反相器8 0 1 0的閾値 ί校正反相器8 0 1 1的內，LAT成爲Η位準位準時，節點a以及 DL成爲Η位準，節汗。節點a3’會大幅地因此，節點c會大幅 a'以及節點a2'的電位，節點a2會下降大約 5 a3會大幅地接近於此，節點c會大幅地 !占a2以及DATA爲L 料時之切換雜訊等產所示，最好是在節點構8016。藉由電容機 ’朝相同的方向變動以 ί鎖電路，其中即使輸 :其他的實施形態爲小動所造成的影響而能 -26- (23) (23)1321714 夠正確地動作，而達成低消耗電力化、高頻動作。更且，在本實施形態的資料閂鎖電路中，在分別輸入到2個參照用開關的2個基準電位中，將其中一個設成資料信號的最高電位（DH)，而將另一個設成上述資料信號的最低電位（DL)，藉此不需要特別設置用在基準電位的中間電位，而能夠有效地削減電源數目。在實施形態1〜4中，在此雖然是以資料取入用開關，參照用開關、閾値設定用開關爲N型TFT的情形爲例來說明，但也可以根據電源電壓値、信號電壓値、信號振幅，將全部置換成具有P型TFT或N型TFT以及p型TFT 的類比開關，或是將其中幾個置換。又，重置用的脈衝LAT— 1雖然是一來自前1段之移位暫存器的取樣脈衝，但也可以是來自前數段之移位暫存器的取樣脈衝、或將脈衝輸入用於重置上。又，也可以全部段一次進行重置。又，電壓設定也不在此限。 (實施例） (實施例1 ) 在此則就本發明的資料閂鎖電路被使用在主動矩陣型顯示裝置時的構成與驅動。圖4爲表示外部電路的方塊圖與面板的槪略圖。在此則是以主動矩陣型有機EL顯示裝置爲例子。如圖4所示，主動矩陣型顯示裝置具有外部電路 4004以及面板4010。外部電路4004具有A/D轉換部 (24) (24)1321714 4001、電源部4002以及信號產生部4003。A/D轉換部 4001將依類比信號所輸入的影像資料信號轉換成數位信號，且供給到源極信號線驅動電路4006。電源部4002則從由電池或插座所供給的電源分別產生所希望之電壓値的電源，且將其供給到源極信號線驅動電路4006、閘極信號線驅動電路4007、EL元件401 1 '信號產生部4003等。除了將電源、影像信號以及同步信號等輸入到信號產生部4 00 3而進行各種信號的轉換外，也產生用來驅動源極信號線驅動電路4006以及閘極線驅動電路4007的時脈信號等。來自外部電路4004的信號以及電源則經由FPC而從面板4010內的FPC連接部4005被輸入到內部電路，EL 元件4 0 1 1等。又，面板4010則在玻璃基板4〇〇8上配置有FPC連接部4005、內部電路，且具有EL元件40 11。內部電路則具有源極信號線驅動電路4006、閘極信號線驅動電路 4007以及畫素部4009。在基板中央配置有畫素部4009’而在其周邊則配置有源極信號線驅動電路4006以及閘極信號線驅動電路 4007。EL元件401 1以及上述EL元件的對向電極則被形成在畫素部4009整面。更詳細地說，圖5爲表示源極信號線驅動電路400 6 的方塊圖。源極信號線驅動電路4006具有利用多段的D型正反 28 (25) (25)1321714 器（Delayed Flip-Flop: D-FF) 500 1 而構成的移位暫存器5002、資料閂鎖電路5003、閂鎖電路5004、位準移位器5005、以及緩衝器5006等。資料閂鎖電路5003可使用本發明的資料閂鎖電路，也可以採用實施形態中所記載之任一資料閂鎖電路。在此雖然是針對應用在資料閂鎖電路5 0 0 3的情形來說明，但也可以將上述資料閂鎖電路應用在閂鎖電路5004上。所輸入的信號爲時脈信號線（S _ CK )、開始脈衝（ S— SP)、數位影像信號（DATA)閂鎖脈衝（Latch Pulse )，又，將數位影像信號之振幅的中間電位輸入到基準電位。首先根據時脈信號、時脈反轉信號以及開始脈衝的時序（timing)而從移位暫存器5002依序輸出取樣脈衝。取樣脈衝則被輸入到資料閂鎖電路5 003。資料閂鎖電路 5 0 0 3則根據從即一般的D — F F 5 0 0 1所輸入的取樣脈衝而被重置，接著則在從自身段的D-FF 5007輸入取樣脈衝的時間取入數位影像信號加以保持。此動作則是從第一列開始依序進行。在最後段的資料閂鎖電路5003中，當結束數位影像信號的保持時，則在水平掃描線期間輸入閂鎖脈衝，而將被保持在資料閂鎖電路5 0 0 3的數位影像信號一起轉送到閂鎖電路5 0 04。之後，則在移位暫存器5 0 0 5中實施位準移位’當在緩衝器5006中被整形後，則從源極信號線si 一齊被輸出到Sn。此時，將Η位準、L位準輸入到由閘 -29- (26) (26)1321714 極信號線驅動電路4007所選擇的行的畫素而控制EL元件4011的發光、不發光。在本實施例中所示的主動型顯示裝置，雖然面板 40 10與外部電路4004係呈獨立，但是也可以將該些呈一體地形成在同一基板上。又，顯示裝置雖然是以使用有機 EL元件者爲例，但也可以是利用有機EL元件以外之發光元件的發光裝置、或也可以是液晶顯示裝置。又，在源極信號線驅動電路4006內也可以不設置移位暫存器5005以及緩衝器5006。 (實施例2) 如在實施例1中所述般，本發明的資料閂鎖電路可以應用在各種的顯示裝置上，該顯示裝置可以應用在各種之電子機器的顯示器。特別是要求低消耗電力的行動機器最好使用本發明的顯示裝置。具體地說上述電子機器可以是攜帶資訊機器（行動電話、行動電腦、攜帶型遊戲機或電子書籍等）、攝影機、數位照相機、眼鏡（goggles )型顯示器、液晶顯示器、導航系統等。將該些電子機器的具體例表示在圖9(A) 至圖9 ( D )。圖9(A)爲液晶顯示器，包含有框體9001、聲音輸出部9002、顯示部9003等。利用本發明之資料閂鎖電路的顯示裝置可以應用在顯示部9003。顯示裝置則包含了個人電腦用、TV接收用、廣告顯示用等全部的資訊顯示 •30- (27) (27)1321714 裝置。圖9(B)爲行動電腦，包含有本體91〇1、筆91〇2、顯示部9103、操作鈕9104、外部介面9105等。利用本發明之資料閂鎖電路的顯示裝置可以應用在顯示部9103。圖9(C)爲遊戲機’包含有本體92(Π、顯示部92〇2 、操作鈕9203等。利用本發明之資料閂鎖電路的顯示裝置可以應用在顯示部9202。圖9(D)爲行動電話，包含有本體9301、聲音輸出部9302'聲音輸入部9303、顯示部9304、操作開關9305 、天線93 06等。利用本發明之資料閂鎖電路的顯示裝置可以應用在顯示部9304。產業上之可利用性如上所述，本發明之資料閂鎖電路可以應用在取入數位資料之全部的電路，而特別適合於顯示裝置的驅動電路。又，本發明之資料閂鎖電路應用在驅動電路之一部分的顯示裝置的適用範圍極廣，而可以應用在各種領域的電子機器。【圖式簡單說明】圖1爲表示本發明之一實施形態的說明圖。圖2爲表示習知例資料閂鎖電路的說明圖。圖3爲表示一般的反相器之VIN_ VOUT特性的說明圖 -31 - (28) (28)1321714 圖4爲表示外部電路以及顯示面板之槪要的說明圖。圖5爲表示源極信號線驅動電路之一構成例的說明圖〇圖6爲表示本發明之一實施形態的說明圖。圖7爲表示本發明之一實施形態的說明圖。圖8爲表示本發明之一實施形態的說明圖。圖9爲可應用本發明之電子機器的例子的說明圖。圖10爲表示一般的時脈型反相器的說明圖。 φ 元件對照表 1001 :資料取入用開關 1 002 :參考用開關 1〇〇3 :閾値設定用開關 1 004 :電容機構 1〇〇5 :校正反相器 1 006 :反相器 · 6002 :時脈型反相器 6003 :電容機構 1 000 1 :時脈型反相器 1 0002 ：第 1 的 p 型 TFT 1 0003 ：第 2 的 P 型 TFT 1 0004 :第 1 的 N 型 TFT 1 0005 :第 2 的 N 型 TFT 6 1 〇 1 :校正反相器 -32- (29) (29)1321714 6 102 :時脈型反相器 7 00 1 :第1的資料取入用開關 7002:第2的資料取入用開關 7003 :第1的參考用開關 7004:第2的參考用開關 7005 :第1的電容機構 7006:第2的電容機構 7007 :閾値設定用開關 φ 7008 :校正反相器 7009 :時脈型反相器 800 1 :第1的校正反相器 8 0 0 2 :反相器 8 0 0 3 :第1的閾値設定用開關 8004:第1的取入用開關 8005:第2的取入用開關 8006 :第1的參考用開關 Φ 8 007 :第2參考用開關 8008 :第1的電容機構 8009 :第2的電容機構 80 10:第2的校正反相器 8011:第3的校正反相器 8012:第3的電容機構 8013:第4的電容機構 8014:第2的閾値設定用開關 -33- (30) - (30) -1321714 8 0 1 5 :第3的閾値設定用開關 400 1 : A/D轉換部 4 0 0 2 :電源部 4003 :信號產生部 4004 :外部電路 4005 : FPC連接部 4 0 0 6 :源極信號線驅動電路 4 0 0 7 :閘極信號線驅動電路 φ 4009 :畫素部 40 1 0 :面板 4 0 1 1 : E L 元件 5 00 1 : D型正反器 5002 :移位暫存器 5003 :資料閂鎖電路 5 0 0 4 :閂鎖電路 5005 :位準移位器籲 5 0 0 6 :緩衝器 900 1 :框體 9002 :聲音輸出部 9003 :顯示部 91 01 :本體 9102 ：筆 9103 :顯示部 9 1 0 4 :操作按鈕 -34- (31) (31)1321714 9105 :外部介面 9201 :本體 9202 :顯示部 9301 :本體 93 02 :聲音輸出部 93 03 :聲音輸入部 93 04 :顯示部 93 05 :操作開關 9 3 0 6 :天線

Claims

1321714

拾、申請專利範圍第92 1 3 3 896號專利申請案中文申請專利範圍修正本民國98年1 1月23日修正 1. 一種資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第丨以及第 2電極之電容機構、輸入端子被連接到上述第丨電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的開關，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極，前述第1之電位，係爲前述數位信號之Η位準與L 位準的其中之一。 2. —種資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 2電極之電容機構、輸入端子被連接到上述第1電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的第1開關、及被連接到上述第2電極之第2開關以及第3開關，在重置期間內藉著使上述第1開關成爲ON，且使上述第2開關成爲ON而將第1電位輸入到上述電容機構的上述第2電極， y21714 而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON，而將上述數位信號輸入到上述電容機構的上述第2電極，前述第1之電位，係爲前述數位信號之Η位準與L 位準的其中之一。 3. —種資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 @2電極之電容機構、輸入端子被連接到上述第1電極的第 1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的開關、輸入端子被連接到上述第1反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分別被連接到上述第2反相器的上述輸入端子以及輸出端子的時脈型反相器，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，

而在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極。 4. 一種資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 2電極之電容機構、輸入端子被連接到上述第1電極的第 1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的第1開關、被連接到上述第2電極的第2 開關以及第3開關、輸入端子被連接到上述第丨反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分 -2- 1321714 別被連接到上述第2反相器之上述輸入端子以及輸出端子的時脈型反相器，在重置期間中，藉著使上述第1開關成爲ON，且使上述第2開關成爲ON，而將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON’而將上述數位信號輸入到上述電容機構的上述第2電極。 5. —種資料閂鎖電路，其主要特徵在於：是—用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 2電極之電容機構、輸入端子被連接到上述第1電極的第 1反相器、及被連接到上述第1反相器之上述輸入端子與輸出端子之間的開關 '輸入端子被連接到上述第1反相器之上述輸出端子的第2反相器、及輸出端子以及輸入端子分別被連接到上述第1反相器之上述輸入端子以及上述輸出端子的時脈型反相器，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述電容機構的上述第2電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述電容機構的上述第2電極。 6. —種資料閂鎖電路，其主要特徵在於：是一用於取入數位信號的資料閂鎖電路，具備有：具有第1以及第 2電極之電容機構、輸入端子被連接到上述第1電極的第 1反相器、及被連接到上述第1反相器之上述輸入端子與 -3- 1321714 I 輸出端子之間的第1開關、被連接到上述第2電極的第2 開關以及第3開關、輸入端子被連接到上述第1反相器之上述輸出端子的第2反相器、及輸出端子以及輸出端子分別被連接到上述第1反相器之上述輸入端子以及上述輸出端子的時脈型反相器，在重置期間內藉著使上述第1開關成爲ON，且使上述第2開關成爲ON，將第1電位輸入到上述電容機構的上述第2電極而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON，將上述數位信號輸入到上述電容機構的上述第2電極。 7. —種資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第丨電極以及上 Φ述第3電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的開關，在重置期間內使上述開關成爲ON，且將第1電位輸入到上述第1電容機構的上述第2電極，且將第2電位輸入到上述第3電容機構的上述第4電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第2電容機構的上述第4電極，前述第1之電位，係爲前述數位信號之Η位準與L -4- 1321714 位準的其中之一。 8. —種資料閂鎖電路，其特徵在於：

是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極以及上述第3電極的反相器、及被連接到上述反相器之上述輸入端子與輸出端子之間的第1開關，被連接到上述第2電極的第2開關以及第3開關、及被連接到上述第4電極的第 4開關以及第5開關，在重置期間內藉著使上述第1開關成爲ON,且使上述第2開關成爲ON，將第1電位輸入到上述第1電容機構的上述第2電極，且藉著使上述第4開關成爲on，將第2電位輸入到上述第2電容機構的上述第4電極，

而在上述重置期間後的取入期間內，藉著使上述第3 開關成爲ON以及藉著使上述第5開關成爲ON，而分別將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第2電容機構的上述第4電極，前述第1之電位，係爲前述數位信號之Η位準與L 位準的其中之一。 9 .—種資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極，且輸出端子被連接到上述第3電極的第1反相器、被連接到上 -5- 1321714

述第1反相器的上述輸入端子與上述輸出端子之間的第1 開關，具有第5以及第6電極的第3電容機構，具有第7 以及第8電極的第4電容機構，輸入端子被連接到上述第 5電極，且輸出端子被連接到上述第7電極的第2反相器，被連接到上述第2反相器的上述輸入端子與上述輸出端子之間的第2開關、輸入端子被連接到上述第4以及上述第8電極的第3反相器、及被連接到上述第3反相器的上述輸入端子與輸出端子之間的第3開關，在重置期間內使上述第1以及第2開關成爲ON，且將第1電位輸入到上述第1電容機構的上述第2電極，將第2電位輸入到上述第3電容機構的上述第6電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第3電容機構的上述第6電極。 10. —種資料閂鎖電路，其特徵在於：是一取入數位信號的資料閂鎖電路，具備有：具有第 1以及第2電極的第1電容機構，具有第3以及第4電極的第2電容機構、輸入端子被連接到上述第1電極，且輸出端子被連接到上述第3電極的第1反相器、被連接到上述第1反相器的上述輸入端子與上述輸出端子之間的第1 開關，具有第5以及第6電極的第3電容機構，具有第7 以及第8電極的第4電容機構，輸入端子被連接到上述第 5電極，且輸出端子被連接到上述第7電極的第2反相器，被連接到上述第2反相器的上述輸入端子與上述輸出端 -6- 1321714 子之間的第2開關、輸入端子被連接到上述第4以及上述第8電極的第3反相器、及被連接到上述第3反相器的上述輸入端子與輸出端子之間的第3開關、及被連接到上述第1電極與上述第5電極的第5電容，在重置期間內使上述第1以及第2開關成爲ON，且將第1電位輸入到上述第1電容機構的上述第2電極，將第2電位輸入到上述第3電容機構的上述第6電極，而在上述重置期間後的取入期間內，將上述數位信號輸入到上述第1電容機構的上述第2電極以及上述第3電容機構的上述第6電極。 1 1 .如申請專利範圍第1項至第1 0項之任一項之資料閂鎖電路’利用來自前段之移位暫存器的取樣脈衝來決定上述重置期間，而利用來自自身段之移位暫存器的取樣脈衝來決定上述取入期間。 1 2 ·如申請專利範圍第1項至第i 〇項之任一項之資料閂鎖電路’其中上述數位信號的振幅較被使用在上述資料閂鎖電路中的電壓電源範圍爲小。 13 ·如申請專利範圍第4項、第5項或第6項之資料閃鎖電路’其中上述時脈型反相器的控制端子使用來自前段之移位暫存器的輸出脈衝。 14_如申請專利範圍第1項至第1〇項之任一項之資料問鎖電路，其中上述資料閂鎖電路是由薄膜電晶體所構成。 15.

一種電子機器，其特徵在於，係具備有： 1321714 如申請專利範圍第1項至第1 0項之任一項中所記載的資料閂鎖電路。 16.如申請專利範圍第15項之電子機器，其中，此電子機器，係爲顯示裝置、可攜式電腦、遊戲機、行動電話、導航系統或是攝像機。