TWI317132B - Reconfigurable memory block redundancy to repair defective input/output lines - Google Patents

Reconfigurable memory block redundancy to repair defective input/output lines Download PDF

Info

Publication number
TWI317132B
TWI317132B TW095135989A TW95135989A TWI317132B TW I317132 B TWI317132 B TW I317132B TW 095135989 A TW095135989 A TW 095135989A TW 95135989 A TW95135989 A TW 95135989A TW I317132 B TWI317132 B TW I317132B
Authority
TW
Taiwan
Prior art keywords
redundant
address
block
bad
memory
Prior art date
Application number
TW095135989A
Other languages
English (en)
Other versions
TW200739588A (en
Inventor
Pochang Hsu
Richard Dodge
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200739588A publication Critical patent/TW200739588A/zh
Application granted granted Critical
Publication of TWI317132B publication Critical patent/TWI317132B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

1317132 九、發明說明： 【發明所屬之技術領域3 發明領域 本發明之實施例係有關記憶體元件領域，更特別係有 5 關記憶體元件之冗餘技術。 【先前技術3 發明背景 區塊冗餘通常係用來修復無法以非依電性記憶體諸如 快閃記憶體中的列冗餘或行冗餘來修復的缺陷。缺陷模式 10 諸如字元線至位元線短路、字元線至基材短路(例如卡在一 或卡在零）等係落入區塊修復之類別。 行缺陷諸如位元線至位元線短路常出現於非依電性記 憶體的製造時。雖然區塊冗餘可用來修復此種缺陷，但由 於晶粒的大小增加而成本增高。典型地，依據記憶體元件 15 之區塊大小和密度而定’各個冗餘區塊可能導致晶粒大小 的0.5%至1%的加大。 t發明内容3 發明概要 依據本發明之一實施例，係特地提出一種裝置，其包 20 含有：含有多個登錄項目之一表格結構，各個登錄項目具 有一不良位址字元及一冗餘位址字元，該冗餘位址字元係 與一冗餘區塊相對應，且係回應於對一記憶體元件之一記 憶體區塊中之一不良輸出入(I/O)線的一記憶體存取動作而 產生；以及耦接至該表格結構之一解碼電路，用來解碼該 1317132 之一冗餘輸出入線來 冗餘位址字元，供選定該冗餘區塊中 替換該不良輸出入線。 圖式簡單說明 5 經由參照用來舉例說明本發明之實施例之後文說明及 附圖將可最瞭解本發明之實施例。附圖者 第1A圖為略圖顯示其中可實施本發明 之一音樂播放器 之一個實施例
第1B圖為略圖顯示其 之一電腦系統。 中可實施本發明之一個實施例 1〇 帛2圖為略圖顯示根據本發明之-個實施例之-可重 新組配之記憶體電路。 第3圖為略圖顯示根據本發明之一個實施例之具有冗 餘區塊之一可重新組配之記憶體。 第4圖為略圖顯示根據本發明之一個實施例之一記憶 15 體區塊。 • f 5圖為略圖顯示根據本發明之-個實施例之-表格 結構。 f 6圖為略_示根據本發明之—個實施例之一冗餘 區塊解碼電路。 2〇 帛7圖為流程圖顯示根據本發明之-個實施例之-種 重新組配冗餘區塊之處理程序。 實施方式j 較佳實施例之詳細說明 本發明之實施例為一種於記憶體元件中提供可重新組 1317132 配之修復電路之技術。表格結構含有多個登錄項目’各個 登錄項目具有一不良位址字元及一冗餘位址字元。冗餘位 址字元係與一冗餘區塊相對應，且係響應於記憶體存取該 記憶體元件之一記憶體區塊中之一不良輸出入線(1/0線）而 5產生。解碼電路解碼冗餘位址字元，來選擇於該冗餘區塊 之一冗餘輸出入線俾更換該不良輸出入線。
於後文說明中，列舉多項特定細節。但須瞭解本發明 之實施例可未使用此等特定細節而實施。於其它情況下’ 並未顯示眾所周知的電路、結構及技術以避免混淆本發明 10 之說明。 本發明之一個實施例可描述為〆種處理程序’通常係 以流程圖、流程略圖、結構略圖或方塊圖等方式說明。雖 然流程圖係將操作以串列處理形式作説明’但多項操作可 能並列執行或同時執行。此外，可重新排列彳呆作順序。當 15 操作完成時結束處理程序。處理程序可能與方法、程式、 程序、製造方法或生產方法等相對應。 本發明之一個實施例係用來使用冗餘區塊而修復气更 換不良的輸出入線。區塊冗餘典型係用於非依電性*己情體 元件，諸如快閃記憶體。快閃記憶體可用於需要非依電 快速抹除與高密度等多項應用用途。此等應用用 处又實例 包括媒體播放器、成像單元、微處理器系統、、t '、、、/飞早、泉線 裝置、行動電話、攝錄放影機、相機、印表 得真機、 影印機、掃描器、信號處理系統、通訊裝置、網路裝置 電視(TV)機上盒、取樣鍵盤、販賣機、個人數位助理器（ρ〇Α) 20 1317132 輸出入切換電路330係於MI0[R:1]與冗餘區塊RBKl 340s之MRIO[R:l]間切換輸出入線。如此允許 MIO[R:l]的輸出入線j由MRIO[R:l]的輸出入線k所替換。輸 . 出入切換電路330可包括雙向收發器和邏輯電路來實現切 5 換功能或映射功能。 S個冗餘區塊RBKl 340^RBKS 340s為設計用於修復 或替換目的之區塊。此等區塊係用來修復不良輸出入線。 _ 預期有冗餘區塊可用來修復於記憶體平面3201至3201^之整 個區塊。冗餘區塊RBK1 3401至1^〖3 340s接收來自位址資 10 訊ADMEM[L: 1 ]之通用位元線位址GY[LP: 1 ]及本地位元線 位址LY[LQ:1]，來解碼通用位元線及本地位元線。其接收 來自於冗餘區塊解碼電路230之冗餘區塊致能信號 RBKEN[LS: 1 ]及冗餘區塊輸出入線位址RBKIO[LR: 1 ]俾解 碼各列輸出入線。 15 第4圖為略圖，顯示根據本發明之一個實施例之記憶體 | 區塊325jk/34〇i。記憶體區塊325jk/34〇i表示第3圖所示之記憶 體區塊325jkG=l...M，k=l...N)及34〇i(i=l...S)。其包括—通 用線解碼器410、一本地線解碼器420、一輸出入線解碼器 430及一記憶體陣列440。 20 通用線解碼器410解碼通用線位址GY[LP:1]。本地線解 碼器420解碼本地線位址LY[LQ:1]。輸出入線解碼器解碼輸 出入線位址IO[LR:l](用於記憶體區塊325jk，， k=l...N)或RBKIO[LR:l](用於冗餘區塊34〇i，i=l...S)。 記憶體陣列440接收解碼後的通用輸出入位址及本地 15 1317132 輸出入位址’來選擇或讓輸出入線MI0[R:1](用於記憶體區 塊325从’ ·Η…Μ，k=l…N)或MRI0[R:1](用於冗餘區塊 34〇i ’ i=l_..s)可動作。記憶體陣列44〇係藉來自於區塊解碼 器322j，j=l...M(第3圖）之區塊致能信號BKEN而可動作，或 5藉來自於冗餘區塊解碼電路230(第2圖）之RBKEN[LS:1]而 可動作。 第5圖為略圖，顯示根據本發明之一個實施例，第2圖 所示之表格結構22〇。表格結構220包括一表格510、匹配電 路520及—閘控電路530。 1〇 表格51〇及匹配電路520可為内容可定址記憶體(cam) 或相關聯之記憶體之一部分。表格510含有多個登錄項目 5151至5151。各個登錄項目係與一不良輸出入線相對應。表 格登錄項目被組織成為兩部分：一不良位址字元(DAW)及 几餘位址字元(RAW)。DAW為不良輸出入線之位址，RAW 15為於冗餘區塊中的替換用輸出入線之位址。 DAW可為CAM之引數(argument)或輸入。RAW為與該 引數相關聯之資料。當一輸入，此種情況下為位址資訊 ADMEM[L:1]呈現予該引數時，cam邏輯或匹配電路520執 行匹配或搜尋’來判定是否有任何登錄項目具有與該輸入 20 admem[l:i]相匹配的引數。若否，則匹配電路52〇取消一 MATCH信號。否則，匹配電路52〇宣告信號，讓 相關聯的RAW輸出至該解碼電路23Q。 DAW有L·位元’被組織成為與記憶體輸出入線之位址 欄位相對應的五個攔位。此等襴位包括具有位元之一平 16 1317132 . 面位址欄位PL[LM:1]、一具有LN位元之區塊位址攔位 BL[LN:1]、具有LP位元之一通用位元線位址攔位 GY[LP:1]、具有LQ位元之一本地位元線位址攔位 LY[LQ:1]、及具有LR位元之一輸出入位址欄位i〇[lr:i]。 .5此等欄位之特定位址值係於記憶體元件之製造期間的測試 期間’當判定不良輸出入線時測定。此等位元係於不良輪 出入線已經被識別後，於製造期規劃或重新組配。 _ RAW有W位元且被組織成為三個欄位。此等攔位包括 有LS位元之冗餘區塊位址攔位RB[LS:1]、冗餘輸出入位址 10欄位RI0[LR:1]及有一個位元之USE欄位。RAW之字元長度 w係等於LS、LR及1之和。冗餘區塊位址1?^[1^:1]載明供替 換用之冗餘區塊。冗餘輸出入位址RIO[LR:1]載明於特定冗 餘區塊中之輸出入線，係用來替換於相對應之DAW中載明 的不良輸出入線。USE位元係用來指示曾經使用之cAM登 錄項目或使用的几餘區塊。若該登錄項目被使用則宣告， • 若該登錄項目未被使用則取消。於另一個實施例中，有多 個RAW作為冗餘區塊數目。各個RAW係與冗餘區塊相對 應、。於其它實施例中，對同—個冗餘區塊有多於—個RAW。 閘控電路530可用來以MATCH信號閘控USE位元，來 20讓冗餘區塊解碼電路230可動作。 第6圖為略圖，顯示根據本發明之一個實施例，第2圖 斤y之几餘區塊解碼電路23〇。冗餘區塊解碼電路23〇包括 區塊解妈器610及閘控電路62〇。 區塊解碼器610解碼由表格（第5圖）所產生的於冗餘位 17 1317132 址字元RAW中之冗餘區塊位址RB[LS:1]俾選定冗餘區塊。 區塊解碼器610包括LS至S解碼器615。解碼器615接收來自 於冗餘區塊位址RB[LS:1]iLS位元’而產生s信號 .RBKEN_1至RBKEN—S讓-冗餘區塊可以動作。區塊解碼器 .5 610係由表格結構220(第5圖）所產生之致能信號REN變成可 以動作。 閘控電路620使用解碼後的冗餘區塊位址來閘控於冗 餘位址字元RAW中之冗餘輪出入位址RI〇[LR:1]，俾選定於 所選几餘區塊中之冗餘輸出入線。閘控電路62〇包括一 〇R 10閘622及一 AND閘625。用於LR位元有LR各此種AND閘 625。當所解碼的輸出之一為真時，〇R閘622宣告一真信 號，指示一冗餘區塊被選定。AND閘625讓冗餘輸出入位址 RI〇[LR:l]貫穿進入冗餘區塊，來選定於該所選冗餘區塊中 之一輸出入線。 15 第7圖為流程圖顯示根據本發明之一個實施例之一種 • 重新組配冗餘區塊之處理程序7〇〇。 於START時，處理程序700將儲存於一表格中的多個登 錄項目的各個登錄項目之一不良位址字元(DAW)與一冗餘 位址字元(RAW)相關聯（方塊710)。如此包括關聯與含有不 20良輸出入線之平面相對應之一平面位址，關聯與該記憶體 區塊相對應之一記憶體位址，關聯與該不良輪出入線之通 用位元線相對應之一通用位元線、關聯與不良輪出入線之 本地位元線相對應之一本地位元線位址，以及關聯與該不 良輸出入線相對應之一輸出入位址。其次，處理裎序7〇〇匹 18 1317132 配得自一處理器之一記憶體存取位址資訊（方塊720)。該記 憶體存取可為讀取存取或寫入存取。然後處理程序700判定 DAW是否匹配（方塊730)。若否，則記憶體存取不存取一不 良輸出入線，處理程序係以具有非不良輪出入線之定址 5區塊來進行正常存取’然後結束。否則，記憶體存取進行 一不良輸出入線之存取，處理程序700產生與該daw相關聯 之一RAW(方塊750)。RAW係與一冗餘區塊相對應。 其次，處理程序700解碼該RAW來選定一冗餘輸出入 線來替換該不良輸出入線(方塊760)。然後處理程序7〇〇以冗 10 餘輸出入線來切換不良輸出入線(方塊770)然後結束。 雖然以數個實施例來說明本發明，但熟諳技藝人士瞭 解本發明非僅限於所述實施例，反而可於隨附之申請專利 範圍之精髓及範圍内做修改及變更。本文說明僅視為舉例 說明而非限制性。 15 【圖式簡單説明】 第1A圖為略圖顯示其中可實施本發明之一個實施例 之一音樂播放器。 第1B圖為略圖顯示其中可實施本發明之一個實施例 之一電腦系統。 2〇 第2圖為略圖顯示根據本發明之一個實施例之一可重 新組配之記憶體電路。 第3圖為略圖顯不根據本發明之一個實施例之且有冗 餘區塊之一可重新組配之記憶體。 第4圖為略圖顯示根據本發明之一個實施例之_記情 19 !317132 . 體區塊。 ' 第5圖為略圖顯不根據本發明之一個實施例之一表格 結構。 第6圖為略圖顯示根據本發明之一個實施例之一冗餘 - 5區塊解碼電路。 苐7圖為流程圖顯示根據本發明之一個實施例之一種 重新组配冗餘區塊之處理程序。 _ 【主要元件符號説明】 10.·.音樂播放器 110···處理器單元 20...谈置式控制器 12()…記憶體控制器中樞器，MCH 30·..記憶體控制器 130...主記憶體 4〇·.·快閃記憶體 14α··輪出入控制器中樞器，ICH 45...可重新組配之記憶體電路 150···快閃記憶體 5〇…動態隨機存取記憶體 155···可重新組配之記憶體電路 (DRAM) 160…大量儲存裝置 60...液晶顯示器(LCD)面板 162…唯讀記憶體(rom) 65…光學介面 164…數位影音碟(dvd) 70…串列介面 166…軟碟機 75…無線介面 168…硬碟機 80…使用者介面 170…互連裝置 85…音訊解碼器 180…輸出入裝置 90…數位至類比轉換器(DAC) 210...可重新組配之修復電路 95·.·揚聲器單元 220…表格結構 100...電腦系統 230…冗餘區塊解碼電路 20 1317132 240...可重新組配之記憶體 510…表格 310...平面解碼器 515…登錄項目 320...記憶體平面 520...匹配電路 322...區塊解碼器 530...閘控電路 325...區塊 610...區塊解碼器 330...輸出入切換電路 615...LS至S解碼器 340…冗餘記憶體區塊、RBK 620...閘控電路 410...通用線解碼器 622…OR閘 420…本地線解碼器 625…AND閘 430...輸出入解碼器 700...處理程序 440...記憶體陣列 710-770...方塊
21

Claims (1)

  1. .1317132
    第95135989號申請案申請專利範圍修正本 98.05.22.
    10 15
    十、申請專利範圍： 1. 一種用於重新組配記憶體裝置中冗餘區塊之設備，其包 含有： 含有多個登錄項目之一表格結構，各個登錄項目具 有一不良位址字元及一冗餘位址字元，該冗餘位址字元 係與一冗餘區塊相對應，且係回應於對一記憶體元件之 一記憶體區塊中之一不良輸出入(I/O)線的一記憶體存 取動作而產生；以及 耦接至該表格結構之一解碼電路，用來解碼該冗餘 位址字元，供選定該冗餘區塊中之一冗餘輸出入線來替 換該不良輸出入線。 2. 如申請專利範圍第1項之設備，其中該表格結構包含： 用來儲存該等多個登錄項目之一表格；以及 耦接至該表格之一匹配邏輯單元，用來匹配該記憶 體存取動作之位址資訊與各個登錄項目之該不良位址 字元，當該位址資訊匹配該不良位址字元時，該匹配邏 輯單元提供一致能信號予該解碼電路。 3. 如申請專利範圍第1項之設備，其中該不良位址字元包 含： 20 與含有該不良輸出入線之一平面相對應之一平面 位址； 與該記憶體區塊相對應之一區塊位址； 與該不良輸出入線之一通用位元線相對應之一通 用位元線位址； 22 •1317132
    hi修正替換頁I R^2L2. 與該不良輸出入線之一本地位元線相對應之一本 地位元線位址；以及 與該不良輸出入線相對應之一輸出入位址。 4.如申請專利範圍第2項之設備，其中該冗餘位址字元包 5 含：
    10 15
    20 與含有該冗餘輸出入線之該冗餘區塊相對應之一 冗餘區塊位址；以及 與該冗餘輸出入線相對應之一冗餘輸出入位址。 5. 如申請專利範圍第1項之設備，其中該冗餘位址字元進 一步包含： 指示一登錄項目已經用於修復之一使用位元。 6. 如申請專利範圍第4項之設備，其中該解碼電路包含： 一區塊解碼器，用來解碼該冗餘位址字元中之該冗 餘區塊位址俾選擇該冗餘區塊，該區塊解碼器係由該致 能信號予以變成可動作；以及 耦接至該區塊解碼器之一閘控電路，用來以所解碼 的冗餘區塊位址來閘控該冗餘位址字元中之該冗餘輸 出入位址，俾選定該所選的冗餘區塊中之該冗餘輸出入 線。 7. 如申請專利範圍第1項之設備，其中該表格結構為一内 容可定址記憶體(CAM)。 8. —種用於重新組配記憶體裝置中冗餘區塊之方法，其包 含有下列步驟： 使一不良位址字元與儲存於一表格結構中之多個 23 .1317132 5 f ”修正替換頁 98. fi. 〇9 」 登錄項目中之各個登錄項目内之一冗餘位址字元相關 聯； 回應於對一記憶體元件之一記憶體區塊中之一不
    10 15
    20 良輸出入(I/O)線的一記憶體存取動作，產生與一冗餘區 塊相對應之該冗餘位址字元；以及 使用一解碼電路解碼該冗餘位址字元，來選定該冗 餘區塊中之一冗餘輸出入線供替換該不良輸出入線。 9. 如申請專利範圍第8項之方法，其中產生該冗餘位址字 元之步驟包含： 匹配該記憶體存取動作之位址資訊與各個登錄項 目之該不良位址字元，以在該位址資訊匹配於該不良位 址字元時，提供一致能信號予該解碼電路。 10. 如申請專利範圍第8項之方法，其中關聯該不良位址字 元之步驟包含： 關聯與含有該不良輸出入線之一平面相對應之一 平面位址； 關聯與該記憶體區塊相對應之一區塊位址； 關聯與該不良輸出入線之一通用位元線相對應之 一通用位元線位址； 關聯與該不良輸出入線之一本地位元線相對應之 一本地位元線位址；以及 關聯與該不良輸出入線相對應之一輸出入位址。 11. 如申請專利範圍第9項之方法，其中關聯該不良位址字 元之步驟包含： 24 .-1317132 r——~, 、 ^ n正键頁I . 使該不良位址字元與和含有該冗餘輸出入線之該 冗餘區塊相對應之一冗餘區塊位址相關聯；以及 使該不良位址字元與和該冗餘輸出入線相對應之 一冗餘輸出入位址相關聯。 5 12.如申請專利範圍第8項之方法，其中關聯該不良位址字 元之步驟進一步包含： 使該不良位址字元與用來指出一登錄項目已經被 用於修復的一使用位元相關聯。 ® 13.如申請專利範圍第11項之方法，其中該解碼步驟包含： 10 將該冗餘位址字元中之該冗餘區塊位址解碼來選 出該冗餘區塊，此解碼動作係由該致能信號予以變成可 動作；以及 以所解碼的冗餘區塊位址來閘控該冗餘位址字元 中之該冗餘輸出入位址，俾選出該所選之冗餘區塊中之 15 該冗餘輸出入線。 ^ 14.如申請專利範圍第8項之方法，其中使一不良位址字元 與一冗餘位址字元相關聯之步驟包含： 使用一内容可定址記憶體（CAM)來組成該表格結 構。 20 15. —種運算系統，其包含有： 一處理器； 耦接至該處理器之一音訊解碼器，用來解碼以一音 訊編碼格式所編碼之音訊貧料， 耦接至該處理器之一記憶體控制器，用來控制一記 25 憶體元件，該記憶體元件具有一可重新組配記憶體及一 可重新組配修復電路，該可重新組配記憶體具有多個記 憶體區塊及多個冗餘區塊，該可重新組配修復電路包 含： 含有多個登錄項目之一表格結構，各個登錄項 目具有一不良位址字元及一冗餘位址字元，該冗餘 位址字元係與該等多個冗餘區塊中之一冗餘區塊 相對應，且係回應於該處理器對該等多個記憶體區 塊内之一記憶體區塊中之一不良輸出入(I/O)線所 作的一記憶體存取動作而產生；以及 耦接至該表格結構之一解碼電路，用來解碼該 冗餘位址字元，供選定該冗餘區塊中之一冗餘輸出 入線來替換該不良輸出入線。 16. 如申請專利範圍第15項之系統，其中該表格結構包含： 用來儲存該等多個登錄項目之一表格；以及 一匹配邏輯單元，用來匹配該記憶體存取動作之位 址資訊與各個登錄項目之該不良位址字元，當該位址資 訊匹配於該不良位址字元時，該匹配邏輯單元提供一致 能信號予該解碼電路。 17. 如申請專利範圍第15項之系統，其中該不良位址字元包 含： 與含有該不良輸出入線之一平面相對應之一平面 位址； 與該記憶體區塊相對應之一區塊位址； 1317132 98. 5. 2 2 與該不良輸出入線之一通用位元線相對應之一通 用位元線位址； 與該不良輸出入線之一本地位元線相對應之一本 地位元線位址；以及 5 與該不良輸出入線相對應之一輸出入位址。 18.如申請專利範圍第16項之系統，其中該冗餘位址字元包 含：
    10 15
    20 與含有該冗餘輸出入線之該冗餘區塊相對應之一 冗餘區塊位址；以及 與該冗餘輸出入線相對應之一冗餘輸出入位址。 19. 如申請專利範圍第15項之系統，其中該冗餘位址字元進 一步包含： 指示一登錄項目已經用於修復之一使用位元。 20. 如申請專利範圍第18項之系統，其中該解碼電路包含： 一區塊解碼器，用來解碼該冗餘位址字元中之該冗 餘區塊位址俾選擇該冗餘區塊，該區塊解碼器係由該致 能信號予以變成可動作；以及 耦接至該區塊解碼器之一閘控電路，用來以所解碼 的冗餘區塊位址來閘控該冗餘位址字元中之該冗餘輸 出入位址，俾選定該所選的冗餘區塊中之該冗餘輸出入
    27 1317132 曰修正替I 年S QR. b_L.
    1317132 Llj £'. Awlr¥^Ti 与#« 8/9 V V 【Ι:Ί】Λ\γα
    OS Ln 1317132 98. 5. 2.2.
    8/8
TW095135989A 2005-09-29 2006-09-28 Reconfigurable memory block redundancy to repair defective input/output lines TWI317132B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/240,304 US7286380B2 (en) 2005-09-29 2005-09-29 Reconfigurable memory block redundancy to repair defective input/output lines

Publications (2)

Publication Number Publication Date
TW200739588A TW200739588A (en) 2007-10-16
TWI317132B true TWI317132B (en) 2009-11-11

Family

ID=37893682

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135989A TWI317132B (en) 2005-09-29 2006-09-28 Reconfigurable memory block redundancy to repair defective input/output lines

Country Status (7)

Country Link
US (1) US7286380B2 (zh)
JP (1) JP2009507326A (zh)
KR (2) KR100986551B1 (zh)
CN (1) CN101273414B (zh)
DE (1) DE112006002469T5 (zh)
TW (1) TWI317132B (zh)
WO (1) WO2007041185A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675015B1 (ko) * 2006-02-24 2007-01-29 삼성전자주식회사 스캔 기능 및 컬럼 리던던시를 포함하는 내장형 메모리장치, 리던던시 리페어 및 스캔 방법
US8645793B2 (en) 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
JP2008299918A (ja) * 2007-05-29 2008-12-11 Toshiba Microelectronics Corp 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US7885090B1 (en) 2007-10-29 2011-02-08 Marvell Israel (Misl) Ltd. Method and apparatus for CAM with redundancy
KR20090045610A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 블럭 아이솔레이션 제어회로
US20110134707A1 (en) * 2007-11-02 2011-06-09 Saeng Hwan Kim Block isolation control circuit
US8515052B2 (en) 2007-12-17 2013-08-20 Wai Wu Parallel signal processing system and method
KR101407362B1 (ko) * 2008-06-23 2014-06-16 삼성전자주식회사 상 변화 메모리 장치
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
US20110111008A1 (en) * 2009-10-08 2011-05-12 Weng Tao Use of PEDF in an Encapsulated Cell-Based Delivery System
KR101932664B1 (ko) * 2012-08-27 2018-12-26 삼성전자 주식회사 리던던시 셀을 포함하는 반도체 메모리 장치 및 시스템
US9136021B2 (en) 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
WO2013147840A1 (en) * 2012-03-30 2013-10-03 Intel Corporation On chip redundancy repair for memory devices
KR101373668B1 (ko) * 2012-06-22 2014-03-13 연세대학교 산학협력단 메모리 수리 장치 및 방법
US9013907B2 (en) * 2012-10-12 2015-04-21 Mediatek Inc. Content addressable memory and related column repair method
JP6483402B2 (ja) 2013-11-01 2019-03-13 株式会社半導体エネルギー研究所 記憶装置、及び記憶装置を有する電子機器
US9564245B2 (en) 2013-12-26 2017-02-07 Intel Corporation Integrated circuit defect detection and repair
US9548137B2 (en) 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
CN105097046B (zh) * 2014-05-07 2018-03-23 中芯国际集成电路制造(上海)有限公司 电可擦可编程只读存储器及其数据处理方法
KR20160071769A (ko) 2014-12-12 2016-06-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP6144729B2 (ja) * 2015-07-08 2017-06-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11710531B2 (en) 2019-12-30 2023-07-25 Micron Technology, Inc. Memory redundancy repair

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380500A (ja) * 1989-08-24 1991-04-05 Sharp Corp 半導体記憶装置
JPH04369265A (ja) * 1991-06-18 1992-12-22 Sharp Corp 半導体記憶装置
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
FR2716743B1 (fr) * 1994-02-28 1996-09-27 Sgs Thomson Microelectronics Circuit de redondance de mémoire.
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
US5621690A (en) 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
WO1997032253A1 (en) * 1996-02-29 1997-09-04 Hitachi, Ltd. Semiconductor memory device having faulty cells
DE69621770T2 (de) 1996-03-22 2003-03-06 St Microelectronics Srl Sektoriziertes elektrisch löschbares und programmierbares nichtflüchtiges Speichergerät mit Redundanz
JPH11219598A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体記憶装置
JP4467092B2 (ja) * 1998-05-26 2010-05-26 株式会社ルネサステクノロジ 半導体記憶装置
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US6219286B1 (en) * 1999-06-04 2001-04-17 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having reduced time for writing defective information
JP4316085B2 (ja) * 1999-12-28 2009-08-19 株式会社東芝 半導体集積回路装置及び集積回路システム
US6563732B2 (en) * 2001-08-02 2003-05-13 Stmicroelectronics, Inc. Redundancy circuit and method for flash memory devices
US6614685B2 (en) 2001-08-09 2003-09-02 Multi Level Memory Technology Flash memory array partitioning architectures
JP2003077293A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置
FR2843208B1 (fr) * 2002-07-31 2005-03-04 Iroc Technologies Dispositif de reconfiguration d'un ensemble memoire presentant des defauts

Also Published As

Publication number Publication date
KR20080049798A (ko) 2008-06-04
US7286380B2 (en) 2007-10-23
CN101273414B (zh) 2015-02-11
TW200739588A (en) 2007-10-16
WO2007041185A2 (en) 2007-04-12
US20070070734A1 (en) 2007-03-29
CN101273414A (zh) 2008-09-24
KR20100080851A (ko) 2010-07-12
JP2009507326A (ja) 2009-02-19
DE112006002469T5 (de) 2008-08-21
KR100986551B1 (ko) 2010-10-07
WO2007041185A3 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
TWI317132B (en) Reconfigurable memory block redundancy to repair defective input/output lines
US9870293B2 (en) Memory device performing post package repair (PPR) operation
TWI508090B (zh) 堆疊記憶體裝置、用於堆疊記憶體裝置之晶片上冗餘修復方法與系統及非暫態電腦可讀儲存媒體
CN103853668B (zh) 存储器控制器及其执行的操作方法、以及存储器系统
US10115479B2 (en) Memory device, memory system and method of verifying repair result of memory device
JP5509344B2 (ja) 参照セルを選択するためのシステムおよび方法
TWI615845B (zh) 半導體記憶體設備及操作該半導體記憶體設備之方法
US20210398603A1 (en) Memory device with a memory repair mechanism and methods for operating the same
TW201603037A (zh) 記憶體對映
US9576629B2 (en) Memory device and memory system including the same, and operation method of memory device
US10127999B2 (en) Nonvolatile memory and semiconductor device including the same
KR102500058B1 (ko) 보안 액세스 키를 갖는 반도체 디바이스 및 관련 방법 및 시스템
US11165444B2 (en) Apparatus with a data security mechanism and methods for operating the same
KR20180102904A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
KR20180082875A (ko) 이퓨즈 회로
WO2014120604A1 (en) Mram self-repair with bist logic
US20190279734A1 (en) Memory chip and test system including the same
US20210055986A1 (en) Semiconductor device with power-saving mode and associated methods and systems
US8867255B2 (en) Semiconductor device and method of operation
US20060203579A1 (en) Device and method for compensating defect in semiconductor memory
US10094869B2 (en) Repairable semiconductor memory device and test methods for the same
WO2017048377A1 (en) Mram initialization devices and methods
TWI310936B (en) Encoding device
TW200901225A (en) System on chip with reconfigurable SRAM
TW586120B (en) Management system for defective memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees