TWI308606B - Semiconductor device and method for manufacturing multilayered substrate for semiconductor device - Google Patents

Semiconductor device and method for manufacturing multilayered substrate for semiconductor device Download PDF

Info

Publication number
TWI308606B
TWI308606B TW094147623A TW94147623A TWI308606B TW I308606 B TWI308606 B TW I308606B TW 094147623 A TW094147623 A TW 094147623A TW 94147623 A TW94147623 A TW 94147623A TW I308606 B TWI308606 B TW I308606B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
germanium
diamond
semiconductor device
Prior art date
Application number
TW094147623A
Other languages
English (en)
Other versions
TW200710292A (en
Inventor
Takeshi Tachibana
Kazushi Hayashi
Yoshihiro Yokota
Koji Kobashi
Takashi Kobori
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200710292A publication Critical patent/TW200710292A/zh
Application granted granted Critical
Publication of TWI308606B publication Critical patent/TWI308606B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0089—Implanting tools or instruments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/16—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans
    • A61B17/1662—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans for particular parts of the body
    • A61B17/1673—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans for particular parts of the body for the jaw
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C1/00—Dental machines for boring or cutting ; General features of dental machines or apparatus, e.g. hand-piece design
    • A61C1/08—Machine parts specially adapted for dentistry
    • A61C1/082—Positioning or guiding, e.g. of drills
    • A61C1/084—Positioning or guiding, e.g. of drills of implanting tools
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C3/00—Dental tools or instruments
    • A61C3/02—Tooth drilling or cutting instruments; Instruments acting like a sandblast machine
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0089—Implanting tools or instruments
    • A61C8/009—Implanting tools or instruments for selecting the right implanting element, e.g. templates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/278—Diamond only doping or introduction of a secondary phase in the diamond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Description

1308606 . ⑴ 九、發明說明 【發明所屬之技術領域】 本發明關於一種製造一用於半導體裝置之多層基底之 方法，其中一矽層上覆蓋有鑽石，或者一鑽石層上覆蓋有 矽，且關於一種包括由上述方法所製成之多層基底的半導 體裝置。 I 【先前技術】 一藉由蒸汽相合成在一由矽或類似物質製成之晶圓狀 基底上的鑽石在室溫下係具有五倍大於銅的熱傳導係數， 且已預期其會被使用作爲在封裝密度增加及作業頻率已大 幅進步的半導體裝置領域中的最終熱散佈器。 爲了利用在一半導體裝置中之鑽石的極佳熱傳導性的 優點’因此希望可具有一構形，其中一半導體層及一鑽石 層被彼此黏附在一起且橫越過該黏附之界面的熱傳導係數 Φ 相當高’亦即，一由鑽石層與半導體層組成之多層結構， 其中該半導體層係由各種不同半導體材料所製成，例如， 矽、矽鍺 '碳化矽、氮化物半導體（例如，氮化鎵）、砷化 鎵基半導體及元素週期表中的II族至第第VI族元素的半 導體。 然而’製造用於一半導體裝置之鑽石/半導體多層基 底並不容易。這是因爲鑽石通常係在大約8〇〇。c之高溫下 藉由蒸汽相合成方法而製成，因此，在一半導體層係由矽 所形成的情況下’當該多層基底在形成該鑽石層之後的溫 -5- (2) 1308606 度回復到室溫時’多層基底會因爲來自於矽與鑽石之間的 不同熱膨脹係數所造成的應力而明顯地翹曲及變形。具有 此一翹曲及/或變形之基底並不適合作爲一半導體裝置之 基底。 其他理由包括該鑽石係一種極堅硬的材料，且因此在 複數個元件被形成在該多層基底上而當欲分開個別元件時 ’其很難以被切割。再者，藉由蒸汽相合成而製成之鑽石 的表面通常具有明顯的粗糙度，且因此，該鑽石係不適合 作爲一半導體裝置之基底。雖然在技術上係可以藉由拋光 來整平該鑽石層表面，然而此表面處理並不務實，因爲這 需要花很長的時間。 因此，爲了抑制該基底之翹曲及變形，先前已有提出 一種方法’其中一鑽石層僅被局部地形成在一半導體層上 之一特定區域’以及一種方法，其中矽層被局部形成在一 支撐件上且一鑽石層被形成在個別的矽層之間（參考美國 專利第5，131，963號），以及其他方法等等。圖7A至 7E係截面視圖，其中顯示依照美國專利第5，131，963 號之製程順序來製造一多層基底之方法。在美國專利第5 ，1 3 1，9 6 3號中所揭示的製造一多層基底之方法係一種從 製造一絕緣體上矽（SOI)基底之方法所發展出來的方法。 如圖7A所示，一高濃度的硼（B)被擴散在一第二矽基底 1 1 0之一轰面上以形成一鈾刻中止層1 1 1。 如圖7 B所示，矽係磊晶成長在此蝕刻中止層1 1 1上 以形成一较層112’且之後’一鑽石層113被形成於其上 -6 - (3) 1308606 。若有需要，如圖7C所示’ 一用以作爲支撐層之多晶矽 層114被進一步形成在該鑽石層113上。隨後，如圖7C) 所示，該矽基底1 1 〇藉由溼蝕刻來予以移除。如圖7E所 示，該蝕刻中止層1 1 1藉由離子蝕刻或類似方法被移除， 使得一鑽石/矽多層基底1〇〇因此被形成。 然而，上述習知技術具有以下的問題。在美國專利第 5，13 1，963號中所揭示之用以製造該多層基底的方法中 ，由於該鑽石之一化學蒸汽沉積（CVD)步驟係在大約 b 8〇0°C之高溫下進行，因此會產生一問題，亦即該砂層 1 1 2會受到重金屬、鹼性金屬等等的污染。因此，該方法 並不適用於一欲被使用於一半導體裝置之基底。 該矽層之此一污染問題可以藉由應用一被使用在製造 一 SOI基底之方法中的結合技術來予以避免。然而，同樣 在此方法中，其具有的問題在於結合之後係極難以控制藉 由拋光或溶解來移除該矽基底的程序，且其難以留下一均 I 勻且薄的薄膜狀矽層。用於製造一鑽石/矽多層基底之方 法及利用結合技術之優點的方法亦具有一個問題，亦即無 法完全展現鑽石之極佳的熱傳導性，因爲在該鑽石層與該 矽層之間的界面的熱傳導性係極小的。 【發明內容】 本發明係針對上述問題而產生。因此’本發明之一目 的係要提供一種用於半導體裝置之多層基底的製造方法以 及半導體裝置，該多層基底具有一極佳的熱傳導特性及一 -7- (4) 1308606 極佳的散熱效果而不會發生翹 依照本發明之一第一態樣 底的製造方法係包括以下之步 面上形成一鑽石層；在上述鑽 述鑽石層結合至一第二矽基底 移除上述第一矽基底以曝露上 述鑽石層上形成一半導體層。 在本發明中，被配置在該 合至該第二矽基底，且該第一 導體層被形成所形成之曝露之 習知的結合方法，其中該半導 之後將位在該半導體層側之基 與該半導體層之間的界面的熱 該半導體層之厚度可被容易地 面當被形成時係變成欲被結合 此該表面的粗糙不平並不會對 會具有進一步增進該結合強度 第一矽基底側上的表面係平坦 平坦表面的半導體層。由於該 除，即使當在該鑽石層之形成 等等的污染，該半導體層並不 第一矽基底之厚度未被嚴格地 基底之厚度製造成相對於該鑽 曲及變形的發生。因此，便可 曲及變形。 之用於半導體裝置之多層基 驟：在一第一矽基底之一表 石層上形成一含砂層；將上 且以上述含矽層介於其間； 述鑽石層之一表面；及在上 第一矽基底上之鑽石層係結 石夕基底被移除，之後，該半 鑽石層之表面上，此不同於 體層被結合至該鑽石層，且 底移除。因此，在該鑽石層 傳導性可被增進，且此外， 控制。由於該鑽石層之該表 至該第二矽基底的表面，因 該半導體層產生影響，反而 的功效。由於在該鑽石層之 的，因此便可以形成一具有 第一矽基底在結合之後被移 期間受到重金屬、鹼性金屬 會受到影響。再者，由於該 限制，因此藉由將該第一矽 石層而較厚，便可以抑制翹 以製造出用於半導體裝置之 -8- (5) 1308606 多層基底，該多層基底具有一極佳的熱傳導特性及一極佳 的散熱效果而不會發生翹曲及變形。 上述的鑽石層可被局部地形成。在此方式中’在元件 被形成在該半導體層上之後，可以容易地進行分割。在此 例中，上述的半導體層亦可被形成在一未被結合至上述局 部地配置之鑽石層的區域上。以此方式，便可以形成一高 品質的半導體層。 上述鑽石層可被結合至該第二矽基底而以一二氧化矽 層或一非晶矽層介於其間。在此例中，上述的二氧化矽層 或上述非晶矽層可被配置在上述鑽石層及上述第二矽基底 之兩結合表面上。或者，該二氧化矽層可被配置在上述鑽 石層與上述第二矽基底之任一者的結合表面上，該非晶矽 層可被配置在另一者的結合表面上，且上述鑽石層可被結 合至上述第二矽基底而以上述二氧化矽層及上述非晶矽層 介於其間。 上述第一矽基底係可藉由使用一液體來予以拋光移除 而將上述鑽石層之一表面曝露出來，其中該液體係將凝膠 狀矽土混合至一胺基水溶液中而形成，或者上述第二矽基 底被塗覆氮化矽（SiN)’且之後，上述第一矽基底藉由被 溶解至一氫氟酸基溶液而移除，以曝露上述鑽石層之一表 面。 依照該第一態樣之方法可包括以下步驟：在上述第一 矽基底上局部地形成上述該鑽石層；在上述鑽石層及上述 該第一砍基底上形成上述非晶砂層，且此外，在上述第二 -9- (6) 1308606 矽基底上形成上述的二氧化矽層；將上述鑽石層結合至上 述第二矽基底且以上述非晶矽層及上述二氧化矽層介於其 間；藉由拋光來移除上述第一矽基底，且該抛光處理係在 當上述鑽石層之一表面被部分地曝露時的時間點被中止； 藉由以一鹼性溶液來蝕刻且經由使用上述二氧化矽層作爲 一中止層來移除上述非晶矽層；藉由以一包含氧氣酸之溶 液的蝕刻來移除上述二氧化矽層；在上述第二矽基底上局 部地形成一由上述二氧化矽層、上述非晶矽層及上述鑽石 層所組成之多層薄膜；及在作爲上述多層薄膜的最上層之 上述鑽石層以及在上述多層薄膜未出現在上述第二矽基底 之區域上形成上述半導體層。 當該結合係藉由插置上述二氧化矽層及/或上述非晶 矽層來進行時，上述鑽石層能以熱加壓結合而結合至上述 第二矽基底。以此方式，該鑽石層可容易地被結合至該第 二矽基底，且此外，可以獲得一極佳的結合強度。 上述鑽石層可從摻雜一摻雜劑的導電性鑽石所形成。 以此方式，該鑽石層能以組合型式作爲一電流流動路徑及 一佈線部分。 舉例來說，上述半導體層係一矽層，且一元件被形成 在該半導體層上。 依照本發明之一第二態樣之半導體裝置係包括由上述 方法所製成之多層基底。在此態樣中’由於欲被用於一半 導體裝置之多層基底係藉由上述方法所製成而具有一極佳 的熱傳導特性及一極佳的散熱效果且不會發生翹曲及變形 -10- (7) 1308606 ，因此便可以製造出具有更高作業頻率及更高封裝密度的 半導體裝置。 依照本發明，具有該鑽石層之矽基底被結合至另一矽 基底且以一含砂層介於其間’在該鑽石層側之砂基底被移 除，且該半導體層被形成在所產生之曝露鑽石層之一表面 上。因此，便可以製造出用於半導體裝置之多層基底及包 括該多層基底的半導體裝置，其中該多層基底具有一極佳 的熱傳導特性及一極佳的散熱效果而不會發生翹曲及變形 【實施方式】 本發明之實施例將參考附圖詳細說明如下。依照本發 明之第一實施例的多層基底將說明如下。圖1係一截面視 圖，其中槪要顯示本實施例之多層基底。在本實施例之一 多層基底10中，一二氧化砂（8丨〇2)層2被配置在一砂基底 1之一表面上’且一用以作爲一熱散佈器之鑽石層3及一 用以作爲一半導體層之矽層4係以此順序被配置在該二氧 化砂層2上。 以下將說明用以製造此多層基底1 〇之方法。圖2 A至 2E及圖3A至3C係截面視圖，其中顯示依照本實施例用 以製造一多層基底之方法。如圖2A所示，準備一具有例 如1 0 0毫米之直徑及例如1毫米厚度的第一矽基底5。如 圖2B所示，具有例如15微米厚度之一鑽石層3藉由一微 波CVD方法而被形成在該第一矽基底5之一主要表面上 -11 - (8) 1308606 。針對該薄膜形成條件而言，舉例來說，該基底溫度係夫見 定爲800°C，且氫氣及甲烷之混合氣體被用以作爲—材料 氣體。在此時，一二硼烷（Β#6)氣體被添加至該材料氣體 ，且藉此，可增添導電性至該鑽石層3。接著，如圖2C 所示，該鑽石層3之一表面在例如400°C之溫度條件下被 曝露至一砂院（SiH4)氣體與一氫氣（H2)之混合氣體，以藉 由蒸汽相成長而在鑽石層3上產生多晶矽，所以便形成— 具有例如200奈米之厚度的多晶矽薄膜6。 如圖2 D所示，準備一具有例如1 0 0毫米直徑及例如 0.5毫米厚度之第二矽基底1。如圖2E所示，一二氧化矽 薄膜7藉由一熱氧化方法而被形成在該第二矽基底1之一 表面上。針對在此時之條件而言，該熱處理溫度係例如爲 900°C至1 100°C，且該熱處理時間係例如爲2小時。該二 氧化矽薄膜亦可藉由在該第二矽基底1之一表面上成長硼 磷矽玻璃（BPS G)且使其經由回熔處理，此不同於熱氧化方 法。在此時，四乙氧基矽烷（TEOS: Si(OC2H5)4)、氧氣 (02)、磷酸三甲酯（TMB : (CH3)3P)及硼酸三甲酯（TMB: (CH3) 3 B)之一混合氣體係用以作爲一材料氣體，該基底溫 度係保持在4 0 0 ° C，且B P S G係成長達6 0秒，使得一具有 例如1微米厚度之BPSG薄膜藉由電漿CVD方法而被形成 在該第二矽基底1上。之後，該具有BPSG薄膜之第二矽 基底1係在一例如900°C之溫度條件下藉由保持在一 N2 氣體環境中達30分鐘而受到回熔處理。以此方式，一具 有平坦表面之二氧化矽薄膜便可被形成在該鑽石層3上。 -12- (9) 1308606 如圖3A所示，該第二矽基底1被結合至該第一矽基 底5。詳言之，該第二矽基底1及該第一矽基底5被疊置 該多晶矽薄膜6與該二氧化矽薄膜7彼此相面對。其彼此 呈壓力接觸，且在800。(：至900°C之溫度條件下進行加熱 達20分鐘，以將該第二矽基底1與該第一矽基底5加壓 結合在一起。或者，該第二矽基底1亦可藉由例如在 100°C之溫度條件下施加一大約3 00伏特之脈衝電壓而結 合至該第一矽基底5，這是不同於加壓結合。例如，如圖 3 B所示，該第一矽基底5係藉由使用一液體來予以拋光 移除而將該鑽石層3之一表面曝露出來，其中該液體係將 凝膠狀矽土混合至一胺基水溶液中而形成。以此方式，僅 有該第一矽基底5可藉由拋光來移除，因爲鑽石之拋除速 度及化學抗性係與矽大大地不同。爲了雙重確保，上述鑽 石層之表面可藉由在該第二矽基底1被覆蓋例如氮化矽 (SiN)之後以一氫氟酸基溶液予以溶解而移除該第一矽基 底5。如圖3C所示，一作爲一半導體層之矽層4藉由一 CVD方法而被形成在該鑽石層3上，因此產生一多層基底 10 ° 當一半導體電路藉由一普遍使用的製程而形成在該矽 層4上時，此多層基底10可用以作爲一倂入至一積體電 路之半導體裝置。 在本實施例之製造該多層基底10之方法中，在該第 一矽基底5藉由使該多晶矽薄膜6及該二氧化矽薄膜7彼 此形成加壓接觸而被結合至該第二矽基底1之後，該第一 -13- (10) 1308606 . 矽基底5便被移除，且該矽層4被直接形成在如此曝露之 鑽石層3之表面上。因此’在該鑽石層3與該半導體層4 之間的界面的熱傳導性可被增進’且此外，該矽層4之厚 度可藉由改變薄膜形成時間而輕易地控制。 在該薄膜構造中，該鑽石層3之表面係位在該第二矽 基底1側，且該矽層4被形成在該第一矽基底5側的平坦 表面上。因此，即使當在薄膜構造中在該表面上形成粗糙 $ 不平時，該矽層4之形狀並不受影響，且因此可以形成具 有平坦表面的砂層4。在薄膜構造中形成在該鑽石層3之 表面（在第二矽基底1側之表面）上的粗糙不平在結合至該 第二矽基底1時會產生有助益的功能。 再者，由於該第一矽基底5在結合之後被移除，即使 當該第一矽基底5在該鑽石層3之薄膜形成期間受到重金 屬 '鹼性金屬等等的污染，該矽層4並不會受到影響。該 鑽石層3本身對於雜質污染具有抵抗性，且即使當雜質被 φ 帶入時，所形成的雜質不會被洗提。因此，便可以形成高 純度及高品質的矽層4。此外，由於該矽基底5之厚度並 未被嚴格限制，因此可藉由使用具有一相對於該鑽石層3 之厚度而相對較大之厚度的第一矽基底5來防止在該鑽石 層3之薄膜形成期間發生翹曲及變形。因此，便可以製成 一用於半導體裝置之多層基底，該多層基底具有極佳的熱 傳導屬性及一極佳的散熱效果，且包括一用以作爲一半導 體層之高品質矽層而不會發生翹曲及變形。 依照本發明之第二實施例的多層基底將說明如下。圖 -14 - (11) 1308606 4係一截面視圖，其中槪要顯示本實施例之多層基底的結 構。在本實施例之多層基底20中，一二氧化矽層12被局 部地配置在一由單晶矽所製成之矽基底11之一主要表面 上’且一非晶矽層1 3及一鑽石層1 4係以此順序被配置在 該二氧化矽層12上’以及一用以作爲一半導體層之矽層 15被進一步配置而覆蓋該矽層11之一主要表面與該鑽石 層1 4。 一用以製造本實施例之多層基底20之方法將說明如 下。圖5A至5F及圖6A至6C係截面視圖，其中顯示依 照本實施例用以製造一多層基底之方法。如圖5 A所示， 準備一具有例如150毫米之直徑及例如2毫米厚度的第一 矽基底16。如圖5B所示，與上述第一實施例相同，一具 有例如25微米厚度之鑽石層14係藉由一微波CVD方法 而被形成在該第一矽基底16之一主要表面上。針對該薄 膜形成條件而言，舉例來說’該基底溫度係規定爲8 0 0° C ，且氫氣及甲烷之混合氣體被用以作爲一材料氣體。在此 時，一二硼烷（B2H6)氣體被添加至該材料氣體，且藉此， 可增添導電性至該鑽石層14。 接下來，如圖5C所示’ 一具有200奈米厚度之鋁掩 罩1 7藉由普遍使用的微影技術經由圖案化而形成在該鑽 石層14之表面上’且該鑽石層14係藉由使用此一鋁掩罩 17作爲一光罩來予以離子鈾刻。詳言之’該鋁掩罩17被 形成在當該多層基底20完成時之一欲提供一元件之區域 上（預定的元件形成區域）’且在一含氧氣體中進行一反應 -15- (12) 1308606 性離子鈾刻來移除該預定元件形成區域以外的區域中的鑽 石層14，使得該第一矽基底16之一主要表面被部分地曝 露出來。在該反應性離子蝕刻步驟中，一極薄的二氧化矽 層（未圖示）被形成在該第一矽基底16之該主要表面被曝露 的部分上。接下來，該鋁掩罩藉由例如王水處理來予以移 除。 如圖5 D所示，一非晶矽層13藉由例如一 C V D方法
或濺鍍蒸發方法而以覆蓋該鑽石層14之方式被形成在該 第一矽基底16之主要表面上。 在另一方面’如圖5E所示，準備一具有例如150毫 米直徑及例如0.6毫米厚度之單晶矽基底（第二矽基底 。如圖5F所示，一T£〇S氣體及—氧氣（〇2)之混合氣體在 例如4 0 0 C之溫度條件下被導引在此單晶矽基底（第二矽 基底）11之一表面上，且藉此’二氧化矽之蒸汽相沉積被 作用在該第一矽基底11之—表面上，使得形成具有例如 2〇0奈米之厚度的二氧化较層12。 如圖6A所示，以—相同於上述第一實施例之方式， 該弟一矽基底11之一氧化矽層12及該第一矽基底16之 非晶矽層13係加壓結合在—起。之後，如圖6B所示，該 弟—矽基底1 6被移除’且此外，從未配置有該鑽石層μ 之部分移除該非晶矽層1 3 Β_ 1 j及該—氧化矽層1 2。在用以製 造本實施例之多層基底2〇 >卡# 2 $法中的移除步驟相較於在 上述第一實施例之用以製、'出气·么η I迫较多層基底之方法中移除 該矽基底5之步驟係較不宏 合易的。詳言之，該第一矽基底 -16- (13) 1308606 16係藉由拋光而大略地予以移除，且該拋光處理係在當該 鑽石層14之該表面被部分曝露的時間點停止。該非晶砂 層1 3係藉由以鹼性溶液（例如氫氧化鉀（KOH))蝕刻且藉由 利用該二氧化砍層12作爲一中止層而移除。接下來，該 二氧化矽層1 2藉由以一包含氫氟酸之溶液蝕刻來予以移 除。在此一方式中，該多層基底20被產生，其中一由二 氧化较層12、非晶砂層13及鑽石層14所構成之多層薄膜 被局部地配置在該第二矽基底11上。 如圖6 C所示’藉由一 C V D方法，單晶矽係藉由使二 氯甲烷（SiH2Cl2)與一氫氣（H2)於一例如650。(：之基底溫度 下一起流入而晶晶成長在該第二较基底11之一表面的一 曝露部分上，使得一用以作爲一半導體層之砂層15被形 成而覆蓋該第二矽基底之一表面及該鑽石層14。 當一半導體電路藉由一普遍使用的製程而形成在該矽 層15上時，此多層基底20可用以作爲一倂入至一積體電 路之半導體裝置。 在本實施例之製造該多層基底20之方法中，在該第 一矽基底1 6藉由使該非晶矽層1 3及該二氧化矽薄膜1 2 彼此形成加壓接觸而被結合至該第二较基底1 1之後，該 第一砂基底1 6便被移除’且該砂層1 5被形成在如此曝露 之鑽石層14之表面上。因此’在該鑽石層14與該半導體 層1 5之間的界面的熱傳導性可被增進，且此外，該矽層 1 5之厚度可輕易地控制。 在該薄膜構造中’由於在該鑽石層14之矽基底11側 -17 - (14) 1308606 的表面具有粗糙不平，但該矽層4之形狀不會受到影響， 且該表面粗糙不平在結合至該第二矽基底11時係具有助 益功能。在另一方面，在該鑽石層14之矽基底5側的表 面係平坦的，且該矽層15被形成在該平坦表面上。因此 ，該砂層15可具有一平坦表面。 再者，由於該第一矽基底16在結合之後被移除，即 使當該第一矽基底16在該鑽石層14之薄膜形成期間受到 重金屬、鹼性金屬等等的污染，該矽層15之薄膜構造並 不會受到影響。此外，由於該矽基底1 6之厚度並未被嚴 格限制，因此該第一矽基底1 6之厚度可被製成相對於該. 鑽石層14之厚度而較大。因此，可防止在該鑽石層14之 薄膜形成期間發生翹曲及變形。 該非晶矽層13及該二氧化矽層12在未具有鑽石層14 之區域中係被移除以曝露該第二矽基底11之表面，且矽 被磊晶成長在此單晶矽基底1 1上。因此，便可以形成一 高品質的矽層15。由於藉由此方法所製成之多層基底20 包括被局部形成之鑽石層1 4，因此當半導體裝置被形成時 可以容易地將元件分開。 本發明可被應用於被使用在高速/高密度半導體裝置 之基底。 【圖式簡單說明】 圖1係一截面視圖，其中槪要顯示本發明之一第一實 施例之多層基底的結構。 -18- (15) 1308606 圖2A至2E係截面視圖，其中顯示依照本發明第一實 施例之用於製造一多層基底的方法。 圖3 A至3 C係截面視圖’其中以製程順序顯示依照本 發明第一實施例之用於製造一多層基底的方法。圖3 A顯 不一接續圖2C及2E所不步驟後之一步驟。 圖4係一截面視圖’其中槪要顯示本發明之一第二實 施例之多層基底的結構。 圖5A至5F係截面視圖’其中顯示依照本發明第二實 施例之用於製造一多層基底的方法。 圖6 A至6 C係截面視圖，其中以製程順序顯示依照本 發明第二實施例之用於製造一多層基底的方法。圖6A顯 示一接續圖5D及5F所示步驟後之一步騾。 圖7 A及7 E係截面視圖，其中以製程順序顯示用以製 造一多層結構的方法（習知技術）。 【主要元件符號說明】 1 :矽基底 2 :二氧化矽層 3 :鑽石層 4 :矽層 5 :第一矽基底 6 :多晶矽薄膜 7 :二氧化矽薄膜 1 0 :多層基底 -19- (16) 1308606 11: 12 ： 13 ： 14 ： 15: 16 ： 17 ： 20 ：
矽基底 二氧化矽層 非晶砂層 鑽石層 石夕層 第一矽基底 鋁掩罩 多層基底

Claims (1)

  1. .1308606
    十、申請專利範圍
    第94 1 47623號專利申請案 中文申請專利範圍修正本 民國97年11月19日修正 1·一種用於半導體裝置之多層基底的製造方法，該方 法包含以下之步驟：
    在一第一矽基底之一表面上形成—鑽石層； 在該鑽石層上形成一含矽層； 將該鑽石層結合至一第二矽基底且以該含矽層介於其 移除該第一矽基底以曝露該鑽石層之一表面；及 在該鑽石層上形成一半導體層， 其中該鑽石層係由摻雜一摻雜劑之導電性鑽石所形成
    2 .如申請專利範圍第1項之用於半導體裝置之多層基 底的製造方法’其中該鑽石層被局部地形成。 3 ·如申請專利範圍第2項之用於半導體裝置之多層基 底的製造方法，其中該半導體層亦被形成在該第二矽基底 之一區域上’該區域並未結合至被局部配置之鑽石層。 4.如申請專利範圍第1項之用於半導體裝置之多層基 底的製造方法’其中該鑽石層被結合至該第二矽基底且以 一二氧化矽層介於其間。 5 ·如申請專利範圍第4項之用於半導體裝置之多層基 1308606 底的製造方法，其中該等二氧化矽層被設置在該鑽石層與 該第二矽基底之兩結合表面上。 6. 如申請專利範圍第4項之用於半導體裝置之多層基 底的製造方法，其中： 該第一矽基底係藉由使用一液體來予以拋光移除而將 該鑽石層之一表面曝露出來，其中該液體係將凝膠狀矽土 混合至一胺基水溶液中而形成；或者
    該第二矽基底被塗覆氮化矽（SiN)，且之後，該第一 矽基底藉由被溶解至一氫氟酸基溶液而移除，以曝露該鑽 石層之一表面。 7. 如申請專利範圍第1項之用於半導體裝置之多層基 底的製造方法，其中該鑽石層被結合至該第二矽基底且以 一非晶矽層介於其間。 8. 如申請專利範圍第7項之用於半導體裝置之多層基 底的製造方法，其中該等非晶矽層被設置在該鑽石層與該 第二砂基底之兩結合表面上。 9. 如申請專利範圍第1項之用於半導體裝置之多層基 底的製造方法，其中一二氧化矽層被配置在該鑽石層及該 第二矽基底之任一者的一結合表面上，一非晶矽層被配置 在另一者之一結合表面上，且該鑽石層被結合至該第二矽 基底而以該二氧化矽層及該非晶矽層介於其間。 10. 如申請專利範圍第9項之用於半導體裝置之多層 基底的製造方法，該方法包含以下之步驟： 在該第一矽基底上局部地形成該鑽石層； -2- ,1308606 在該鑽石層及該第一矽基底上形成該非晶矽層，且此 外，在該第二矽基底上形成該二氧化矽層； 將該鑽石層結合至該第二矽基底且以該非晶矽層及該 二氧化矽層介於其間： 藉由拋光來移除該第一矽基底，且該拋光處理係在當 該鑽石層之一表面被部分地曝露時的時間點被中止；
    藉由以一鹼性溶液來鈾刻且經由使用該二氧化矽層作 爲一中止層來移除該非晶矽層； 藉由以一包含氫氟酸之溶液的蝕刻來移除該二氧化矽 層； 在該第二矽基底上局部地形成一由該二氧化矽層、該 非晶矽層及該鑽石層所組成之多層薄膜；及 在作爲該多層薄膜的最上層之該鑽石層以及在該多層 薄膜未出現在該第二矽基底之區域上形成該半導體層。 11. 如申請專利範圍第4項之用於半導體裝置之多層 φ 基底的製造方法，其中該鑽石層藉由熱加壓結合而被結合 至該第二矽基底。 12. 如申請專利範圍第1項之用於半導體裝置之多層 基底的製造方法，其中該半導體層係一矽層，且一元件被 形成在該半導體層上。 13. —種半導體裝置，其包含藉由依照申請專利範圍 第1項之方法所製成的多層基底。
TW094147623A 2005-02-09 2005-12-30 Semiconductor device and method for manufacturing multilayered substrate for semiconductor device TWI308606B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033672A JP4641817B2 (ja) 2005-02-09 2005-02-09 半導体装置用積層基板の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW200710292A TW200710292A (en) 2007-03-16
TWI308606B true TWI308606B (en) 2009-04-11

Family

ID=36778891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147623A TWI308606B (en) 2005-02-09 2005-12-30 Semiconductor device and method for manufacturing multilayered substrate for semiconductor device

Country Status (4)

Country Link
US (1) US7285479B2 (zh)
JP (1) JP4641817B2 (zh)
KR (1) KR100740032B1 (zh)
TW (1) TWI308606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494920B (zh) * 2009-04-14 2015-08-01 Hynix Semiconductor Inc 半導體記憶體裝置及其更新控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344760B1 (en) * 2003-09-12 2008-03-18 The United States Of America As Represented By The Secretary Of The Navy Wear-resistant electrically conductive body
TWI262853B (en) * 2005-04-27 2006-10-01 Kinik Co Diamond substrate and method for fabricating the same
GB0721760D0 (en) * 2007-11-06 2007-12-19 Element Six Ltd Composite material
FR2934713B1 (fr) * 2008-07-29 2010-10-15 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
FR2938373A1 (fr) * 2008-11-12 2010-05-14 Commissariat Energie Atomique Integration d'une couche de diamant polycristallin, notamment dans une structure sod
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
CN107665829B (zh) 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
WO2020263845A1 (en) * 2019-06-24 2020-12-30 Akash Systems, Inc. Material growth on wide-bandgap semiconductor materials

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169337A (en) * 1978-03-30 1979-10-02 Nalco Chemical Company Process for polishing semi-conductor materials
US5131963A (en) 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5552345A (en) * 1993-09-22 1996-09-03 Harris Corporation Die separation method for silicon on diamond circuit structures
KR100335449B1 (ko) * 1998-04-17 2002-05-04 가네꼬 히사시 Ｓｏｉ 기판 및 그 제조 방법
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
JP3062163B2 (ja) 1998-12-01 2000-07-10 キヤノン販売株式会社 半導体装置及び半導体装置の膜の形成方法
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
JP2004204299A (ja) * 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494920B (zh) * 2009-04-14 2015-08-01 Hynix Semiconductor Inc 半導體記憶體裝置及其更新控制方法

Also Published As

Publication number Publication date
US7285479B2 (en) 2007-10-23
KR20060090613A (ko) 2006-08-14
US20060175293A1 (en) 2006-08-10
TW200710292A (en) 2007-03-16
JP2006222236A (ja) 2006-08-24
JP4641817B2 (ja) 2011-03-02
KR100740032B1 (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
TWI308606B (en) Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
TW533501B (en) Semiconductor member manufacturing method and semiconductor device manufacturing method
TW317645B (zh)
JP5461593B2 (ja) 基板製造方法及び該方法によって得られた基板
EP1026728A2 (en) Substrate and method of manufacturing the same
EP0553860A2 (en) Semiconductor substrate and process for preparing the same
JPH09500493A (ja) ダイヤモンド絶縁体を組み込んだボンデッドウエハプロセス
WO2011069370A1 (zh) 高Ge组分沟道材料层的形成方法
JPH07302889A (ja) 半導体基板の作製方法
JP2004247610A (ja) 基板の製造方法
JPS595629A (ja) 二重層表面安定化方法
JP2001291850A (ja) 結晶シリコン薄膜の製造方法
TW472350B (en) Si-rich surface layer capped diffusion barriers
TWI298515B (en) Semiconductor member, manufacturing method thereof, and semiconductor device
JP2000091421A (ja) 半導体素子のｓｔｉ形成方法
JP2004096044A (ja) 基板及びその製造方法
JPH08236615A (ja) 誘電体分離基板及びその製造方法
TWI329923B (en) Method of mandfacturing a semiconductor substrate
JP3488927B2 (ja) 誘電体分離基板及びその製造方法
JP2003078118A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP4326422B2 (ja) ダイヤモンド積層シリコンウエハの製造方法
JP3391984B2 (ja) 半導体基板の製造方法およびｓｏｉ基板
JP3631391B2 (ja) 半導体装置の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JP3293766B2 (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees