TWI302729B - Semionductor device having cell transistor with recess channel structure and method of manufacturing the same - Google Patents

Semionductor device having cell transistor with recess channel structure and method of manufacturing the same Download PDF

Info

Publication number
TWI302729B
TWI302729B TW095117606A TW95117606A TWI302729B TW I302729 B TWI302729 B TW I302729B TW 095117606 A TW095117606 A TW 095117606A TW 95117606 A TW95117606 A TW 95117606A TW I302729 B TWI302729 B TW I302729B
Authority
TW
Taiwan
Prior art keywords
layer
type
region
semiconductor
polysilicon layer
Prior art date
Application number
TW095117606A
Other languages
English (en)
Other versions
TW200703570A (en
Inventor
Yasushi Yamazaki
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of TW200703570A publication Critical patent/TW200703570A/zh
Application granted granted Critical
Publication of TWI302729B publication Critical patent/TWI302729B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Description

1302729 九、發明說明·· 【發明所屬之技術領域】 本發明係關於具有凹槽通道結構之單元電晶體及 造方法，更特別關於此種單元電晶體之特徵：具有凹槽 •結構之單元電晶體、具有n型多晶石夕問極之周邊電^ nMOSFET、以及具有D形客θ 2° 、 八,P型夕晶矽閘極之周邊電晶體士 PM0SFET 。 ^ 【先前技術】 • 第1圖係習知半導體結構其主要部份之剖視圖。 在第1圖中，半導體農置100之具有nM〇sm之周邊 電晶體200的開極6a具有η型多晶石夕| 600 ,位於p 導體石夕基板i上。半導體裂置1〇〇之具有pM〇sFET之周邊 電晶體2 01的開極6 b呈右n刑夕曰a & ◦ ^、有P型多晶矽層601，位於n 區360上。 开 具有·SFET之周邊電晶體聊⑺㈣ 體基板1之間隔有閑極絕緣 、£緣層b，閘極兩側之基板上分 # 別為源極/汲極區3。 閑極6a具“型多晶石夕層_及金屬石夕化们。閉極 6a上緣及兩側分別為絕緣層8與9，可為氮化石夕層。 此外’如同具有_SFET之周邊電晶體2〇〇，呈有 PM0SFET之周邊電晶體2 賵Ml之閘極61)與n型井區36〇之間 隔有閘極絕緣層5，闇杌α/丨^ , 閘極6b兩側之基板上分別為源極/汲 才亟區4 〇 閘極6b具有p型多曰爲 主夕日日矽層601及金屬矽化層7。閘極
2234-8056-PF 5 1302729 m 6b上緣及兩側分別為絕緣層8與9，可為氮化石夕声。 此外’半導體裝置100以隔離結構2隔開具有nM〇SFET 之周邊電晶體200及具有pMOSFET之周邊電晶體2〇1。 上述之半導體裝置iOO又稱作「互補式M〇s」 • (Complementary MOS，以下簡稱 CMOS) ° ， 具有nM0SFET之周邊電晶體200之源極/汲極區3為n 型掺雜，而具有pMOSFET之周邊電晶體201之源極/汲極區 4為p型掺雜。 # 當電晶體之閘極其掺質與源極/汲極之掺質之導電特 性相同時，此即所謂的表面通道電晶體（surface channel transistor) 〇
在第l圖中，半導體裝置；[00為C|}OS，且具有nMOSFET 之周邊電晶體200及具有pMOSFET之周邊電晶體201均為 表面通道電晶體。見日本專利公開第u —3〇7729號。 第2圖係習知技藝中，另一半導體裝置之剖視圖。 在第2圖中，半導體裝置1〇1之具有pM〇SFET之周邊 _電晶體202之閘極具有p型多晶石夕㉟61工位於n型蠢晶層 lb上。半導體裝置ι〇1之具有nM〇SFET之周邊電晶體2〇3 之閘極612具有p型多晶矽層位於p型井區34〇上。半導 體裝置101之具有pMOSFET之周邊電晶體2〇4的閘極為凹 槽通道結構，其具有p型多晶矽層61〇且位於p型井區34〇 上。 具有pMOSFET之周邊電晶體202之源極/汲極區301
位於η型磊晶層lb之表面上，且為高濃度之？型掺雜。n 2234-8056-PF 6 1302729 型磊晶層ib係成長於半導體矽基板la上。 此外上述…構更沿著源極/汲極區3 〇 1形成一低p型 濃度之擴散層310。 具有nMOSFET之周邊電晶體2〇3之源極/汲極區3〇2位 於P型井d 34。之表面上，且為高濃度之心掺雜。 此外，上述結構更沿著源極/汲極區3〇2形成一低η型 濃度之擴散層320。
具有PM0SFET之周邊電晶體2〇4具有凹槽通道，其源 極/汲極區303位於η型基體區 之Ρ型掺雜。 341之表面上，且為高濃度 此外，上述結構更沿著源極/汲極區3〇3形成一低ρ型 濃度之擴散層330。 η型基體區341位於ρ型井區34〇内，且ρ型井區34〇 之底部為ρ型埋層370。 具有凹槽通道結構之單元電晶體2〇4為一 ρΜ〇^Ετ， 其凹槽通道結構具有p型多晶矽層61〇與導電層7⑽，且 閘極結構上緣及兩侧之絕緣層8 〇 〇及9，可為氣化石夕 此外，半導體裝置101以隔離結構2隔開^有pM〇SFET 之周邊電晶體202、具有nMOSFET之周邊電晶體2〇3、及具 有凹槽通道結構之單元電晶體204。 綜上所述，具有PM0SFET之周邊電晶體2〇2係表面通 道電晶體，因其閘極6 i!為p型多晶石夕層，且源極/沒極區 3 01亦為ρ型掺雜。 另一方面，具有nMOSFET之周邊電晶體2〇3 一般稱作
2234-8056-PF 7 1302729 「埋層通道電晶體」（buried channel transistor)，因其 閘極具有p型多晶矽層612，而p型井區340亦為p型掺 雜。 半導體裝置101具有表面通道電晶體、埋層通道電晶 體、及具有凹槽通道之電晶體，見日本專利公開第 . 2002-359294 號。 【發明内容】 然而習知技藝之結構應用至半導體裝置如動態隨機存 _ 取δ己憶體（⑽AM)時將產生問題。具有表面通道之nMOSFET 及pMOSFET的雙閘電晶體，以及具有凹槽通道之單元電晶 體如nMOSFET的電晶體組合，其操作電壓大幅波動而無法 達到正常的操作 本發明為解決習知技藝的問題，將提供一種具有表面 通道之nMOSFET及pMOSFET的雙閘電晶體，以及具有凹槽 通道之單元電晶體如nM0SFET的電晶體組合及其製造方 法，可穩定操作電壓並達到正常操作。 _ 本發明可藉由控制單元電晶體閘極之n型多晶矽之掺 雜濃度’解決習知技藝之問題。
本發明提供一種半導體裝置[1]，包括：一半導體矽基 板；複數個隔離結構，位於該半導體矽基板中複數個預定 區域，一具有凹槽通道結構之單元電晶體，位於該隔離結 構定義之該半導體矽基板之一第一區域；一具有nM0SFET 結構之周邊電晶體，位於該隔離結構定義之該半導體矽基 第區域，一具有pMOSFET結構之周邊電晶體，位
2234-8056-PF 1302729 於該隔離結構定義之該半導體矽基板之一第三區域；其中 (A)名具有凹槽通道結構之單元電晶體，包括：（1)一凹槽， 位於孩半導體矽基板中之一預定區域·，（ 2) 一閘極絕緣層， 接觸口亥凹槽内部；（3 ) 一閘極電極，為一 η型多晶石夕層，且 •接觸該閘極絕緣層；一導電層，接觸該η型多晶石夕層；以 %及一對源極/汲極區，位於該半導體矽基板表面上之該 閘極電極兩側，且包含複數η型擴散層；（Β)該具有⑽⑽⑽丁 、、、口構之周邊電晶體，包括：（5 ) 一閘極絕緣層，位於該半導 ®體矽基板上之一預定區域；（6) 一閘極電極，為一 n型多晶 矽層，且接觸該閘極絕緣層；一導電層，接觸該η型多晶 矽層，以及（7) —對源極/汲極區，位於該半導體石夕基板表 面上之该閘極電極兩侧，且包含複數個η型擴散層；（c) 該具有PM0SFET結構之周邊電晶體，包括：（8)一閘極絕緣 層’位於該半導體矽基板上之一預定區域；（9)一閘極電 極，為一 P型多晶矽層，且接觸該閘極絕緣層；一導電層， 接觸該P型多晶矽層；以及（1〇) 一對源極/汲極區，位於該 ® 半導體矽基板表面上之該閘極電極兩側，且包括複數個p 型擴政層’其中5亥單元電晶體中之該^型多晶石夕層，具有 適當且恆定之η型掺雜濃度。 此外，本發明長:供一種半導體裝置[2]如上述之半導體 裝置[1]，其中該具有凹槽通道結構之單元電晶體之該閘極 電極包括：該η型多晶石夕層接觸該閘極絕緣層；一第二η型 多晶石夕層’位於该η型多晶石夕層内且掺雜濃度小於 1 · Oxl 02°/cm，以及該導電層接觸該^型多晶石夕層。 2234-8056-PF 9 13〇2729 % 此外，本發明提供一種半導體裝置[3 ]如上述之半導體 裝置[1 ]，其中該具有凹槽通道結構之單元電晶體之該閘極 電極包括：該η型多晶矽層接觸該閘極絕緣層；該η型多 晶矽層填滿該凹槽；以及該導電層接觸該η型多晶矽層。 此外’本發明提供一種半導體裝置[4 ]如上述之半導體 裝置[1 ]’其中該具有凹槽通道結構之單元電晶體之該η型 多晶矽層之掺雜濃度介於l.〇xl02Vcm3至1.0xl〇21/cm3之 間。 此外，本發明提供一種半導體裝置[5 ]如上述之半導體 裝置[1 ] - [ 4 ]，其中該單元電晶體之該閘極電極包括：該^ 型多晶矽層之η型掺雜濃度介於1· 0xl02G/cra3至 1 · Oxl 021/cm3 之間。 本發明亦提供一種半導體裝置之製造方法[6]，包括之 步驟：（1)形成複數個隔離結構於一半導體矽基板中之複數 個預定區域，用以定義一第一區域、一第二區域、及一第 一區域，（2)开> 成一凹槽於该半導體石夕基板上經該隔離結構 隔離之該第一區域，（3)形成一 n型井區於該半導體基板上 經該隔離結構隔離之該第三區域；（4)形成一閘極絕緣層於 该半導體矽基板之上表面、該凹槽之内壁、以及該些絕緣 結構之上表面；（5)形成一掺雜濃度小於之多 晶矽層於該閘極絕緣層上；（6)於該第一區域及該第二區域 上藉由在該多晶矽層植入掺雜濃度小於1〇xl〇2〇/cm3之η 型雜質之方式，形成- η型多晶矽層，其形成方法包括蒸 氣擴散法或固態擴散法兩者至少一 ；（7)於該第三區域上藉 2234-8056-PF 10 1302729 9, 由在該多晶秒層植入权々 、 八掺雜浪度小於1.0xl02°/Cm3之p型雜 貝之方式，形成一 D刑夕/ 、 Ρ 1夕日日矽層；（8)在步驟（6)及（7)之
後，形成一金屬石夕化；男a M 曰及金屬層兩者至少一，於該n型多 晶石夕層及該ρ型多晶矽居 虹十丨土 曰上，C 9 )進订一钱刻步驟，形成一 具有η型多晶石夕層夕戸弓 、、 之閘極電極於該第一區域及該第二區
•域’並形成一具有η开丨〗夕B 、 P i夕日日矽層之閘極電極於該第三區 域，（10)搂雜η型雜曾於兮势 貝於δ亥弟一區域及該第二區域中之閘 極電極兩側之該半導騁 V體夕基板表面，形成一具有凹槽通道 | 結構之電晶體於該第一 ρ a 、 區域’及nMOSFET結構於該第二區 域，以及（11 )換雜p型雜暫 _ 雜貝於δ亥弟二區域中之閘極電極兩 侧之該半導體石夕基姑矣； .^ 巷板表面，形成一 pMOSFET結構於該第三 區域。 此外，本發明提供一種半導體裝置之製造方法[7 ]，其 中在該：驟(6)中之n型多晶石夕層至少係藉由應用一 pH3氣 -之名又氣擴政法，或應用—含碟玻璃之該目態擴散法之 一種方式形成。 一本1月可提供一半導體裝置，其操作電壓穩定且可適 當的操作。 【實施方式】 第3圖係本發明第一實施例中，半導體裝置主要部份 之剖視圖。 、半‘體波置1〇2具有半導體矽基板！，包括但不限定 “壬何吊見之半導體矽材，如市售之矽晶圓，含有p型掺 質如硼。 ’
2234-8056-PF 11 1302729 此外，半導體矽基板1具有隔離結構2於預定位置。 隔離結構2之材質及形成方法沒有限制 言宓。 電漿化學氣相沉積法（HDPCVD)形成之氧化矽。#、回在度 日日體205具有凹 區域。 槽結構位於半導 槽
本發明之半導體裝置丨02之單元電 通道結構，位於隔離結構2定義之第— 在第3圖中，單元電晶體2〇5之凹 矽基板1之預定位置中。
上述凹槽可由微影製程 導體矽基板1上。 、乾蝕刻或類財*形成於半 2 0 5之凹槽通道結構 具有凹槽通道結構之單元電晶體 具有閘極絕緣層5接觸凹槽。 閘極絕緣層5 —般可為童/卜石々、备& 版』馮氧化矽、虱化矽、氮氧化矽、 類似組成物、或上述之έ人。 之、、且口右閘極絕緣層5為氧化矽， 其形成方法為高溫下將半導㈣基板1之表面與水、氧、 或類似物進行反應。
此外’具有凹槽結構之單元電晶體2〇5其間極具有多 晶矽層620接觸閘極絕緣層5，以及導電層接觸多晶 梦層6 2 0。 在第3圖中，η型多晶矽層6 2 〇之剖面為卩型。部份 導電層70。接觸υ型之η型多晶矽層之内侧，其他部份之 導電層700則接觸η型多晶矽層620之上緣。 本發明之η型多晶矽層62〇掺雜適當濃度之η型掺質。 本毛月之11型多晶矽層620之η型掺質濃度介於 1.0xl02〇/Cm3 至 l.〇xl〇21/cm3 之間。
2234-8056-PF 12 1302729 m 若n型掺質濃度小於l.0xl02Vcm3,則半導體裝置之操 作電壓不固定，造成元件無法正常運作。 ” 若η型掺質浪度起過1. 〇xi 〇2i/cm3,則掺雜區將產生電 路短路等現象，亦造成元件無法正常運作。 η型掺質可為磷、砷、或類似物。為了處理方便，n型 * 掺質以磷較佳。 η型多晶矽層620可由下述方法達到適當濃度之掺雜。 形成掺雜濃度小於1· Oxl 02Vcm3之η型多晶矽層以接 鲁觸閘極絕緣層5，接著以η型掺質如磷離子佈植至多晶石夕 層。佈植方法可為氣相擴散法、固態擴散法、或其他類似 的方法。 舉例來說，氣相擴散法係於65 0°C至750。(：之間，將未 摻雜之多晶矽層與PH3氣體反應。 固態擴散法係於800°C至900。(：，將濃度小於 1.0xl02°/cra32 nS多晶矽層與含磷玻璃反應。 導電層700係擇自下列至少一金屬或金屬矽化
鲁物：TiSi2 、 TaSi2 、 PtSi2 、 NiSi2 、或 W 此外’在n型多晶矽層620及導電層700之兩側及上 緣分別形成絕緣層9及8 01如氮化石夕。 具有凹槽通道結構之單元電晶體205，具有η型掺雜 之源極/没極區304於閘極兩側之半導體矽基板1之表面。 η型高掺雜濃度之源極/汲極區304，其形成方法係以 間極做遮罩，對半導體矽基板1進行離子佈植。離子佈植 可用η型掺質如磷離子。
2234-8056-PF 13 1302729 此外可沿著η型高掺雜濃度之源極"及極區3〇4，形成 低濃度之η型擴散層，如第2圖所示。 本發明之半導體裝置102肖 卞守瓶衣罝1 w匕括具有nM〇SFET之周邊電 晶體206，位於隔離結構2定義之第二區域。 在第3圖中，具有nM〇SFET之r、息平a μ ΟΛΡ <周邊電晶體2 0 6之閘極 絕緣層5位於半導體带基板1之預定位置。 與具有凹槽通道結構之單元電曰 电日日體205之閘極絕緣層 一樣’具有nMOSFET之周邊電晶靜9ne 、、、 。这电日日體2〇6之閘極絕緣層5之 形成方法為咼溫下將半導體石夕基板 似1之表面石夕與水、氧、 或類似物進行反應。 此外，具有nMOSFET之周邊雷曰μ 您冤晶體206之閘極，具有 η型多晶石夕層62〇接觸閘極絕緣 | 9 b，以及導電層700接觸 η型多晶矽層620。 與具有凹槽通道結構之單元電 丁。电阳體205不同，且右 nMOSFET之周邊電晶體2〇6之η 日 ^ t夕日日矽層6 2 0係位於半 ¥體矽基板1上，兩者間隔有閘極絕緣層5。 具有nMOSFET之周邊電晶體？ 篮206之^型多晶矽層62〇 與具有凹槽通道結構之單元f ^ 620 .^ ^ 日體205之η型多晶矽層620 一樣具有適當掺雜之濃度。 具有nMOSFET之周邊電晶俨 ⑷夕曰 ® 206之導電層700接觸η 里夕日日矽層620，其作用與具有 口口 體205之導電層700相同。 槽通道結構之早元電晶 具有nMOSFET之周邊電晶體 Μ導雷屏7〇n>$伯丨η 之η型多晶石夕層620 興¥冤層700之兩側及上缝夂 緣各自具有絕緣層9及801如氮
2234-8056-PF 14 1302729 化石夕。 具有nMQSFET之周邊電晶體2()6之閘極兩側的半導體 矽基板1表面上為n型掺雜之源極/汲極區305。 η型而掺雜濃度之源極/汲極區3Q5，其形成方法係以 閘極做遮罩’對半導體秒基i進行離子佈植。離子佈植 可用η型掺質如磷離子。 此外可沿著η型高掺雜濃度之源極/汲極區3〇5，形成 低》辰度之η型擴散層，如第2圖所示。 本發明之半導體裝置1〇2包括具有pM〇SFET之周邊電 晶體207，位於隔離結構2定義之第三區域。 在第3圖中，具有pM0SFET之周邊電晶體2〇7之閘極 絕緣層5位於半導體矽基板1之預定位置。 具有pMOSFET之周邊電晶體207之閘極絕緣層5其形 成方法與具有凹槽通道結構之單元電晶體2〇5之閘極絕緣 層5之形成方法類似。 此外，具有pMOSFET之周邊電晶體207之閘極，具有 P型多晶矽層621接觸閘極絕緣層5，以及導電層7〇〇接觸 P型多晶矽層621。 與具有nMOSFET之周邊電晶體206其閘極之η型多晶 石夕層620不同，具有pMOSFET之周邊電晶體207之閘極具 有P型多晶矽層621。 換句話說’具有nMOSFET之周邊電晶體2〇6與具有 pMOSFET之周邊電晶體207均為表面通道電晶體。 具有pMOSFET之周邊電晶體207之p型多晶石夕層621 2234-8056-PF 15 1302729 H雜濃度較佳介於h〇xl〇2Vcm3至l 〇xl〇21/cm3之間。 P型掺質可為硼。 具有PM0SFET之周邊電晶體207之導電層700其作用 與具有凹槽通道結構之單元電晶體205之導電層700相同。 具有PM0SFET之周邊電晶體207之p型多晶矽層621 ’ 與導電層700之兩側及上緣各自具有絕緣層9及8〇1如氮 4匕。 具有pMOSFET之周邊電晶體207之閘極兩側的半導體 鲁石夕基板1表面上為P型掺雜之源極/汲極區306，位於半導 體矽基板1之η型井區350表面上。 ρ型高掺雜濃度之源極/汲極區306，其形成方法係以 閘極做遮罩，對半導體矽基板1之η型井區350進行離子 佈植。離子佈植可用Ρ型掺質如棚離子。 此外可沿著ρ型高掺雜濃度之源極/汲極區3〇6，形成 低濃度之ρ型擴散層，如第2圖所示。 下述為本發明第二實施例之半導體裝置。 第4圖係本發明第二實施例中，半導體裝置主要部份 之剖視圖。 本發明之半導體裝置103的形態與半導體裝置102類 似除了第區域中具有凹槽通道結構之單元電晶體208 之閘極，以及第二區域中具有nM〇SFET之周邊電晶體別9 之閘極。 接下來的敘述將著重於第二實施例之半導體裝置103 與第一實施例之半導體裝置1 02兩者的差別。
2234-8056-PF 16 1302729 百先，第—實施例之具有凹槽通道之單 之閘極具有η型多晶石夕層62〇以及導電層7〇〇 :體205 例之具有凹槽通道結構之單元電晶體2〇8具有^二實施 620、掺雜濃度小於h 〇xl〇2Vcm3 型多晶矽
.. 牙？ -一 η玉[多月 A 弟三η型多晶矽層64〇、以及導電層·。 9層63〇、 、半導體裝置103其η型多晶矽層62。 組成，與前述之半導體裝置1〇2相同。 日7〇〇之 在第4圖中，第二η型多晶矽 1 Πνίη20/ 3 bdU 之掺雜 iJl $ , 1·〇χ1〇 /cm，且位於n型多晶矽層62〇及 又小於 層640之間。 一 η型多晶矽 第二η型多晶矽層之掺質可為磷。 第三η型多晶矽層之掺質亦可為磷。 接著，第-實施例之具有_SFET之 之閘極具有η型多晶石夕層62〇及導電層7〇〇。第:體206 之具有_SFET之周邊電晶體2〇9之閉極具有施例 層620、第三η型多晶矽層64〇、以及導電層州。夕晶矽 η型多晶矽層62。及第三η型多晶矽層曰64 度較佳介於l.0xl『/cn]3至1〇χ1〇21/Μ3之間。 > 雜濃 雖然n型多晶石夕層620之掺雜濃度可與V三…曰 石夕層_之捧雜濃度不同，但兩者之換雜濃度相同較；曰曰 上述兩實施例之半導體裝置⑽及⑻ _
或類似電子元件。 UKAM 接下來將更完整的描述本發明之實例。 [第一實例] ^
2234-8056-PF 17 1302729 苐5 - 1 1圖係本發明势 ^ 之製程剖視圖。月苐—貫例中，半導时置主要部份 換雜在第、5圖中’形成隔離結構2及n型井區350於P型
乡雜之半導體石夕基板1 。 W 貧 。接者以微影製程形成凹槽，苴 見度為90 nm，深度為15〇 nm。 /、 接著形成閘極絕緣層5ί 層5(如乳化矽）於上述結構之表面 工 尽度為1 0 nm。 閘極絕緣層5亦可盔每* ^ 了為虱乳化矽、氮化矽等材質。此外， 閘極絕緣層可為單層或多層結構。 在第6圖中，以 ^ ! π ln20/ 3化予乳相沉積法（C帅）形成掺雜濃度小 、1.0x10 /cm之多晶石々爲 日日矽層630於閘極絕緣層5上。多晶 夕層630之厚度約為40 nm。 63G之厚度較佳大於或#於4(^，可由間 、、*電層施加於閘極絕緣層5的應力作確認。 在^圖中’形成保護氧化石夕層5〇〇於多晶石夕層㈣ 上设’接著形成光阻屏 Q η η ^ 程" 。接者以微影製程及乾蝕刻製 矛夕除不品要的部份光阻声q 切尤阻層900。最後以光阻層9〇〇作遮 罩’以微影製程及渴絲列於^ 500。 心除不需要的部份保護氧化石夕層 在第8圖中，以乾|虫刻戎龙仆 垃## 袁Λ化荨方法移除光阻層900。 接者於700 C以ΡΗ3進行氣體擴散法 η ^ ^ m无離子佈植未被保護氧 夕層500遮罩之多晶石夕層63〇 6 2 〇。 1之具形成η型多晶矽層 至 型多晶石夕層620之摻雜濃度介於
2234-8056-PF 18 1302729 1 · Oxl 021/cm3 之間。 在第9圖中，形成光阻層 梂芏、，_ 曰yuu邏罩η型多晶矽層62〇， 接著以侧離子進行形雜 ^ 1 〇yinl5/ 3 佈植，形成掺雜濃度介於 1.0x10 /cm 至 1 f)yin16/r*m3 卜 ·υχ1〇 /cm之間的P型多晶矽621。 在第1 〇圖中，以乾蝕 他吐朴 A及化4方去移除光阻層900 接者以物理氣相沉積(_或cv"方法沉積導電層 圖中，利用一光阻層(未圖示)作保護層，進行 I—】等製程移除部份多晶石夕層62 以及部份導電層700,形成圖示之結構。 及_ 社禮在圖中’接著形成絕緣層如氮切等材料於上述 、乡〇構’接者以非等向巍列 蝕刻形成閘極上緣之絕緣層801以及 兩側之絕緣層9，技簞IV + & 之門胸㉟s # 緣層作料移除未被保護 之開極絕緣層5。 接著以閘極作遮罩，以碟離子對半導體石夕基板^ 面進行η型離子佈植，形成 綱及邮。 …型-辰度摻雜之源極"及極區 棺，接著以硼離子對η型井區53〇之表面進行Ρ型離子佈 形成Ρ型高濃度掺雜之源極/汲極區3〇6。 經士述製程後’可得第3圖所示之結構。 盆夕曰7圖所不’具有凹槽通道結構之單元電晶體2〇5 阻材料如石夕化_、鹤ίΓ 係低電 y化竭鎢、或其他類似材料。 半導體裝置102之操作電壓穩定且可正常操作，適用
2234-8056-PF 19 1302729 於 DRAM。 [第二實例] 第二實例之前半部製 不過第二實例之凹槽尺寸盘第弟—:貫例之“-8圖相同， nm，深度為150 nm。、貫例不同’其寬度為70 第1 3 -1 7圖係本發明一— 份之製程剖視圖。 弟-貫例卜半導體裳置主要部 第13圖中’移除第8圖之保護氧化 成多晶……30。多晶…。 1. 0xl 0 20/cm3 〇 ^雜/辰度小於 ^曰曰發層630之厚度介於10⑽至20 nm之間。 約為:::層62°之掺雜㈣小於"川2、3,其厚度 著^14圖所示，於n型井區350上形成光阻層 未迚罩之夕阻層90°為遮罩，並以n型掺質如磷離子對 層63◦進行離子佈植，形成第三n型多； 接著圖中，移除n型井區530上之光阻層_後， 接者形成先阻層900遮罩第三„型多晶石夕層64〇。 “ΓΓ層900為遮罩’並以p型捧質如刪對未遮罩之 夕日日曰630進打離子佈植，形成P型多晶石夕層⑵。 若離Hi第三η型多晶㈣議或。型多晶…21時， 士砸1 量太高’則n型換質如鱗離子或P型捧質 U離子將穿過摻雜之多晶㈣進人下層之半導體石夕基
2234-8056-PF 20 1302729 板。 上逆的牙远現象將使製得的半導體裝置之臨界電壓不 穩定，且無法正常操作。 综上所述’若第三n型多晶石夕層640與p型多晶石夕層 621厚度為1〇〇 nm時，前者之磷離子佈植能量較佳為^ keV，後者之硼離子佈植能量較佳小於5 kev。 - 在第16 ®中，以乾姓刻或灰化等方法移除光阻声 9〇〇.’j妾著以PVD或CVD等方法形成導電層7〇〇。 曰 弟二實例之導電層7〇〇之組成與第一實例之 700組成相同。 π电增 在第η圖中’利用一光阻層(未圖示)作保護 微影或乾蝕刻等製葙劣夕 進订 寻表私私除部份多晶矽層62〇、621、 以及部份導電層700,形成圖示之結構。 及640 後續製程與第—雇^丨丄 結構。 只例相同，最後可得到第4圖所示之 如第4圖所示，具有凹槽通道 其閘極之導電層7nn# 干令骽展置208 在導電層70。 材貝可為石夕化鶴或鶴等低電阻材料。 1. 0x1 02Vcm3之第」、η 31夕曰曰石夕層620、接雜濃度小於 石夕層64G。 1型多^層630、以及第三η型多晶 具有凹槽通道 層，其掺雜濃度介 上述製程形成 且可正常操作，適 結構之單元電晶體 於 1· 0 X1 02 ° / r> m 3 之半導體裝置103 用於DRAM。 208之n型多晶矽 1.0xl021/cm3之間。 具有穩定之操作電壓
2234-8056-PF 21 1302729 [第三實例] 在第4圖中’由於n型多晶矽層620與第三η型多晶 夕層640所含η型掺質之濃度較高，且第二η型多晶矽層 630所含η型掺質之濃度小於丄·⑽，半導體裝置1〇3 有凹槽通道結構之單元電晶體進行溫度介於 6阶至議。C之加熱製程時，高濃度掺雜區域之多晶石夕層 將擴散至低濃度之多晶矽層。
若溫度低於650t時，將難以將磷掺雜至半導體矽基 板1右，皿度同於8〇〇°C時，周邊電晶體pM0SFET 207其閘 極之含硼的p型多晶矽層將擴散至半導體矽基们，上述 兩種情況均使半導體裝置無法正常操作。 上述溫度範圍内形成之半導體裝置之操作電壓穩定且 可正常運作，可作為DRAM。 [比較實施例] 在第18圖中，接續第一實例之第5圖，在形成掺雜濃 度小於1.0x102G/cm3之第二n型多晶石夕層63〇後，形成光 阻層900以遮罩n型井區35〇以外的部份。接著以p型掺 質如㈣子對未遮罩之第二n型多晶㊉層進行離子佈植， 形成P型多晶秒層621。 在第19圖中，移除光阻層9〇〇後形成另一光阻層9〇〇 遮罩P型多晶石夕層621。接著以n裂掺質如碟離子進曰行離 子佈植，形成η型多晶矽層620。 此時，凹槽中較低部份之第二η型多晶矽層62〇之摻 雜、/辰度將小於1. 〇 X1 〇2 ° / c m3。
2234-8056-PF 22 1302729 在第20圖尹，移除光阻層9〇〇後，以 法形成導電層700。 飞#方 比較實施例之導電層700組成與第 700相同。 貝w又V電層 在第21时’利用光阻層（未圖示）進行微影或乾 專製程，移除不需要的多曰曰曰石夕層及導電層。 在第22圖中，以裳_ ^ A? η 構。 Τ以弟㈣提及之方式形成圖示之結 第22圖之⑺構中，由於單元電晶體之閘極具有空乏層 (depletlon iayer)，形成之半導體裝置之掘你亍广 且無法正常運作。 置之#作電壓不穩定 用以已以數個較佳實施例揭露如上，然其並非 :疋X明’任何所屬技術領域中具有通常知識者， 在不脫離本發明夕社^占 範圍内，當可作任意之更動與潤 t明之保護範圍當視後附之申請專利範圍所界 >^考"為準。 【圖式簡單說明】 J1圖係習知技藝中，半導體裝置主要部份之剖視圖； :2圖係習知技藝中，半導體裝置主要部份之剖視圖； 圖係本發明第一實施例中，半導體裝置主要部份 之剖視圖； t I m h圖係本發明第二實施例中，半導體裝置主要部份 之剖視圖； 1忉 第 U圖係本發明第一實例中，半導體裝置主要部份
2234-8056-PF 23 ^2129 之製程剖視圖； 第1 2圖係本發明第一 … 之 剖视圖； ，半導體裝置主要部份 第13-17圖係本發明第二 份之製程剖視圖； 1中，半钕體裝置主要部 體裝置主要部份 之 第Μ一21圖係比較實施例中，半導 製程剖視圖；以及 圖 第22圖係比較實施例中，半導 體裝置主要部份之剖視 【主要元件符號說明】 1、la〜半導體矽基板； lb〜η型磊晶層； 2〜隔離結構； 5〜閘極絕緣層； 6 a、6 b〜閘極； 7、 700〜導電層； 8、 9、800、801〜絕緣層； 100、101、102、103〜半導體裝置； 200、 203、20 6、209〜具有nMOSFET之周邊電晶體； 201、 202、204、207〜具有pMOSFET之周邊電晶體； 205、208〜具有凹槽通道結構之單元電晶體； 3、4、301、302、303、304、305、306〜源極/ ί及極區; 310、320、330〜擴散層； 340〜ρ型井區； 2234-8056-PF 24 1302729 341〜η型基體區； 350〜η型井區； 370〜ρ型埋層； 600、 620〜η型多晶矽層； . 630〜第二η型多晶矽層； - 640〜第三η型多晶矽層； 601、 610、611、612、621 〜ρ 型多晶矽層； 900〜光阻層。 •
25
2234-8056-PF

Claims (1)

1302729 十、申請專利範圍： 1· 一種半導體裝置，包括： 一半導體矽基板； 複數個隔離結構，位於該半導體矽基板中複數個預定 - 區域； . 一具有凹槽通道結構之單元電晶體，位於該隔離結構 定義之該半導體矽基板之一第一區域； 一具有nMOSFET結構之周邊電晶體，位於該隔離結構 • 定義之該半導體矽基板之一第二區域； 具有pMOSFET結構之周邊電晶體’位於該隔離結構 疋義之5亥半導體秒基板之一第三區域； 其中（A)該具有凹槽通道結構之單元電晶體，包括： (1) 一凹槽，位於該半導體矽基板中之一預定區域； (2) —閘極絕緣層，接觸該凹槽内部； (3) —閘極電極，為一 η型多晶矽層，且接觸該閘極 絕緣層；一導電層，接觸該η型多晶矽層；以及 _ (4) 一對源極/汲極區，位於該半導體矽基板表面上 之該閘極電極兩侧，且包含複數個η型擴散層； (Β)該具有nMOSFET結構之周邊電晶體，包括： (5)—閘極絕緣層，位於該半導體矽基板上之一預定 區域； (6 )閘極電極，為一 η型多晶石夕層，且接觸該閘極 絕緣層；一導電層，接觸該η型多晶矽層；以及 (7)—對源極/汲極區，位於該半導體矽基板表面上 2234-8056-PF 26 1302729 之該閘極電極兩側，且包含複數個η型擴散層； (C)該具有pm〇SFET結構之周邊電晶體，包括： (8) —閘極絕緣層，位於該半導體矽基板上之一預定 區域； (9) 一閘極電極，為一 p型多晶矽層，且接觸該閘極 絕緣層；一導電層，接觸該P型多晶矽層；以及 (1〇) —對源極/汲極區，位於該半導體矽基板表面上 之該閘極電極兩侧，且包括複數個p型擴散層； 其中該單元電晶體中之該n型多晶矽層，具有適當且 悝定之η型掺雜濃度。 2.如申請專利範圍第1項所述之半導體裝置，其中該 具有凹槽it道結構之單元電晶體之該_電極包括：該η 型多晶石夕層接觸該閑極絕緣層；以及該導電層用以接觸該 凹槽内部及該凹槽上之η型多晶矽層。 3·如申請專利範圍第丨項所述之半導 具有凹槽通道結構之單元電晶體之該閘極電極包括、 型多晶矽層接觸該閘極絕緣層；-第=η型多晶矽層，位 於該η型多晶矽層内且掺雜濃度小於l.Oxl 〇2Vcm3;以及該 導電層接觸該η型多晶矽層。 4 ·如申明專利範圍第1項所述之半導體裝置，其中該 具有凹槽通道結構之單元電晶體之該閘極電極包括：該η 型多晶矽層接觸該閘極絕緣層；Μ η型多晶矽層填滿該凹 槽；以及該導電層接觸該η型多晶矽層。 5·如申請專利範圍第丨項所述之半導體裝置，其中該 2234-8056-PF 27 1302729 具有凹槽通道結構之單元電晶體之該n型多晶 、曲 /曰I才参雜 浪度介於 1. 〇\1〇2°/^3至 L 〇xl〇27cm3 之間。 ” 6·如申請專利範圍第2項所述之半導體裝 g 一 丹τ該 兀電晶體之該閘極電極包括：該n型多晶矽層之n型揍 濃度介於1. 0父102°/^3至L 0xl〇21/cm3之間。 ” • 7·如申請專利範圍第3項所述之半導體裝置，其中节 具有凹槽通道結構之單元電晶體之該n型多晶矽層^ n = 掺雜濃度介於1.〇><1〇2。/(：1113至1〇><1〇21/^3之間。 _ 8·如申請專利範圍第4項所述之半導體裝置，其中爷 具有凹槽通道結構之單元電晶體之該n型多晶矽層之掺雜 濃度介於 1.0xl〇2Vcm3 至 l.〇xi〇2i/cm3 之間。 9· 一種半導體裝置之製造方法，包括之步驟： (1) 形成袓數個隔離結構於一半導體石夕基板中之複數 個預疋區域，用以定義一第一區域、一第二區域、及一第 二區域； (2) 形成一凹槽於該半導體矽基板上經該隔離結構隔 _離之該第一區域； (3) 形成一 η型井區於該半導體基板上經該隔離結構 隔離之該第三區域； (4) 形成一閘極絕緣層於該半導體矽基板之上表面、該 凹槽之内壁、以及該些絕緣結構之上表面； (5) 形成一掺雜濃度小於1. Οχίο2Q/cm3之多晶石夕層於該 閘極絕緣層上； (6) 於該弟一區域及该弟一區域上藉由在該多晶石夕層 2234-8056-PF 28 1302729 植入掺雜濃度小於1· 〇xl〇2()/cm3之η型雜質之方式，形成 一 η型多晶矽層，其形成方法包括蒸氣擴散法或固態擴散 法兩者至少一； (7) 於該第三區域上藉由在該多晶矽層植入掺雜濃度 小於1. Oxl 02°/cm3之ρ型雜質之方式，形成一 ρ型多晶石夕 層； (8) 在步驟（6)及（7)之後，形成一金屬石夕化層及金屬層 兩者至少一，於該η型多晶石夕層及該ρ型多晶石夕層上； ·( 9)進行一蝕刻步驟，形成一具有η型多晶矽層之閘極 電極於該第一區域及該第二區域，並形成一具有ρ型多晶 矽層之閘極電極於該第三區域； (10) 掺雜η型雜質於該第一區域及該第二區域中之閘 極電極兩側之4半導體秒基板表面，形成一具有凹槽通道 結構之電晶體於該第一區域，及nMOSFET結構於該第二區 域；以及 (11) 掺雜ρ型雜質於該第三區域中之閘極電極兩侧之 該半導體石夕基板表面，形成一 pM〇SFET結構於該第三區域。 10.如申請專利範圍第9項所述之半導體裝置之製造 方法，其中在該步驟（6)中之n型多晶矽層至少係藉由應用 一 PH3氣體之該蒸氣擴散法，或應用一含磷玻璃之該固態 擴散法之一種方式形成。 2234-8056-PF 29
TW095117606A 2005-05-24 2006-05-18 Semionductor device having cell transistor with recess channel structure and method of manufacturing the same TWI302729B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005151641A JP4591827B2 (ja) 2005-05-24 2005-05-24 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200703570A TW200703570A (en) 2007-01-16
TWI302729B true TWI302729B (en) 2008-11-01

Family

ID=37443870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095117606A TWI302729B (en) 2005-05-24 2006-05-18 Semionductor device having cell transistor with recess channel structure and method of manufacturing the same

Country Status (4)

Country Link
US (2) US7456469B2 (zh)
JP (1) JP4591827B2 (zh)
CN (1) CN100444388C (zh)
TW (1) TWI302729B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8089130B2 (en) * 2006-06-20 2012-01-03 Agere Systems Inc. Semiconductor device and process for reducing damaging breakdown in gate dielectrics
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
JP2009021502A (ja) * 2007-07-13 2009-01-29 Elpida Memory Inc 半導体装置およびその製造方法
US20090098701A1 (en) * 2007-10-15 2009-04-16 Jurgen Faul Method of manufacturing an integrated circuit
JP2009141260A (ja) * 2007-12-10 2009-06-25 Elpida Memory Inc 半導体装置、及びその製造方法
KR101374323B1 (ko) 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US8692318B2 (en) * 2011-05-10 2014-04-08 Nanya Technology Corp. Trench MOS structure and method for making the same
JP5882046B2 (ja) * 2011-12-21 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置の製造方法
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6102140B2 (ja) * 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
US20180339985A1 (en) 2015-08-21 2018-11-29 Femtogenix Limited Pdd compounds

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
JPH06275788A (ja) * 1993-03-22 1994-09-30 Ricoh Co Ltd デュアルゲートｃｍｏｓ型半導体装置の製造方法
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
JPH11307729A (ja) 1998-04-21 1999-11-05 Nec Corp Ｃｍｏｓｆｅｔ及びその製造方法
JP2001077209A (ja) * 1999-07-08 2001-03-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP4759819B2 (ja) * 2001-03-05 2011-08-31 ソニー株式会社 半導体装置の製造方法
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP4715065B2 (ja) * 2001-09-06 2011-07-06 ソニー株式会社 半導体装置およびその製造方法
KR100467357B1 (ko) * 2002-09-24 2005-01-24 삼성전자주식회사 모오스 트랜지스터 제조 방법
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
JP4282388B2 (ja) * 2003-06-30 2009-06-17 株式会社東芝 半導体記憶装置
JP4308625B2 (ja) * 2003-11-07 2009-08-05 パナソニック株式会社 メモリ混載半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090085108A1 (en) 2009-04-02
TW200703570A (en) 2007-01-16
US7622350B2 (en) 2009-11-24
US20060270154A1 (en) 2006-11-30
CN100444388C (zh) 2008-12-17
US7456469B2 (en) 2008-11-25
JP4591827B2 (ja) 2010-12-01
JP2006332211A (ja) 2006-12-07
CN1870271A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
US10256099B1 (en) Transistors having semiconductor-metal composite gate electrodes containing different thickness interfacial dielectrics and methods of making thereof
TW567609B (en) Semiconductor device
TWI460859B (zh) 半導體裝置及製造半導體裝置之方法
TWI253167B (en) Semiconductor device and method for fabricating the same
JP5427148B2 (ja) 半導体装置
TWI241620B (en) Manufacturing method of semiconductor device
JP2010502015A (ja) 相補型シリコン・オン・インシュレータ（ｓｏｉ）接合型電界効果トランジスタ、及びその製造方法
JP2006332337A (ja) 半導体装置及びその製造方法
TW201030902A (en) Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material
JP3594140B2 (ja) 半導体装置の製造方法
TW200805573A (en) Optimized deep source/drain junctions with thin poly gate in a field effect transistor
TWI429059B (zh) 半導體裝置
TW200903721A (en) Small geometry MOS transistor with thin polycrystalline surface contacts and method for making
TW200414321A (en) Method for fabricating semiconductor device
JPH1012744A (ja) 半導体装置の製造方法
JP2007005575A (ja) 半導体装置およびその製造方法
TW469648B (en) Semiconductor device and its manufacture method
JP2011238780A (ja) 半導体装置及びその製造方法
WO2004114413A1 (ja) 半導体装置及びその製造方法
TW201013846A (en) Depletion-free MOS using atomic-layer doping
TWI639195B (zh) 用於電晶體裝置之應力記憶技術
JP2010129926A (ja) 半導体装置及び半導体装置の製造方法
TW200537649A (en) A semiconductor device
JP2002217311A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees