TWI295500B - - Google Patents

Download PDF

Info

Publication number
TWI295500B
TWI295500B TW095107613A TW95107613A TWI295500B TW I295500 B TWI295500 B TW I295500B TW 095107613 A TW095107613 A TW 095107613A TW 95107613 A TW95107613 A TW 95107613A TW I295500 B TWI295500 B TW I295500B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
adhesive layer
semiconductor
semiconductor device
electronic component
Prior art date
Application number
TW095107613A
Other languages
English (en)
Other versions
TW200727446A (en
Inventor
Atsushi Yoshimura
Tadanobu Ookubo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005092595A external-priority patent/JP4612450B2/ja
Priority claimed from JP2005092596A external-priority patent/JP4594777B2/ja
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200727446A publication Critical patent/TW200727446A/zh
Application granted granted Critical
Publication of TWI295500B publication Critical patent/TWI295500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Description

1295500 (1) 九、發明說明 本申請案係依據2005年3月28日所申請的日本申請 案、特願2005-0925 95號及特願2005-092596號所致之優 先權利益。因此，主張由彼等所致之優先權利益。前述日 本申請案之內容的全部，此處被取入當成參照文獻。 【發明所屬之技術領域】 本發明係關於層積有複數的半導體元件之層積型半導 體裝置之製造方法、及層積有複數的電子零件之層積型電 子零件之製造方法。 【先前技術】 近年來，爲了實現半導體裝置的小型化與高密度實裝 化等，於1個封裝內層積複數的半導體元件而加以密封的 堆疊型多晶片封裝已被實用化。於堆疊型多晶片封裝中， 複數的半導體元件係介由接著劑薄膜而依序被層積於電路 基板上。各半導體元件的電極焊點係介由接合導線而與電 路基板的電極部電性連接。藉由做成以密封樹脂來將此種 層積體予以封裝，來構成堆疊型多晶片封裝。 於堆疊型多晶片封裝中，在上段側的半導體元件比下 段側的半導體元件小之情形，上段側的半導體元件不會干 涉到下段側半導體元件的接合導線。但是，在此種構造中 ，可以適用的半導體元件會受到大幅的限制，所以，正推 展擴大範圍至相同形狀的半導體元件彼此或上段側比下段 -4- (2) 1295500 側更大之半導體元件。於層積相同形狀的半導體元件彼此 或上段側比下段側更大之半導體元件之情形，會有下段側 半導體元件的接合導線與上段側半導體元件相接觸之疑慮 。因此，防止基、於接合導線的接觸所導麗兔 路等之發生，乃變得極爲重要。 —— ‘— 因此，進行將接著半導體元件間之接著劑層的厚度設 定爲下段側半導體元件的接合導線與上段側半導體元件不 會相接觸（例如，參照日本專利特開200 1 -308262號公報 、特開2004-072009號公報）。即於上段側半導體元件的 背面側形成具有能防止接合導線的接觸之厚度的接著劑層 。接著劑層例如係藉由於半導體晶圓的背面依序貼合接著 劑薄膜與切割薄膜，而將半導體晶圓加以分割所形成。介 由接著劑層來層積半導體元件彼此，於藉由加熱而低黏度 化之接著劑層內取入接合導線後，使接著劑層固化來接著 半導體元件間。 另外，藉由於上段側半導體元件的背面側形成絕緣層 ，來抑制下段側半導體元件的接合導線與上段側半導體元 件之接觸所導致的絕緣不良與短路等也被提出（例如參照 US 6,65 7,290 )。例如，於半導體晶圓的背面依序貼合絕 緣劑薄膜（絕緣層）與接著劑薄膜（接著劑層）。將半導 體晶圓和各薄膜一同加以分割來製作半導體元件。將此種 半導體元件接著於下段側半導體元件上。由於接合導線的 接觸所導致之絕緣不良與短路，係利用於上段側半導體元 件的背面和接著劑層層積而配置的絕緣層來防止。 (3) 1295500 如前述般，依據半導體元件間的接著劑層之厚度，來 防止接合導線的接觸不良之情形，需要使接著劑層的厚度 成爲相當地厚。此外，連接於下段側半導體元件之接合導 線的一部份成爲被取入接著劑層內，接著劑層需要具有不 使接合導線產生變形或連接不良之黏度。於使用低黏度且 厚的接著劑層（接著劑薄膜）之情形，單使用以往的製造 工程或構成材料等，得知會產生種種的問題。 於以往的切割薄膜層積低黏度且厚的接著劑薄膜來製 作複合薄膜的情形，由複合薄膜從剝離捲帶剝離之際，其 剝離性降低，於貼合於半導體晶圓時，容易產生不良。另 一方面’單單提高複合薄膜之從剝離捲帶的剝離性中，從 切割薄膜揀取半導體元件時，會有產生不良之疑慮。即容 易產生半導體兀件之揀取不良。 另外’爲了防止元件接著時之接合導線的變形或連接 不良’如使接著劑層的接著時黏度變得太低的話，接著劑 容易從元件端面露出，無法維持層形狀，因此，下段側的 接合導線變得容易與上段側半導體元件接觸。另一方面， ?妾胃齊!1層的接著時黏度如太高的話，接合導線不單容易產 4 0 ^連接不良，也容易於接合導線的下部產生接著劑 樹脂的未充塡部。 f寸ί妾合導線下部的樹脂未充塡部，於其後的樹脂模鑄 =f呈Ψ ’也難於充塡樹脂，會殘留由樹脂未充塡部所引起 的氣泡。半導體裝置內一發生氣泡，對吸溼或焊錫迴銲等 Λ性試驗中，容易產生以氣泡爲起點之剝離或洩漏。 -6 - 1295500 (4) 此成爲半導體裝置的可靠性之降低原因。這些問題不限於 層積有複數的半導體元件之半導體裝置’於層積各種的電 子零件而予以封裝之層積型電子零件中，也有同樣發生的 可能性。 【發明內容】 本發明之目的在於提供：於層積複數的半導體元件來 製造層積型半導體裝置之際，可以由接里.削薄膜對上 段趣半導體元件之背面側的貼合工程或上段側半導體元件 之接著工程所引起的不良發生之層積型半導體裝置之製造 方法。本發明之其他目的在於提供：於將下段側的接合導 線的一部份取入接著劑層內時，可以抑制接著劑從零件端 面露出或層形狀的劣化等所導致之不良發生的層積型電子 零巧呈製造汸，法。 關於本發明之一形態的層積型半導體裝置之製造方法 ，其特徵爲具備：於基板上接著第1半導體元件之工程、 及於具有成爲第2半導體元件之複數的元件區域之半導體 晶圓的背面，貼合使厚度50// m以上140// m以下，常溫 彈性係數30MPa以上120MPa以下之範圍的切割薄膜，及 厚度30 // m以上，硬化前之常溫彈性係數5 00MPa以上 1 200MPa以下之範圍的接著劑薄膜成爲一體之複合薄膜的 工程、及將貼合有前述複合薄膜之前述半導體晶圓，與前 述接著劑薄膜一起，就各前述元件區域予以分割，來製作 前述第2半導體元件之工程、及從前述切割薄膜而將前述 -7- 1295500 (5) 第2半導體元件予以揀取之工程、及將前述所揀取之前述 第2半導體元件以被貼合於其背面之前述接著劑薄膜爲接 著劑層，而予以接著於前述第1半導體元件上之工程。 關於本發明之其他形態的層積型半導體裝置之製造方 法，其特徵爲具備：於基板上接著第1半導體元件之工程 、及介由第1接合導線來連接前述基板的電極部與前述第 1半導體元件之電極焊點之工程、及將被接著於前述基板 上之前述第1半導體元件載置於具有加熱機構的載台上而 予以加熱之工程、及將以吸附工具所保持的第2半導體元 件配置於前述第1半導體元件與前述第2半導體元件之間 存在有熱硬化性的接著劑層而被加熱之前述第1半導體元 件之上方的工程、及使前述第第2半導體元件逐漸下降， 藉由來自被加熱之前述第1半導體元件的輻射熱及來自前 述第1接合導線之傳熱，'使前述接著劑層軟化或熔化，將 前述第1接合導線一面取入前述接著劑層內，一面使前述 接著劑層與前述第1半導體元件接觸之工程、及一面持續 藉由前述加熱機構之加熱，一面加壓前述第2半導體元件 ，使前述接著劑層熱硬化，來接著前述第1半導體元件與 前述第2半導體元件之工程。 關於本發明之進而其他形態的層積型電子零件之製造 方法，其特徵爲具備：於基板上接著第1電子元件之工程 、及介由第1接合導線來連接前述基板的電極部與前述第 1電子元件之電極焊點之工程、及將被接著於前述基板上 之前述第1電子元件載置於具有加熱機構的載台上而予以 (6) 1295500 加熱之工程、及將以吸附工具所保持的第2電子元件配置 於前述第1電子元件與前述第2電子元件之間存在有熱硬 化性的接著劑層而被加熱之前述第1電子元件之上方的工 程、及使前述第第2電子元件逐漸下降，藉由來自被加熱 之前述第1電子元件的輻射熱及來自前述第1接合導線之 傳熱，使前述接著劑層軟化或熔化，將前述第1接合導線 一面取入前述接著劑層內，一面使前述接著劑層與前述第 1電子元件接觸之工程、及一面持續藉由前述加熱機構之 加熱，一面加壓前述第2電子元件，使前述接著劑層熱硬 化，來接著前述第1電子元件與前述第2電子元件之工程 【實施方式】 以下，參照圖面來說明實施本發明所需之形態。另外 ，以下雖依據圖面來說明本發明的實施形態，但是，那些 圖面只爲了圖解目的而提供，本發明並不限定於那些圖面 〇 第1圖係表示適用依據本發明之實施形態的層積型半 導體裝置的製造方法所製作之堆疊型多晶片構造之半導體 裝置的構造剖面圖。該圖所示之層積型半導體裝置1係具 有元件搭載用之基板2。元件搭載用基板2，只要是可以 搭載半導體元件，且具有電路者即可。此種基板2可以使 用於絕緣基板或半導體基板等之表面或內部形成有電路之 電路基板，或使如導線架之元件搭載部與電路部成爲一體 -9- 1295500 (7) 的基板等。 第1圖所示之層積型半導體裝置作爲元件搭載用 基板係具有電路基板2。構成電路基板2之基板，可以使 用：樹脂基板、陶瓷基板、玻璃基板等之絕緣基板、或半 導體基板等由各種材料所形成的基板。使用樹脂基板之電 路基板，可以舉一般之多層貼銅層積板（多層印刷配線板 )等。於電路基板2的下面側設置有焊錫凸塊等之外部連 接端子3。 於成爲電路基板2的元件搭載面之上面側設置有例如 介由內層配線（未圖示出）而與外部連接端子3電性連接 之電極部4。電極部4係成爲導線接合部。於此種電路基 板2的元件搭載面（上面）係介由第1接著劑層6來接著 有當成第1電子零件之第1半導體元件5。第1接著劑層 6係使用一般的模配件材（模配件薄膜等）。設置於第1 半導體元件5的上面側之第1電極焊點5 a係介由第1接 合導線7而與電路基板2的電極部4電性連接。 於第1半導體元件5上係介由第2接著劑層9而接著 有當成第2電子零件之第2半導體元件8。第2半導體元 件8係與第1半導體元件5具有相同形狀或至少一部份比 其大之形狀。第2接著劑層9係可在第2半導體元件8的 接著時溫度軟化或熔化，一面將第1接合導線7的一部份 (與電極焊點5 a之連接側端部）取入其內部，一面來將 第1半導體元件5與第2半導體元件8加以接著者。第1 接合導線7的電極焊點5 a側之端部係被取入第2接著劑 -10- (8) 1295500 層9內，可以防止與第2半導體元件8之接觸。 於獲得第1接合導線7與第2半導體元件8之接觸防 止功能上，以第2接著劑層9使用厚度3 0 # m以上的絕緣 樹脂層爲佳。第2接著劑層9的厚度如低於3 0 μ m的話， 第1接合導線7容易與第2半導體元件8接觸，絕緣不良 或短路等之發生率變高。雖與導線直徑也有關’但是，第 2接著劑層9的厚度設爲60 # m以上更佳。作爲第1接合 導線7的直徑爲25//m時之具體例，可舉厚度75//m或 8 5 // m之第2接著劑層9。如使第2接著劑層9做得太厚 的話，會阻礙層積型半導體裝置1的薄型話，所以，第2 接著劑層9的厚度設爲1 5 0 // m以下爲佳。 接著時，爲了將第1接合導線7的一部份良好地取入 ，第2接著劑層9係以接著時之加熱溫度中之黏度（接著 時黏度）爲IkPa · s以上lOOkPa · s以下爲佳。第2接著 劑層9的接著時黏度如低於1 kPa · s的話，則會太軟，接 著劑有從元件端面露出之疑慮。另一方面，第2接著劑層 9的接著時黏度如爲lOOkPa · s以上，則有使第1接合導 線7產生變形或連接不良等之疑慮。第2接著劑層9的接 著時黏度，以1〜50kPa · s之範圍較佳，以1〜20kPa · s 之範圍更佳。 構成第2接著劑層9之絕緣樹脂可使用例如環氧樹脂 等之熱硬化性樹脂。熱硬化性樹脂之接著時黏度，可以熱 硬化性樹脂組成物之組成等來停整，並且，也可以接著工 程中之加熱溫度來調整。第2圖係表示由環氧樹脂所形成 -11 - (9) 1295500 之模配件材的硬化前之黏度特性之一例。具有第2圖所示 之黏度特性的模配件材，藉由將接著時溫度設爲約70〜 160°C之範圍，可使接著時黏度比lOOkPa · s更小。進而 ，藉由將接著時溫度設爲約80〜140 °C之範圍，可使接著 時黏度成爲50kPa · s以下。 接著於第1半導體元件5上之第2半導體元件8，設 置於其上面側之第2電極焊點8a係介由第2接合導線1 〇 而與電路基板2的電極部4電性連接。介由將層積、配置 於電路基板2上之第1及第2半導體元件5、8例如利用 環氧樹脂之類的密封樹脂1 1加以密封，可構成具有堆疊 型多晶片封裝構造的層積型半導體裝置1。另外，於第1 圖中，雖就層積有2個之半導體元件5、8之構造來說明 ，但是，半導體元件之層積數並不限於此，也可爲3個或 其以上。 接著，說明依據本發明之第1實施形態之層積型半導 體裝置的製造工程。此處，依據前述之層積型半導體裝置 1，針對依據第1實施形態之製造工程來說明。首先，利 用第1接著劑層6而於電路基板2上接著第1半導體元件 5。接著，實施導線接合工程，以第1接合導線7來使電 路基板2的電極部4與第1半導體元件5的電極焊點5a 電性連接。接著，介由第2接著劑層9於第1半導體元件 5上接著第2半導體元件8。 於實施第2半導體元件8之接著工程時，第2接著劑 層9係作爲事先經過半硬化的接著劑薄膜而貼合於第2半 -12- (10) 1295500 導體元件8。此時，接著劑薄膜係與切割薄膜（捲帶）一 问貼合於分割爲弟2半導體兀件8之目丨j的半導體晶圓的背 面。即如第3 A圖所示般，製作使切割薄膜2 1與成爲第2 接著劑層9之厚度3 0 // m以上的接著劑薄膜22層積爲一 體之複合薄膜23。切割薄膜21與接著劑薄膜22例如係介 由省略圖示之黏著層而成爲一體。黏著層例如使用厚度1 〜3 0 μ m程度的紫外線硬化型樹脂層。 切割薄膜21係使用厚度50//m以上140//m以下， 常溫彈性係數（25°C )爲30MPa以上120MPa以下之樹脂 薄膜，例如聚烯烴樹脂薄膜之類的熱可塑性樹脂薄膜。由 熱可塑性樹脂所形成的切割薄膜2 1之彈性係數，係藉由 構成薄膜的樹脂組成物的組成或添加劑等而被調整。切割 薄膜2 1也可是彈性係數不同的2層以上之樹脂層的複合 體。此種情形之彈性係數，只要依據各層的複合彈性係數 爲30MPa以上120MPa以下即可。 接著劑薄膜22係使用厚度30 // m以上，特別爲60〜 150//m之範圍（進一步爲60〜100//m之範圍），硬化前 之常溫彈性係數（25°C)爲5 00MPa以上1 200MPa以下之熱 硬化性樹脂薄膜。熱硬化性樹脂薄膜（22 )係於使半硬化 之狀態（B級之狀態）下，與切割薄膜21層積爲一體。 此處，接著劑薄膜22的硬化前之常溫彈性係數（2 5 °C ) 係表示B級狀態之熱硬化性樹脂薄膜的常溫彈性係數。 接著，如第3 B圖所示般，將使切割薄膜2 1與接著劑 薄膜22成爲一體之複合薄膜23貼合於具有成爲第2半導 -13- (11) 1295500 體元件8之複數的元件區域的半導體晶圓24的背面。複 合薄膜23對半導體晶圓24之貼合工程，爲了謀求複合薄 膜23的貼合效率之提升或貼合成本的削減等，如第4圖 所示般，於附著於捲帶狀之分離紙（剝離紙）2 5之狀態下 ’來供給複合薄膜23。藉由將附著有複合薄膜23之分離 紙25予以銳角地折返，可將複合薄膜23的前端從分離紙 25加以剝離。 藉由將從分離紙25所剝離的複合薄膜23的前端從上 側以輥輪26按壓於半導體晶圓24，來將複合薄膜23貼合 於半導體晶圓24的背面。第3圖中，雖省略了圖示，但 是，半導體晶圓24之切割工程係將切割薄膜2 1張貼於平 板環（晶圓環）27之狀態下實施。因此，將經過剝離之複 合薄膜23的前端從與半導體晶圓24 —同配置於載台28 上之平板環27依序壓著而加以貼合。 於複合薄膜23與半導體晶圓24之接合工程中，接著 劑薄膜22的厚度爲3 0 /z m以上較厚的情形，於以往的切 割薄膜中，即使將分離紙25予以銳角地折返，也有無法 將複合薄膜23的前端從分離紙25加以剝離之疑慮。即對 於接著劑薄膜22的厚度，切割薄膜21之厚度太薄，或太 柔軟（常溫彈性係數太低）的話，切割薄膜2 1會跟著分 離紙25。基於此，會有無法將切割薄膜2 1的前端從分離 紙25加以剝離之疑慮。換言之，切割薄膜2 1從分離紙25 之剝離不良的發生率會提升。 因此，於此實施形態中，使用厚度5 0 // m以上’常溫 -14- (12) 1295500 彈性係數30MPa以上之切割薄膜21。如依據此種切割薄 膜2 1，可將其前端從分離紙2 5確實地予以剝離。即可以 降低複合薄膜23與半導體晶圓24之接合工程中之不良發 生率（複合薄膜2 3的貼合本身之失敗或貼合位置不良等 之發生率）。於提高複合薄膜23的接合成功率上，切割 薄膜2 1的厚度爲85 // m以上較佳，另外，常溫彈性係數 (25〇C )爲40MPa以上更佳。 接著，將接合有複合薄膜23之半導體晶圓24如第 3 C圖般予以切割，而分割爲各元件區域，來製作第2半 導體元件8。此時，接著劑薄膜22係與半導體晶圓24 — 同被切斷，成爲於第2半導體元件8的背面貼合有被單片 化之接著劑薄膜22的狀態。另一方面，切割薄膜2 1係只 有其表面側的一部份被切斷，被分割（單片化）的第2半 導體元件8可維持藉由切割薄膜2 1而被保持之狀態。 於抑制半導體晶圓24之切割工程中之不良發生率上 ，以接著劑薄膜22在硬化前之常溫彈性係數（25 °C )爲 5 00MPa以上爲佳。接著劑薄膜22的常溫彈性係數（25°C )如低於500MPa的話，半導體晶圓24的切割時所發生之 毛邊長度變長，於下一工程之揀取時，半導體元件8之從 切割薄膜2 1的剝離性降低。 第5圖係表示厚度75 // m之接著劑薄膜22的常溫彈 性係數（25 °C )與切割時之毛邊長的關係之一例。如此， 接著劑薄膜22的常溫彈性係數（25°C )爲5 00MPa以上的 話，毛邊長變短，可以抑制半導體元件8之揀取性的降低 -15- (13) Ι29550Ό 。另外，接著劑薄膜22的常溫彈性係數如太高，有對切 割工程本身帶來不好影響之疑慮，所以，以接著劑薄膜22 的常溫彈性係數爲1 200MPa以下爲佳。 接著，如第3 D圖所示般，利用具有吸附筒夾2 9與數 根的上推銷30之剝離機構31，將已單片化之第2半導體 元件8從切割薄膜21剝離而加以揀取。即一面使已吸附 筒夾29所吸附保持的第2半導體元件8上升，一面從其 背面側推上推銷3 0，將半導體元件8從切割薄膜2 1加以 剝離。另外，剝離機構3 1並不限定爲將上推銷3 0上推之 機構，例如，也可以是例如將打開爲扇狀之蝴蝶狀的構件 朝向中央關閉，將切割薄膜2 1的背面上推之機構等。 於半導體元件8之揀取工程中，切割薄膜21係需要 具有從下方被上推時彎曲，於其端部產生剝離基點之程度 的柔軟性。切割薄膜2 1如太硬，於揀取時不易剝離，揀 取不良的發生率增加。因此，於此實施形態中，使用厚度 140 // m以下，常溫彈性係數（25t：)爲120MPa以下的切 割薄膜2 1。此種切割薄膜2 1容易產生剝離基點，可以降 低揀取不良的發生率。於提高半導體元件8之揀取成功率 上，切割薄膜21的厚度爲120 // m以下爲佳，另外，常溫 彈性係數爲85MPa以下更佳。 如前述般，藉由使用厚度50//m以上140//m以下， 常溫彈性係數（25°C )爲30MPa以上120MPa以下之切割 薄膜2 1，可使相反之複合薄膜23的貼合成功率與半導體 元件8的揀取成功率都提高。即於將厚度3 0 // m以上的接 -16- (14) 1295500 著劑薄膜22事先和切割薄膜2 1 —同貼合於半導體 之情形，從複合薄膜23的貼合工程至半導體元件 取工程爲止之製造良率（貼合工程、切割工程級揀 中之元件良率）可以獲得提升。 表1及第6圖係表示基於切割薄膜21的厚度 彈性係數（厚度X常溫彈性係數（# m · MPa ))之 膜23的貼合成功率級半導體元件8的揀取成功率 晶圓24 8的揀 取工程 與常溫 複合薄 之一例 -17- 1295500 (15) 表1 試料 厚度 彈性率 厚度X彈性率 薄膜貼合 揀取 No (// m) (MPa) (β mxMPa) 成功率（％) 成功率（％) 1 30 30 900 24 100 2 40 30 1200 3 8 100 3 50 30 1500 65 100 4 50 50 2500 87 100 5 70 57 3 990 100 100 6 70 65 45 5 0 100 100 7 110 45 4950 100 100 8 110 57 6270 100 100 9 70 94 65 80 100 100 10 130 57 7410 100 100 11 100 102 1 0 2 0 0 100 97 12 140 120 1 6 800 100 64 13 150 120 1 8 000 100 48 14 160 120 1 9200 100 20 此處，使用直徑8英吋x厚度60 // m之Si晶圓與厚度 8 5 // m的接著劑薄膜。S i晶片的形狀設爲1 0 · 7 1 X 7.0 8 X 0.0 6mm。從表1及第6圖可以明白，切割薄膜21的厚度 爲50// m以上140 # m以下，常溫彈性係數爲30MPa以上 120MPa以下，特別是厚度爲85//m以上120//m以下， -18- (16) 1295500 常溫彈性係數爲40MPa以上85MPa以下時，複合薄膜23 的貼合成功率與半導體元件8的揀取成功率都可以提高。 接著，將被貼合於第2半導體元件8的背面之接著劑 薄膜22當成第2接著劑層9使用，來將第2半導體元件8 接著於第1半導體元件5。第2半導體元件8的接著工程 例如如下述般來實施。即將接著有第1半導體元件5之電 路基板2載置於加熱載台上。另一方面，將於背面側形成 有接著劑層9 (接著劑薄膜22 )之第2半導體元件8以吸 附工具加以保持。將保持於吸附工具之第2半導體元件8 對第.1半導體元件5進行對位後，使其下降，使第2接著 劑層9抵接於第1半導體元件5。此時，使用加熱載台及 吸附工具之至少其中一方，來加熱第2接著劑層9。 第2接著劑層9係具有可於其內部取入第1接合導線 7的一部份（與第2半導體元件8之連接側端部）的厚度 ，且具有依據其接著時黏度（lkPa · s以上lOOkPa · s以 下），可保持第1及第2半導體元件5、8間之間隔的功 能。藉由這些，可以抑制第1接合導線7與第2半導體元 件8的接觸。於此種狀態下’進一步加熱第2接著劑層9 使熱硬化，可以一面抑制第1接合導線7與第2半導體元 件8之接觸所導致的絕緣不良或短路的發生’一面於第1 半導體元件5上層積與其相同形狀或比其大形的第2半導 體元件8。 之後，對第2半導體元件8實施導線接合工程’以第 2接合導線]〇來將電路基板2的電極部4與第2半導體元 -19- (17) 1295500 件8的電極焊點8 a予以電性連接。此時，半導體元件8 的厚度如在80 // m以下的話，藉由接合負荷所致之撓曲量 變大，半導體元件8容易產生龜裂或或破裂。半導體元件 8的撓曲量受到第2接著劑層9的硬化後之彈性係數所影 響，接合時之溫度（例如1 75 °C )中之硬化後彈性係數如 低，撓曲量有變大的傾向。 第7圖係表示於S i晶片的厚度爲7 0 μ m、硬化後的 接著劑層9的厚度爲85 // m之情形中，以5 00mN的荷重 來接合時之接著劑層9的硬化後彈性率（175 °C )與Si晶 片的撓曲量之關係。第8圖係表示依據第2半導體元件8 的厚度與接著劑層9的厚度之接著劑層9的硬化後彈性係 數（175 °C )與第2半導體元件8的導線接合時之撓曲量 的關係。 第8圖中，樣本1係半導體元件的厚度（晶片厚度） 爲5 0 // m，硬化後之接著劑層9的厚度（接合層厚度）爲 6〇//m。樣本2爲晶片厚度70//m、接合層厚度60//m， 樣本3爲晶片厚度90//m、接合層厚度60//m，樣本4爲 晶片厚度5〇//m、接合層厚度85//m，樣本5爲晶片厚度 7〇//m、接合層厚度85//m，樣本6爲晶片厚度90//m、 接合層厚度 由第7圖及第8圖可以明白，藉由將硬化後的接著劑 層9的175 °C中之彈性係數設成40MPa以上，可使導線接 合X程中之第2半導體元件8的撓曲成爲i5//m以下。藉 此，可以抑制由第2半導體元件8的撓曲所引起的龜裂或 -20- (18) 1295500 破裂的發生。 如依據此實施形態之製造方法，可將複合薄膜23的 貼合成功率與半導體元件8的揀取成功率都提高。進而’ 依據接著劑薄膜2 2的硬化前之常溫彈性係數’可以降低 半導體晶圓24之切割工程中之不良發生率。因此’可使 將第1接合導線7的一部份取入第2接著劑層9的內部之 層積型半導體裝置1的製造良率提高。即可以高良率來製 造提升了可靠性之層積型半導體裝置1。 前述之實施形態的層積型半導體裝置1，係以接著時 黏度lkPa . s以上lOOkPa · s以下之第2接著劑層9來抑 制第1接合導線7與第2半導體元件8之接觸。在此之外 ，例如如第9圖所示般，也可於第2半導體元件8的下面 形成絕緣層1 2。藉由於第2半導體元件8的下面側設置絕 緣層12，可更確實地防止因第1接合導線7與第2半導體 元件8之接觸所伴隨的絕緣不良或短路的發生。 絕緣層12例如係使用接著時黏度爲lOOkPa· s以上 的絕緣樹脂層。絕緣層12的接著時黏度如低於lOOkPa · s 的話，無法再現性良好地獲得抑制第1接合導線7與第2 半導體元件8之接觸的功能。絕緣層1 2的接著時黏度以 130kPa· s以上、進而200kPa· s以上更佳。但是，黏度 如太高的話，有損及作爲接合層之功能，所以，絕緣層1 2 的接著時黏度以低於lOOOkPa · s爲佳。進而，絕緣層12 的厚度以5 // m以上1 5 // m以下的範圍爲佳。 半導體元件5、8間的接合層係使用於製作具有絕緣 -21 - (19) 1295500 層12與接著劑層9之2層構造的層積型半導體裝置1時 ，事先將對於接著時溫度可維持層形狀之絕緣樹脂薄膜（ 例如，接著時黏度l〇〇kPa · s以上之第2樹脂薄膜）與接 著劑薄膜（例如，接著時黏度爲lkPa · s以上lOOkPa · s 以下之第1樹脂薄膜）層積，進而，使此2層構造薄膜與 切割薄膜層積爲一體之複合薄膜。藉此，可以使用前述實 施形態之製造工程。進而，關於第2半導體元件8之製造 良率、近近C層積型半導體裝置1的製造良率之提升效果 ，也與前述實施形態同樣可以獲得。 絕緣層1 2的具體構成材料，可舉：聚醯亞胺樹脂、 矽樹脂、環氧樹脂、丙烯樹脂等之熱硬化性樹脂，使用接 著時黏度比接著劑層9更高的樹脂。於形成絕緣層1 2時 ，例如使用與接著劑相同的絕緣樹脂組成物，藉由使絕緣 樹脂組成物的乾燥溫度或乾燥時間改變，來獲得將接著時 黏度不同的接著劑薄膜與絕緣樹脂薄膜予以2層化之薄膜 亦可。 於第2半導體元件8的背面設置絕緣層1 2之情形， 也可以藉由使第1接合導線7特意地與絕緣層1 2抵接， 來使第1接合導線7往電路基板2側變形。即絕緣層1 2 不單單來抑制第1接合導線7與第2半導體元件8之接觸 所伴隨的短路等，也可以當成使第1接合導線7特意地往 電路基板2側變形之層來利用。藉由利用絕緣層1 2來使 第1接合導線7往電路基板2側變形，可以實線層積型半 導體裝置1之進一步的薄型化。 -22- (20) 1295500 即於將第2接著劑層9按壓於第1半導體元件5之過 程中’使第1接合導線7的至少一部份與絕緣層1 2抵接 而使往電路基板2側變形。藉此，可使第1接合導線7的 高度都在導線高度的標準値以下。換言之，第1接合導線 7的高度都在第2接著劑層9的厚度以下，所以，依據第 2接著劑層9之厚度可使半導體裝置1整體進一步薄型化 。第1接合導線7與第2半導體元件8之絕緣係藉由絕緣 層12來維持，也不會產生絕緣不良或短路等。藉此，可 以實現兼顧到進一步薄型化與可靠性的提升之堆疊型多晶 片封裝構造的半導體裝置1。 第1半導體元件5與第2半導體元件8之間的距離， 例如如第1 0圖所示般，於未被使用於第1半導體元件5 的連接之電極焊點，即非連接焊點上，形成由金屬材料或 樹脂材料等所形成之螺樁凸塊1 3來加以維持亦可。螺樁 凸塊13可對第1接合導線7與第2半導體元件8之接觸 所伴隨的絕緣不良或短路等的抑制有效發揮功能。進而， 以螺樁凸塊1 3來塡埋非連接焊點或熔絲部，可以抑制由 這些所引起之氣泡的發生。螺樁凸塊1 3的設置處所’可 以爲1處，但是，以設置於通過第1半導體元件5的重心 之3處以上爲佳。
接著，參照第1 1A至第1 1C圖及第12A至第12D圖 來說明依據本發明之第2實施形態的層積型半導體裝置之 製造工程。此處，依據第1圖所示之層積型半導體裝置1 ，來說明依據第2實施形態之製造工程。第1 1 A至第Π C -23- (21) 1295500 圖係表示層積型半導體裝置1之製造工程的剖面圖。第 12A至第12D圖係將第11A圖至第11C圖的一部份予以 放大而表示之剖面圖，爲由元件側面方向（第1接合導線 7成爲剖面之方向）來看第1半導體元件5與第2半導體 元件8之接著工程的剖面圖。 層積型半導體裝置1的具體構造係如前述。第2接著 劑層9係如前述般，以使用厚度3 0 // m以上的絕緣樹脂層 爲佳。第2接著劑層9的厚度，以設爲60// m以上150// m以下更佳。第2接著劑層9以接著時黏度1 kP a · s以上 lOOkPa · s以下之熱硬化性樹脂層來構成爲佳。第2接著 劑層9的接著時黏度，以1〜50kPa · s的範圍較佳，以1 〜2 0kPa · s之範圍更佳。其他構造則如前述。 首先，如第1 1 A圖所示般，於電路基板2上利用第1 接著劑層6來接著第1半導體元件5。也可使用導線架來 代替電路基板2。接著，實施導線接合工程，以第1接合 導線7將電路基板2的電極部4與第1半導體元件5之電 極焊點5 a予以電性連接。接著，介由第2接著劑層9於 第1半導體元件5上接著第2半導體元件8。 於實施第2半導體元件8對第1半導體元件5上之接 著工程時，將接著有第1半導體元件5之電路基板2載置 於如第11B圖所示，具有加熱機構（未圖示出）之載台（ 加熱載台）41上。第1半導體元件5係藉由加熱載台41 而被直接加熱。第1半導體元件5的加熱溫度例如可依據 第2接著劑層9的軟化溫度或熔化溫度而適當地設定。 -24- (22) 1295500 另一方面，於第2半導體元件8的背面形成第2接著 劑層9。第2接著劑層9係藉由於第2半導體元件8的背 面貼合半硬化之接著劑薄膜，或將接著樹脂組成物塗佈於 第2半導體元件8的背面而形成。如第1 1 B圖所示般，將 具有第2接著劑層9之第2半導體元件8以常溫之吸附工 具42予以吸附保持，而配置於第1半導體元件5之上方 。吸附工具42係在常溫狀態吸附保持第2半導體元件8 者。另外，吸附工具42也可以具有補助性加熱第2半導 體元件8之機構。 第2接著劑層9之形成工程，可與前述之第1實施形 態同樣地實施。即是先予半導體晶圓的背面貼合使切割薄 膜與接著劑薄膜成爲一體之複合薄膜後，將半導體晶圓分 割爲各元件區域來製作第2半導體元件8。接著，以吸附 工具42保持第2半導體元件8而加以揀取。如此，製作 具有第2接著劑層9之第2半導體元件8。以吸附工具42 所保持之第2接著劑層9係被配置於第1半導體元件5之 上方。 第2接著劑層9也可以單片化之狀態來配置於第1半 導體元件5上。即於載置於加熱載台41之第1半導體元 件5上，將被單片化之接著劑薄膜當成第2接著劑層9而 配置。被單片化之接著劑薄膜（9 )係以有別於第2半導 體元件8之吸附工具所保持而配置於第1半導體元件5上 。如此，即使將第2接著劑層9不同於第2半導體元件8 而另外配置，也可以使用與於第2半導體元件8的背面形 -25- (23) 1295500 成有第2接著劑層9之情形同樣的接著工程。 接著，如第1 1 B圖及第1 2 A圖所示般，使配置於第1 半導體元件5之上方的第2半導體元件8慢慢下降。此時 ，第2半導體元件8雖然未從吸附工具4 2被直接加熱， 但是，第1半導體元件5被加熱至預定的接著溫度，所以 ，第2接著劑層9被以來自第1半導體元件5之輻射熱加 熱而軟化。另外，第2半導體元件8也可以吸附工具42 而輔助性被加熱。進而，第2半導體元件8之下降繼續進 行的化，第2接著劑層9首先與第1接合導線7接觸（第 12B 圖）。 第2接著劑層9藉由與第1接合導線7接觸，在與第 1接合導線7之間引起傳熱，所以，第2接著劑層9之與 第1接合導線7的接觸部的周圍進一步軟化。因此，就算 只藉由加熱載台41之加熱，於使第2半導體元件8下降 時，也可以第2接著劑層9而使第1接合導線7變形，而 且不會產生連接不良。進而，可以良好地維持第2接著劑 層9之層形狀。第2半導體元件8之下降進一步進行的話 ，如第12C圖所示般，第2接著劑層9與第1半導體元件 5接觸，以來自第1半導體元件5之熱，第2接著劑層9 整體軟化或熔化。 於第2半導體元件8之下降時，第1接合導線7以其 本身的溫度來加熱與第2接著劑層9之接觸部，而被取入 第2接著劑層9之內部。於第2半導體元件8之下降階段 中，雖於第1接合導線7之下部產生少許之空間，但是， -26- (24) 1295500 藉由第2接著劑層9與第1半導體元件5接觸而補 軟化或熔化之接著劑樹脂（構成第2接著劑層9之 性樹脂）會流入第1接合導線7的下部空間。藉此 抑制導線下部的樹脂未充塡部之發生。 於藉由來自第1半導體元件5的輻射熱或第1 線7之傳熱而使第2接著劑層9軟化之情形’第2 元件8的下降速度的調整變得重要。即第2半導儀 的下降速度如太快，則有無法以來自第1半導體元 輻射熱等使第2接著劑層9充分軟化之疑慮。因it丨 半導體元件8的下降速度，以設爲0.1 mm/s以上 以下之範圍爲佳。第2半導體元件8的下降速度 20mm/s的化，則無法以來自第1半導體元件5之 等充分加熱第2接著劑層9。另一方面，即使使第 體元件8的下降速度比0.1 mm/s更慢，不單無法獲 上之效果，還會導致層積型半導體裝置1的製造效 低。 進而，即使使用如前述之第2半導體元件8的 度，但是，第2半導體元件8的下降開始位置如太 1半導體元件5的化，也無法以來自第1半導體元 輻射熱等充分加熱第2接著劑層9。因此，第2半 件8的下降開始位置，以設爲至少第丨半導體元{ 0.5mm上方的位置爲佳。如此，以使第2半導體元 第1半導體元件5之至少0.5mm以上之位置、以C 以上20mm/s以下之範圍的速度下降爲佳。第2半 :加熱， .熱硬化 ,，可以 接合導 半導體 I元件8 件5之 :，第2 2 Omm/s 如超過 輻射熱 2半導 得此以 率之降 下降速 靠近第 件5之 導體元 牛5之 件8從 丨· 1 mm/s 導體元 -27- (25) !295500 件8的下降速度，以設爲1〜Smm/s之範圍更佳。 第13圖及第14圖係表示第2半導體元件8的下降速 度與表面溫度的關係之一例。此處，從第1半導體元件（ si晶片）5之上方0.96mm的位置（下降開始位置）至上 方0.46mm的位置（下降停止位置），以各種速度使第2 半導體元件（S i晶片）8下降，測定那時之第1及第2半 導體元件5、8之表面溫度。加熱只以加熱載台41來進行 ’調整使第1半導體元件5的溫度成爲1 4 0 °C。 由第13圖及第14圖可以明白，第2半導體元件8的 溫度會依據下降速度而改變。藉由調整第2半導體元件8 的下降速度，即使只藉由來自第1半導體元件5之輻射熱 ，也可以充分加熱第2接著劑層9。於將第2半導體元件 8的下降速度設爲20mm/s以下時，第2半導體元件8的 溫度可以保持在5 (TC以上。 第2接著劑層9 一般係以5〇t以下之溫度而被貼合於 第2半導體元件8，所以藉由將第2半導體元件8的溫度 保持在5 0 °C以上，可以使第2接著劑層9軟化。 接著，如第12D圖所不般，一'面持續錯由加熱載台 41之第1半導體元件5及第2接著劑層9之加熱，一面對 第2半導體元件8施加適度的壓力。藉由對第2半導體元 件8之加壓，第2接著劑層9的流動性提高，所以’可對 第1接合導線7之下部空間確實且良好地充塡接著劑樹脂 。因此，導線下部空間不會產生樹脂未充塡部。第2接著 劑層9係具有可於其內部取入第1接合導線7的一部份之 -28- (26) 1295500 厚度，且依據其接著時黏度與加熱形態，得以保持元件間 隔，能夠防止第1接合導線7與第2半導體元件8之接觸 〇 藉由在此種狀態下進一步加熱第2接著劑層9而使熱 硬化，能於第1半導體元件5上良好地層積與其同形狀或 比其大形之第2半導體元件8(第11C圖）。即可兼顧第 1接合導線7的變形、連接不良或導線下部之樹脂未充塡 部的發生之抑制，及由於第1接合導線7與第2半導體元 件8之接觸所致的絕緣不良或短路之抑制。藉此，可大幅 地抑制第1半導體元件5與第2半導體元件8之接著工程 所引起的層積型半導體裝置1之製造良率與可靠性的降低 〇 之後，對被接著於第1半導體元件5上之第2半導體 元件8實施導線接合工程，以第2接合導線1 0來將電路 基板2的電極部4與第2半導體元件8的第2電極焊點8a 予以電性連接。進而因應需要，以密封樹脂1 1來密封第1 及第2半導體元件5、8，可以獲得如第1圖所示之層積型 半導體裝置1。另外，於層積3個或其以上之半導體元件 時，可重複與前述之第2半導體元件8的接著工程同樣的 工程而加以實施。 於第2實施形態之製造方法中，於抑制第1接合導線 7的變形或連接不良、進而導線下部的樹脂未充塡部之發 生外，可將第1接合導線7良好地取入維持爲層形狀之第 2接著劑層9的內部。藉此，可以更確實地抑制第1接合 -29- 1295500 (27) 導線7跑第2半導體兀件8之接觸所導致的絕緣不良或短 路的發生。即可以高良率來製造提升了可靠性之層積型半 導體裝置1。進而’藉由使用只來自加熱載台41之加熱’ 可以防止第2半導體元件8的變形等。 依據第2實施形態之層積型半導體裝置1 ’係使用接 著時黏度lkPa · s以上l〇〇kPa · s以下之第2接著劑層9 .來抑制第1接合導線7與第2半導體元件8之接觸。在此 之外，例如如第9圖所示般’也可於第2半導體元件8的 下面形成絕緣層1 2。藉由於第2半導體元件8的下面側設 置絕緣層1 2，可更確實地防止第1接合導線7與第2半導 體元件8之接觸所伴隨的絕緣不良或短路的發生。絕緣層 12的具體構造係如前述，使用接著時黏度爲lOOkPa · s以 上之絕緣樹脂層。絕緣層1 2的厚度以設爲5 // m以上1 5 // m以下爲佳。 進而，於第2半導體元件8的下面設置有絕緣層12 之情形，也可以藉由使第1接合導線7特意與絕緣層12 抵接，使第1接合導線7往電路基板2側變形。藉此，可 實現兼顧更進一步的薄型話語可靠性的提升之堆疊型多晶 片封裝構造的半導體裝置1。第1半導體元件5與第2半 導體元件8之間的距離，係如第1 〇圖所示般，可於未被 使用於第1半導體元件5的連接之電極焊點，即非連接焊 點上’形成由金屬材料或樹脂材料等所形成之螺樁凸塊j 3 來維持。 接著，參照第1 5圖來說明本發明之第3實施形態。 -30- 1295500 (28) 第1 5圖係表示使用依據本發明的第3實施形態之製造方 法所製作的層積型半導體裝置（層積型電子零件）的構造 剖面圖。另外，對與前述第2實施形態相同的部份，賦予 相同符號，省略一部份其之說明。該圖所示之層積型半導 體裝置50，係層積有作爲第1電子零件之半導體元件51 與作爲第2電子零件之封裝零件5 2者，藉此，構成堆疊 型封裝構造。 ) 如此，構成層積型電子零件之電子零件，並不限於半 導體元件單體（裸晶片），也可是事先將半導體元件加以 封裝之零件。進而，不限於半導體元件51或封裝零件52 等之半導體零件，也可以是一般的電路零件之類的電子零 件。適用於層積型電子零件的製造之電子零件，可舉：半 導體元件5 1或封裝零件52之類的半導體零件、進而一般 的電路零件。 第15圖所示之層積型半導體裝置50,係與前述之實 施形態相同，作爲第1電子零件之半導體元件5 1爲介由 第1接著劑層6而被接著於電路基板2上。半導體元件5 1 之電極焊點係介由第1接合導線7而與電路基板2的電極 部4電性連接。作爲第2電子零件之封裝零件52係介由 第2接著劑層9而被接著於半導體元件51上。封裝零件 52的接著工程係與第2實施形態相同，只由載置有半導體 元件5 1之載台一面加熱而實施。接著劑層9的構造或接 著工程之詳細，設爲與第2實施形態相同。 封裝零件5 2係具有依序於電路基板5 3上依序層積第 -31 - 1295500 (29) 1半導體元件54與第2半導體元件55之構造，並且爲事 先以密封樹脂56所封裝者。第1半導體元件54係介由接 著劑層5 7而被接著於電路基板5 3上。同樣地，第2半導 體元件5 5係介由接著劑層5 7而被接著於第1半導體元件 54上。另外，符號59係被動元件。此種封裝零件52係被 層積於半導體元件51上而使電路基板53成爲上方。進而 設置於電路基板53的背面側之電極焊點60，係介由第 2接合導線1 0而與電路基板2的電極部4電性連接。 另外，半導體元件51與封裝零件52之層積構造，並 非限定於第1 5圖所示之構造，可以使用種種之層積構造 。例如，可以於電路基板上配置2個或其以上之半導體元 件，於這些複數的半導體元件上層積封裝零件。此種層積 構造於半導體元件的尺寸和封裝零件大爲差異的情形有效 。另外，封裝零件也可使電路基板成爲下方而加以層積。 在此情形，第2接合導線係被連接於設置於電路基板的上 面側之電極焊點。 並且，藉由將被層積、配置於電路基板2上之半導體 元件51及封裝零件5 2利用環氧樹脂之類的密封樹脂i ] 而加以密封，可構成具有堆疊型封裝構造之層積型半導體 裝置50。此種層積型半導體裝置50，藉由適用只來自載 置有半導體元件5 1之載台的加熱之接著工程，可以抑制 接著工程所引起的不良發生。即可高良率地製造可靠性優 異之層積型半導體裝置50。於層積半導體零件與其他電子 零件之封裝或半導體零件以外之電子零件的封裝中也相同 -32- (30) 1295500 另外’本發明之製造方法，並不限定於各實施形態， 也可以適用於層積搭載有複數的半導體元件之各種的層積 型半導體裝置，進而，層積搭載有複數的電子零件之各種 的層積型電子零件。關於該種層積型半導體裝置及層積型 電子零件之製造方法，也包含於本發明中。本發明之實施 形態可在本發明的技術思想之範圍內擴充而加以變更，此 經過擴充、變更的實施形態也包含於本發明之技術範圍內 【圖式簡單說明】 第1圖係表示適用依據本發明之實施形態的製造方法 所製作之層積型半導體裝置的構造剖面圖。 第2圖係表示適用於本發明之實施形’態的接著劑樹脂 的黏度特性圖。 第3A、第3B、第3C及第3D圖係表示依據本發明之 第1實施形態的層積型半導體裝置之製造工程剖面圖。 第4圖係表示第3圖所示之層積型半導體裝置的製造 工程中之複合薄膜的貼合工程圖。 第5圖係表示適用於本發明之第1實施形態的接著劑 薄膜的硬化前之常溫彈性係數與切割工程中之毛邊長的關 係之一例圖。 第6圖係表示本發明之第1實施形態中之複合薄膜的 貼合成功率及半導體元件的揀取成功率與切割薄膜的厚度 -33- (31) 1295500 及常溫彈性係數（厚度x常溫彈性係數）的關係之一例圖 〇 第7圖係表示接著劑層的硬化後彈性係數（1 7 5 t ) 與接合時之半導體元件的撓曲量之關係的一例圖。 第8圖係表示依據半導體元件及接著劑層的厚度之接 著劑層的硬化後彈性係數（1 75 °C )與接合時之半導體元 件的撓曲量的關係圖。 第9圖係表示第1圖所示之層積型半導體裝置的變形 例之剖面圖。 第10圖係表示第1圖所示之層積型半導體裝置的其 他變形例之剖面圖。 第11A、第11B及第11C圖係表示依據本發明之第2 實施形態的層積型半導體裝置之製造工程剖面圖。 第12A、第12B、第12C及第12D圖係將第11A、第 11B及第11C所示之層積型半導體裝置的製造工程予以放 大表示之剖面圖。 第13圖係表示本發明之第2實施形態中之第2半導 體元件的下降速度與第1及第2半導體元件的表面溫度之 關係的一例圖。 第1 4圖係表示本發明之第2實施形態中之第2半導 體元件的下降速度與表面溫度的關係之一例圖。 第1 5圖係表示適用依據本發明之第3實施形態之製 造方法所製作的層積型電子零件的構造剖面圖。 -34- (32) (32)1295500 【主要元件符號說明】 1:層積型半導體裝置 2 :元件搭載用基板 3 :外部連接端子 4 :電極部 5 :第1半導體元件 5 a :第1電極焊點 6 :第1接著劑 7 :第1接合導線 8 :第2半導體元件 9 :第2接著劑 1 0 :第2接合導線 2 1 :切割薄膜 22 :接著劑薄膜 23 :複合薄膜 24 :半導體晶圓 25 :分離紙 26 :輥輪 2 7 :平板環 28 :載台 29 :吸附筒夾 3 0 :上推銷 3 1 :剝離機構 -35

Claims (1)

1295500 ⑴ 十、申請專利範圍 1·一種層積型半導體裝置之製造方法，其特徵爲具備 於基板上接著第1半導體元件之工程、及 於具有成爲第2半導體元件之複數的元件區域之半導 體晶圓的背面，貼合使厚度50// m以上140// m以下，常 ...... 溫彈性係數30MPa以上120MPa以下之範圍的切割薄膜， 及厚度30// m以上，硬化前之常溫彈性係數5 00Mpa以上 1 200Mpa以下之範圍的接著劑薄膜成爲一體之複合薄膜的 τ ....... 工程、及 將貼合有前述複合薄膜之前述半導體晶圓，與前述接 著劑薄膜一起，就各前述元件區域予以分割，來製作前述 第2半導體元件之工程、及 從前述切割薄膜而將前述第2半導體元件予以揀取之 工程、及 將前述所揀取之前述第2半導體元件以被貼合於其背 面之前述接著劑薄膜爲接著劑層，而予以接著於前述第！ 半導體元件上之工程。 2·如申請專利範圍第1項所記載之層積型半導體裝置 之製造方法，其中更具備：介由接合導線而將前述基板的 電極部與前述第〗半導體元件之電極銲墊加以連接之工程 〇 3 ·如申請專利範圍第2項所記載之層積型半導體裝置 之製造方法，其中：將連接於前述第1半導體元件之前述 -36- (2) 1295500 接合導線的一部份取入前述接著劑層內。 4·如申請專利範圍第1項所記載之層積型半導體裝置 之製造方法，其中：前述接著劑薄膜，係具有接著時黏度 爲lkPa · s以上1〇〇kPa · δ以下之範圍的絕緣樹脂層。 5·如申請專利範圍第1項所記載之層積型半導體裝置 之製造方法，其中前述接著劑薄膜，係具有：被配置於前 述第1半導體元件側，接著時黏度爲lkPa · s以上lOOkPa • s以下之範圍的第1絕緣樹脂層、及被配置於前述第2 半導體元件側，接著時黏度爲l〇〇kPa · s以上之第2絕緣 樹脂層。 6.如申請專利範圍第1項所記載之層積型半導體裝置 之製造方法，其中前述接著劑薄膜，係具有：6〇 以上 1 5 0 // m以下之範圍的厚度。 7·-種層積型半導體裝置之製造方法，其特徵爲具備 於基板上接著第1半導體元件之工程、及 介由第1接合導線來連接前述基板的電極部與前述第 1半導體元件之電極銲墊之工程、及 將被接著於前述基板上之前述第1半導體元件載置於 具有加熱機構的載台上而予以加熱之工程、及 將以吸附工具所保持的第2半導體元件配置於前述第 1半導體元件與前述第2半導體元件之間存在有熱硬化性 的接著劑層而被加熱之前述第1半導體元件之上方的工程 、及 -37- (3) 1295500 使前述第第2半導體元件逐漸下降，藉由來自被加熱 之前述第1半導體元件的輻射熱及來自前述第1接合導線 之傳熱，使前述接著劑層軟化或熔化，將前述第1接合導 線一面取入前述接著劑層內，一面使前述接著劑層與前述 第1半導體元件接觸之工程、及 一面持續藉由前述加熱機構之加熱，一面加壓前述第 2半導體元件，使前述接著劑層熱硬化，來接著前述第1 半導體元件與前述第2半導體元件之工程。 8·如申請專利範圍第7項所記載之層積型半導體裝置 之製造方法，其中：從前述第1半導體元件至少0.5 mm上 方之位置起，以0」mm/s以上20mm/s以下之範圍的速度 ，使前述第2半導體元件下降。 9·如申請專利範圍第7項所記載之層積型半導體裝置 之製造方法，其中：以常溫狀態之前述吸附工具來保持前 述第2半導體元件。 1 〇 .如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中更具備：於前述第2半導體元件的背 面預先形成前述接著劑層之工程。 1 1 ·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中更具備：於前述第丨半導體元件上配 置成爲前述接著劑層之被單片化的接著劑薄膜之工程。 1 2 ·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中前述接著劑層，係具有：3 0 // m以上 的厚度。 -38- (4) 1295500 1 3 ·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中前述接著劑層，係具有：接著時黏度 lkPa · s以上i〇0kPa · s以下之範圍的熱硬化性樹脂層。 14·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中前述接著劑層，係具有：被配置於前 述第1半導體元件側，接著時黏度爲lkPa · s以上lOOkPa • s以下之範圍的第1熱硬化性樹脂層、及被配置於前述 第2半導體元件側，前述加熱時之黏度爲lOOkPa · s以上 之第2熱硬化性樹脂層。 1 5 ·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中更具備：介由第2接合導線來連接前 述基板的電極部與前述第2半導體元件的電極銲墊之工程 〇 16·如申請專利範圍第7項所記載之層積型半導體裝 置之製造方法，其中更具備： 於具有成爲前述第2半導體元件之複數的元件區域之 半導體晶圓的背面，貼合使厚度5 0 // m以上1 40 // m以下 ，常溫彈性係數30MPa以上120MPa以下之範圍的切割薄 膜，及厚度30// m以上，硬化前之常溫彈性係數5〇OMPa 以上1 200MPa以下之範圍的接著劑薄膜成爲一體之複合薄 膜的工程、及 將貼合有前述複合薄膜之前述半導體晶圓，與前述接 著劑薄膜一起，就各前述元件區域予以分割，來製作前述 第2半導體元件之工程、及 -39- 1295500 (5) 以前述吸附工具來保持前述第2半導體元件，從前述 切割薄膜予以揀取之工程。 17. —種層積型電子元件之製造方法，其特徵爲具備 於基板上接著第1電子元件之工程、及 介由第1接合導線來連接前述基板的電極部與前述第 1電子元件之電極銲墊之工程、及 將被接著於前述基板上之前述第1電子元件載置於具 有加熱機構的載台上而予以加熱之工程、及 將以吸附工具所保持的第2電子元件配置於前述第1 電子元件與前述第2電子元件之間存在有熱硬化性的接著 劑層而被加熱之前述第1電子元件之上方的工程、及 使前述第第2電子元件逐漸下降，藉由來自被加熱之 前述第1電子元件的輻射熱及來自前述第1接合導線之傳 熱，使前述接著劑層軟化或熔化，將前述第1接合導線一 面取入前述接著劑層內，一面使前述接著劑層與前述第1 電子元件接觸之工程、及 一面持續藉由前述加熱機構之加熱，一面加壓前述第 2電子元件，使前述接著劑層熱硬化，來接著前述第1電 子元件與前述第2電子元件之工程。 18. 如申請專利範圍第17項所記載之層積型電子元件 之製造方法，其中：從前述第1電子元件至少〇.5mm上方 之位置起，以0.1mm/s以上20mm/s以下之範圍的速度， 使前述第2電子元件下降。 -秦 (6) 1295500 1 9.如申請專利範圍第1 7項所記載之層積型電子元件 之製造方法，其中前述接著劑層，係具有：接著時黏度爲 lkPa · s以上lOOkPa · s以下之範圍的熱硬化性樹脂層。 20.如申請專利範圍第17項所記載之層積型電子元件 之製造方法，其中：前述第1電子元件及前述第2電子元 件之至少其中一方，係具備半導體元件。
-41 -
TW095107613A 2005-03-28 2006-03-07 Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method TW200727446A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005092595A JP4612450B2 (ja) 2005-03-28 2005-03-28 積層型半導体装置の製造方法
JP2005092596A JP4594777B2 (ja) 2005-03-28 2005-03-28 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
TW200727446A TW200727446A (en) 2007-07-16
TWI295500B true TWI295500B (zh) 2008-04-01

Family

ID=37082411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095107613A TW200727446A (en) 2005-03-28 2006-03-07 Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method

Country Status (3)

Country Link
US (2) US7615413B2 (zh)
KR (1) KR100796884B1 (zh)
TW (1) TW200727446A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667742B (zh) * 2016-09-23 2019-08-01 日商東芝記憶體股份有限公司 Semiconductor device and method of manufacturing same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310846A (ja) * 2005-04-28 2006-11-09 Ls Cable Ltd 半導体用ダイシングダイ接着フィルム
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
TWI358797B (en) * 2007-09-11 2012-02-21 Advanced Semiconductor Eng A wireless communication module with power amplifi
US20090194871A1 (en) 2007-12-27 2009-08-06 Utac - United Test And Assembly Test Center, Ltd. Semiconductor package and method of attaching semiconductor dies to substrates
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5089560B2 (ja) * 2008-11-28 2012-12-05 リンテック株式会社 半導体チップ積層体および半導体チップ積層用接着剤組成物
TWI382506B (zh) * 2009-09-24 2013-01-11 Powertech Technology Inc 中央銲墊型晶片之主動面朝上堆疊方法與構造
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP5472275B2 (ja) * 2011-12-14 2014-04-16 株式会社村田製作所 エキスパンド装置及び部品の製造方法
KR20130073190A (ko) * 2011-12-23 2013-07-03 제일모직주식회사 다이싱 다이본딩 필름 및 반도체 장치
JP5828881B2 (ja) * 2013-12-24 2015-12-09 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
TWI741973B (zh) * 2015-12-22 2021-10-11 美商英特爾股份有限公司 層積體之製造方法，層積體及多層電路基板
JP2019057575A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
CN111656505B (zh) 2018-01-25 2024-01-30 库利克和索夫工业公司 用于焊接机的焊接工具、用于焊接半导体元件的焊接机及相关方法
JP7042713B2 (ja) 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220200A (en) 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
WO1993023982A1 (en) 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
JPH08288455A (ja) 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2001217384A (ja) 2000-02-01 2001-08-10 Sony Corp 積層型半導体装置の製造方法、及び積層型半導体装置
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
US6333562B1 (en) 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2003041209A (ja) 2001-07-30 2003-02-13 Hitachi Chem Co Ltd 接着シートならびに半導体装置およびその製造方法
JP4800524B2 (ja) 2001-09-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び、製造装置
JP2003179200A (ja) 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003218316A (ja) 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
JP2004193363A (ja) 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP4316253B2 (ja) 2003-02-18 2009-08-19 リンテック株式会社 ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2004311848A (ja) 2003-04-09 2004-11-04 Nitta Ind Corp 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
JP4114567B2 (ja) 2003-07-30 2008-07-09 日立化成工業株式会社 半導体装置およびその製造方法
JP3933118B2 (ja) 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
US20050205981A1 (en) 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
JP2005327789A (ja) 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP2006128169A (ja) 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667742B (zh) * 2016-09-23 2019-08-01 日商東芝記憶體股份有限公司 Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
KR20060104912A (ko) 2006-10-09
US7785926B2 (en) 2010-08-31
US20060226520A1 (en) 2006-10-12
TW200727446A (en) 2007-07-16
US20100062566A1 (en) 2010-03-11
KR100796884B1 (ko) 2008-01-22
US7615413B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
TWI295500B (zh)
JP4719042B2 (ja) 半導体装置の製造方法
JP4992904B6 (ja) 半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
JP4612450B2 (ja) 積層型半導体装置の製造方法
JP4621595B2 (ja) 半導体装置の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2009252799A (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP2001313301A (ja) ボンディング方法
WO2020162412A1 (ja) フィルム状接着剤、接着シート、及び半導体装置
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP4876882B2 (ja) フリップチップ実装方法
JP4379216B2 (ja) 半導体装置及びその製造方法
JP2009260225A (ja) 半導体装置の製造方法
JP2003234451A (ja) 半導体装置およびその製造方法
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP2005101312A (ja) 半導体装置の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP4562950B2 (ja) 半導体装置およびその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP4408015B2 (ja) 半導体装置の製造方法