TWI277992B - Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor - Google Patents

Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor Download PDF

Info

Publication number
TWI277992B
TWI277992B TW092130077A TW92130077A TWI277992B TW I277992 B TWI277992 B TW I277992B TW 092130077 A TW092130077 A TW 092130077A TW 92130077 A TW92130077 A TW 92130077A TW I277992 B TWI277992 B TW I277992B
Authority
TW
Taiwan
Prior art keywords
sheet
cathode
anode
chip capacitor
hole
Prior art date
Application number
TW092130077A
Other languages
English (en)
Other versions
TW200410272A (en
Inventor
Terumi Fujiyama
Kazuo Fukunaga
Morihiro Fukuda
Yoshiaki Kuwada
Hiromasa Mori
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002315710A external-priority patent/JP4186589B2/ja
Priority claimed from JP2002329450A external-priority patent/JP4161686B2/ja
Priority claimed from JP2002334824A external-priority patent/JP4093027B2/ja
Priority claimed from JP2003004453A external-priority patent/JP4107089B2/ja
Priority claimed from JP2003021820A external-priority patent/JP4186638B2/ja
Priority claimed from JP2003023773A external-priority patent/JP2004235521A/ja
Priority claimed from JP2003134087A external-priority patent/JP4314878B2/ja
Priority claimed from JP2003134088A external-priority patent/JP2004342647A/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200410272A publication Critical patent/TW200410272A/zh
Application granted granted Critical
Publication of TWI277992B publication Critical patent/TWI277992B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10325Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1059Connections made by press-fit insertion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10704Pin grid array [PGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

1277992 玫、發明說明: 【發明所屬次^技術領域】 發明領域 本發明涉及用於高速ic和處理器的雜訊吸收或濾波器 5等的片式電容和用它的1C插座以及片式電容的製造方法。 【先前技術3 發明背景 近年末’個人電腦和通信設備的而速化正在進展中, 要求用於它們的電子部件實現小型化和高頻回應。與此相 10伴也需要作爲一個電子部件的電容實現大電容量化、低陴 抗化。特別是,用於驅動電腦CPU的電源電路,在電路設 计上’作爲高頻回應要求具有雜訊和脈動電流的吸收性。 因此’強烈要求具有低ESR(等效串聯電阻)、低ESL(等效串 聯阻抗)、耐高脈動電流的大電容量的電解電容。爲了與這 15種要求對應,現狀中將多個小形的晶片型電容配置在CPU 周邊的接近CPU的位置上。 第53圖表示根據上述已有構成的CPU的周邊。將連接 用插頭(以下,稱爲插頭)4〇2設置在以CPU爲代表的IC401 的下面。將1C插座(以下,稱爲插座)403焊接在印刷電路配 20線板(以下,稱爲基板)404上。接近這樣構成的IC401地安裝 晶片式電容(以下,稱爲電容)405。與取代電容而用電阻的 上述安裝狀態類似的結構例如在日本昭和60年公佈的 60-130150號專利公報中揭示的。 在IC401中具有478個插頭402,並且在插座403的基板 1277992 404上設置從IC401引出用的配線圖案(圖中未晝出)。因此, 在這種安裝狀態中,隨著安裝部件的增加,IC401周邊的電 容405和圖中未畫出的其他電子部件的安裝位置遠離IC401 ,並且使安裝面積不足。 5 另一方面,CPU的工作頻率正在上升,爲了吸收雜訊 和供給電流必須使大電容量的低ESR並且低ESL的晶片型 電容盡可能接近CPU。因此在上述的現行技術中正在失去 這種頻率回應。 具體地說’因爲插座4〇3的高度約爲3mm,從插座403 10到電容405的距離約爲數十mm,所以對於CPU,ESL上升, 頻率越高阻抗越上升。因此,在高頻區域不能夠充分發揮 低ESL的電容性能。 【明内容】 發明概要 15 I發$的帛1#式電容具有在1C的連接用插頭嵌入的 貫通孔中在需要與上述1C的連接用插頭電連接的貫通孔内 形成的接觸部分、和與該接觸部分連接的電容元件。 又本毛月的第2片式電容分別具有在上面與1C連接用 的接α面在下面與印刷電路配線板連接用的接合面。而 20且電容元件這些接合面電連接。 又本發明的第3片式電容備有在單面上具有陽極電極 部分的陽極片、在單面μ θ丄 上具有陰極電極部分的陰極片、配 設在它們之間的電解液、和密封上述電解液的密封片。密 封片配設在陽極片和陰核片之間,與陽極片和陰極片接合 1277992 成一體。 本發明的1C插座備有具有上述第丨片式電容構成的滑 動刀 '和自由滑動地與δ亥滑動部分系合的覆蓋部分。覆 蓋部分與印刷電路配線板接合。在覆蓋部分上設置IC的連 5接用插頭嵌入的貫通孔。在該貫通孔中,在需要與上述1(3 的連接用插頭電連接的貫通孔内形成固定接點部分。進一 步’覆蓋部分具有使滑動部分滑動的驅動機構。 在本發明的製造片式電容的方法中,首先,將絕緣片 夹入導電性陰極片與導電性陽極片之間。此外,在絕緣片 毫 10上在預先非接觸地嵌入1C的全部連接用插頭的部分中設置 逃逸貫通孔。在陰極片與陽極片上預先在與連接用插^非 接觸的部分中分別設置直徑比連接用插頭的外徑大的逃逸 貫通孔。其次,在使分別設置在陰極片、絕緣片和陽極片 上的逃逸貫通孔一致的狀態中進行層疊。而且,使與連接 15用插頭連接的接觸部分同時與陰極片和陽極片形成一體。 在1C的連接用插頭漱入的貫通孔中,在需要與連接用插頭 電連接的貫通孔内形成接觸部分。 聲 圖式簡單說明 第1圖是表示根據本發明的實施形態1的片式電容及其 20 使用狀態的分解立體圖。 第2圖是表示使1C與第1圖的片式電容連接的狀態的截 面圖。 苐3A圖〜第3D圖是表示第1圖中的接觸部分的構成的 平面圖。 7 1277992 第4圖是表示根據本發明的實施形態2的片式電容的構 成的分解立體圖。 第5圖是第4圖的使用片式電容的電容元件的截面圖。 第6圖是表示第4圖的片式電容的使用狀態的分解立體 5 圖。 第7圖是表示使1C與第4圖的片式電容連接的狀態的截 面圖。 第8圖是表示根據本發明的實施形態3的片式電容的構 成的分解立體圖。 10 第9圖是第8圖的片式電容的截面圖。 第10圖是表示根據本發明的實施形態4的片式電容的 構成的分解立體圖。 第11圖是第10圖的片式電容的截面圖。 第12圖是表示根據本發明的實施形態5的片式電容的 15 構成的分解立體圖。 第13圖是第12圖的片式電容的截面圖。 第14圖是表示根據本發明的實施形態6的片式電容及 其使用狀態的截面圖。 第15圖是表示根據本發明的實施形態7的片式電容及 20 其使用狀態的分解立體圖。 第16圖是第15圖的片式電容及其周邊的截面圖。 第17圖是表示第15圖的片式電容的構成的分解立體圖。 第18圖是表示根據本發明的實施形態8的片式電容的 構成的截面圖。 1277992 第19圖是表示根據本發明的實施形態9的片式電容的 構成的截面圖。 第20圖是第19圖的片式電容的分解立體圖。 第21A圖,第21B圖是表示根據本發明的實施形態10的 5 片式電容的接觸部分的構成的平面圖。 第22A圖,第22B圖是表示根據本發明的實施形態10的 片式電容的接觸部分的其他例子的平面圖。 第22C圖,第22D圖分別是第22A圖,第22B圖的截面圖。 第23圖是表示根據本發明的實施形態11的片式電容的 10 構成的分解立體圖。 第24圖是表示使1C與第23圖的片式電容連接的狀態的 截面圖。 第25A圖是表示第23圖的設有片式電容、表示與1C的連 接用插頭(pin)和非接觸的貫通孔的平面圖。 15 第26圖是表示根據本發明的實施形態12的片式電容的 構成的分解立體圖。 第27圖是表示第26圖的片式電容的截面圖。 第28圖是表示使1C與第26圖的片式電容連接的狀態的 截面圖。 20 第29圖是表示第26圖的片式電容的接觸部分的構成的 平面圖。 第30圖是表示多層層積第26圖的片式電容的電極箔時 的構成的分解立體圖。 第31圖是表示根據本發明的實施形態13的片式電容的 1277992 構成的截面圖。 第32圖是表示根據本發明的實施形態14的片式電容的 構成的截面圖。 第33圖是表示根據本發明的實施形態15的片式電容的 5 構成的截面圖。 第34圖是表示根據本發明的實施形態16的片式電容的 構成的分解斜視圖。 第35圖是表示第34圖的片式電容的截面圖。 第36圖是表示使1C與第34圖的片式電容連接的狀態的 10 截面圖。 第37圖是表示第34圖的片式電容的接觸部分的構成的 平面圖。 第38圖是表示多層層積第34圖的片式電容的電極箔時 的構成的分解立體圖。 15 第39圖是表示根據本發明的實施形態17的片式電容的 構成的截面圖。 第40圖是表示根據本發明的實施形態18的片式電容的 構成的截面圖。 第41圖是表示根據本發明的實施形態19的片式電容的 20 構成的截面圖。 第4 2圖是表示用根據本發明的實施形態2 0的片式電容 的1C插座及其使用狀態的分解立體圖。 第43圖是構成第42圖中1C插座的滑動部分的分解立體 圖0 10 1277992 第44圖是表示用第42圖的1C插座的正面截面圖。 第45A圖,第45B圖是表示用根據本發明的實施形態21 的片式電容的1C插座的接觸部分的構成的平面圖。 第46A圖,第46B圖是表示用根據本發明的實施形態21 5 的1C插座的接觸部分的其他例子的平面圖。 第46C圖,40D分別是第46八圖,第46B圖的截面圖。 第47A圖是表示根據本發明的實施形態22的片式電容 的製造方法中從原材料到衝壓加工工序的陽極片的製造工 序圖。 10 第47B圖是根據本發明的實施形態22的片式電容的絕 緣片的製造工序圖。 第47C圖是根據本發明的實施形態22的片式電容的絕 緣片的製造工序圖。 第48A圖是用平面圖表示根據本發明的實施形態22的 15片式電容的製造方法中從完成加工的陰極片、絕緣片和陽 極片的貼合到凹部形成工序的製造工序圖。 第48B圖是用正面圖表示第48A圖的製造工序圖。 第48C圖是用下面圖表示第48A圖的製造工序圖。 第49A圖是用平面圖表示根據本發明的實施形態22的 20片式電容的製造方法中在完成加工的配線層疊片上形成接 觸部分,安裝電容元件的工序的製造工序圖。 第49B圖是用正面圖表示第49A圖的製造工序圖。 第49C圖疋用下面圖表示第49A圖的製造工序圖。 第50圖是表不根據本發明的實施形態22的片式電容的 1277992 接觸部分的平兩圖。 第51圖是表厂、 雷交元掉的播^根據本發明的實施形態22的片式電容的 電合兀件的構成的截面圖。 第52A圖是用 5片式電容的“料表示根據本發日㈣實施形態22的 μ . ^ '中從保護安裝在完成加工的配線層疊 的工序的製造工序=的貼附工序到切斷成最終的各個片 第52Β圖是用τ & η 斤 面圖表示第52Α圖的製造工序圖。
弟5 3圖是表干新 據已有構成的CPU周邊狀況的分解立 10 體圖。 式】 L·實施 較佳實施例之詳細說明 15 下面我們一面參照附圖一面說明本發明的實施形態 此外,在本發明的各個實卿態巾,在形成同樣構成的 部分上附加同一個標號並省略它們的詳細說明。 (實施形態1)
第1圖是表示根據本發明的實施形態1的片式電容及其 使用狀態的分解立體圖,第2圖是表示使1C與第1圖的片式 電容連接的狀態的截面圖。將連接用插頭(以下,稱爲插頭 20 )2設置在以CPU爲代表的IC1的下面。將1C插座(以下,稱爲 插座)3焊接在印刷電路配線板(以下,稱爲基板)4上。在本 實施形態中表示用478個插頭的1C元件的例子。 片式電容(以下,稱爲電容)5,設置IC1的插頭2貫通的 貫通孔(以下,稱爲孔)6。而且只在IC1連接所需的插頭2貫 12 1277992 通的孔6中形成與插頭2導通的接觸部分(圖♦的塗黑部分) 。電容5是通過將安裝了電容元件9的通用的印刷電路基板( 以下,稱爲基板)8貼合在固定基板(以下,稱爲基板)1〇上構 成的。 5 第3A圖〜第3]0圖表示接觸部分7的構成。第3A圖表示與 插頭2非接觸時的孔6,這時的孔6的大小最好具有插頭2的 外從2倍以上的大小,因爲孔6越大,非接觸的可靠性越高。 第3B圖表示需要與插頭2接觸進行導通時的貫通孔6八 。孑L6A具有大致的星形,最大徑比插頭2的外徑大,最小徑 麵 10比插頭2的外徑小。因此,因爲與插頭2接觸的突起部(最小 徑部分)緩和了由於插頭2的插入拔出,上下移動産生的應 力’所以能夠平滑地進行插頭2的插入拔出。 第3C圖表示需要與同一插頭2接觸進行導通時的貫通 孔6B。孔6B具有大致的橢圓形,對於圓形的插頭2的外徑 15 ,長轴方向比插頭2的直徑大,短軸方向比插頭2的直徑小 。因爲在該形狀中沒有邊緣,所以到插入時的接觸部分7的 應力小’不易發生龜裂,而且能夠得到確實的連接。 41 第3D圖表示需要與同一插頭2接觸進行導通時的貫通 孔6B的周邊。除了第3C圖所示的孔6B外,在孔6B的短軸方 20向的兩端面上平行地鄰接設置了用於吸收由於插頭2擴大 了孔6]5時的應力的縫隙6C。因爲縫隙6C能夠緩和加在孔6]6 上的應力,所以能夠平滑地進行插頭2的插入拔出。 可以用以上,第3A圖〜第3D圖所示的任何一種類型的 接觸部分,但是也可以只用多角形的接觸部分。 13 1277992 根據這樣構成本實施形態的電容5使IC1的插頭2貫通 電容5的孔6,安裝在插座3上,根據這種構成,通過接觸部 分7,IC1和電容5導通。用這種簡單的構成,能夠得到薄型 的片式電容5。因爲將電容5夾入IC1和插座3之間,所以能 5夠確保將電容元件高密度地安裝在片式電容5中的面積。又 ’因爲電容5與IC1的距離近,所以能夠減少ESL。 (實施形態2) 第4圖是表示根據本發明的實施形態2的片式電容的構 成的分解立體圖,第5圖是表示用於該片式電容的電容元件 10的構成的截面圖。第6圖是表示第4圖的片式電容的使用狀 態的分解立體圖,第7圖是表示使IC與第4圖的片式電容連 接的狀態的截面圖。 在第4圖中,在導電性陰極片(以下,稱爲片)u中設置 IC1的連接用插頭(以下,稱爲插頭)2貫通的貫通孔(以下, 15稱爲孔)12。只在1C1連接所需的插頭2貫通的孔12中,形成 與插頭2導通的接觸部分13(圖中的塗黑部分)。進一步周邊 部分14具有彎折成大致L字形進行增強的構成。通過這種構 成,可以不用增強材料提高片式電容的彎折強度。將絕緣 片(以下,稱爲片)15配設在片u的外(圖中的下面)侧。將由 20高分子材料構成的絕緣片(以下,稱爲片)16配設在片U的内 (圖中的上面)側,在片16的中央部分設置開口部分2〇八。 在導電性陽極片(以下,稱爲片)17中設置IC1的插頭2 貫通的貫通孔(以下,稱爲孔)18。而且只在IC1連接所需的 插頭2貫通的孔18中形成與插頭2導通的接觸部分19(圖中 14 1277992 的塗黑部分)。又,在中央部分設置開口部分20B。片狀電 容元件21具有陽極取出部分22和陰極取出部分23。片16形 成使片11、17之間絕緣的絕緣層。將絕緣片(以下,稱爲片 )24配設在片17的上面。在片24上設置IC1的插頭2貫通的貫 5 通孔(以下,稱爲孔)25。此外,與片11相同,也可以通過使 片17的周邊部分14彎折成大致L字形進行增強。 在根據這樣構成的本實施形態的片式電容中,在使片 15與外側接合的導電性片11的内侧上,層積地接合片16和 導電性片17。又,將電容元件21配設在設置在片16和片17 ⑺的中央部分重合的開口部分20A、20B内。因爲將電容元件 21這樣地配設在開口部分20A、20B内,所以能夠得到薄型 的片式電容。而且電容元件21的陽極取出部分22與片17電 連接,陰極取出部分23與片11電連接,進一步爲了複蓋片 17而密封片24。在上述說明中,將開口部分2〇b設置在片π 15 中,但是也可以設置在片11中。 此外,開口部分26、27爲了能夠分別使試驗插頭直接 與導電性的片11和片17接觸而分別設置片15、24。通過這 種構成,能夠不經過接觸部分19實施安裝部件的電路晶片 和電容元件21的老化工序中的供電。又能夠在生産工序中 2〇保護與插頭2連接的接觸部分19。通過擴大地形成開口部分 26、27,能夠平滑地並且確實地進行生産電容元件21時所 需的老化工序中的電力供給。 此外,片15、16、24也可以用由環氧樹脂和密胺等的 、、、巴緣膠、聚乙浠對鈦酸鹽(PET)、聚丙烯(pp)、聚碳酸脂(pc) 15 1277992 構成的片等的心彖材料和聚g藍亞胺(PI)、聚酿胺•酿亞胺(pai) 等的而#熱^緣片$成。又,也可以是用钻合劑進行钻合的 構造。又,也可以通過由樹脂成形進行覆蓋形成外包裝, 或用絕緣片覆蓋表面,或用塗敷材料進行塗敷,或印刷絕 5 緣膠。 又,具有接觸部分13、19的導電性片n、17用實施了 鍛金的彈簀用填青鋼和不銹鋼(sus)等的具有彈性的材料 構成,從連接穩疋性這—點來看是令人滿意的。但是片π 、17也可以⑽•鐵崎片或將賴跡金屬錢疊起來得 籲 10 到的片構成。 $ 511表示片狀的電容元件21的構成的截面圖 。在设置了陽極取出部分22的電極體的表面上形成電介質 氧化表面膜28。進-步在該表面上通過重合开》成由功能性 高分子構成的固體電解質層29,進一步在該表面上形成由 15碳和銀膠構成的,形成成爲陰極取出部分23的陰極層。構 成陰極層的厚度在0·1随以上〇.2mm以下,通過設置在側面 的切去部分3G陰極取出部分23的上面與下面導通。 · 如第6圖所示,將這樣構成的片式電容(以下,稱爲電 奋)31 ’使設置在IC1的下面的插頭2貫通在電容31中形成的 2〇貫通孔32地’安裝在職座3中。貫通孔32使貫通孔12、18 、25—體化。而且,通過接觸部分33(圖中的塗黑部分) 與電容31導通。接觸部分33使接觸部分13、19-體化。通 過足種簡單的構成,能夠得到薄型的片式電容31。根據這 種構成’因爲從插頭2的根部連接電容元件21,所以能夠大 16 1277992 幅度地減少由電容元件21和IC1之間的配線引起的ESL。 此外,如第7圖所示,在將IC1安裝在電容31中的狀態 中,因爲在導電性片11、17上形成的孔12、18插頭2大,所 以孔12、18與插頭2不電連接。另一方面,在片11上形成的 5 接觸部分13與插頭2A接觸進行電連接。與此相對,它的上 部的片17的孔18形成得較大。因此,孔is不與連接用插頭 2A接觸,只有片11與插頭2A電連接。同樣,在片17上形成 的接觸部分19與插頭2B接觸進行電連接。另一方面,它的 下部的片11的貫通孔11A形成得較大。因此,孔HA不與插 10 頭2B接觸,只有片17與插頭2B電連接。 又’ 1C 1的連接用陰極插頭2A通過接觸部分13和片11 與電容元件21的陰極取出部分23連接。另一方面,IC1的連 接用陽極插頭2B通過接觸部分19和片17與電容元件21的陽 極取出部分22連接。因爲一般地片17和陽極取出部分22由 15金屬構成,所以可以通過電或鐳射等的熔接、鉚接和超聲 波熔接等進行連接。因爲片11和陰極取出部分23由金屬和 導電性材料構成,所以可以通過導電性汁和粘合劑或壓接 進行連接。 (實施形態3) 20 第8圖是表示根據本發明的實施形態3的片式電容的構 成的分解立體圖,第9圖是第8圖的截面圖。在本實施形態 中,在2個層積狀態中安裝實施形態2中的片式電容的電容 元件,並且各個電容元件的特性是不同的。除了該構成外 都與實施形態2相同。 17 1277992 與實施形態2相同,絕緣片(以下,稱爲片)16和導電性 陽極片(以下,稱爲片)17與導電性陰極片(以下,稱爲片)u 的内側層積地接合。 將電容元件21配設在設置在片16、17的中央部分重合 5 的開口部分20内。電容元件21的陽極取出部分22與片17電 連接’陰極取出部分23與片11電連接。這樣一來構成層積 體。爲了覆蓋片17而密封絕緣片(以下,稱爲片)24。這樣一 來構成第1片式電容。 又,在片11的下面,使絕緣片34(以下,稱爲片)和導電 10性第2陽極片(以下,稱爲片)35層積接合。將電容元件37配 設在設置在片34、35的中央部分重合的開口部分36内。電 容元件37的陽極取出部分38與片35電連接,陰極取出部分 39與片11電連接。這樣一來構成層積體。爲了覆蓋片口而 密封絕緣片40。這樣一來構成第2片式電容。 15 此外,在第9圖中片11的接觸部分13、片17的接觸部分 19、片35的接觸部分41與插頭2接觸。 這樣在根據本實施形態的片式電容中,在一個片式電 容中一體地形成種類或特性不同的多個電容元件。在ic中 一般地約1/4〜1/3由同一系統的電源線構成。因此根據這種 20構成此夠統括地連接多個電容元件21、37。而且能夠將使 各個财電壓的電容元件21、37與一個IC1的不同電壓的插頭 2連接。因此,能夠使全體更進一步小型•薄型化。 (實施形態4) 第10圖是表示根據本發明的實施形態4的片式電容的 18 1277992 構成的分解立體圖,第u圖是第10圖的截面圖。在本實施 形態中,在2個層積狀態中安裝實施形態2中的片式電容的 電容元件’並且各個電容元件的特性是不同的。除了該構 成外都與實施形態2相同。 5 在導電性陰極片(以下,稱爲片)11的上面,分別在它們 之間通過絕緣片(以下,稱爲片)44、45層積導電性陽極片( 以下’稱爲片)42、43。而且電容元件37的陽極取出部分38 與片42連接,陰極取出部分39與片u電連接。進一步耐電 壓或特性與電容元件37不同的電容元件21的陽極取出部分 馨 10 22與片43連接,陰極取出部分23與片u連接。而且,爲了 覆蓋片43而密封絕緣片46。這樣一來構成片式電容。 此外在第11圖中,片11的接觸部分47、成爲電容元件 37的陽極的片42的接觸部分48、成爲電容元件以的陽極的 片43的接觸部分49與IC1的插頭2接觸。 15 這樣根據本實施形態的片式電容,與實施形態3相同, 在一個片式電容中一體地形成種類或特性不同的多個電容 元件。因此與實施形態3相同,能夠統括地使各個财電壓的 · 電容元件21、37與與一個IC1的不同電壓的插頭2連接起來 。因此,能夠使全體更進一步小型•薄型化。 2〇 (實施形態5) 第12圖是表示根據本發明的實施形態5的片式電容的 構成的分解立體圖,第13圖是第12圖的載面圖。在本實施 形態中’安裝多個在實施形態2中的片式電容的電容元件。 除了該構成外都與實施形態2相同。 19 1277992 在導電性陰極片(以下,稱爲片)11的上面,通過絕緣片 (以下,稱爲片)16層積導電性陽極片(以下,稱爲片)17。又 多個電容元件50的各陽極取出部分51分別與片17連接,各 陰極取出部分52與片11連接。而且絕緣片24、15對它進行 5 密封。這樣一來構成片式電容。 此外,在第13圖中,成爲電容元件50的陰極的片^的 接觸部分53、成爲電容元件50的陽極的片17的接觸部分54 與1C1的連接用插頭2接觸。 這樣在根據本實施形態的片式電容中,具有將電容元 10 件分割成多個的構成。因此,能夠緩衝由於反轉片式電容 發生的加在電容元件50上的應力。即,能夠抑制當將片式 電容插入IC1時加入的應力和由於熱膨脹引起的LC的零散。 (實施形態6) 第14圖是表示根據本發明的實施形態6的片式電容及 15 其使用狀態的截面圖。將設置在IC1上的連接插頭2插入設 置在印刷電路配線板4上1C插座3。在片式電容55的中央部 分形成嵌入1C插座3的空洞部分内的大的凹部56,將電容元 件57安裝在凹部56内。 這樣在根據本實施形態的片式電容中,能夠將高度大 2〇 的電容元件57安裝在片式電容55内。又當使片式電容55翻 過來組入時不能夠將連接用插頭2插入1C插座3,又或者與 其他電子部件58接觸。因此,能夠防止逆向地插入片式電 容55。 (實施形態7) 20 1277992 第15圖是表示根據本發明的實施形態7的片式電容及 其使用狀態的分解立體圖,第16圖是第15圖的截面圖。第 17圖是表示第15圖的片式電容的構成的分解立體圖。 將連接用接合面(以下,稱爲接合面)59設置在IC1的下 5面。印刷電路配線板(以下,稱爲基板)4具有連接用接合面( 以下,稱爲接合面)6〇。將連接用接合面(以下,稱爲接合面 )62設置在片式電容(以下,稱爲電容)61的上面,與接合面 59連接。同樣將與接合面6〇連接的連接用接合面72設置在 下面。用貫通孔71將接合面62、72連接成一體。第15圖中 麵 10的塗黑部分是設置在片式電容61上面的供給電源用的接合 面6;3(以下’稱爲接合面)。接合面ο與接合面a同樣用貫通 孔在上下方向連接成一體,並且也與内裝的電容元件67、 68電連接。 這樣構成的片式電容61夾在IC1與基板4之間。根據這 15種構成,能夠確保將電容元件安裝在片式電容61中的面積 。片式電容6卜通過分別與接合面59、6晴應地設置的接 合面62,用焊料孔等的連接方法同時進行機械地 固定和電 ® 連接。根據這種構成,能夠用與已有相同的方法進行ici、 基板4和片式電容61的各個連接。 20 在第17圖中’第1絕緣板((以下,稱爲基板)64形成與IC1 大致相同的形狀。陽極連接部分65和陰極連接部分的分別 與設置在後述的電容元件上的陽極取出部分和陰極取出部 分連接。電容元件67、68各自的種類和特性是不同的。第2 絕緣板(以T ’稱爲基板)69形成與IC1大致相同的形狀並 21 1277992 且具有其厚度比電容元件67、68的高度大的構成。將方形 的切去部分70没置在基板69的中央。將接合面62和接合面 63分別設置在基板64、69上。 通過這樣地分吾’j纟巴緣基板,在一方的切去部分中配置 5電容元件67、68的構成,能夠使片式電容61成爲更薄型。 又,能夠從IC1的接合面59連接電容元件67、68。因此,能 夠大幅度地減少由於電容元件67、68與IC1之間的配線弓丨起 的ESL的值。又,使絕緣基板64、69與1(::1具有大致相同的 形狀,並且具有使設置在絕緣基板64、69上的連接用接合 10面的間隔與設置在IC1上的連接用接合面59的間隔對應的 構成。因此,能夠統括地使一個共同的電子部品元件(大電 容量的電容和電源模組)和與形狀與IC1相同的IC1的連接 用接合面59連接。因此,能夠使包含IC1的電路全體小型薄 型化。 15 又如第16圖所示,在電容61中,在使基板64和基板69 接合成一體的狀態中與接合面59的間隔對應地形成上下方 向導通的貫通孔71。通過貫通孔71,在上面配設與IC1連接 的接合面62,在下面配設與基板4連接的接合面72。 進一步,在基板64上,並且在設置在基板69上的切去 20部分7〇的内部安裝電容元件67、68。用橡膠系樹脂和聚醯 亞胺、聚醯胺亞胺、苯酚等的耐熱樹脂構成的絕緣部分73 覆蓋電容元件67、68。 此外,電容元件67是通過在形成電介質氧化表面膜層 的陽極電極箔74的外表面上形成功能性高分子層,進一步 22 1277992 10
2外表面上形成陰極取出部分75構成的。用溶接和銀•石户 ,成的導電性膠等的連接方法將陽極電剌74與陽極連接火 ==料起來,將陰極取出部分75與陰極連接部分的接 分別進行電導通。同樣,電容元件68是通過在形 w貝乳化表面臈層的陽極電極_76的外表面上形成功 此性高分子層,進-步在該外表面上形成陰極取出部分π 構成的。贿接和銀·碳構成的導電性膠等 極電_顺陽極連接部分65接合起來,將陰極取出^ 77與陰極連接部分66接合起來’分別進行電導通。陰極取 出部分75、77是由銀膠和碳構成的。 此外在第16圖中,絕緣層78使在電容61上形成的配線 部分絕緣。焊料孔79與IC1的接合面59連接焊料孔8〇與基 板4的接合面60連接。通過這樣地設置焊料孔79、8〇,在拕工 與基板4之間夾入電容61進行反轉,能夠層積基板4、電容 15 61和1C1使它們連接成一體。 根據這種構成,能夠將種類和特性不同的多個電容元 件67、68與IC1的使用電壓和容量一致地連接起來。又,能 夠不改變在基板4上形成的接合面60形狀地追加電容。因此 ,能夠不變更基板4上的圖案地追加電路和強化雜訊對策等 。因此,能夠大幅度地縮短製品開發期間。 又在本實施形態中,我們將無引線型作爲例子說明了 IC1 ’但是不限定於此。通過用扁平封裝型與引線間隔一致 地形成與ic連接的接合面,也能夠將扁平封裝型的IC與本 實施形態的片式電容連接起來。 23 1277992 進一步,基板64和基板69也可以用多層構造的印刷電 路配線板。 (實施形態8) 第18圖是表示根據本發明的實施形態8的片式電容的 5 構成的截面圖。IC81具有連接用的引線82。爲了使絕緣基 板(以下,稱爲基板)83上下貫通而設置貫通孔84。將與IC81 的引線82連接的連接用接合面(以下,稱爲接合面)85設置在 基板83的上面。接合面86與設置在基板83的下面的印刷電 路配線板(以下,稱爲基板)4的連接用接合面60連接。配線 10 部分88連接接合面85、60和晶片式電容87。焊料孔89用於連 接接合面86和接合面60。將晶片式電容87配置在IC81的外周 部。這樣一來能夠構成片式電容(以下,稱爲電容)9〇。 在這種構成中,通過使設置在電容90的上面的接合面 85與IC81的引線82連接,又使設置在電容90的下面的接合 15 面86與基板4的接合面60連接,實現導通。因此,能夠將片 式電容90夾入IC81與基板4之間。從而,能夠確保將電容元 件安裝在片式電容90中的面積。進一步能夠1塊地構成絕緣 基板所以也使成本降低。 (實施形態9) 20 第19圖是表示根據本發明的實施形態9的片式電容的 構成的截面圖,第20圖是第19圖的分解立體圖。將電容元 件92安裝在片式電容的本體部分91内。電容元件92是通過 在表面上形成電介質氧化表面膜的陽極電極箔93上層積形 成導電性高分子層94和由碳和銀膠等構成的陰極層95構成 24 1277992 的。 又,陽極電極箔93,通過與導電性陽極片(以下,稱爲 片)96連接,經過接觸部分9WC1的連接用插頭2連接。進 一步,陰極層95,通過與陰極片(以下,稱爲片)98連接,經 5過接觸部分99與其它㈣的連接用插頭(以下,稱爲插頭)2 連接。片96、98分別兼作陽極取出用配線、陰極取出用配 線,由SUS和彈簧用磷青銅等構成。通過用絕緣體的蓋片 100岔閉這樣構成的電容元件92,構成根據本實施形態的片 式電容的本體部分91。 肇 10 使滑板101形成上面開放的箱形。將引導器1〇2互相相 對地設置在滑板101的上端。將引導器1〇2載置在本體部分 91的上面端部,將滑板ιοί安裝在本體部分91中。因此,能 夠相對本體部分91沿第19圖中的左右方向自由滑動地保持 滑板101。 15 在該狀態中將彈簧104壓縮地插入滑板ιοί内的,在與 本體部分91之間形成的彈簧收藏部分1〇3中。因此,滑板1〇ι 沿圖中的右側方向移動,本體部分91沿左側方向移動。由 ® 於這種力使設置在滑板101中的貫通孔1〇5和接觸部分97、 99夾入插頭2。在該構成中在壓縮彈簧的104的狀態中比貫 20 通孔2大地形成的貫通孔105向左侧方向移動。因此,能夠 極其容易地插入拔出本體部分91進行替換。 此外,增強部分106支援彈簧104。爲了使電容元件92 的陰極層95上下貫通而設置貫通孔1〇7。彈簧104是在本體 部分91和/或滑板1〇1上加力的加力部分,也可以由彈簧以 25 1277992 外的橡膠等的彈性體構成。 爲了夾入IC1與基板4之間而配設這樣構成的本體部分 91。而且通過使IC1的插頭2貫通本體部分91的貫通孔1〇8, 安裝在1C插座3中,經過接觸部分109導通1C1和本體部分91 5 。用這樣簡單的構成,能夠得到薄型的片式電容。根據這 種構成,在使滑板101的貫通孔105和本體部分91的貫通孔 108—致的狀態中,能夠容易地將插頭2插入拔出貫通孔。 又,在使用狀態,因爲彈性沿將插頭2夾入滑板101的孔1〇5 和接觸部分109中的方向起作用,所以能夠鎖定插頭2並且 _ 10能夠確實地電連接接觸部分109和插頭2。又因爲接觸部分 109具有彈性,所以即便當在插頭2中存在間隔偏離時,接 觸部分109的彈性也能夠吸收該間隔偏離。 (實施形態10) 第21Α圖、第21Β圖是表示根據本發明的實施形態1〇的 15片式電容的接觸部分的構成的圖。除此以外的構成與實施 形態9相同。 比插頭2大地形成插入ici的連接用插頭(以下,稱爲插 · 頭)2的貫通孔108。將貫通孔(以下,稱爲孔)1〇5設置在滑板 101中。在具有彈性的導電性片96、98中形成具有直線部分 20的半圓狀的貫通孔110。與貫通孔11〇鄰接地形成縫隙m。 在貫通孔110與縫隙111之間形成具有彈性的接觸部分山。 接觸部分112,如第21B圖所示,當插入IC1的插頭2使 滑板101在圖中的箭頭方向移動時孔1〇5也在同一方向中移 動。因此,夾住插頭2具有彈性的接觸部分112向滑板iu^ 26 1277992 側彎曲地形變。由於該形變即便當在插頭2中存在間隔偏離 時,通過具有彈性的接觸部分112也能夠確實地使插頭2與 接觸部分112接觸。又在第21A圖的狀態中,因爲滑板101 的孔105不與插頭2接觸,所以能夠容易地插入拔出插頭2。 5 第22A圖、第22B圖是表示接觸部分的其他例子的平面 圖,第22C圖、第22D圖分別是第22A圖,第22B圖的截面圖 。在具有彈性的導電性片(以下,稱爲片)114中形成貫通孔( 以下,稱爲孔)113,在内部具有突起。通過在孔113内插入 插頭2使上述突起彎折,構成具有彈性的接觸部分115。在 10 對極一側的導電性片116中,爲了不與插頭2導通形成大的 開口部分117。絕緣片118保持一對導電性片114、116之間 的絕緣。蓋片119覆蓋片114。 這樣構成的接觸部分115,如第22B圖、第22D圖所示 ’當插入插頭2使滑板1〇1在圖中的箭頭方向移動時孔1〇5也 15 在同一方向中移動。因此,夾住插頭2具有彈性的接觸部分 115向外側彎曲地形變。由於該形變即便當在插頭2中存在 間隔偏離時,因爲接觸部分115具有彈性所以也能夠確實地 使插頭2與接觸部分115接觸。又,在第22A圖、第22C圖的 狀悲中’因爲滑板101的孔不與插頭2接觸,所以能夠容 20 易地插入拔出插頭2。 (實施形態11) 第23圖是表示根據本發明的實施形態n的片式電容的 構成的分解立體圖。第24圖是表示使1C與第23圖的片式電 容連接的狀態的截面圖。第25A圖、25B是表示第23圖的接 27 1277992 觸部分的平面圖。 在導電性的陽極片(以下,稱爲片)12〇中設置IC1的連接 用插頭(以下,稱爲插頭)2貫通的貫通孔(以下,稱爲孔)121 。在孔121中,只在需要與ici連接的插頭2貫通的孔121中 5 ’开》成與插頭2導通的接觸部分122(圖中的塗黑部分)。又在 中央部分設置開口部分123。 在第1陰極片(以下,稱爲片)124中設置插頭2貫通的貫 通孔(以下,稱爲孔)125。在孔125中,只在需要與IC1連接 的插頭2貫通的孔125中,形成與插頭2導通的接觸部分丨26( 10圖中的塗黑部分)。進一步在周邊(端面)上設置彎折成大致l 字形的彎折部分127進行增強。 在第2陰極片(以下,稱爲片)128中設置插頭2貫通的貫 通孔(以下,稱爲孔)129。在孔129中,只在需要與IC1連接 的插頭2貫通的孔129中,形成與插頭2導通的接觸部分13〇( 15圖中的塗黑部分)。進一步在周邊(端面)上設置彎折成大致L 字形的彎折部分131,進行增強。 在絕緣片(以下,稱爲片)132、133中,分別設置插頭2 貫通的貫通孔134,在中央部分分別設置開口部分丨35八、 135B °在絕緣片(以下,稱爲片)136、137中,分別設置插 20頭2貫通的貫通孔138。片狀的電容元件139具有陽極取出部 分140和陰極取出部分141。 在根據這樣構成的本實施形態的片式電容中,在片120 的表裏面上分別配設片132、133的狀態中片124和片128夾 入它。而且在分別設置在片120和片132、133的中央部分重 1277992 合的開口部分123、135A、135B内配設電容元件丨39。進一 夕通過導電體142,分別使電容元件139的陽極取出部分14〇 與片12〇電連接’使陰極取出部分141與片124、128電連接 。又’片136覆蓋片124,片137覆蓋片128。 5 在第24圖中,接觸部分143與插頭2和片120連接。接觸 部分144與插頭2和片124、128連接。貫通孔145不與插頭2 導通。熔接部分146與片124的彎折部分127和片128的彎折 部分131電導通,根據這種構成對片12〇進行遮罩。這樣一 來’能夠構成根據本實施形態的片式電容。 10 此外,片120、124、128最好由彈簧用磷青銅和8仍· 鎳銀合金·鈹銅等的導電性的具有彈性的材料構成。它的 厚度如果爲0.05〜0.25mm則插入拔出性很好。又,對於片132 、13 3、13 6、13 7 ’此夠利用作爲廉價的通用樹脂的pet、 聚醯胺(PA)、PC和具有耐熱性的硫化聚笨(pps)、ρι、聚醚 15醚酮(PEEK)。或者,也可以是保持片形狀的陶瓷和玻璃等 的硬基板、丙烯、矽和密胺系的絕緣塗料。此外,基板厚 度爲0.03〜0.2mm容易處理,電極間的絕緣片的厚度越薄 ESL越低。又,用絕緣塗料時的厚度最好爲5〜2〇)11111,片或 絕緣塗料的分開使用由製造方法和成本等任意地決定。 2〇 在根據這樣構成的本實施形態的片式電容中,流過電 容元件139的電流如第24圖中的實線所示被二分爲第i電流 環路147和第2電流環路148地進行流動。在成爲圖中下面一 側的第1電流環路147中,電流以陽極取出部分14〇—片12〇 的接觸部分1插頭2~>IC 14插頭片124的接觸部分 29 1277992 126—陰極取出部分141的順序流動。在成爲圖中上面一側 的第2電流環路148中,電流以陽極取出部分14〇―片12〇的 接觸部分122->插頭插頭2~>片128的接觸部分 130->陰極取出部分141的順序流動。 5 從而,這樣通過二分爲上面一側和下面一側進行流動 的電流環路147、148,電流二分爲上面一側和下面一側回 到電容元件139。而且在上面一側和下面一側中電流環路方 向相反,相互抵消了産生的磁場。因此,使ESL成分變小, 使到插頭2的ESL極小。 1〇 此外在上述構成中,上面一侧的電流環路147和下面一 側的電流環路148的面積相等,能夠抑制磁場的發生使Esl 變小。又,通過熔接部分146使片124和片128在各自的端面 上導通,覆蓋片120。因此使ESR和ESL變得極小。 此外,也可以在片124和片128中,只在一方設置接觸 15 部分,通過熔接部分146使片124和片128在端面上電連接而 進行構成。在這種構成中,因爲在陰極片中形成的接觸部 分只是單方面所以容易插入拔出插頭2。 又,在本實施形態中,除去片124、128的孔125、129 和接觸部分126、130的部分被由片132、133或絕緣塗裝構 20 成的絕緣層覆蓋。因爲根據這種構成,不能夠用手直接接 觸陰極接合面,所以能夠防止安裝時由於靜電對IC1的破壞 專的麻煩。 第25A圖、第25B圖分別表示與插頭2非接觸的貫通孔 和與插頭2接觸的接觸部分。在第25A圖中,形成片120、124 1277992 、128的非接觸的貫通孔比插頭2的外徑大。此外’爲丁絕 緣片的貫通孔150保持插頭2與片120、124、128的絕緣性, 使匕形成得比貫通孔149小。 又在第25B圖中,設置在片12〇、124、128上與插頭2 5接觸的接觸部分151形成短軸比插頭2的外徑小長軸比插頭 2的外徑大的橢圓形狀。這樣通過第25A圖、25B的組合, 能夠使插頭2與片120、124、128任意地接觸。 (實施形態12) 第26圖是表示根據本發明的實施形態12的片式電容的 f 10構成的分解立體圖,第27圖是第26圖的截面圖,第28圖是 表示使1C與第26圖的片式電容連接的狀態的截面圖。 陰極片(以下,稱爲片)152由在彈簧用磷青銅上鍍金的 導電體構成。在片152上形成與IC1的連接用插頭(以下,稱 爲插頭)2的間隔一致的貫通孔153和與IC1的連接用陰極插 15頭(以下,稱爲插頭)2B連接的接觸部分1548。陰極電極箔( 以下,稱爲電極箔)155通過用超聲波熔接和冷衝壓等方法 形成的連接部分156A,與片152的大致中央部分電連接並且 修 機械地進行接合。 陽極片(以下,稱爲片)157由在彈簧用磷青銅上鍍金的 2〇導電體構成。在片157上形成與IC1的插頭2的間隔一致的貫 通孔153和與IC1的連接用陽極插頭(以下,稱爲插頭)从連 接的接觸部分154A。陽極電極箱(以下,稱爲電極猪)158通 過用超聲波熔接和冷衝壓等方法形成的連接部分i56B,與 片!57的大致中央部分電連接並且機械地進行接合。電極箱 31 1277992 115、158分別作爲陰極電極部分、陽極電極部分起作用。 將分隔益15 9浸含在圖中沒有畫出的凝膠狀的電解液 中’配设在片152和片157之間。即’電極箱115和電極箱158 夾住分隔器159地相對地設置。此外,當通過用凝膠狀的電 5 解液,密封電極構成部分時,因爲不流出電解液,所以能 夠防止發生密封不合適的情形。 在中央部分中設置開口部分的密封片160由聚乙晞、 PET、ί哀氧樹脂、密胺、砍樹脂等的具有絕緣性的材料構成 。將密封片160配設在片152和157之間通過粘合或熱溶接將 10 它們接合成一體,並且密封夾住分隔器159的電極箱155、 158。在絕緣片16ι、162中設置與插頭2的間隔一致的貫通 孔153,分別貼附在片152和片157的外表面一側。此外,也 可以代替片161、162,在片152、157的外表面上施加絕緣 塗敷。 15 這樣一來,能夠構成本實施形態的片式電容(以下,稱 爲電容)163。根據這種構成,從片152、157分別直接向電 極v# 155、158供電。因此,能夠使ESR減少。又,因爲密 封了由片157和片152構成的電導通路徑所以也能夠使ESL 減少。進一步在構造上,使電容163全體的厚度變薄。 20 此外,最好使由電極箔158、分隔器159和電極箔155 構成的電極構成部分減壓到大氣壓以下進行密封。如果這 樣做’則因爲各電極通過分隔器159粘合起來所以電極間隔 穩定’使特性的變化變小。 在這樣構成的本實施形態的電容163中,設置IC1的插 32 1277992 頭2貫通的貫通孔153。又,只在需要與IC1連接的插頭2貫 通的貫通孔153中,形成與插頭2導通的接觸部分154A、 154B(圖中的塗黑部分)。通過使IC1的插頭2貫通電容163的 貫通孔153並安裝在1C插座3中,經過接觸部分i54A、154B 5使IC1與電容163導通。根據這種構成,能夠在IC1與1C插座 3之間夾入電容163。因此,不需要用爲了將電容163安裝在 印刷電路基板上的空間。此外,當IC1爲CPU時,一般地約 1/4〜1/3由同一系統的電源線構成。如果根據本構成則能夠 統括地連接多個電源用插頭。 10 此外,第28圖中插頭2不與貫通孔153A連接。通過接觸 部分154A插頭2A與貫通孔153B連接。通過接觸部分154B 插頭2B與貫通孔153C連接。 又,片152、157由實施了鍍金的具有彈性的導電性金 屬構成。因此,能夠防止由於電解液對片152、157的腐蝕 15 。而且,對於接觸部分154A、154B可以使用具有彈性的彈 黃材料’能夠很大地提高當進行到1C的插入拔出時的可靠 性。也可以代替鍍金,對片152、157的電極箔155、158以 外的’與電解液接合的部分實施絕緣塗敷。此外,通過絕 緣塗敷或用絕緣片覆蓋片152、157的外表面,能夠防止由 20於與安裝在同一印刷電路配線板上的其他電子部件接觸引 起的漏電。 第29圖表示接觸部分154入的構成,圖中左側表示插頭 2A插入前的狀態,圖中右側表示插頭2A插入後的狀態。將 橢圓形的貫通孔164設置在與IC1的插頭2A連接的接觸部分 33 1277992 154A中,貫通孔164形成長軸方向比插頭2A的直徑大,短 軸方向比插頭2A的直徑小的尺寸。因爲在該形狀中沒有邊 緣部分,所以能夠減輕到接觸部分154A的應力,難以在接 觸部分154A中引入龜裂。將貫通孔165設置在密封片16〇 5上,以比片152的貫通孔166小的直徑進行構成。因此,能 夠確保絕緣性。將貫通孔167設置在絕緣片162上,爲了即 便發生點貼偏離影響也很小,形成得稍微大一些。 第30圖表示多層層積根據本實施形態的片式電容的電 極箔時的構成。在該構成中,交替地層積陰極電極箔(以下 〇 稱爲電極治)168、分隔器169和陽極電極箱(以下,稱爲電 極箔)170,使各電極箔168,各電極箔170分別電連接。用 超聲波熔接等方法使電極箔168與片152連接。加長位於電 極箔170的最外端的電極的一部分,使形成的接合部分171 與片157連接。也可以接合部分171形成在電極箔168的最外 15端,與片I52連接。根據這種構成,能夠容易地增加電容的 電容量。 此外’根據這種構成,設置在電極箔170中的接合部分 171在打開片157的狀態中用超聲波熔接等方法與片157和 電極、治170電連接。又通過使接合部分171彎折能夠關閉片 20 157和片 152。 (實施形態13) 第31圖是表示根據本發明的實施形態13的片式電容的 構成的截面圖。在本實施形悲中’在根據實施形態12的片 式電容的陽極/陰極片的一部分上分別形成陽極/陰極電極 34 1277992 部分。又’陰極片和陽極片由鋁構成。 陰極電極部分(以下,稱爲電極部分)173是通過對陰極 片(以下’稱爲片)172的單面的一部分進行刻鍅擴大表面積 形成的。陽極電極部分(以下,稱爲電極部分)175是通過對 5陽極片(以下,稱爲片)174的單面的一部分進行刻蝕擴大表 面積並且進行形成處理形成的。分隔器176浸含在驅動用電 解液中配設在電極部分173和電極部分175之間。電極部分 173和電極部分175夾住分隔器176地相對地設置。在設置電 極部分173和電極部分175的片172、174的面的,除去電極 1〇 部分173和電極部分175的部分中層疊由高分子材料構成的 密封片177。絕緣片178、179使外包裝絕緣。 如下製作這樣構成的本實施形態的片式電容。首先, 在由銘構成的片172和片174的各自的一個面上,使形成電 極部分173和電極部分175的部分開口,層疊由高分子材料 15 構成的密封片177。在另一個面上分別層疊絕緣片178、179 。而且,將片172和片174浸潰在圖中未畫出的刻蝕槽中進 行刻蝕。這樣一來形成電極部分173、175。進一步,將在 片174上形成的電極部分175浸潰在圖中未畫出的形成槽中 形成電極部分175。此後,通過衝壓加工形成貫通孔和接觸 20部分,製作片172和片174。 接著,使電極部分173和電極部分175相對地設置地配 置片172和片174,在它們之間夹入分隔器176。此後,通過 用熱壓等方法加熱分隔器176周邊,熱熔接密封片177並進 行密封。這樣一來能夠製作片式電容。 35 1277992 根據這種構成,在由鋁構成的片172、174的一部分上 一體地形成電極部分173、175。因此,不需要片172、174 和電極部分173、175的各個連接並且消除了連接電阻。結 果,能夠得到ESR低,部件數目少的片式電容。 5 (實施形態14) 第32圖是表示根據本發明的實施形態14的片式電容的 構成的截面圖。陰極電極箔(以下,稱爲電極箔)181與由導 電體構成的陰極片(以下,稱爲片)180的單面接合。陽極電 極箔(以下,稱爲電極箔)183與由導電體構成的陽極片(以下 10 ,稱爲片)182的單面接合。電極箔181、183分別作爲陰極 電極部分、陽極電極部分起作用。使電極箔181和電極箔183 相對地設置地進行配設,在它們之間放入混入驅動用電解 液184中的大致球狀的墊片185。墊片185的直徑例如爲 5〜20μιη 〇 15 這樣通過用混入墊片185的電解液184,能夠一面保持 電極羯間的絕緣性,-面增加每單位面積的電極羯間的電 解液量。這是因爲這種構成的密度比片狀的分隔器小。又 ,根據塾片185的直徑能夠使電極間隔保持在從數叫到數 十帅的任意薄的間隔中。進-步,能夠根據墊片185的直 餘意地設定用分隔器難以處理的數卿的電極羯間的距 離。因此,能夠使電解液184的層變薄。從而減小舰。 密封片186對電極箱181和電極箱183以及混入了塾片 185的驅動用電解液184進行密封。陰極連接器(以下,稱爲 連接器)187'陽極連接器(以下,稱爲連接器)189由具有彈 36 1277992 性的導電體形成。設置在連接器187中的1(:1的連接用陰極 插頭2B與接觸部分188連接。設置在連接器189中的IC1的連 接用陽極插頭2A與接觸部分190連接。連接部分191分別將 片180和連接器187、陽極片182和連接器189電連接起來。 5 根據這樣的構成,因爲接觸部分187、189通常不與電 解液接觸,所以對於接觸部分187、189可以使用具有彈性 的彈簧材料。因此能夠很大地提高當進行到IC1的插入拔出 時的可靠性。此外,爲了防止電解液引起的腐蝕,所以最 好在片180、183的電極箔181、183以外在與電解液接觸的 麵 10部分和連接器187、188上鑛金或施加絕緣塗敷。 (實施形態15) 第33圖是表示根據本發明的實施形態15的片式電容的 構成的截面圖。在由導電體構成的陰極片(以下,稱爲片) 中設置凹部193。陰極電極箔(以下,稱爲電極箔)194與凹部 15 I93内的片I92接合。在由導電體構成的陽極片(以下,稱爲 片)195中設置凹部196。陽極電極箔197與凹部196内的陽極 片195接合。使電極箔194與電極箔197相對地設置地進行配 · a又,在它們之間放入浸含在驅動用電解液中的分隔器198。 密封片199將電極箔194和電極箔197以及分隔器198一起密 20 封起來。除此以外的構成與實施形態12相同。 根據這樣的構成,即便當層積電極箔194、197、分隔 器198使它們變厚時也能夠毫不勉強地收容它們。又,能夠 在電極箔194、197、分隔器198的密封工序中防止驅動用電 解液流出。又當水平地使用時不用擔心液體的泄漏。進一 37 1277992 步’此夠防止相反方向地插入片式電容。 (實施形態16) 第34圖是表示根據本發明的實施形態16的片式電容的 構成的分解立體圖,第35圖是第34圖的截面圖,第36圖是 5表不使IC與第34圖的片式電容連接的狀態的截面圖。 在陰極電極箔(以下,稱爲電極箔)2〇〇中形成與IC1的連 接用插頭(以下,稱爲插頭)2的間隔一致的貫通孔2(Π、和與 IC1的連接用陰極插頭(以下,稱爲插頭)28連接的接觸部分 202Β。在絕緣片203中設置與插頭2的間隔一致的貫通孔2〇1 φ 10 。通過在電極箔200的單面上層疊絕緣片203構成陰極片。 在陽極電極箔(以下,稱爲電極箔)2〇4中形成與插頭2 的間隔一致的貫通孔20卜和與IC1的連接用陽極插頭(以下 ’稱爲插頭)2A連接的接觸部分2〇2A。在絕緣片205中設置 與插頭2的間隔一致的貫通孔201。通過在電極箔2〇4的單面 I5上層疊絕緣片205構成陽極片。電極箔2〇〇、2〇4分別作爲陰 極電極部分、陽極電極部分起作用。 使分隔器206浸含在圖中未畫出的驅動用電解液中,配 鲁 設在電極箱200與電極箱204之間。這樣一來使電極箱細與 電極箔204夾住分隔器206地相對設置。在中央部分設置了 20分隔器206嵌入的開口部分的密封片207由聚乙烯、PET、環 氧樹脂、密胺、矽樹脂等的具有絕緣性的材料構成。也在 密封片207中設置與插頭2的間隔一致的貫通孔2〇ι。密封片 207’用配設在電極箔2〇〇與電極箔2〇4之間進行粘合等的方 法使它們接合成一體並且密封分隔器2〇6。這樣一來能夠構 38 1277992 成本實施形態的片式電容(以下,稱爲電容)208。 根據這樣的構成,連接IC1的插頭2A、2B的接觸部分 202A、202B分別與電極箔204、200形成一體。又因爲電極 箔204、200和接觸部分2〇2A、202B分別由平面構成所以使 5 ESR變小。又因爲電極箔200、204相互接近地配置所以也 使ESL變小。又,因爲電容208能夠在插頭2的根部進行連接 ’所以也沒有由配線圖案引起的ESR和ESL的影響,進一步 ,能夠減少部件數目,使組裝變得簡單。 此外’最好使介入電極箔200與電極箔204之間的分隔 10器206減壓到大氣壓以下進行密封。如果這樣做,則因爲電 極箱200、200通過分隔器206進行粘合所以能夠使電極間隔 穩定,使特性的變化減小。 在這樣構成的電容208上設置插頭2貫通的貫通孔201 。又在貫通孔201中,只在需要與IC1連接的插頭2貫通的貫 15 通孔201中,形成與插頭2導通的接觸部分2〇2A、202B(圖中 的塗黑部分)。通過使IC1的插頭2貫通電容208的貫通孔201 地安裝在1C插座3中,經過接觸部分2〇2A、202B使IC1和 電容208導通。 此外在第36圖中,插頭2不與貫通孔201A連接。插頭2A 20通過接觸部分202A與貫通孔201B連接。插頭2B通過接觸部 分202B與貫通孔201C連接。
第37圖表示陽極片的接觸部分的構成,圖中左側表示 插頭2A插入前的狀態,圖中右側表示插頭2A插入後的狀態 。在與設置在電極箔204中的插頭2A導通的接觸部分202A 39 1277992 中形成大致十字狀的縫隙208。縫隙208也可以大致Y字地構 成。縫隙208具有用設置比插頭2Α的直徑稍微大一些的開口 部分209的具有彈性的絕緣片205覆蓋縫隙的構成。 根據這樣的構成,爲了按壓擴大在接觸部分202Α中形 5 成的縫隙2〇8而插入插頭2Α。這時爲了不使接觸部分202Α 擴大而由具有彈性的絕緣片2〇5施加從接觸部分2〇2Α的周 邊向著開口部分2〇9的中心壓縮的力。因此即便由沒有彈性 的材料構成電極箔204也能夠將適當的接觸壓力給予插頭 2Α ’提高了插頭2Α與接觸部分202Α的接觸穩定性。此外, 10也能夠同樣地構成接觸部分202Β。 第38圖表示多層層積根據本實施形態的片式電容的電 極箔時的構成。第1陰極電極箔(以下,稱爲電極箔)210和第 1陽極電極箔(以下,稱爲電極箔)211形成大致相同的大小。 第2陰極電極箔(以下,稱爲電極箔)212、第2陽極電極箔( 15以下,稱爲電極箔)213和分隔器214具有大致相同的大小, 並且比電極箱21 〇、211小地形成。 在這樣形成的電極箔210、211之間,在各個電極箔213 、212之間放入分隔器214交替地層積電極箔213、212。用 壓接等的方法分別使電極箔21〇、212、電極箔213、211電 2〇連接。此後,用圖中未畫出的密封片密封分隔器214的周邊 。這樣一來能夠組裝片式電容。根據這種構成能夠容易地 增大電容量。 (實施形態17) 第39圖是表示根據本發明的實施形態17的片式電容的 40 1277992 構成的^面圖。在陰極電極箱(以下,稱爲電極箱即的單 面上層受絕緣片216。絕緣片216形成比電極箱215小的尺寸 或者通過在周邊一部分上設置切去部分露出電極箱215的 至^周邊的一部分。電極箱215的露出部分構成陰極連接端 子^刀(以下,稱爲端子部分)217。這樣—來形成陰極片。 在陽極電極箱(以下’稱爲電鋪)218的單面上層疊絕緣片 219。與上述陰極片同樣地形成絕緣片219,電極箔218露出 部分構成陽極連接端子部分(以下,稱爲端子部分)22〇。這 樣-來形成陽極片。電極箱215、218分別作爲陰極電極部 φ 10分、陽極電極部分起作用。 使電極箔215與電極箔218相對地設置來在它們之間夾 刀隔器221。將为隔為221浸含在圖中未晝出的驅動用電 解液中。在夾入陰極電極箔215與陽極電極箔218之間的密 封片222中,設置與分隔器221嵌入的開口部分和第%圖所 15示的1C1的連接用插頭(以下,稱爲插頭)2的間隔一致的貫通 孔201。密封片222密封分隔器221並且接合電極箔215和電 極箔218,因此形成電極部分。 鲁 在陰極連接器(以下,稱爲連接器)223中設置連接與插 頭2的間隔一致的貫通孔224和IC1的連接用陰極插頭2]8的 20接觸部分225。用溶合或炫接等的方法使連接器223與設置 在上述陰極片中的端子部分217連接。在陽極連接器(以下 ,稱爲連接器)226中設置連接與插頭2的間隔一致的貫通孔 227和IC1的連接用陽極插頭2A的接觸部分228。用溶合或溶 接等的方法使連接器226與設置在上述陽極片中的端子部 41 1277992 分220連接。因此,能夠構成使電極部分與接觸部分分離的 根據本實施形態的片式電容。 根據這樣的構成,可以用具有彈性的彈簧材料構成與 插頭2B、2A連接的各個接觸部分225、228。因此能夠很大 5地提高到IC1的插入拔出的可靠性。又,因爲片狀的電極落 215、218自身成爲立而子部分217、220,所以能夠減少esr 。又因爲電極箔215、218相互近距離地鄰接所以也能夠減 少ESL。又在構造上能夠使片式電容全體的厚度變薄。 (實施形態18) q 10 第40圖是表示根據本發明的實施形態18的片式電容的 構成的截面圖。陰極蓋(以下,稱爲蓋)23〇和陽極蓋(以下, 稱爲蓋)235由具有導電性的彈性金屬構成。在蓋23〇中設置 與第36圖所示的IC1的連接用插頭(以下,稱爲插頭)2的間隔 一致的貫通孔231和與IC1的連接用陰極插頭2B連接的接觸 15部分232。在蓋230的單面的中央部分,用溶合、炼接和壓 接等的方法通過連接部分23〇與陰極電極箔(以下,稱爲電 極幻229電連接。在蓋235中,設置與插頭2的間隔一致=· 貫通孔236和與IC1的連接用陽極插頭2八連接的接觸部分 237。在蓋235的單面的中央部分,用溶合、溶接和壓接等 20的方法通過連接部分238與陽極電極f|(以下,稱爲電極羯 )234電連接。電極羯229、234分別作爲陰極電極部分、陽 極電極部分起作用。 比電極泊229和電極箱234小地形成分隔器239,將分隔 器239浸含在圖中未畫出的驅動用電解液中。使電極羯⑽ 42 1277992 與電極箔234相對地設置,夾入它們之間地配設分隔器239 。在密封片240中設置分隔器239嵌入的開口部分和與插頭2 的間隔一致的貫通孔201。將密封片240配設在電極箔229與 電極箔234之間,蓋230和與蓋235之間,密封分隔器239, 5 並且使電極箔229、234,蓋230、235接合成一體。這樣一 來能夠構成本實施形態的片式電解電容。 根據這樣的構成’用電極箱229、234和密封片240密封 浸含在驅動用電解液中的分隔器239。根據這種構成,蓋230 、235不會受到由於驅動用電解液引起的化學反應的影響。 10因此,對於構成蓋230、235的材料,可以優先選定具有彈 性適用於接觸部分232、237,並且具有引導電極部分的物 理特性的材料。例如,能夠使用SUS·彈簧用磷青鋼•彈簧用 鎳銀合金箔等。因此,能夠提高與插頭2的插入拔下有關的 可罪性和片形電極外的強度。又,能夠確實地實現接觸部 15为232、237與插頭2的接觸,使ESR減小。又因爲電極箔229 、234相互近距離地鄰接所以也能夠減少eSl。 此外’片狀的高分子材料適用于作爲構成的密封片24〇 的材料。特別是,希望熱熔融PET和聚乙烯(pE),由矽、環 氧樹脂和密胺系的樹脂硬化和粘合片(包含附加芯材)進行 構成。 (實施形態19) 第41圖是表示根據本發明的實施形態19的片式電容的 構成的截面圖。在陰極電極箔(以下,稱爲電極箔)2〇〇中設 置與IC1的連接用插頭(以下,稱爲插頭)2的間隔一致的貫通 43 1277992 孔201和與IC1的連接用陰極插頭2B連接的接觸部分搬b 。在絕緣片2〇3中設置與插頭2的間隔一致的貫通孔2〇ι、層 疊在電極箱200的單面上。這樣一來構成陰極片。在陽極電 極箔(以下,稱爲電極箔)204中設置與插頭2的間隔一致的貫 5通孔201和與1C1的連接用陽極插頭2A連接的接觸部分 202A。在根據本實施形態的片式電容中,使2塊上述陰極片 的陰極電極箔200相對地設置在它們之間夾入陽極電極箔 204。電極箔200、204分別作爲陽極電極部分、陰極電極部 分起作用。 10 大致球形的絕緣墊片241的直徑爲5〜20μιη,在·動用 電解液242中混入絕緣墊片(以下,稱爲墊片)241。將電解液 242分別注入相對地設置的陰極電極箔2〇〇與陽極電極箔 204之間。在禮、封片207中’没置混入了塾片241的電解液242 嵌入的開口部分和與插頭2的間隔一致的貫通孔201。密封 15片207岔封電解液242並且使電極箱200和電極箱204接合成 一體。這樣一來能夠構成根據本實施形態的片式電容。 根據這樣的構成,通過只層積相同形狀的電極羯200 、電極箔204和密封片207,就能夠容易地使電容的電容量 增大到只與層積的數量的倍數相當的量。因此,能夠容易 20 地使電容的電容量實現特製化。又,因爲通過層積,ESR 成爲與層積的數量相當的1,所以也容易設計ESR。 又’通過用混入塾片241的電解液242,能夠一面保持 電極箔間的絕緣性,一面增加每單位面積的電極箔間的電 解液量。這是因爲這種構成的密度比片狀的分隔器小。又 44 1277992 ’也能夠根據墊片241的直徑任意地設定用分隔器難以處理 的數μιη的電極箔間的距離。因此,能夠使電解液242的層 變薄。從而能夠減小ESR。 (實施形態20) 5 第42圖是表示用根據本發明的實施形態20的片式電容 的1C插座及其使用狀態的分解立體圖。將連接用插頭(以下 ,稱爲插頭)2設置在以CPU爲代表的IC1的下面。在本實施 形態中表示用478個插頭的1C元件的例子。 1C插座(以下,稱爲插座)3備有具有片式電容(以下,稱 10爲電容)253的滑動部分243和焊接在印刷電路配線板(以下 ,稱爲基板)4上的覆蓋部分244。在滑動部分243中與插頭2 對應地設置多個插頭2貫通的貫通孔245。在貫通孔245中, 只在需要與IC1連接的插頭2貫通的貫通孔245中,形成與插 頭2導通的接觸部分246(圖中的塗黑部分)。 15 在覆蓋部分244中同樣地設置與設置在滑動部分243中 的貫通孔245對應的貫通孔247。進一步在覆蓋部分244中使 圖中的前面一側和裏面一側(圖中未畫出)成爲一對地互相 相對地設置引導器248。引導器248能夠沿圖中的左右方向 自由滑動地系合保持滑板243。又覆蓋部分244作爲滑動部 20分243的驅動機構,具有軸孔249、以軸孔249爲中心旋轉的 凸輪250和使凸輪250旋轉的杠桿251。又如第44圖所示,在 貫通孔247中,只在需要與IC1連接的插頭2貫通的貫通孔 247中,形成與插頭2導通的固定接點265。將固定接點265 設置在通過後述的驅動機構266的操作,插頭移動的—側。 45 ^77992 第43圖是構成插座3的滑動部分加的分解立體圖。將 容元件252安裝在電容253内。電容元件况具有在表面上 〔成電介質氧化表面膜的陽極電_(以下,稱爲電㈣ $ 4。在電極H254上形成圖中未晝出的導電性高分子層, 其上層積形成由碳和銀膠等構成的陰極層况。 歲、,又電極⑷254通過溶接、或銀和碳膠等的導電性钻合劑 ^兼作陽極取出用配線的sus和彈*㈣青銅等的導電性 陽極片(以下,稱爲片)256連接。因此電極箔254通過陽極一 ⑺側的接觸部分257與IC1的插連接。又,陰極層攻通過 ⑩ 銀和杈膠等的導電性粘合劑與兼作陰極取出用配線的sus 和彈黃用破青銅等的導電性陰極片(以下,稱爲片)258連接 。因此陰極層255通過陰極一側的接觸部分259與插頭2連接 。進一步通過配設在它們之間的絕緣片26〇使片256、258絕
緣。絕緣片 260由PET、PC、PVC(聚C1 乙烯)、PA、PI、PAI 15等的高分子材料構成。這樣一來能夠構成電容253。 電容253被在覆蓋部分244上自由滑動地系合保持的滑 動盍262和絕緣片263所覆蓋。這樣一來能夠構成滑動部分 ® 243 〇 我們用第44圖說明這樣包含電容253構成的插座3的工 20 作。首先,將IC1的插頭2插入設置在插座3中的貫通孔245 内。在這種狀態中通過操作構成驅動機構266的杠桿251使 凸輪250沿圖中箭頭方向旋轉。因此凸輪250在圖中的左方 向按壓設置在滑動部分243上的突起部264,使滑動部分243 沿同一方向移動,一直移動到圖中的虛線所示的位置。結 46 1277992 果’固定接點部分265和接觸部分257、259分別夾入插頭2 地進行鎖定,並且分別連接插頭2和接觸部分257、259使它 們電導通。 又’通過進行與上述工作相反的工作,回到分別解除 5由固定接點部分265和接觸部分257、259夾入插頭2的鎖定 狀態回到原來狀態。在解除鎖定的狀態中能夠容易地從插 座3拔取插頭2。這樣,在使滑動部分243的貫通孔245與片 式電谷253的貫通孔245—致的狀態中能夠容易地將插頭2 插入貫通孔内和從貫通孔拔出。 10 此外在第44圖中,在基板4上安裝其他的電子部件268 ’爲了避開IC1的突起而配置設置在電容253中的凹部267。 這樣構成的插座3能夠從IC1的插頭2的根部連接電容 元件252等的電子部件。因此,使電容元件252等的電子部 件與ici之間的連接距離變短,能夠將導線電感(ESL)和導 15 線電阻(ESR)抑制到很低的值。 (實施形態21) 第45A圖、第45B圖表示用根據本發明的實施形態21的 片式電容的1C插座的接觸部分的構成。 插入IC1的連接用插頭(以下,稱爲插頭)2的貫通孔(以 20下,稱爲孔)245比插頭2大地形成。將貫通孔(以下,稱爲孔 )247設置在插座3的覆蓋部分244中。在具有彈性的導電性 片中形成具有直線部分的半圓狀的貫通孔(以下,稱爲孔 )269。與貫通孔269鄰接地形成缝隙270。在貫通孔269與縫 隙270之間形成具有彈性的接觸部分271。 1277992 接觸部分271,如第45B圖所示,當插入IC1的插頭2使 如第44圖所示的滑動部分243沿圖中的箭頭方向移動時孔 245、269也在同一方向中移動。因此,夾住插頭2具有彈性 的接觸部分271的兩端向孔269一側擴張地形變。由於該形 5變即便當在插頭2中存在間隔偏離時,通過具有彈性的接觸 部分271也能夠確實地使插頭2與接觸部分271接觸。又在第 21A圖的狀態中,因爲覆蓋部分244的孔247不與插頭2接觸 ,所以能夠容易地插入拔出插頭2。 第46A圖、第46B圖是表示接觸部分的其他例子的平面 10圖,第46C圖、第46D圖分別是第46A圖,第46B圖的截面圖 。在具有彈性的導電性陽極片(以下,稱爲片)256中形成貫 通孔(以下’稱爲孔)272 ’在内部具有突起。通過在孔272 内插入插頭2使上述突起彎折,構成具有彈性的接觸部分 273。在對極一側的陰極導電性片(以下,稱爲片)258中,爲 15 了不與插頭2導通而形成大的開口部分274。絕緣片260保持 片256、258之間的絕緣。蓋片262覆蓋在片256上。將固定 接點部分265設置在孔247中。 這樣構成的接觸部分273,如第46B圖、第46D圖所示 ,當插入插頭2使滑動部分243沿圖中的箭頭方向移動時孔 20 245、272也在同一方向中移動。因此,在與固定接點部分 265之間夾住插頭2具有彈性的接觸部分273向外側彎曲地 形變。由於該形變即便當在插頭2中存在間隔偏離時,由於 具有彈性的接觸部分273能夠確實地使插頭2與接觸部分 273接觸。又,在第22A圖、第22C圖的狀態中,因爲覆蓋 1277992 部分244的孔247和固定接點部分加不與插接觸,所以 能夠容易地插入拔出插頭2。 (實施形態22) 第47A圖〜第优圖是表示根據本發明的實施形態22的 5片式電谷的製造方法中從原材料到衝壓加工工序的陽極片 、絕緣片和陰極片的製造工序圖。陰極片(以下,稱爲片) 片275由彈簧用石粦青銅和sus等的彈菁材料,或銅•鐵•銘, 或將彈性膜和金屬箱層疊起來得到的導電性片等構成。片 275的厚度爲〇·05〜〇.3mm。首先,在片275上,用已經描述 i 10的實施形態所示的通過衝壓加工在所定位置上形成與们 的連接用插頭(以下,稱爲插頭)2不接觸的逃逸貫通孔276。 絕緣片(以下,稱爲片)277由厚度爲〇 〇1〜〇 3mm的ρΕτ 、ρρ ' pc片等的絕緣材料和ΡΙ、ΡΑΙ、ρΕΕΚ等的耐熱絕緣 片等的高分子材料構成。在片277上,通過衝壓加工在所定 15位置上形成1C1的全部插頭2不接觸地貫通的逃逸貫通孔 278 ’在中央部分形成開口部分279。 陽極片(以下,稱爲片)28〇是由與片275同樣的材料以㈤ _ 樣的厚度形成的。在片280中,通過衝壓加工在所定位置上 形成不與IC1的連接用插頭2接觸的逃逸貫通孔281,又在中 20 央部分形成開口部分282。 第48A圖〜第48C圖是用平面圖、正面圖和下面圖表示 從第47圖所示的完成加工的片275、277、280的粘合到凹部 形成工序的製造工序圖。工序在圖中從左到右地進行。首 先,用加熱器283將完成加工的片275和片280加熱到片277 49 1277992 熔融的溫度。而且,在它們之間夾入成爲絕緣層的片277, 通過用滾筒284加壓進行層疊。接著,爲了避開π〗的突起 通過成形用的衝磨(以下,稱爲衝壓)285在中央部分形成凹 部286。這樣一來,能夠製作備有陰極•陽極配線圖案的配 5線層疊片(以下,稱爲片)287。 此外,最好一面將片277加熱到軟化的溫度一面進行衝 壓285實現成形。因此能夠使凹部施的形狀具有良好的保 持性。又,也可以在片275與片28〇之間夾入片277,用超聲 波熔接進行枯合。又,也可以代替片277,通過印刷熱硬化 φ 10或UV硬化的絕緣塗料形成絕緣層。 弟49 A圖〜弟49C圖是用平面圖、正面圖和下面圖表示 在第48圖所示的完成加工的片287上形成接觸部分,安裝電 容元件的工序的製造工序圖。工序在圖中從左到右地進行 。首先,用衝壓機289在片287上形成與IC1的插頭2連接的 15接觸部分288(圖中的塗黑部分這樣,通過丨次衝壓在片275 和片280中同時開孔形成接觸部分Mg,極大地減小了與mi 的各插頭2接觸的各孔的間隔偏離。 · 又,在本實施形態中,在片275、28〇上形成接觸部分 288前’在除去形成逃逸貫通孔276、278、281和接觸部分 20 288的部分的部分中形成凹部286。用這種方法,即便當片 275和片280上存在粘合偏離時,也能夠形成穩定的凹部286 。又’在形成凹部286後通過同時一體地形成接觸部分288 ’能夠形成沒有間隔偏離的接觸部分288。 其次,通過用棉球291拾起銀、碳和銅等的導電膠(以 50 1277992 下,稱爲膠)290,轉運到在片287上形成的凹部286的底面( 陰極),塗敷膠290。接著,使電容元件292的陰極電極部分 (以下,稱爲電極部分)293與塗敷在凹部286的底面上的膠 290密切接觸。這時,使電容元件292的陽極電極部分(以下 5 ,稱爲電極部分)294與片280的接觸部分295接觸地配置電 容元件292。此後,使膠290乾燥。 接著,可以用電熔接296和鐳射熔接等的熔接方法將電 容元件292的電極部分294與片280的連接部分連接起來。這 樣一來,使片287和電容元件292電連接起來。此外,將電 10 容元件292配設在使設置在片277的中央的開口部分279和 設置在片280的中央的開口部分282—體化的部分上。用這 種方法,能夠得到小型•薄型化的緊湊的片式電容。此外, 也可以代替片280,在片275的中央部分設置開口部分。 此外,第50圖是表示構成接觸部分288的孔的形狀的平 15 面圖。在最上部的片280中,形成直徑比插頭2的外徑大的 逃逸貫通孔281。在配置在它下面片275中,形成比逃逸貫 通孔281小的逃逸貫通孔278。進一步在配置在它的下面的 片265中形成部分地比插頭2的外徑小的橢圓形的貫通孔 276。這樣一來,形成陰極一側的接觸部分288A。在陽極一 20 侧的接觸部分288B中形成與陰極一側的接觸部分288A相 反的貫通孔。即,在片280中形成部分地比插頭2的外徑小 的橢圓形的貫通孔。因此,即便當片275、片280和片277中 存在偏離時,通過用片277覆蓋非接觸的逃逸貫通孔能夠增 加絕緣性。又,由於片277從逃逸貫通孔露出的部分能夠增 51 1277992 加連接穩定性。此外,設置在片275、280中的橢圓形的逃 逸貫通孔與實施形態丨同樣,也可以是具有部分地比插頭2 的外徑小的部分的長方形和星形。 第51圖是表示電容元件292的構成的截面圖。在由在表 5面上形成電介質氧化表面膜的鋁箔構成的電極部分294的 外表面上’形成由噻吩等的功能性高分子構成的固體電解 貝層299。進一步在它的表面上形成由碳和銀膠等構成的電 極部分293。這樣一來,能夠構成片式的電容元件292。此 外’如果電容元件292是钽電容元件、陶瓷電容元件、濕式 10的電解電容元件、電二層電容元件、片電池元件等,能夠 形成片狀的元件,則對電容元件292沒有特別的限定。 第52A圖、第52B圖是用平面圖和正面圖表示第49圖所 示的從保護安裝在完成加工的片287上的電容元件292的蓋 片的貼附工序到切斷成最終的各個片的工序的製造工序圖 15 。工序在圖中從左到右地進行。首先,將設置了 IC1的插頭 2貫通的逃逸貫通孔3〇〇的由絕緣性高分子材料構成的蓋片 301重疊在片287上。而且將它搬入分割成上下的真空槽302 内密閉起來,用真空泵303將真空槽302内抽成真空。而且 在真空槽302内部成爲真空狀態的狀態中,用熱衝壓304將 20蓋片301壓疊在片287上。這樣一來,爲了密封電容元件292 而進行熔接,最後用切斷衝壓機305切斷成各個片。這樣一 來,能夠製作片式電容306。蓋片301形成絕緣層。此外, 也可以代替用真空槽302使蓋片301與片287之間形成真空 密封電容元件292,在非活性氣體中進行密封。用這些方法 52 1277992 ,能夠防止電容元件292的氧化,提高片式電容的可靠性。 此外,在本實施形態中,我們說明了只在片275的上面 配設片277的構成,但是需要時也可以在下面熔接或貼附絕 緣片277。 5 又,由片277、301構成的絕緣層也可以用由環氧樹脂 、後胺、石夕和聚氨基甲酸脂等的絕緣塗料、PET、pp、pc 片等的絕緣材料和PI、PAI、PEEK等的耐熱絕緣片形成。 又,各片的連接也可以是用粘合劑進行粘合的構造。又, 也可以通過由樹脂成形進行覆蓋,或用絕緣片覆蓋表面, 10或用塗敷材料進行塗敷,或印刷絕緣塗料,形成外包裝。 此外,如果通過印刷熱硬化或UV硬化的絕緣塗料構成 片277,則沒有由滾筒生産中的膜的伸張和收縮引起的片 277的貼附偏離那樣的問題。又,也可以用熱可逆性的絕緣 片形成片277,通過加熱片275和片280與片277熱粘合。如 15果用這種方法,則通過在熱枯合前一直將片277保持在常溫 中’能夠在將熱引起的形變抑制到最小限度的狀態中,熱 粘合片275、280。因此,能夠得到可靠性高的片式電容。 又,代替由加熱進行熱粘合,用超聲波熱粘合片275、277 、280也能夠得到同樣的效果。 2〇 此外,也可以通過追加絕緣片和陽極片,層積在片275 的裏面,將特性不同的電容元件連接起來。用這種方法, 能夠容易地構成統括地搭載了電壓不同的電容元件、由陶 瓷·功能性高分子•膜等構成的特性不同的電容元件和電池 元件的片式電容。 53 1277992 如上所述根據本發明的第1片式電容具有在ic的連接 用插頭敌入的貫通孔中在需要與上述ic的連接用插頭電連 接的貝通孔内形成的接觸部分、和與該接觸部分連接的電 容兀件。又根據本發明的第2片式電容具有分別在上面與ic 5連接用的接合面,在下面與印刷電路配線板連接用的接合 面。而且電容元件與各連接用接合面電連接。根據這些構 成中的任何-種構成,通過直接在IC近旁連接大電容量低 ESL的電容元件,能夠增大1(:的周邊電路的安裝面積。又根 據本發明的第3片式電容備有在單面上具有陽極電極部分 10的陽極片、在單面上具有陰極電極部分的陰極片、配設在 它們之間的電解液、和密封電解液的密封片。密封片配設 在陽極片和陰極片之間,與陽極片和陰極片接合成一體。 根據這種構成’能夠從陽極片和陰極片分別直接向陽極電 極部分、陰極電極部分供電。又,使與陰極片和陽極片的 15電導通路徑密封。因此,能夠得到esl、esr減小了的電容 。進一步在構造上,因爲使電容的厚度變薄所以能夠高密 度地安裝1C的周邊電路。 又根據本發明的1C插座備有具有上述第1片式電容而 構成的滑動部分、和能夠使滑動部分自由滑動地系合的覆 20蓋部分。覆蓋部分與印刷電路配線板接合。在覆蓋部分上 設置1C的連接用插頭嵌入的貫通孔。在該貫通孔中,在需 要與上述1C的連接用插頭電連接的貫通孔内形成固定接點 部分。進一步,覆蓋部分具有使滑動部分滑動的凸輪和杠 桿。根據這種構成,在使滑動部分的貫通孔和片式電子部 54 1277992 件的貫通孔一致的狀態中,能夠容易地將ic的連接用插頭 插入貫通孔内或從貫通孔拔出。又,在使用狀態,因爲由 於滑動部分的各貫通孔的接觸部分和固定接點使彈性在夹 入1C的連接用插頭的方向Μ個,所以㈣較連接用 5插頭並且能夠確實地電連接接觸部分和連接用插頭。 在本發明的製造片式電容的方法甲,首先,將絕緣片 夹入導電性陰極片與導電性陽極片之間。此外,在絕緣片 上在1C的全部連接用插頭預先非接觸地喪入的部分中設置 逃逸貫通孔。在陰極片與陽極片上,預先在與連接用插頭 Φ 非接觸的部分中分別設置直徑比連接用插頭的外徑大的逃 逸貫通孔。其次’在與分別設置在陰極片、絕緣片和陽極 片上的逃逸貫通孔-致的狀態中進行層疊。而且,與連接 用插頭連接的接觸部分同時與陰極片和陽極片形成;;體。 在1C的連接用插頭嵌入的貫通孔中,在需要與連接用插頭 15電連接的貫通孔内形成接觸部分。根據這種方法,能夠穩 定並提供對於IC的連接用插頭間隔偏離少的片式電容。 此外,能夠在可能的範圍内將以上說明的根據本發明的各 · 實施形態的特徵組合起來加以實施,這種組合在本發明的範疇 内。 20 【圖式簡單說明】 第1圖是表示根據本發明的實施形態丨的片式電容及其 使用狀態的分解立體圖。 第2圖是表示使1C與第1圖的片式電容連接的狀態的截 面圖。 55 1277992 第3A圖〜第3D圖是表示第1圖中的接觸部分的構成的 平面圖。 第4圖是表示根據本發明的實施形態2的片式電容的構 成的分解立體圖。 5 第5圖是第4圖的使用片式電容的電容元件的截面圖。 第6圖是表示第4圖的片式電容的使用狀態的分解立體 圖。 第7圖是表示使1C與第4圖的片式電容連接的狀態的截 面圖。 10 第8圖是表示根據本發明的實施形態3的片式電容的構 成的分解立體圖。 第9圖是第8圖的片式電容的截面圖。 苐10圖疋表不根據本發明的實施形態4的片式電容的 構成的分解立體圖。 15 第11圖是第10圖的片式電容的截面圖。 第12圖是表示根據本發明的實施形態5的片式電容的 構成的分解立體圖。 第13圖是第12圖的片式電容的截面圖。 第14圖是表示根據本發明的實施形態6的片式電容及 20 其使用狀態的截面圖。 第15圖是表示根據本發明的實施形態7的片式電容及 其使用狀態的分解立體圖。 第16圖是第15圖的片式電容及其周邊的戴面圖。 第Π圖是表示第I5圖的片式電容的構成的分解立體圖。 56 1277992 第18圖是表示根據本發明的實施形態8的片式電容的 構成的截面圖。 第19圖是表示根據本發明的實施形態9的片式電容的 構成的截面圖。 5 第20圖是第19圖的片式電容的分解立體圖。 第21A圖,第21B圖是表示根據本發明的實施形態10的 片式電容的接觸部分的構成的平面圖。 第22A圖,第22B圖是表示根據本發明的實施形態10的 片式電容的接觸部分的其他例子的平面圖。 10 第22C圖,第22D圖分別是第22A圖,第22B圖的截面圖。 第23圖是表示根據本發明的實施形態11的片式電容的 構成的分解立體圖。 第24圖是表示使1C與第23圖的片式電容連接的狀態的 截面圖。 15 (第25A圖是表示第23圖的設有片式電容、表示與1C的連 接用插頭(pin)和非接觸的貫通孔的平面圖。 弟26圖是表示根據本發明的實施形態12的片式電谷的 構成的分解立體圖。 第27圖是表示第26圖的片式電容的截面圖。 2() 第28圖是表示使ic與第26圖的片式電容連接的狀態的 戴面圖。 第29圖是表示第26圖的片式電容的接觸部分的構成的 平面圖。 弟3〇圖是表示多層層積第26圖的片式電容的電極治時 57 1277992 的構成的分解立體圖。 第31圖是表示根據本發明的實施形態13的片式電容的 構成的截面圖。 第32圖是表示根據本發明的實施形態14的片式電容的 5 構成的截面圖。 第33圖是表示根據本發明的實施形態15的片式電容的 構成的截面圖。 第34圖是表示根據本發明的實施形態16的片式電容的 構成的分解斜視圖。 10 第35圖是表示第34圖的片式電容的截面圖。 第36圖是表示使1C與第34圖的片式電容連接的狀態的 截面圖。 第37圖是表示第34圖的片式電容的接觸部分的構成的 平面圖。 15 第38圖是表示多層層積第34圖的片式電容的電極箔時 的構成的分解立體圖。 第39圖是表示根據本發明的實施形態17的片式電容的 構成的截面圖。 第40圖是表示根據本發明的實施形態18的片式電容的 20 構成的截面圖。 第41圖是表示根據本發明的實施形態19的片式電容的 構成的截面圖。 第42圖是表示用根據本發明的實施形態20的片式電容 的1C插座及其使用狀態的分解立體圖。 58 1277992 第43圖是構成第42圖中1C插座的滑動部分的分解立體 第44圖是表示用第42圖的1C插座的正面截面圖。 第45A圖,第45B圖是表示用根據本發明的實施形態21 5 的片式電容的1C插座的接觸部分的構成的平面圖。 第46A圖,第46B圖是表示用根據本發明的實施形態21 的1C插座的接觸部分的其他例子的平面圖。 第46C圖,第46D圖分別是第46A圖,第46B圖的截面圖。 第47A圖是表示根據本發明的實施形態22的片式電容 10的製造方法中從原材料到衝壓加工工序的陽極片的製造工 序圖。 第4 7 B圖疋根據本發明的實施形態2 2的片式電容的絕 緣片的製造工序圖。 第47C圖是根據本發明的實施形態細片式電容的絕 15 緣片的製造工序圖。 第4 8 A圖是用平面圖表示根據本發明的實施形態2 2的 片式電谷的製造方法中從完成加工的陰極片、絕緣片和陽 極片的貼合到凹部形成卫序的製造工序圖。 第48B圖疋収面圖表示第48A圖的製造工序圖。 20 帛獄圖是用下面圖表示第48A圖的製造工序圖。 第49A圖是用平面圖表示根據本發明的實施形態22的 片式電容的製造方法中在完成加工的配線層疊片上形成接 觸部分,安裝電容it件的玉序的製造工序圖。 第49B圖是用正面圖表示第49A圖的製造工序圖。 59 1277992 第49C圖是用下面圖表示第49A圖的製造工序圖。 第50圖是表示根據本發明的實施形態22的片式電容的 接觸部分的平面圖。 第51圖是表示根據本發明的實施形態22的片式電容的 5 電容元件的構成的截面圖。 第52A圖是用平面圖表示根據本發明的實施形態22的 片式電容的製造方法中從保護安裝在完成加工的配線層疊 片上的電容元件的蓋片的貼附工序到切斷成最終的各個片 的工序的製造工序圖。 10 第52B圖是用正面圖表示第52A圖的製造工序圖。 第53圖是表示根據已有構成的CPU周邊狀況的分解立 體圖。 【圖式之主要元件代表符號表】 1---IC 2,2Α·"插頭 3…1C插座 4···電路配線板 5…電容 6,6Β·"孑L 6Α…貫通孔 6C…縫隙 7…接觸部分 8…電路基板 9···電容元件 10…固定基板 11,17…導電性陰極片 12,18,25,32."貫通孔 13,19,33,47,48,49_"接觸部份 14…周邊部分 15,16,24 …片 17…導電陽極片 20Α,20Β···開 口部份 21…電容元件 22,38…陽極取出部分 23,39…陰極取出部分 60 1277992 26,27···開口部分 28…電介質氧化表面膜 29…固體電解質層 30…切去部分 31…片式電容 34,35…片 36…開口部份 37,50···電容元件 42,43…導電性陽極片 44,45···絕緣片 51…陽極取出部分 52…陰極取出部分 53…接觸部分 55,57,61"_片式電容 56…凹部 59,60…接合面 62,63,72…接合面 64,69···基板 66…陰極連接部分 67,68···電容元件 70…切去部分 71…貫通孔 73…絕緣部分 74,76···陽極電極箔 75,77···陰極取出部分 78…絕緣層 79,80…焊料孔 81---IC 82…引線 83…絕緣基板 85,86,60…接合面 87…晶片式電容 88…配線部分 89…焊料孔 90…電容 91…本體部份 92…電容元件 93…陽極電極箔 94…導電性高分子層 95…陰極層 96,98…導電性陽極片 97,99…接觸部分 100…蓋片 101…滑板 102···引導器 103···收藏部分 104…彈簧 105,107,108,110,113".貫通孔 61 1277992 106···增強部分 109,112…接觸部分 111…縫隙 114,116···導電性片 115,158···電極箔 117···開口部分 118···絕緣片 119…蓋片 120···陽極片 121,125,129,134,145."貫通孔 122,126,130"接觸部分 123,135A,135B···開口部分 124,128···陰極片 127,131···彎折部分 132,133,136,137-"絕緣片 139···電容元件 140···陽極取出部分 141…陰極取出部分 142···導電體 146···熔接部分 147,148…電流環路 149,150,153...貫通孔 152,172···陰極片 154A,154B…接觸部分 155,158···陰極電極箔 156A,156B…連接部分 157,174···陽極片 159···分隔器 160···密封片 161,162…絕緣片 163···片式電容 164,165,166,167",貫通孔 168···陰極電極箔 169···分隔器 170···電極箔 171···接合部分 172,174,180-"陰極片 173,175···陰極電極部分 176···分隔器 177···密封片 178,179···絕緣片 181,183…電極箔 182···陽極片 184···電解液 185…墊片 186···密封片 187…陰極連接器 188…陽極連接器 62 1277992 189···連接器 190···接觸部分 191···連接部分 192···陰極片 193···凹部 194···陰極電極箔 195···陽極片 196···凹部 197···陽極電極箔 198···分隔器 199···密封片 200,204…電極箱 201,201A,201B …貫通孔 202A,202B…接觸部分 203,205,216,219〜絕緣片 206···分隔器 207···密封片 208…縫隙 209···開口部分 210,212,213,215,218〜電極箔 214,22卜··分隔器 217,220…端子部分 222···密封片 223…陰極連接器 224,227,231…貫通孔 225,228,232,237"*接觸部分 226···連接器 229,234…電極箔 230,235…陰極蓋 238···連接部分 239···分隔器 240···密封片 241···絕緣墊片 242···電解液 243···滑動部分 244···覆蓋部分 245,247…貫通孔 246···接觸部分 248···引導器
249···轴孑 L 250···凸輪 251…本桿 252···電容元件 253···片式電容 254…電極箔 255…陰極層 256,258…陽極片 257,259,271,273…接觸部分
63 1277992 260,263…絕緣片 285…衝壓 262…滑動蓋 286…凹部 264···突起部 287…配線層疊片 265···固定接部分 288,295…接觸部分 266…驅動機構 289…衝壓機 267···凹部 290…導電膠 268···電子部件 291…棉球 269,272,276,278,281 …貫通孔 292…電容元件 270…縫隙 293…陰極電極部分 274,279,282…開口部分 294…陽極電極部分 275,277,280,287 …片 283…加熱器 64

Claims (1)

1277992 拾、申請專利範圍: 1. 一種片式電容,其特徵是:它備有 在1C的連接用插頭嵌入的貫通孔中在需要與上述 連接用插頭電連接的貫通孔内形成的接觸部分、和 5 與該接觸部分連接的電容元件。 2. 如申請專利範圍第1項所述的片式電容,其特徵是:它 進一步備有設置上述接觸部分,安裝了上述電容元件的 基板。 3. 如申請專利範圍第1項所述的片式電容,其特徵是:它 10 進一步備有 設置了上述貫通孔和上述接觸部分的導電性陰極 片、 設置了上述貫通孔和上述接觸部分的導電性陽極 片、和 15 設置在上述陰極片與上述陽極片之間的第1絕緣層, 使上述電容元件的陰極、陽極分別與上述陰極片和 上述陽極片連接。 4. 如申請專利範圍第3項所述的片式電容,其特徵是:它 進一步備有 20 在使上述陰極片、上述第1絕緣層和上述陽極片一 體地層積接合的狀態中覆蓋外表面的至少一部分的絕 緣性的外裝部件。 5. 如申請專利範圍第4項所述的片式電容,其特徵是: 在上述外裝部件中設置使試驗插頭直接與上述陰 65 1277992 極片和上述陽極片接觸的開口部分。 6.如申請專利範圍第3項所述的片式電容,其特徵是: 在上述陰極片和上述陽極片的至少一方的周邊部 分中設置增強用的壁。 5 7.如申請專利範圍第3項所述的片式電容,其特徵是:它 備有並多個層積具有上述第1絕緣層、上述陰極片、上 述陽極片和上述電容元件的層積體。 8.如申請專利範圍第7項所述的片式電容,其特徵是: 在多個上述層積體之間進一步備有第2絕緣層。 10 9.如申請專利範圍第7項所述的片式電容,其特徵是: 在多個上述層積體中包含的各個電容元件的種類 和特性中至少一個是不同。 10.如申請專利範圍第3項所述的片式電容,其特徵是: 在上述陰極片和上述陽極片的至少一方和上述絕 15 緣層中設置開口部分,在上述開口部分内配設上述電容 元件。 1L如申請專利範圍第3項所述的片式電容,其特徵是: 分別備有2個上述陰極片和上述第1絕緣層,通過上 述第1絕緣層在上述陽極片的兩面上分別配設2個上述 20 陰極片。 12. 如申請專利範圍第11項所述的片式電容,其特徵是: 分別使2個上述陰極片的端面電導通。 13. 如申請專利範圍第3項所述的片式電容,其特徵是:它 進一步備有 66 1277992 覆蓋上述陰極片的,除了 分的部分的第3絕緣層。迷貝通孔和上述接觸部 14.如7專利範圍第1項所述的片式電容,其特徵是·· 5 15 方向比上述連接用插頭的直徑長,短軸方向 部八接用插頭的直徑短的橢圓形中形成上述接觸 15.如申請專利範圍第14項所述的片式電容,其特徵是: 在上述接觸部分的短轴方向的兩端設置一對縫隙
部分。 16·如申請專利範圍第1項所述的片式電容,其特徵是: 最大直徑比上述連接用插頭的直徑大,最小直徑比 上述連接用插頭的直徑小的大致星型地形成上述接觸 部分。 17·如申請專利範圍第1項所述的片式電容,其特徵是: 在中心部分形成凹部,在上述凹部内配設上述電容 元件。
18·如申請專利範圍第1項所述的片式電容,其特徵是:它 備有 由上述片式電容構成的本體部分、 與上述本體部分的上述貫通孔的間隔對應地設置 比上述連接用插頭大的貫通孔,在上述基板面上自由滑 動地配設的滑板、和 爲了由設置在上述滑板上的上述貫通孔和上述本 體部分的上述接觸部分夾住上述連接用插頭,而在上述 67 1277992 本體部分和上述滑板的至少任何一個上加力的加力部 分。 19.如申請專利範圍第18項所述的片式電容,其特徵是: 上述接觸部分沿上述滑板的滑動方向具有彈性。 5 20.如申請專利範圍第3項所述的片式電容,其特徵是: 上述陽極片和上述陰極片的至少任何一方具有彈 性,
通過設置上述連接用插頭嵌入的半圓狀的貫通孔 和與上述半圓狀的貫通孔鄰接的縫隙,構成上述接觸部 10 分。 21. 如申請專利範圍第3項所述的片式電容,其特徵是: 上述陽極片和上述陰極片的至少任何一方具有彈 性, 通過設置上述連接用插頭插入用的,在内部備有突 15 起的貫通孔,使上述突起彎折,構成上述接觸部分。
22. —種片式電容,其特徵是:它備有 在上面與1C連接的第1接合面、 在下面與印刷電路配線板連接的第2接合面、和 與上述第1接合面和上述第2接合面的至少一方連 20 接的電容元件。 23. 如申請專利範圍第22項所述的片式電容,其特徵是:它 進一步備有 設置上述第1接合面和上述第2接合面,安裝上述電 容元件的絕緣基板。 68 1277992 24·如申請專利範圍第23項所述的片式電容,其特徵是: 上述絕緣基板具有在下面一側安裝上述電容元件 的第1絕緣基板、和在上面/側設置上述電容元件嵌入 的切去部分,厚度在上述電容元件的高度以上的第2絕 緣基板, 進一步具有覆蓋上述電容元件的絕緣部分。 25·如申請專利範圍第23項所述的片式電容,其特徵是: 使上述絕緣基板具有與上述1C大致相同的形狀,並 且使上述第1、第2接合面與設置在上述1C上的連接用接 合面對應。 26·如申請專利範圍第23項所述的片式電容,其特徵是: 在上述苐1接合面和上述第2接合面的至少一方上 具有焊料孔。 27·—種片式電容,其特徵是:它備有 在單面上具有陽極電極部分的陽極片、 在單面上具有陰極電極部分的陰極片、 配設在上述陽極電極部分和上述陰極電極部分之 間的電解質、和 配設在上述陽極片和上述陰極片之間,與上述陽極片 和上述陰極片接合成一體,密封上述電解質的密封片。 从如申請專利範圍第27項所述的片式電容其特徵是: 上述1%極電極部分由陽極電極箔構成、 上述陰極電極部分由陰極電極fg構成,進-步備有 配設在上述陽極電極部分和上述陰極電極部分之 69 1277992 間’並且含有上述電解質的分隔器, 在上述洽、封片中設置上述陽極電極部分、上述分隔 器和上述陰極電極部分嵌入的開口部分。 29·如申請專利範圍第27項所述的片式電容,其特徵是: 5 上述陽極片由鋁箔構成、並且上述陽極電極部分是 通過對上述陽極片的單面的一部分進行刻敍、形成處理 形成的, 上述陰極片由鋁箔構成、並且上述陰極電極部分是 通過對上述陰極片的單面的一部分進行刻蝕形成的,進 10 一步備有, 配设在上述陽極電極部分與上述陰極電極部分之 間,並且含有上述電解質的分隔器, 在上述密封片中設置上述陽極電極部分、上述分隔 器和上述陰極電極部分嵌入的開口部分。 15 3〇·如申請專利範圍第27項所述的片式電容,其特徵是: 上述陽極電極部分由陽極電極箔構成, 上述陰極電極部分由陰極電極箔構成,進一步備有 混入上述電解液中的大致球狀的墊片, 在上述密封片中設置上述陽極電極部分、上述電解 20 液和上述陰極電極部分嵌入的開口部分。 31·如申請專利範圍第27項所述的片式電容,其特徵是: 分別在上述陽極片和上述陰極片中設置IC的連接 用插頭嵌入的貫通孔、和在上述貫通孔中,在與上述連 接用插頭電連接的貫通孔内設置接觸部分。 70 1277992 32·如申請專利範圍第27項所述的片式電容,其特徵是:還 具備多個連接器,各個連接器具有··在上述陽極片和上 述陰極片上分別電連接、使1C的連接用插頭嵌入的貫通 孔、和在上述貫通孔中,在與上述連接用插頭電連接的 5 貫通孔内分別設置接觸部分。 33·如申請專利範圍第27項所述的片式電容,其特徵是: 上述1¼極片和上述陰極片是由在上述陰極電極部 分和上述陽極電極部分以外的,至少與上述電解液接觸 的部分上,實施了鍍金、絕緣塗敷中任何一種的具有彈 10 性的導電性的金屬構成的。 34·如申請專利範圍第32項所述的片式電容,其特徵是: 上述陽極片、上述陰極片和上述連接器是由在上述 陰極電極部分和上述陽極電極部分以外的,至少與上述 電解液接觸的部分上,實施了鍍金、絕緣塗敷中任何一 15 種的具有彈性的導電性的金屬構成的。 35·如申請專利範圍第28項所述的片式電容,其特徵是: 具有多個上述陽極電極箔、上述陰極電極箔和上述 分隔為’在上述陽極電極箔與上述陰極電極箔之間交替 地層積多個上述分隔器中的各個分隔器。 20 36·如申請專利範圍第27項所述的片式電容,其特徵是: 上述電解液是凝膠狀的。 37·如申請專利範圍第27項所述的片式電容,其特徵是: 在中心部分形成凹部,在上述凹部内配設上述上述 陽極電極部分、上述陰極電極部分和上述電解液。 71 1277992 38·如申請專利範圍第27項所述的片式電容,其特徵是··它 進步具有覆盍外表面的絕緣層。 39·如申請專利範圍第3項所述的片式電容,其特徵是: 上述陰極片具有設置了上述陰極片的接觸部分的 陰極電極箱,上述陽極片具有設置了上述陽極片的接觸 部分的陽極電極箱, 具有配設在上述陽極電極箱與上述陰極電極箱之 並且浸含在上述電解液中的分隔器,上述陰極電極 羯、上述陽極電極箱和上述分隔器構成上述電容元件, ^ 上述絕緣層設置上述分隔器嵌入的開口部分,配設 在上述陽極電極落與上述陰極電極荡部分之間,密封2 =分隔器,並且構成使上述陽極電極箱和上述陰極電㉟ 續接合成一體的密封片。 4〇·如申請專利範圍第27項所述的片式電容,其特徵是: 上述陽極片具有 形成上述陽極電極部分的陽極電極箔、 在上述陽極電極笛的單面上露出上述陽極電極箱 · 的至少周邊的一部分進行層疊的絕緣片、和 露出上述陽極電極箔的陽極連接端子, 上述陰極片具有 形成上述陰極電極部分的陰極電極箔、 在上述陰極電極箱的單面上露出上述陰極電極羯 的至少周邊的-部分進行層疊的絕緣片、和 露出上述陰極電極箔的陰極連接端子, 72 1277992 備有配設在上述陽極電極箱和上述陰極電極箱之 間,並且浸含在上述電解液中的分隔哭, 在上述密封片找置上述分隔|^人的開口部分。 41.如申請專利範圍第40項所述的片式電容,其特徵是:它 進一步備有 具有設置在1c的連接用插頭嵌人的貫通孔内,連接 上述連接用插頭的接觸部分,由具有彈性的導電體構成 ’與上述陽極連接端子部分電連接的陽極連接器、和 10
八5又罝在_接用插頭嵌入的貫通孔内,連 上述連接用插頭的接觸部分,由具有彈性的導電體構 ,與上述陰極連接端子部分電連接的陰極連接器。 42.如申請專利範圍第1項所述的片式電容,1特徵是: 具有 在單面的中央1^具有陽極電極箔,設置了上述貫 k孔矛上述接觸部分的,由具有導電性的彈性金屬構成 的陽極蓋、
、在單面的中央部分具有陰極電極箔,設置了上述貫 I孔牙上述接觸部分的,由具有導電性的彈性金屬構成 的陰極蓋、和 比上述陽極電極箔和陰極電極箔小地形成的,配設 在上述陽極電極和上述陰極電_之間,並且浸含在 驅動用電解液中的分隔器, 上述陰極電極箔、上述陽極電_和上述分隔器構 成上述電容元件, 73 1277992 上述絕緣層設置上述分隔器後入的開口部分和上 述連接用插頭嵌人的貫通孔,配設在上述陽極電極落與 上述陰極電極箱之間和上述陽極蓋與上述陰極蓋之間 ,岔封上述分隔器,並且構成使上述陽極電極箔、上述 5 陰極電極笛、上述陽極蓋和上述陰極蓋接合成_體的密 封片。 43.如申請專利範圍第39項〜42項中任何一項所述的片式電 容,其特徵是: 具有多個上述陽極電極箔、上述陰極電極箔和上述 隹 1〇 分隔器,在上述陽極電極羯與上述陰極電極箱之間交替 地層積多個上述分隔器中的各個分隔器。 44·如申請專利範圍第39項〜42項中任何一項所述的片式電 容’其特徵是: 在上述陽極電極箔和上述陰極電極箔的至少任何 個上5又置大致十字狀、大致γ字狀的任何一種縫隙, 使在與上述縫隙對應的部分上形成直徑比上述連 ㈣插頭的直徑大關口部分的具有彈性的絕緣片,覆 · 1在η又置了上述缝隙的上述陽極電極箔和上述陰極電 極4的至少任何一個上形成上述接觸部分。 20 45·—種ic插座,其特徵是: 它是使1C與印刷電路配線板連接的IC插座,備有 搭載具有在上述1C的連接用插頭嵌入的第i貫通孔 中在而要與上述連接用插頭電連接的上述第1貫通孔内 形成的接觸部分、和 74 1277992 與上述接觸部分連接的電容元件的片式電容的滑 動部分、 具有設置上述連接用插頭嵌入的第2貫通孔,在上 述第2貫通孔中需要與上述連接用插頭電連接的上述第 5 2貫通孔内形成的固定接點部分、和包含上述固定接點 部分的配線圖案,與上述印刷電路配線板接合的覆蓋部 分、和 設置在上述覆蓋部分上,使上述滑動部分相對上述 覆蓋部分滑動的驅動機構。 10 46.如申請專利範圍第45項所述的1C插座,其特徵是: 上述片式電容進一步備有 設置了上述貫通孔和上述接觸部分的導電性陰極 片、 設置了上述貫通孔和上述接觸部分的導電性陽極 15 片、和 設置在上述陰極片和上述陽極片之間的第1絕緣層, 分別使上述電容元件的陰極、陽極與上述陰極片和 上述陽極片連接, 上述滑動部分進一步具有在使上述陰極片、上述陽 20 極片和上述第1絕緣層一體地層積接合的狀態中覆蓋外 表面的至少一部分的絕緣性外裝部件。 47.如申請專利範圍第46項所述的1C插座,其特徵是: 上述陰極片和上述陽極片的至少任何一個具有彈 性, 75 1277992 通過設置上述連接用插頭嵌入的半圓狀貫通孔和 與上述半圓狀貫通孔鄰接的縫隙,構成上述接觸部分。 48·如申請專利範圍第46項所述的冗插座,其特徵是: 上述陽極片和上述陰極片的至少任何一方具有彈 5 性, 通過設置上述連接用插頭插入用的,在内部備有突 起的貫通孔,使上述突起彎折,構成上述接觸部分。 49· 一種片式電容的製造方法,其特徵是: 它是製造具有備有1C的連接用插頭嵌入的貫通孔 · 10 、在上述貫通孔中在需要與上述連接用插頭電連接的上 述貫通孔内形成的接觸部分的導電性陰極片、備有上述 連接用插頭嵌入的貫通孔、和在上述貫通孔中在需要與 上述連接用插頭電連接的上述貫通孔内形成的接觸部 分的導電性陽極片、設置在上述陰極片與上述陽極片之 15 間的第1絕緣層、分別與上述陰極片和上述陽極片連接 的第1電容元件的片式電容的製造方法,備有 將在上述1C的全部的上述連接用插頭非接觸地嵌 鲁 入的部分中設置逃逸貫通孔的第丨絕緣層,配置在成爲 與上述連接用插頭非接觸的部分上分別設置了直徑比 20 上述連接用插頭的外徑大的逃逸貫通孔的陰極片的表 面與陽極片之間的步驟、 在與分別设置在上述陰極片、上述絕緣片和上述陽 極片上的逃逸貫通孔一致的狀態中進行層疊的步驟、和 使上述接觸部分同時與上述陰極片和上述陽極片 76 1277992 形成一體的步驟。 50. 如申請專利範圍第49項所述的片式電容的製造方法,其 特徵是:它進一步備有 在上述陰極片和上述陽極片上形成上述接觸部分 5 前,在除去形成上述逃逸貫通孔和上述接觸部分的部分 的至少一部分上,通過衝壓加工形成凹部的步驟。 51. 如申請專利範圍第49項所述的片式電容的製造方法,其 特徵是:它進一步備有 在上述陰極片和上述陽極片上形成上述接觸部分 10 後,使上述第1電容元件分別與上述陰極片和上述陽極 片連接的步驟、和 在真空、非活性氣體中的任何一種情形中用第2絕 緣層密封上述第1電容元件的步驟。 52. 如申請專利範圍第49項所述的片式電容的製造方法,其 15 特徵是: 在配置上述第1絕緣層的步驟中,通過印刷熱硬化 、UV硬化的任何一種的絕緣膠形成上述第1絕緣層,並 且通過上述第1絕緣層連接上述陰極片和上述陽極片。 53. 如申請專利範圍第49項所述的片式電容的製造方法,其 20 特徵是: 在配置上述第1絕緣層的步驟中,用熱可逆性的絕 緣片形成上述第1絕緣層,通過加熱上述陰極片和上述 陽極片與上述絕緣片熱粘合。 54. 如申請專利範圍第49項所述的片式電容的製造方法,其 77 1277992 特徵是: 在配置上述第1絕緣層的步驟中,用熱可逆性的絕 緣片形成上述第1絕緣層,通過超聲波使上述陰極片和 上述陽極片與上述絕緣片熱粘合。 5 55·如申請專利範圍第49項所述的片式電容的製造方法,其 特徵是: 使設置在上述陰極片和上述陽極片上的上述逃逸 貫通孔比設置在上述第1絕緣層上的逃逸貫通孔大,並 且,使設置在上述陰極片和上述陽極片上的上述接觸部 〇 分比設置在上述第1絕緣層上的上述逃逸貫通孔小。 56·如申請專利範圍第49項所述的片式電容的製造方法,其 特徵是: 它進一步備有追加上述第1絕緣層和上述陽極片, 層積在上述陰極片的裏面,連接特性與上述第丨電容元 件不同的第2電容元件的步驟。 5入如申請專利範圍第49項所述的片式電容的製造方法,其 特徵是: / ^ 分別在上述陽極片、上述陰極片的任何—個和上述 20
絕緣片的中央部分設置開口部分,在上述開卩部分内配 置上述電容元件。 78
TW092130077A 2002-10-30 2003-10-29 Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor TWI277992B (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002315710A JP4186589B2 (ja) 2002-10-30 2002-10-30 シート形電子部品モジュール
JP2002329450A JP4161686B2 (ja) 2002-11-13 2002-11-13 シート形電子部品モジュール
JP2002334824A JP4093027B2 (ja) 2002-11-19 2002-11-19 シート形電子部品モジュール
JP2003004453A JP4107089B2 (ja) 2003-01-10 2003-01-10 シート形電子部品付icソケット
JP2003021820A JP4186638B2 (ja) 2003-01-30 2003-01-30 シート形コンデンサモジュール
JP2003023773A JP2004235521A (ja) 2003-01-31 2003-01-31 シート形コンデンサモジュールの製造方法
JP2003134087A JP4314878B2 (ja) 2003-05-13 2003-05-13 シート形電解コンデンサ
JP2003134088A JP2004342647A (ja) 2003-05-13 2003-05-13 シート形電解コンデンサ

Publications (2)

Publication Number Publication Date
TW200410272A TW200410272A (en) 2004-06-16
TWI277992B true TWI277992B (en) 2007-04-01

Family

ID=32739025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092130077A TWI277992B (en) 2002-10-30 2003-10-29 Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor

Country Status (3)

Country Link
US (2) US7023685B2 (zh)
CN (1) CN1319085C (zh)
TW (1) TWI277992B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265995B2 (en) * 2003-12-29 2007-09-04 Intel Corporation Array capacitors with voids to enable a full-grid socket
US7787234B2 (en) * 2005-05-18 2010-08-31 Panasonic Corporation Digital signal processor
US7278859B1 (en) * 2006-08-31 2007-10-09 Intel Corporation Extended package substrate
US7969712B2 (en) * 2007-04-19 2011-06-28 Oracle America, Inc. Power integrity circuits with EMI benefits
KR100904710B1 (ko) * 2007-11-01 2009-06-29 삼성에스디아이 주식회사 연성인쇄회로기판, 이의 접합방법 및 이를 구비하는 배터리팩
TWM363131U (en) * 2009-01-20 2009-08-11 Hon Hai Prec Ind Co Ltd Electrical connector
JP5558182B2 (ja) * 2009-05-27 2014-07-23 山洋電気株式会社 電気装置の放熱構造
US8993403B2 (en) * 2009-12-15 2015-03-31 Showa Denko K.K. Socket, and capacitor element producing jig using socket
JP5960383B2 (ja) 2010-06-01 2016-08-02 スリーエム イノベイティブ プロパティズ カンパニー 接触子ホルダ
JP5821322B2 (ja) 2010-07-26 2015-11-24 セイコーエプソン株式会社 検出装置、電子機器及びロボット
JP2012068029A (ja) 2010-09-21 2012-04-05 Seiko Epson Corp 検出装置、電子機器及びロボット
JP2012088263A (ja) 2010-10-22 2012-05-10 Seiko Epson Corp 検出装置、電子機器及びロボット
CN102543920B (zh) * 2010-12-21 2015-04-29 中芯国际集成电路制造(北京)有限公司 芯片尺寸封装方法及封装结构
JP6157048B2 (ja) * 2011-02-01 2017-07-05 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
CN102999139B (zh) * 2011-09-08 2016-03-30 英业达股份有限公司 供电装置与应用其的服务器机架系统
US9398683B2 (en) * 2013-03-26 2016-07-19 Apple Inc. Packaged capacitor component with multiple self-resonance frequencies
KR102177834B1 (ko) * 2014-05-14 2020-11-12 삼성디스플레이 주식회사 표시장치
DE102014217927A1 (de) * 2014-09-08 2016-03-10 Robert Bosch Gmbh Verfahren zur lötfreien elektrischen Einpresskontaktierung von elektrisch leitfähigen Einpress-Stiften in Leiterplatten
CN109425812B (zh) * 2017-08-28 2021-03-12 创意电子股份有限公司 半导体封装元件的检测系统及其热阻障层元件
CN112952448B (zh) * 2021-01-28 2022-12-06 深圳市豪塑科技有限公司 连接器及其生产工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130150A (ja) 1983-12-16 1985-07-11 Matsushita Electric Ind Co Ltd Icソケツト
JPS60136015A (ja) 1983-12-22 1985-07-19 Fujitsu Ltd 垂直記録用薄膜磁気ヘツド
US5168432A (en) * 1987-11-17 1992-12-01 Advanced Interconnections Corporation Adapter for connection of an integrated circuit package to a circuit board
KR100565935B1 (ko) * 1997-09-03 2006-05-25 신에츠 포리마 가부시키가이샤 캐패시터마이크로폰용일체형홀더-커넥터, 그 제조방법 및 그 장착방법
JP3046015B1 (ja) * 1998-12-28 2000-05-29 株式会社メルコ 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6164984A (en) * 1999-04-01 2000-12-26 Schreiner Etiketten Und Selbstkelbetechnik Gmbh & Co. Electrical connecting element
JP2001024568A (ja) * 1999-07-07 2001-01-26 Sony Corp 電子装置
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
US6558181B2 (en) * 2000-12-29 2003-05-06 Intel Corporation System and method for package socket with embedded power and ground planes
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US6593535B2 (en) * 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
US6793533B2 (en) * 2001-08-08 2004-09-21 Molex Incorporated Electrical connector assembly

Also Published As

Publication number Publication date
US7023685B2 (en) 2006-04-04
US20040145877A1 (en) 2004-07-29
US7057875B2 (en) 2006-06-06
CN1499544A (zh) 2004-05-26
US20060007638A1 (en) 2006-01-12
CN1319085C (zh) 2007-05-30
TW200410272A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
TWI277992B (en) Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor
TWI278882B (en) Surface-mount capacitor and method of producing the same
KR100907600B1 (ko) 고체 전해 콘덴서
US20080017409A1 (en) Multilayer board
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2009302499A (ja) 固体電解コンデンサ及びその製造方法
JP5900766B2 (ja) ケーブルの配線基板への固定構造または固定方法
US20130280598A1 (en) Solid State Battery
JP3882540B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
TW200303564A (en) Solid electrolytic capacitor and manufacturing method for the same
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP5445673B2 (ja) 固体電解コンデンサ及びその製造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
JP6232587B2 (ja) 固体電解コンデンサ
CN1975950B (zh) 片式电容的制造方法
JP2017134960A (ja) ラミネート型蓄電素子およびラミネート型蓄電素子の製造方法
CN217983592U (zh) 电池焊接结构及音频设备
JP4314878B2 (ja) シート形電解コンデンサ
JP6979851B2 (ja) コンビネーションカードの製造方法
WO2012124673A1 (ja) 部品内蔵基板
JP2004342647A (ja) シート形電解コンデンサ
JP4107089B2 (ja) シート形電子部品付icソケット
JP2008028298A (ja) 固体電解コンデンサ
JP2004235521A (ja) シート形コンデンサモジュールの製造方法
JP2018037338A (ja) 蓄電素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees