JP3046015B1 - 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ - Google Patents

集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ

Info

Publication number
JP3046015B1
JP3046015B1 JP10374301A JP37430198A JP3046015B1 JP 3046015 B1 JP3046015 B1 JP 3046015B1 JP 10374301 A JP10374301 A JP 10374301A JP 37430198 A JP37430198 A JP 37430198A JP 3046015 B1 JP3046015 B1 JP 3046015B1
Authority
JP
Japan
Prior art keywords
wiring board
pin
integrated circuit
socket
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10374301A
Other languages
English (en)
Other versions
JP2000195633A (ja
Inventor
貴郁 園部
誠 大屋
渡邊　　悟
廉 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JST Mfg Co Ltd
Original Assignee
JST Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JST Mfg Co Ltd filed Critical JST Mfg Co Ltd
Priority to JP10374301A priority Critical patent/JP3046015B1/ja
Priority to US09/472,518 priority patent/US6176709B1/en
Priority to TW088123101A priority patent/TW490828B/zh
Application granted granted Critical
Publication of JP3046015B1 publication Critical patent/JP3046015B1/ja
Publication of JP2000195633A publication Critical patent/JP2000195633A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Abstract

【要約】 【課題】集積回路素子アッセンブリ（ＣＰＵアクセラレ
ータなど）の部品点数を削減する。 【解決手段】ＰＧＡパッケージ１（ＣＰＵパッケージ）
が装着されるＰＧＡソケット２１は、ハウジング４０
に、プリント配線基板２２を挿通してマザーボードソケ
ット３１に装着されるべき長挿通ピン６１と、プリント
配線基板２２を挿通するがマザーボードソケット３１に
までは達しない短挿通ピン６２と、プリント配線基板２
２の表面に接合される表面実装ピン６３との３種類のピ
ンを植設して構成されている。表面実装ピン６３に対応
するＰＧＡパッケージ１のピン１１の直下の位置には、
プリント配線基板２２とマザーボードソケット３１とを
接続するための中継ピン６５が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＣＰＵパッケー
ジに代表される集積回路素子をマザーボードなどの主配
線基板に取り付けるための集積回路素子用ソケットおよ
び集積回路素子用アダプタ、ならびにこれらを用いたＣ
ＰＵアクセラレータなどの集積回路素子アッセンブリに
関する。
【０００２】
【従来の技術】パーソナルコンピュータのマザーボード
には、ＣＰＵ装着用のソケットが設けられており、この
ソケットに、ＣＰＵ等のチップを内蔵したいわゆるＰＧ
Ａ（ピングリッドアレイ）パッケージが装着されるよう
になっている。ＣＰＵの開発が急速に進められ、性能を
高めたＣＰＵが相次いで市場に供給される昨今では、旧
型のＣＰＵを新型のより高性能のＣＰＵと交換してパー
ソナルコンピュータの演算性能の高速化を図るアップグ
レードは、既存のハードウエア資源を有効に利用しつ
つ、より高度なソフトウエアをストレスなく使用するた
めに不可欠な手法である。
【０００３】ところが、旧型のＣＰＵと新型のＣＰＵと
では、駆動電圧および信号ピンの配置などが必ずしも一
致しているとは限らず、そのために、単にＰＧＡパッケ
ージの置き換えのみでは、所望のアップグレードを達成
できない場合がある。そこで、既存のパーソナルコンピ
ュータのマザーボード上のソケットと、新型のＣＰＵと
の間で、駆動電圧および信号の整合をとるアダプタを用
いることにより、ＣＰＵのアップグレードを達成するよ
うにしている。最も一般的に市場に提供されている製品
は、上述のようなアダプタと新型のＣＰＵとを組み合わ
せたＣＰＵアクセラレータである。
【０００４】図１１は、従来のＣＰＵアクセラレータの
構成を示す図解図であり、ＣＰＵアクセラレータ１００
をマザーボード１２０のソケット１２１に装着した状態
をマザーボード１２０の表面に沿う方向から見た図が示
されている。マザーボード１２０には、いわゆる「Ｓｏ
ｃｋｅｔ７」のソケット１２１が実装されている。この
ソケット１２１には、通常は、図１３に示す状態で、Ｃ
ＰＵを内蔵したＰＧＡパッケージ１３０（ＣＰＵパッケ
ージ）が装着されている。
【０００５】図１１を参照して、ＣＰＵアクセラレータ
１００は、ＣＰＵを内蔵したＰＧＡパッケージ１０１
（ＣＰＵパッケージ）、このＰＧＡパッケージ１０１が
装着されるＰＧＡソケット１０２、ＰＧＡソケット１０
２が実装された第１中間プリント配線基板１０３、駆動
電圧および信号などの整合をとるための第２中間プリン
ト配線基板１０４、およびＣＰＵを冷却するためのＰＧ
Ａパッケージ１０２上に設けられた冷却装置１０５を備
えている。
【０００６】ＰＧＡソケット１０２は、ＰＧＡパッケー
ジ１０１の下面から突出した複数のピン１０６の全てを
受け入れて保持するようになっている。すなわち、ＰＧ
Ａソケット１０２には、その下面に複数のピン１０７が
植設されていて、この複数のピン１０７の頭部には、Ｐ
ＧＡパッケージ１０１のピン１０６をそれぞれ受け入れ
て保持するピン保持部が備えられている。そして、ＰＧ
Ａソケット１０２の全てのピン１０７は、第１中間プリ
ント配線基板１０３に半田付けされている。
【０００７】第１中間プリント配線基板１０３には、マ
ザーボード１２０から供給される、たとえば３．３Ｖの
電圧を２．２Ｖの電圧に変換してＰＧＡパッケージ１０
１に供給するためのレギュレータ回路、マザーボード１
２０から供給されるベースクロックを定数倍してＣＰＵ
の駆動クロックを作成するときのクロック倍率を設定す
るための回路、冷却ファン１０５の電源を供給するため
の電源回路などが設けられている。
【０００８】ＰＧＡソケット１０２の複数のピン１０７
は、アドレス信号やデータ信号などをやりとりするため
の信号ピン１０７Ａと、クロック倍率の設定信号等を伝
達するための設定ピン１０７Ｂと、第１中間プリント配
線基板１０３からの電源電圧をＰＧＡパッケージ１０１
に供給したり、信号の整合をとるための処理が必要な信
号を伝達したりするための中継ピン１０７Ｃとに大別さ
れる。
【０００９】第１中間プリント配線基板１０３の下面か
らは、複数のピン１１１が平行に突出している。これら
の複数のピン１１１のうち信号ピン１０７Ａに相当する
位置に植設されたピン１１１Ａは、図１２に拡大して示
すように、第１中間プリント配線基板１０３に形成され
たスルーホールに埋め込まれた半田１１２を介して、信
号ピン１０７に接続されている。設定ピン１０７Ｂに対
応する位置には、ピン１１１は存在しない。中継ピン１
０７Ｃの直下の位置にもピン１１１は存在しない。中継
ピン１０７Ｃは第１中間プリント配線基板１０３上にお
いてレギュレータ回路などに接続されるか、または、第
１中間プリント配線基板１０３上に形成された配線導体
に接続されている。そして、複数のピン１１１のうち当
該中継ピン１０７Ｃに対応したピン１１１Ｃは、中継ピ
ン１０７Ｃの直下を避けた位置に植設されている。
【００１０】第２中間プリント配線基板１０４には、ピ
ン１１１Ｃにマザーボードからの電源電圧を供給した
り、ピン配列を変換したりするための回路が形成されて
いる。この第２中間プリント配線基板１０４は、信号ピ
ン１０７Ａに対応した第１中間プリント配線基板１０３
のピン１１１Ａを挿通させるとともにこれらのピン１１
１Ａを保持する。さらに、第２中間プリント配線基板１
０４は、中継ピン１０７Ｃと共通軸線上に、ピン１１１
Ｃに対応したピン１１３を有している。これらのピン１
１３およびピン１１１Ａが、マザーボード１２０上のソ
ケット１２１に装着されて保持されることになる。
【００１１】図１１に示すように、マザーボード１２０
にＣＰＵアクセラレータ１００を装着した状態では、第
２中間プリント配線基板１０４の下面がソケット１２１
の上面に当接し、これにより、ピン１１３，１１１Ａが
傾斜した姿勢でソケット１２１に挿入されることを防止
できるようになっている。
【００１２】
【発明が解決しようとする課題】上述のような従来のＣ
ＰＵアクセラレータ１００では、第１中間プリント配線
基板１０３と第２中間プリント配線基板１０４との２枚
の中間プリント配線基板を上下に積層して用いており、
そのために、部品点数が多い。これにより、部品コスト
が嵩むうえ、組立工数も多いために生産コストも高くつ
く。
【００１３】また、２枚のプリント配線基板を上下に積
層した構造では、ＣＰＵアクセラレータ１００の高さが
必然的に高くなるので、とくに、小型の筐体内にＣＰＵ
アクセラレータ１００を収容する場合に、スペースの確
保が困難であり、他の部品や筐体内壁面と干渉してしま
う場合があった。そこで、この発明の目的は、上述の技
術的課題を解決し、集積回路素子用アダプタや集積回路
素子アッセンブリの部品点数を削減することができる集
積回路素子用ソケットを提供することである。
【００１４】また、この発明の他の目的は、部品点数が
削減された集積回路素子用アダプタを提供することであ
る。この発明のさらに他の目的は、部品点数が削減され
た集積回路素子アッセンブリを提供することである。
【００１５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、主配線基
板に実装されたソケットに中間配線基板を介在させた状
態で集積回路素子を取り付けるために用いられる集積回
路素子用ソケットであって、集積回路素子が直接装着さ
れるハウジングに、上記中間配線基板を挿通して主配線
基板のソケットに装着されるべき長挿通ピンと、上記中
間配線基板を挿通するが主配線基板のソケットまでは達
しない短挿通ピンと、上記中間配線基板の上記ハウジン
グに対向する側の表面に接合される表面実装ピンとが植
設されていることを特徴とする集積回路素子用ソケット
である。
【００１６】主配線基板は、たとえば、パーソナルコン
ピュータのマザーボードであってもよい。また、集積回
路素子は、たとえば、ＣＰＵを内蔵したＣＰＵパッケー
ジであってもよい。さらに、中間配線基板は、主配線基
板から供給される電源電圧を変換して集積回路素子に供
給する電源電圧変換回路や、集積回路素子に設定信号な
どの一定の信号を与える設定回路や、主配線基板と集積
回路素子との間でやりとりされる信号を変換する信号変
換回路などが設けられたものであってもよい。
【００１７】また、ハウジングに植設された各ピンは、
集積回路素子の端子と接続される端子接続部を有してい
ることが好ましい。この発明の集積回路素子用ソケット
は、中間配線基板を挿通して主配線基板のソケットにま
で達する長挿通ピンと、中間配線基板を挿通するが主配
線基板のソケットにまでは達しない短挿通ピンと、中間
配線基板の表面に実装される表面実装ピンとの３種類の
ピンを備えている。これにより、集積回路素子と主配線
基板との間で直接やりとりされるべき信号等（信号や動
作電源電圧など）の伝達は長挿通ピンが担い、専ら中間
配線基板と集積回路素子との間でやりとりされるべき信
号等の伝達は短挿通ピンが担い、集積回路素子と主配線
基板との間での整合等のために変換が必要な信号等の伝
達は表面実装ピンが担うことができる。
【００１８】これにより、ＣＰＵパッケージなどの集積
回路素子をマザーボードなどの主配線基板に取り付ける
際の必要な機能を１枚の中間配線基板によって達成する
ことができる。その結果、ＣＰＵアクセラレータなどの
集積回路素子アッセンブリの部品点数を削減することが
できるので、そのコストの低下および組立工数の削減を
図ることができる。
【００１９】また、２枚の中間プリント基板を積層して
用いる必要のあった従来技術とは異なり、集積回路素子
アッセンブリ全体の高さを低くすることができる。請求
項２記載の発明は、上記長挿通ピンは、上記中間配線基
板に形成された回路に電気的に接続される分岐ピンを含
むことを特徴とする請求項１記載の集積回路素子用ソケ
ットである。
【００２０】この発明によれば、主配線基板と集積回路
素子との間でやりとりされる信号等を、分岐ピンによっ
て、中間配線基板に形成された回路に取り込むことがで
きるので、そのような信号等を利用した処理を行う回路
を中間配線基板上に設けることができる。請求項３記載
の発明は、上記長挿通ピンは、上記中間配線基板に形成
された回路から電気的に絶縁された状態とされるスルー
ピンを含むことを特徴とする請求項１または２記載の集
積回路素子用ソケットである。
【００２１】この構成により、専ら集積回路素子と主配
線基板との間でのみやりとりされる信号等については、
スルーピンを利用することにより、中間配線基板に形成
された回路への無用な信号等の入力を防ぐことができ
る。請求項４記載の発明は、上記短挿通ピンは、上記中
間配線基板に形成された回路に電気的に接続され、か
つ、上記主配線基板からは電気的に絶縁された状態とさ
れるピンを含むことを特徴とする請求項１ないし３のい
ずれかに記載の集積回路素子用ソケットである。
【００２２】これにより、主配線基板とは独立して中間
配線基板で生成される設定信号等を集積回路素子に入力
できる。請求項５記載の発明は、上記表面実装ピンは、
上記中間配線基板に形成された回路に電気的に接続され
るピンを含むことを特徴とする請求項１ないし４のいず
れかに記載の集積回路素子用ソケットである。
【００２３】この発明によれば、表面実装ピンにより、
集積回路素子と中間配線基板に形成された回路との接続
が達成される。表面実装ピンは、集積回路素子の端子
（たとえば、ピン形状のもの）に接続される端子接続部
と、当該集積回路素子の端子位置からずれた位置におい
て中間配線基板に接合される基板接合部とを有するもの
であることが好ましい。このような構成であれば、中間
配線基板において当該集積回路素子の端子位置と整合す
る位置に、中間配線基板と主配線基板のソケットとを接
続する中継ピンを設けることができる。
【００２４】請求項６記載の発明は、上記長挿通ピン
は、上記主配線基板に実装されたソケットに対する挿入
深さを規制するための過挿入防止機構を有していること
を特徴とする請求項１ないし５のいずれかに記載の集積
回路素子用ソケットである。この構成によれば、長挿通
ピンに設けられた過挿入防止機構の働きにより、集積回
路素子用ソケット（ならびにこれを用いた集積回路素子
用アダプタおよび集積回路素子アッセンブリ）を適正な
姿勢で主配線基板のソケットに装着することができる。
【００２５】とくに、集積回路素子用ソケットが複数の
長挿通ピンを備える場合に、適当に分散配置された長挿
通ピン（必ずしも全ての長挿通ピンである必要はな
い。）に過挿入防止機構を備えることにより、集積回路
素子用ソケットが有する複数のピンを適正な姿勢で主配
線基板のソケットに装着でき、斜め挿入を防止できる。
上記過挿入防止機構は、長挿通ピンの先端付近に形成さ
れた細ピン部と、この細ピン部よりも長挿通ピンの基端
部側（集積回路素子用ソケットのハウジング側）に形成
された太ピン部との間の段差部からなっていてもよい。
この場合、細ピン部が主配線基板のソケットのコンタク
トと接触し、段差部が当該ソケットの表面に当接して、
太ピン部のソケットへの挿入を規制することになる。
【００２６】請求項７記載の発明は、主配線基板に実装
されたソケットに集積回路素子を取り付けるために用い
られる集積回路素子用アダプタであって、取り付けるべ
き集積回路素子と上記主配線基板に実装されたソケット
との間に介在される中間配線基板と、上記請求項１ない
し６のいずれかに記載の集積回路素子用ソケットとを含
むことを特徴とする集積回路素子用アダプタである。
【００２７】この構成により、１枚の中間配線基板を用
いるだけで、集積回路素子と主配線基板との接続に必要
な信号変換等の処理を達成できる。したがって、部品点
数が削減されるから、コストの低減および組立工数の削
減を図ることができる。また、必要に応じて、集積回路
素子アッセンブリの全体の高さを低くすることも可能と
なる。
【００２８】なお、長挿通ピンは、中間配線基板に対し
て、半田付けやその他の手段によって固定されているこ
とが好ましい。これにより、集積回路素子用アダプタの
機械的強度を向上できる。請求項８記載の発明は、上記
中間配線基板は、主配線基板のソケットに対向すべき側
の面の上記表面実装ピンに対応する位置に、主配線基板
のソケットに装着されるべき中継ピンを有していること
を特徴とする請求項７記載の集積回路素子用アダプタで
ある。
【００２９】この構成により、中間配線基板に形成され
た回路と主配線基板のソケットとの間の接続を中継ピン
によって行ったり、中間配線基板の要所の物理的な支持
を中継ピンによって行ったりすることができる。請求項
９記載の発明は、上記中継ピンは、上記中間配線基板に
形成された回路に電気的に接続されるピンを含むことを
特徴とする請求項８記載の集積回路素子用アダプタであ
る。
【００３０】この構成により、中継ピンを介して、中間
配線基板に形成された回路と主配線基板との接続を行う
ことができる。たとえば、中間配線基板に形成された信
号変換回路や電源電圧変換回路の入出力に、中継ピンお
よび表面実装ピンをそれぞれ接続すれば、主配線基板と
集積回路素子との間での信号等の変換を行うことができ
る。
【００３１】請求項１０記載の発明は、上記中継ピン
は、上記主配線基板に実装されたソケットに対する挿入
深さを規制するための過挿入防止機構を有していること
を特徴とする請求項８または９記載の集積回路素子用ア
ダプタである。この場合の過挿入防止機構は、主配線基
板上のソケット側の端部付近に設けられたフランジであ
ってもよい。この場合に、中継ピンのフランジよりも当
該ソケット側の部分において中継ピンとソケットのコン
タクトとの接触が得られ、フランジがソケットの表面に
当接することによって、中継ピンの挿入深さが規制され
ることになる。
【００３２】また、過挿入防止機構は、中継ピンの先端
付近に形成された細ピン部と、この細ピン部よりも中継
ピンの基端部側（中間配線基板側）に形成された太ピン
部との間の段差部からなっていてもよい。この場合、細
ピン部が主配線基板のソケットのコンタクトと接触し、
段差部が当該ソケットの表面に当接して、太ピン部のソ
ケットへの挿入を規制することになる。
【００３３】請求項１１記載の発明は、主配線基板に実
装されたソケットに取り付けられて用いられる集積回路
素子アッセンブリであって、集積回路素子と、この集積
回路素子が装着される上記請求項７ないし１０のいずれ
かに記載の集積回路素子用アダプタとを有していること
を特徴とする集積回路素子アッセンブリである。この構
成によれば、１枚の中間配線基板によって、集積回路素
子と主配線基板との間の信号等の整合をとることができ
るので、集積回路素子アッセンブリの部品点数を削減で
きる。これにより、コストを低減でき、かつ、組立工数
を削減できる。また、必要に応じて、集積回路素子アッ
センブリの全体の高さを低くすることができる。
【００３４】請求項１２記載の発明は、上記集積回路素
子は、ＣＰＵを内蔵したＣＰＵパッケージであり、上記
集積回路素子アッセンブリは、ＣＰＵアクセラレータで
あることを特徴とする請求項１１記載の集積回路素子ア
ッセンブリである。この構成により、部品点数が少な
く、コストおよび組立工数の低減されたＣＰＵアクセラ
レータが実現される。
【００３５】請求項１３記載の発明は、上記長挿通ピン
は、上記集積回路素子と上記主配線基板との間で信号を
そのままやりとりするための信号ピンを含み、上記短挿
通ピンは、上記集積回路素子に上記中間配線基板から設
定信号を与えるための設定ピンを含み、上記表面実装ピ
ンは、上記中間配線基板に形成された変換回路を介して
上記主配線基板に接続されるべきピンを含むことを特徴
とする請求項１１または１２記載の集積回路素子アッセ
ンブリである。
【００３６】この構成により、集積回路素子と主配線基
板との間での信号のやりとり、主配線基板からは独立し
た設定信号の集積回路素子への供給、および集積回路素
子と中間配線基板上の変換回路などとの間の信号等（信
号や電源電圧）のやりとりを達成できる。
【００３７】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係るＣＰＵアクセラレータ１０（集
積回路素子アッセンブリ）の斜視図であり、図２は、こ
のＣＰＵアクセラレータ１０をパーソナルコンピュータ
のマザーボード３０（主配線基板）に実装されたマザー
ボードソケット３１（たとえば、いわゆる「Ｓｏｃｋｅ
ｔ７」）に装着した状態を、マザーボード３０の表面に
沿う側方から見た図解的側面図である。
【００３８】ＣＰＵアクセラレータ１０は、ＣＰＵを内
蔵したＰＧＡパッケージ１（ＣＰＵパッケージ）と、こ
のＰＧＡパッケージ１をマザーボードコネクタ３１に装
着するためのアダプタ２（集積回路素子用アダプタ）
と、ＰＧＡパッケージ１を冷却するためにＰＧＡパッケ
ージ１の上面に設けられた冷却装置３とを有している。
冷却装置３は、ＰＧＡパッケージ１の上面に密着して配
置されたヒートシンク３０１と、このヒートシンク３０
１からの放熱を補助するためにその上部に設けられた冷
却ファン３０２とを有している。
【００３９】アダプタ２は、ＰＧＡパッケージ１が装着
されるＰＧＡソケット２１（集積回路素子用ソケット）
と、このＰＧＡソケット２１が取り付けられるプリント
配線基板２２（中間配線基板）とを有している。ＰＧＡ
ソケット２１は、平面視において矩形環状の合成樹脂製
のハウジング４０と、このハウジング４０の下面から突
出した複数のピン６０とを有している。ＰＧＡパッケー
ジ１の下面には、複数本のピン１１（端子）が突出して
植設されていて、ＰＧＡソケット２１は、ＰＧＡパッケ
ージ１および冷却装置３を取り外した状態の平面図であ
る図３に示すように、ＰＧＡパッケージ１の複数のピン
１１をそれぞれ受け入れる複数の孔４１が、ピン１１の
配列と整合するように配列されて形成されている。
【００４０】ＰＧＡソケット２１の複数のピン６０は、
上記複数の孔４１に植設されて下方に向けて突出してい
る。この複数のピン６０は、図２に示すように、プリン
ト配線基板２２を挿通してマザーボードソケット３１に
まで達する長挿通ピン６１と、プリント配線基板２２を
挿通するが、マザーボード３１にまでは達しない短挿通
ピン６２と、プリント配線基板２２を挿通せず、その表
面に形成された配線導体に表面実装される表面実装ピン
６３とに分類される。ピン６０のうちの大半は、長挿通
ピン６１である。
【００４１】プリント配線基板２２は、マザーボードソ
ケット３１に対向する面である下面側に、信号変換用ゲ
ートアレイ回路７１（信号変換回路：変換回路の１つ）
を実装しており、その反対側の面である上面側に、ＰＧ
Ａソケット２１を実装して構成されている。そして、プ
リント配線基板２２の下面側において、表面実装ピン６
３に対応する位置には、各表面実装ピン６３に対応する
ＰＧＡパッケージ１のピン１１と共軸の位置関係で、中
継ピン６５が植設されている。
【００４２】さらに、図３に最もよく示されているよう
に、プリント配線基板２２の上面側においてＰＧＡソケ
ット２１を回避した領域には、レギュレータＩＣ７２、
パワートランジスタ７３、電解コンデンサ７４、冷却フ
ァン用電源コネクタ７５およびクロック倍率設定用ディ
ップスイッチ７６（設定回路）などが実装されている。
また、矩形環状のＰＧＡソケット２１のハウジング４０
の中央の矩形孔に対向する領域には、アルミ電界コンデ
ンサやセラミックコンデンサなどのコンデンサＣ１〜Ｃ
１９や抵抗器Ｒ１〜Ｒ１０などが実装されている。
【００４３】図４は、ＰＧＡソケット２１の各位置のピ
ン６０が伝達を担う信号等を表した平面図である。各ピ
ン６０が伝達を担う信号等は、図中に示すシンボルでそ
れぞれ表されている。この図４には、長挿通ピン６１、
短挿通ピン６２および表面実装ピン６３の各位置がそれ
ぞれ表されている。ただし、長挿通ピン６１には、プリ
ント配線基板２２に形成された回路に接続され、かつ、
マザーボードソケット３１にも装着される分岐ピン６１
Ａと、プリント配線基板２２を単に挿通するのみで、こ
のプリント配線基板２２に形成された回路には接続され
ないスルーピン６１Ｂ（図４にとくに示されていないピ
ンは、スルーピン６１Ｂである。）との２種類があり、
これらの分類も、図４に表されている。
【００４４】この図４から理解されるように、データお
よびアドレスなどのようにマザーボード３０とＰＧＡパ
ッケージ１との間でやりとりする必要のある信号ピン
は、長挿通ピン６１で構成されている。また、たとえ
ば、クロック倍率の設定は、プリント配線基板２２に実
装されたクロック倍率設定用ディップスイッチ７６によ
って設定されるようになっているのであるが、このよう
にプリント配線基板２２に設けられた回路により設定さ
れる信号を伝達するのみであって、マザーボード３０と
は独立させることができる信号の伝達を担う設定ピン
は、短挿通ピン６２によって構成されている。そして、
マザーボード３０が供給する電圧とは異なる電圧である
ＰＧＡパッケージ１のための電圧をプリント配線基板２
２から取り出したり、信号整合処理が必要なタイミング
信号などの伝達を担うピンには、表面実装ピン６３が適
用されている。
【００４５】図５は、ＰＧＡソケット２１およびプリン
ト配線基板２２によって構成されるアダプタ２の電気的
構成を示すブロック図である。マザーボード３０は、た
とえば、３．３Ｖおよび５Ｖの電源電圧を発生し、マザ
ーボードソケット３１からアダプタ２に供給する。３．
３Ｖの電源電圧は、分岐ピン６１Ａにより、ＰＧＡパッ
ケージ１とプリント配線基板２２の下面に実装されたゲ
ートアレイ回路７１とに供給される。ＰＧＡパッケージ
１では、３．３Ｖの電源電圧は、ＣＰＵのＩ／Ｏ関連の
回路部分において用いられる。また、ゲートアレイ回路
７１は、３．３Ｖの電源電圧で動作するように構成され
ている。
【００４６】ＣＰＵのコア部分の動作電圧は、たとえ
ば、２．２Ｖとなっている。そこで、プリント配線基板
２２に実装されたレギュレータＩＣ７２およびパワート
ランジスタ７３からなるレギュレータ回路（電源電圧変
換回路：変換回路の１つ）により、３．３Ｖの電圧が
２．２Ｖの電圧に変換されて、ＰＧＡパッケージ１に供
給されるようになっている。このような機能を実現する
ために、マザーボードソケット３１からプリント配線基
板２２への３．３Ｖの電圧の供給には、中継ピン６５が
用いられ、プリント配線基板２２のレギュレータ回路か
らＰＧＡパッケージ１への２．２Ｖの電圧の供給には、
表面実装ピン６３が用いられる。
【００４７】短挿通ピン６２を用いては、中継ピン６５
と短絡してしまうから、中継ピン６５とは異なる位置に
おいてプリント配線基板２２に接続可能な表面実装ピン
６３が適用されなければならない。さらに、マザーボー
ド３０が発生する５Ｖの電圧は、中継ピン６５を介し
て、冷却ファン用電源コネクタ７５に供給されている。
この５Ｖの電圧は、ＰＧＡパッケージ１では不要であ
る。
【００４８】ゲートアレイ回路７１は、主として日本電
気株式会社から提供されてきた「ＰＣ−９８（日本電気
株式会社の商標）シリーズ」と呼ばれるパーソナルコン
ピュータのマザーボードに適合させるための信号変換を
行う回路である。このゲートアレイ回路７１には、分岐
ピン６１Ａにより、アドレス信号の一部およびリセット
信号が入力され、中継ピン６５によって、リアルモード
での動作時、８０８６の動作をシミュレートするための
信号Ａ２０Ｍ、およびキャッシュされたデータをメイン
メモリに書き戻し、キャッシュのなかのデータをクリア
するための信号ＦＬＵＳＨが入力され、さらに、別の分
岐ピン６１Ａから３．３Ｖの電源電圧が供給されてい
る。そして、ゲートアレイ回路７１によって変換された
後の出力信号は、表面実装ピン６３を介して、ＰＧＡパ
ッケージ１に与えられるようになっている。
【００４９】図６は、ＰＧＡソケット２１のピン６０の
構成を説明するための正面図であり、図６(a)は長挿通
ピン６１を示し、図６(b)は短挿通ピン６２を示し、図
６(c)は表面実装ピン６３を示している。長挿通ピン６
１は、ＰＧＡパッケージ１１のピン１１の先端部を受け
入れて保持するためのピン保持部Ｈ（端子接続部）と、
このピン保持部Ｈの下端部に延設され、プリント配線基
板２１を挿通してマザーボードソケット３１に至らせる
ことができるほど長くまっすぐに形成されたピン本体部
ＢＬとからなる。ピン本体部ＢＬの太さは、その基端部
（ピン保持部Ｈとの接続部）から先端付近に至るまでほ
ぼ一定であり、その先端は、マザーボードソケット３１
への挿入を容易にするために先細り形状となっている。
本体部ＢＬは、その先端付近の位置において、マザーボ
ードソケット３１のコンタクトに接触することになる。
【００５０】ピン保持部Ｈは、一対の保持アームＨａ，
Ｈｂを有し、上方（ＰＧＡパッケージ１の方向）に開口
したほぼＵ字形状に形成されている。アームＨａ，Ｈｂ
は、先端に行くほど間隔が狭められており、その先端の
相対向する位置には、ピン１１を把持するための把持凸
部ａ，ｂがそれぞれ形成されている。この構成により、
ＰＧＡパッケージ１のピン１１がアームＨａ，Ｈｂの間
に挿入されると、アームＨａ，Ｈｂは、互いに離反する
方向に弾性変形してピン１１を受け入れ、その復元力に
よって、ピン１１を保持して、その脱落を防ぐ。ピン１
１がアームＨａ，Ｈｂに保持された状態では、ピン１１
と、ピン本体部ＢＬとは、共軸の位置関係となってい
る。
【００５１】短挿通ピン６２の構成は、ピン本体部ＢＳ
の長さが、プリント配線基板２２を挿通するけれども、
マザーボードソケット３１にまでは達しないように定め
られている点を除き、長挿通ピン６１の構成と同様であ
る。したがって、図６(b)において図６(a)に示された各
部に相当する部分には、図６(a)の場合と同一の参照符
号を付して示す。ＰＧＡパッケージ１のピン１１がピン
保持部Ｈに保持された状態では、ピン１１と短挿通ピン
６２とは、共軸の位置関係となる。また、ピン本体部Ｂ
Ｓは、その基端部から先端付近に至るまでほぼ一定の太
さであり、その先端は、先細り形状となっている。本体
部ＢＳは、その先端付近の位置において、マザーボード
ソケット３１のコンタクトに接触することになる。
【００５２】表面実装ピン６３の構成は、ピン本体部Ｂ
を除き、長挿通ピン６１および短挿通ピン６２と同様で
ある。そこで、図６(c)において、図６(a)に示された各
部に相当する部分には、図６(a)の場合と同一の参照符
号を付して示す。ピン本体部Ｂは、一方のアームＨｂに
近い位置においてピン保持部Ｈに延設され、ピン１１の
挿入方向とほぼ平行にアームＨｂとは反対側に延び、斜
めに屈曲した後に、さらに、ピン１１の挿入方向と平行
な方向に再び屈曲された形状となっている。これによ
り、ピン本体部Ｂは、ピン保持部Ｈに保持されたピン１
１の軸線上からずれて配置されており、実装部となる先
端部Ｂｓ（基板接合部）も、ピン１１の軸線上からずれ
ている。先端部ＢＳは、プリント配線基板２２の表面へ
の実装を容易にするために、大きな接触面積を確保でき
る矩形形状とされている。
【００５３】図７(a)は、中継ピン６５の構成を示す正
面図である。中継ピン６５は、直線状のピン本体ＢＭ
と、このピン本体ＢＭの一端に形成され、プリント配線
基板２２の孔２５に圧入される圧入部ＰＩと、圧入部Ｐ
Ｉの下部に設けられプリント配線基板２２の下面（マザ
ーボードソケット３１に対向する面）に当接する第１フ
ランジＦ１と、ピン本体ＢＭの中間部付近に設けられ、
マザーボードソケット３１の上面に当接する第２フラン
ジＦ２とを有している。ピン本体ＢＭは、第２フランジ
Ｆ２よりも下方の位置において、マザーボードソケット
３１のコンタクトに接触することになる。
【００５４】圧入部ＰＩは、図７(b)に平面図を示すよ
うに、平面視においてほぼ十文字形状を呈していて、等
角度間隔で放射状に突出した４つの保持部Ｐ１〜Ｐ４か
らなる。各保持部Ｐ１〜Ｐ４は、外側に凸の湾曲面をな
す外面を有していて、プリント配線基板２２の孔への挿
入が容易な形状となっている。次に、図８を参照して、
長挿通ピン６１、短挿通ピン６２、表面実装ピン６３お
よび中継ピン６５の実装方法を説明する。長挿通ピン６
１、短挿通ピン６２および表面実装ピン６３は、ＰＧＡ
ソケット２１のハウジング４０に形成された孔４１に上
面側から圧入されるようになっている。長挿通ピン６１
および短挿通ピン６２に対応した孔４１は、下方端に、
ピン保持部Ｈの下縁の両端部に当接する一対のショルダ
部を有し、このショルダ部の間に形成された小さな貫通
孔をピン本体部ＢＬ，ＢＳが挿通するようになってい
る。これに対して、表面実装ピン６３に対応した孔４１
は、表面実装ピン６３のピン保持部Ｈが貫通できる形状
となっている。このようにして、長挿通ピン６１、短挿
通ピン６２および表面実装ピン６３は、それぞれのピン
本体部ＢＬ，ＢＳ，Ｂをプリント配線基板２２の下面か
ら突出させた状態で、ＰＧＡソケット２１のハウジング
４０に植設されている。
【００５５】ピン６１，６２，６３のピン保持部Ｈは、
孔４１に挿入されることによって補強され、確実に所期
の弾性保持性能を発揮することができる。長挿通ピン６
１および短挿通ピン６２に対応するプリント配線基板２
２の孔２５の下面側の縁部には、半田塗れ性の良好な金
属パターンが形成されている。そして、長挿通ピン６１
および短挿通ピン６２は、この金属パターンに半田付け
されてプリント配線基板２２に取り付けられている。
【００５６】長挿通ピン６１のうちの分岐ピン６１Ａが
半田付けされる金属パターンは、プリント配線基板２２
の下面に形成された配線導体と接続されている。分岐ピ
ン６１Ａをプリント配線基板２２の上面側の配線導体や
回路素子に電気的に接続する必要がある場合には、プリ
ント配線基板２２にスルーホールを形成し、このスルー
ホールの内壁に導体めっきを施して、プリント配線基板
２２の上下面の配線導体同士を接続すればよい。この場
合、分岐ピン６１Ａが挿通している孔２５を当該スルー
ホールとして利用することもできる。
【００５７】短挿通ピン６２とプリント配線基板２２の
上面および／または下面の配線導体との接続も同様にし
て行える。長挿通ピン６１のうちのスルーピン６１Ｂ
は、プリント配線基板２２の上面または下面の配線導体
との電気的接続の必要はなく、スルーピン６１Ｂの半田
付けによるプリント配線基板２２への接合は、専ら、機
械的強度を向上する目的で行われる。したがって、スル
ーピン６１Ｂは、他の手段（たとえば、孔２５への圧
入、接着剤による固定など）によって、プリント配線基
板２２に固定されても差し支えない。もしも、分岐ピン
６１Ａおよび短挿通ピン６２とプリント配線基板２２と
の半田付けによる接合によって十分な機械的強度が得ら
れるのであれば、スルーピン６１Ｂは必ずしもプリント
配線基板２２と接合される必要はない。
【００５８】長挿通ピン６１および短挿通ピン６２のプ
リント配線基板２２の下面への半田付けは、手作業で行
うこともできるし、これらのピン６１，６２を仮止めし
た状態（たとえば、孔２５への圧入により仮止めした状
態）のプリント配線基板２２を溶融半田槽に浸漬するデ
ィップ法によって行うこともできる。長挿通ピン６１お
よび短挿通ピン６２のプリント配線基板２２への半田付
けによる取り付けは、プリント配線基板２２の上面側
（マザーボードソケット３１とは反対側の面）において
行われてもよい。この場合には、プリント配線基板２２
の上面側において、長挿通ピン６１および短挿通ピン６
２に対応した孔２５の縁部に、金属パターンが形成され
る。この金属パターンに、長挿通ピン６１および短挿通
ピン６２が半田付けされる。長挿通ピン６１および短挿
通ピン６２とプリント配線基板２２の上面および／また
は下面の配線導体との電気的接続は、上述の場合と同様
にして行うことができる。
【００５９】長挿通ピン６１および短挿通ピン６２のプ
リント配線基板２２上面への半田付けは、手作業によっ
て行うことができるほか、リフロー法によって行うこと
もできる。リフロー法による場合には、接合箇所にクリ
ーム半田を塗布し、長挿通ピン６１および短挿通ピン６
２をプリント配線基板２２に載置して、その状態で、リ
フロー槽内でプリント配線基板２２を高温の温風中に置
き、クリーム半田を溶融させる。その後、リフロー槽か
らプリント配線基板２２を取り出して冷却すると、溶融
した半田が固化し、長挿通ピン６１および短挿通ピン６
２のプリント配線基板２２への取り付けが達成される。
【００６０】なお、長挿通ピン６１および短挿通ピン６
２は、いずれか一方がプリント配線基板２２の上面側に
半田付けされ、他方がプリント配線基板２２の下面側か
ら半田付けされてもよい。また、一部の長挿通ピン６１
および短挿通ピン６２がプリント配線基板２２の上面側
に半田付けされ、残余の長挿通ピン６１および短挿通ピ
ン６２がプリント配線基板２２の下面側に半田付けされ
てもよい。
【００６１】表面実装ピン６３は、いわゆる表面実装方
式によって、プリント配線基板２２の上面に実装され
る。すなわち、プリント配線基板２２において、表面実
装ピン６３のピン本体部Ｂの先端Ｂｓ（図６(c)参照）
に対向する位置には、配線導体に接続された金属パター
ンが形成されている。表面実装ピン６３のプリント配線
基板２２への接合に際しては、ＰＧＡソケット２１の長
挿通ピン６１および短挿通ピン６２をプリント配線基板
２２に挿通させる。そうしてプリント配線基板２２とＰ
ＧＡソケット２１とが互いに固定された状態で、ピン本
体部Ｂの先端Ｂｓとプリント配線基板２２の上面の金属
パターンとを半田付けして接合する。この場合の半田付
けは、手作業で行ってもよいし、リフロー法により行っ
てもよい。リフロー法による場合には、ピン本体部Ｂの
先端Ｂｓと金属パターンとの接合部付近にクリーム半田
を塗布し、その状態でプリント配線基板２２をリフロー
槽に入れて、高温の温風下にさらす。これにより、クリ
ーム半田が溶融するから、その後、プリント配線基板２
２をリフロー槽から取り出して冷却することにより、半
田が固化し、表面実装ピン６３と金属パターンとの接合
が達成される。
【００６２】中継ピン６５のプリント配線基板２２への
取り付けは、圧入部ＰＩ（図７参照）をプリント配線基
板２２の下面側から孔２５に圧入し、その状態で、圧入
部ＰＩをプリント配線基板２２の上面において孔２５の
縁部に相当する位置に形成された金属パターンに半田付
けすることによって達成される。この場合の半田付け
は、手作業で行うこともでき、また、リフロー法によっ
て行うこともできる。リフロー法による場合には、孔２
５内およびその付近にクリーム半田を塗布し、リフロー
槽にプリント配線基板２２を入れる。その後、リフロー
槽からプリント配線基板２２を取り出して冷却すると、
半田が固化し、プリント配線基板２２と中継ピン６５と
の接合が達成される。
【００６３】長挿通ピン６１、短挿通ピン６２、表面実
装ピン６３および中継ピン６５の半田付けの順序は、採
用する工程に応じて適切に定めればよい。ただし、リフ
ロー法をいずれかのピンの接合に適用する場合には、こ
のリフローによる半田付けを先に行い、その後に、残り
のピンの半田付けを手作業またはディップ法により行う
ことになる。この順序を逆にすると、手作業またはディ
ップ法により適用した半田が、リフロー槽内で溶融し、
所期の接合状態が得られないおそれがある。
【００６４】図７(a)に明瞭に示されているように、中
継ピン６５の第２のフランジＦ２は、マザーボードソケ
ット３１の表面に当接する。これにより、ピン６０およ
び６５がマザーボード３１に斜めに挿入されることが防
がれ、かつ、配線基板２２は、マザーボードソケット３
１の一辺の突出部３１Ａと干渉しない高さに保持される
ことになる。
【００６５】図４のピン配置から理解されるように、中
継ピン６５が下方に設けられることになる表面実装ピン
６３は、適当に分散されて配置されており、そのため、
アダプタ２は、適正な姿勢で安定に保持される。必要で
あれば、適当な位置にある非接続ピンや予備のピンに対
応した位置において、プリント配線基板２２に中継ピン
６５を追加して植設すれば、アダプタ２の姿勢はさらに
安定し、ピン６０，６５の斜め挿入をさらに確実に防止
できる。
【００６６】以上のようにこの実施形態によれば、ＰＧ
Ａソケット２１は、伝達すべき信号等に応じて用いられ
る長挿通ピン６１、短挿通ピン６２および表面実装ピン
６３の３種類のピンを備えている。これにより、１枚の
プリント配線基板２２を用いるだけで、ＣＰＵアクセラ
レータ１０を構成することが可能となっている。その結
果、従来技術に比較して部品点数が削減されるから、そ
れに応じて、コストの削減および製造工数の削減が達成
される。これにより、より安価なＣＰＵアクセラレータ
の提供が可能となる。
【００６７】図９は、この発明の他の実施形態において
用いられる中継ピン６５１の構成を説明するための図解
的な断面図である。この図９において、上述の図７に対
応する各部には、図７の場合と同一の参照符号を付して
示す。この実施形態における中継ピンは、上述の中継ピ
ン６５における第２のフランジＦ２を備えていない。そ
の代わりに、この中継ピン６５１のピン本体部ＢＭは、
圧入部ＰＩに連なる大径円柱状部ＢＭ１（太ピン部）
と、この大径円柱状部ＢＭ１のマザーボードソケット３
１側に連なる小径円柱状部ＢＭ２（大径円柱状部ＢＭ１
よりも細い細ピン部）とを有し、大径円柱状部ＢＭ１と
小径円柱状部ＢＭ２との間に、段部Ｓ１が形成されてい
る。つまり、中継ピン６５１は、段付きピンを形成して
いる。
【００６８】大径円柱状部ＢＭ１は、マザーボードソケ
ット３１のピン挿入孔よりも大きく形成されており、小
径円柱状部ＢＭ２は、マザーボードソケット３１のピン
挿入孔に挿入できる大きさに形成されている。したがっ
て、アダプタ２をマザーボードソケット３１に装着した
ときに、段部Ｓ１がマザーボードソケット３１の表面に
当接する。このようにして、段部Ｓ１は、上述の第１の
実施形態の中継ピン６５の第２のフランジＦ２と同様の
働きを有することができる。
【００６９】また、大径円柱状部ＢＭ１の上端には、圧
入部ＰＩとの間に、ショルダＳＨが形成されている。こ
のショルダ部ＳＨは、プリント配線基板２２の孔２５の
縁部に当接してプリント配線基板２２を支持する当接支
持部を構成し、上述の第１の実施形態の中継ピン６５に
おける第１フランジＦ１と同様の働きを有することにな
る。
【００７０】また、図１０に示すように、長挿通ピン６
１を段付きの長挿通ピン６１１と代替することもでき
る。この長挿通ピン６１１のピン本体部ＢＬは、ピン保
持部Ｈからマザーボードソケット３１の表面に対応する
位置まで延びた板状の幅広部ＢＬ１と、この幅広部ＢＬ
１に連なり、マザーボードソケット３１のピン挿入孔に
挿入されるほぼ円柱ピン状の幅狭部ＢＬ２とを有してい
る。幅広部ＢＬ１は、マザーボードソケット３１のピン
挿入孔に挿入することができないほど幅広に形成された
太ピン部を形成しており、幅狭部ＢＬ２は、それよりも
細い細ピン部を形成している。幅広部ＢＬ１と幅狭部Ｂ
Ｌ２との間の段部Ｓは、マザーボードソケット３１の表
面に当接して、長挿入ピン６１１の過挿入を防止する。
【００７１】この構成を採用すれば、マザーボードソケ
ット３１に挿入されるぼほ全てのピンの過挿入を防止で
きるから、各ピンの斜め挿入を確実に防止でき、アダプ
タ２を確実に適正な姿勢でマザーボードソケット３１に
装着することができる。以上、この発明の２つの実施形
態について説明したが、この発明は、他の形態でも実施
することができる。たとえば、上記の実施形態のプリン
ト配線基板２２には、いわゆるＰＣ−９８シリーズのパ
ーソナルコンピュータのマザーボードとの間で信号の整
合をとるためのゲートアレイ回路７１が備えられている
が、いわゆるＤＯＳ／Ｖ機と呼ばれるパーソナルコンピ
ュータに装着されるＣＰＵアクセラレータには、このよ
うなゲートアレイ回路７１は不要である。したがって、
この場合には、必ずしも分岐ピン６１Ａが存在しないこ
とになり、長挿通ピン６１は全てがスルーピンである場
合もあり得る。
【００７２】また、上述の実施形態では、プリント配線
基板２２を、マザーボードソケット３１の突出部３１Ａ
と干渉しない高さにおいて保持するようにしているが、
たとえば、図２において二点鎖線で示すように、プリン
ト配線基板２２を突出部３１Ａとは反対側に延びるよう
にして、その領域にレギュレータＩＣ７２およびパワー
トランジスタ７３などを実装することとして、プリント
配線基板２２が、平面視において突出部３１Ａと干渉し
ないようにすることもできる。したがって、この場合に
は、プリント配線基板２２をマザーボードソケット３１
の表面に近接させることができるので、ＣＰＵアクセラ
レータ１０の全体の高さを低くすることができる。とく
に、従来技術とは異なり、２枚の中間プリント配線基板
を用いていないので、ＣＰＵアクセラレータ１０の占有
スペースを効果的に減少させることができる。
【００７３】ただし、マザーボードソケット３１の側方
には、電解コンデンサなどの大きな部品が実装されてい
る場合があるから、このような部品とプリント配線基板
２２との干渉を防ぐためには、プリント配線基板２２は
マザーボードソケット３１の上方の空間に収まるように
設計されることが好ましい。また、上述の実施形態で
は、ＰＧＡソケット２１のピン６０のピン保持部Ｈは、
ＰＧＡパッケージ１のピン１１を一対のアームＨａ，Ｈ
ｂで挟持する構成となっているが、ＰＧＡパッケージ１
のピン１１の先端部を受け入れる筒形状のピン保持部を
有するピンを、ピン６０に代えてＰＧＡソケット２１に
適用してもよい。
【００７４】さらに、上述の実施形態では、集積回路素
子としてＰＧＡパッケージ（ＣＰＵパッケージ）を例に
採ったが、この発明は、これ以外にも、類似構成の各種
素子にも有利に適用することができる。その他、特許請
求の範囲に記載された事項の範囲で種々の設計変更を施
すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るＣＰＵアクセラレ
ータの斜視図である。
【図２】上記ＣＰＵアクセラレータの図解的側面図であ
る。
【図３】ＰＧＡパッケージおよび冷却装置を取り外した
状態の平面図である
【図４】ＰＧＡソケットの各位置のピンが伝達を担う信
号等を表した平面図である。
【図５】ＰＧＡソケットおよびプリント配線基板によっ
て構成されるアダプタの電気的構成を示すブロック図で
ある。
【図６】ＰＧＡソケットのピンの構成を説明するための
正面図である。
【図７】中継ピンの構成を示す図である。
【図８】長挿通ピン、短挿通ピン、表面実装ピンおよび
中継ピンの実装状態を説明するための断面図である。
【図９】この発明の他の実施形態において用いられる中
継ピンの構成を説明するための正面図である。
【図１０】段付きピンとして構成した長挿通ピンの構成
を示す正面図である。
【図１１】従来のＣＰＵアクセラレータの構成を示す図
解的側面図である。
【図１２】従来技術におけるピンの実装状態を示す断面
図である。
【図１３】ＣＰＵパッケージがマザーボードのソケット
に取り付けられた状態を示す図解的側面図である。
【符号の説明】
１ ＰＧＡパッケージ（ＣＰＵパッケージ） １１ ＰＧＡパッケージのピン ２ アダプタ ２１ ＰＧＡソケット ２２ プリント配線基板 ３０ マザーボード ３１ マザーボードソケット ４０ ハウジング ６０ ＰＧＡソケットのピン ６１ 長挿通ピン ６１Ａ 分岐ピン ６１Ｂ スルーピン ６２ 短挿通ピン ６３ 表面実装ピン ６５ 中継ピン ７１ ゲートアレイ回路 ７２ レギュレータＩＣ ７３ パワートランジスタ ７５ 冷却ファン用電源コネクタ ７６ クロック倍率設定用ディップスイッチ Ｆ１ 第１フランジ Ｆ２ 第２フランジ ６５１ 中継ピン ＢＭ１ 大径円柱状部 ＢＭ２ 小径円柱状部 Ｓ１ 段部 ６１１ 長挿通ピン ＢＬ１ 幅広部 ＢＬ２ 幅狭部 Ｓ 段部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邊 悟 兵庫県三田市武庫が丘５−２−Ａ−103 (72)発明者 西田 廉 大阪府吹田市上山手町50−15−401 (58)調査した分野(Int.Cl.7，ＤＢ名) H01R 33/00 - 33/975

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】主配線基板に実装されたソケットに中間配
    線基板を介在させた状態で集積回路素子を取り付けるた
    めに用いられる集積回路素子用ソケットであって、 集積回路素子が直接装着されるハウジングに、上記中間
    配線基板を挿通して主配線基板のソケットに装着される
    べき長挿通ピンと、上記中間配線基板を挿通するが主配
    線基板のソケットまでは達しない短挿通ピンと、上記中
    間配線基板の上記ハウジングに対向する側の表面に接合
    される表面実装ピンとが植設されていることを特徴とす
    る集積回路素子用ソケット。
  2. 【請求項２】上記長挿通ピンは、上記中間配線基板に形
    成された回路に電気的に接続される分岐ピンを含むこと
    を特徴とする請求項１記載の集積回路素子用ソケット。
  3. 【請求項３】上記長挿通ピンは、上記中間配線基板に形
    成された回路から電気的に絶縁された状態とされるスル
    ーピンを含むことを特徴とする請求項１または２記載の
    集積回路素子用ソケット。
  4. 【請求項４】上記短挿通ピンは、上記中間配線基板に形
    成された回路に電気的に接続され、かつ、上記主配線基
    板からは電気的に絶縁された状態とされるピンを含むこ
    とを特徴とする請求項１ないし３のいずれかに記載の集
    積回路素子用ソケット。
  5. 【請求項５】上記表面実装ピンは、上記中間配線基板に
    形成された回路に電気的に接続されるピンを含むことを
    特徴とする請求項１ないし４のいずれかに記載の集積回
    路素子用ソケット。
  6. 【請求項６】上記長挿通ピンは、上記主配線基板に実装
    されたソケットに対する挿入深さを規制するための過挿
    入防止機構を有していることを特徴とする請求項１ない
    し５のいずれかに記載の集積回路素子用ソケット。
  7. 【請求項７】主配線基板に実装されたソケットに集積回
    路素子を取り付けるために用いられる集積回路素子用ア
    ダプタであって、 取り付けるべき集積回路素子と上記主配線基板に実装さ
    れたソケットとの間に介在される中間配線基板と、 上記請求項１ないし６のいずれかに記載の集積回路素子
    用ソケットとを含むことを特徴とする集積回路素子用ア
    ダプタ。
  8. 【請求項８】上記中間配線基板は、主配線基板のソケッ
    トに対向すべき側の面の上記表面実装ピンに対応する位
    置に、主配線基板のソケットに装着されるべき中継ピン
    を有していることを特徴とする請求項７記載の集積回路
    素子用アダプタ。
  9. 【請求項９】上記中継ピンは、上記中間配線基板に形成
    された回路に電気的に接続されるピンを含むことを特徴
    とする請求項８記載の集積回路素子用アダプタ。
  10. 【請求項１０】上記中継ピンは、上記主配線基板に実装
    されたソケットに対する挿入深さを規制するための過挿
    入防止機構を有していることを特徴とする請求項８また
    は９記載の集積回路素子用アダプタ。
  11. 【請求項１１】主配線基板に実装されたソケットに取り
    付けられて用いられる集積回路素子アッセンブリであっ
    て、 集積回路素子と、 この集積回路素子が装着される上記請求項７ないし１０
    のいずれかに記載の集積回路素子用アダプタとを有して
    いることを特徴とする集積回路素子アッセンブリ。
  12. 【請求項１２】上記集積回路素子は、ＣＰＵを内蔵した
    ＣＰＵパッケージであり、 上記集積回路素子アッセンブリは、ＣＰＵアクセラレー
    タであることを特徴とする請求項１１記載の集積回路素
    子アッセンブリ。
  13. 【請求項１３】上記長挿通ピンは、上記集積回路素子と
    上記主配線基板との間で信号をそのままやりとりするた
    めの信号ピンを含み、 上記短挿通ピンは、上記集積回路素子に上記中間配線基
    板から設定信号を与えるための設定ピンを含み、 上記表面実装ピンは、上記中間配線基板に形成された変
    換回路を介して上記主配線基板に接続されるべきピンを
    含むことを特徴とする請求項１１または１２記載の集積
    回路素子アッセンブリ。
JP10374301A 1998-12-28 1998-12-28 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ Expired - Fee Related JP3046015B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10374301A JP3046015B1 (ja) 1998-12-28 1998-12-28 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ
US09/472,518 US6176709B1 (en) 1998-12-28 1999-12-27 Socket and adapter integrated circuit, and integrated circuit assembly
TW088123101A TW490828B (en) 1998-12-28 1999-12-28 Socket and adapter for integrated circuit, and integrated circuit assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10374301A JP3046015B1 (ja) 1998-12-28 1998-12-28 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ

Publications (2)

Publication Number Publication Date
JP3046015B1 true JP3046015B1 (ja) 2000-05-29
JP2000195633A JP2000195633A (ja) 2000-07-14

Family

ID=18503616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10374301A Expired - Fee Related JP3046015B1 (ja) 1998-12-28 1998-12-28 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ

Country Status (3)

Country Link
US (1) US6176709B1 (ja)
JP (1) JP3046015B1 (ja)
TW (1) TW490828B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277992B (en) * 2002-10-30 2007-04-01 Matsushita Electric Ind Co Ltd Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor
DE10301124A1 (de) * 2003-01-14 2004-07-29 Infineon Technologies Ag Universal-Messadapter-System
US6916183B2 (en) * 2003-03-04 2005-07-12 Intel Corporation Array socket with a dedicated power/ground conductor bus
TWI282492B (en) * 2005-01-28 2007-06-11 Asustek Comp Inc Adapter card for main board
JP2007116012A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US20080002365A1 (en) * 2006-06-29 2008-01-03 Ashish Gupta Socket enabled cooling of in-substrate voltage regulator
JP5188054B2 (ja) * 2006-10-31 2013-04-24 日本電波工業株式会社 二段構造の実装基板及びこれを用いた水晶発振器
US8498117B2 (en) * 2006-11-16 2013-07-30 Advanced Micro Devices, Inc. Variable mount voltage regulator
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
CN102543175B (zh) * 2010-12-17 2015-10-14 赛恩倍吉科技顾问（深圳）有限公司 Bios存储器芯片烧录夹具
WO2015163434A1 (ja) * 2014-04-24 2015-10-29 矢崎総業株式会社 コネクタ
US9258895B1 (en) * 2014-12-11 2016-02-09 John O. Tate Electronic device socket with an integrated decoupling capacitor and heat sink
WO2017149766A1 (ja) * 2016-03-04 2017-09-08 三菱電機株式会社 電装品モジュール及び空気調和機の室外機
KR101926672B1 (ko) * 2017-03-23 2018-12-11 주식회사 엔티에스 클립 스프링 핀 및 이를 포함하는 테스트 소켓
DE102019115189A1 (de) * 2019-06-05 2020-12-10 iesy GmbH & Co. KG Elektronische Schaltungsanordnung mit eingebettetem Computer und Verfahren zu deren Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
JPH0342946A (ja) 1989-07-11 1991-02-25 Nec Corp 無線電話装置
JP3100743B2 (ja) 1992-03-18 2000-10-23 株式会社日立製作所 テープキャリアパッケージの端子接続構造
JP2639491B2 (ja) 1992-07-23 1997-08-13 株式会社メルコ 集積回路素子およびこれを装着可能な変換コネクタ
JPH0878809A (ja) 1994-09-07 1996-03-22 Melco:Kk プリント基板および該プリント基板を用いた電子装置
JPH09160674A (ja) 1995-12-05 1997-06-20 Hitachi Ltd 情報処理装置
US5973924A (en) * 1996-09-09 1999-10-26 Intel Corporation Symmetric multi-processor-package design
JP3643656B2 (ja) 1996-09-26 2005-04-27 株式会社バッファロー Ｂｇａパッケージ用実装基板
US5982635A (en) * 1996-10-23 1999-11-09 Concept Manufacturing, Incorporated Signal adaptor board for a pin grid array
JP3187334B2 (ja) 1997-01-17 2001-07-11 株式会社メルコ Ｓｉｍｍモジュール基板、ソケットおよびｓｉｍｍモジュール基板脱着装置

Also Published As

Publication number Publication date
US6176709B1 (en) 2001-01-23
TW490828B (en) 2002-06-11
JP2000195633A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
JP3046015B1 (ja) 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ
US9263820B2 (en) Electrical press-fit pin for a semiconductor module
KR100806424B1 (ko) 패키지 전압 레귤레이션 모듈 상에서의 탈착 가능 구조
US5980267A (en) Connector scheme for a power pod power delivery system
US6392899B1 (en) Processor power delivery system
JP4210725B2 (ja) 電子デバイスモジュールソケットおよび電子デバイスモジュール
JPH08321367A (ja) 低姿勢ソケット型集積回路パッケージングシステム
US6535395B2 (en) Processor power delivery system
JP2003178844A (ja) 同軸コネクタ
US20130337697A1 (en) Adapter For Plated Through Hole Mounting Of Surface Mount Component
US6672892B2 (en) Package retention module coupled directly to a socket
TW519782B (en) Electric connector with elastic connection pins and chip structure
US7068120B2 (en) Electromagnetic bus coupling having an electromagnetic coupling interposer
JP3309099B2 (ja) 回路基板と表面実装型ｌｓｉとの接続方法
JP2001143840A (ja) 電子部品用ソケット
US7053314B1 (en) Methods and apparatus for providing a signal to a circuit board component
US6523253B1 (en) Z-axis processor power delivery system
EP0793300B1 (en) Pin connector, pin connector holder and packaging board for mounting electronic component
KR20040014457A (ko) 신호 접촉들 및 고전류 전원 접촉들을 갖는 반도체 디바이스
JP4859501B2 (ja) コネクタ接合構造及びコネクタ接合方法
US20040127085A1 (en) Connector for a pin grid array integrated circuit device
JP2004207565A (ja) 基板接続構造及びそれを用いた電源装置
JP3744334B2 (ja) 表示装置およびその製造方法ならびに電子機器
US6364669B1 (en) Spring contact for providing high current power to an integrated circuit
US20230253748A1 (en) Method for Securing the Electrical Contacts in a Connector System

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees