TWI275069B - Gamma correction D/A converter, source driver integrated circuit and display having the same and D/A converting method using gamma correction - Google Patents

Description

1275069 T5533pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種顯示器，特別是有關於一種 補正數位類比（D/A)變換器、源極驅動器積體電路、】 用珈瑪補正D/A變換器之顯示器以及顯示器中利用 正操作的D/A變換方法。 馬補 【先前技術】 近年來’平面顯示裔（f|at panei，ppD) 液晶顯示器）廣受歡迎，並有效地取代了陰極射線总 ㈣thode ray tube ’ CRT)類型的監視器。這類顯示器 便和光滑設計，因此可應用於筆記本電 : 和電視接收機。 现視為 ，平面顯示H包括顯示面板和鶴電路。在顯示面板 ^有^固開關元件排列成矩陣。驅動電路可驅動開關元 1源極驅動器電路（或稱為資料驅動器電路）和 二°—驅動☆電路（或稱騎描轉器電路）。在最新設叶 匕括驅動電路在内的驅動晶片也被裝配到顯示面板上°。 ，極驅動器積體電路包括—飾瑪補正d/a變換器 的lit瑪Ϊ正職變換11塊側源極軸1積體電路 伽^ $ ’它包括多個珈瑪補正D/A變換器單元，每個 正D/A變換器單元對應著—條源極線或—條通道， ==^補正D/A變換器單元係電性連接至η個伽瑪補 正多考電壓信號線，JL中“” ，、中η取決於灰階階級的數量。因 此物瑪補正變換器佔用此電路的較大面積。 127气 f.doc 灰階係對應於人類所能感覺的光線量。在液晶顯示器 中，其係藉由調整通過液晶的光線量來表現灰階。 當電場施加於液晶上時，液晶的排列隨此電場的變化 而變化’這樣可改變其光透射率以表現灰階。但是，液晶 的光透射率與施加其上的電壓可能不成線性比例。在液晶 顯不器中’可能存在一個對應於白色或黑色的非線性區 域’在這個區域裏光透射率不根據液晶上的電壓做線性變 化。在液晶顯示器中，也存在一個對應於中間色調灰階的 線性區域，在這個區域裏光透射率根據液晶上的電壓做線 性變化。 因此，當施加於液晶的電壓被量子化成有規則間隔 時，光透射率的間隔則變得無規則，從而導致影像被破壞， 特別疋，顯示器將不能表示出靈敏的灰階。 為了避免影像被破壞，我們需要讓光透射率的間隔 規則^㈣像素電壓的間隔有規則。也狀說，我們需 壓的間隔’使得非線性區域的灰階電壓間隔 大於=區域的灰階電壓間隔。這種調節稱爲珈瑪補正。 缘H Γ晶顯示器之數位類比變換器的珈瑪補正曲 _之間’其關係曲線具有非線性 曰的 『細綠數位資料可以具有補償料補 L群組（對應於代碼值〇 於代碼值Ε：0η到FF )胃# H)和H群組（對應 對應於雜聽域，在此區域裏代 1275069 15533pifedoc 碼值與參考電壓具有非線性關係。C群組（對應於代碼值 2〇h到DFH)對應於線性區域，在此區域裏代碼值與參考 電壓具有線性關係。其中，下標“H”代表這些代碼值為 ^六進位。代碼值表示灰階數據。一般來說，珈瑪補正之 參考仏號是由分壓器產生的，例如電阻串。因此，如果是 8位元數位資料，要表示256 (=28)級灰階，則需要256 條參考電壓信號線。 ▲美國專利第5,784,041號揭示了一種插入式技術，可 f，考電壓信號線數量從256條減少到32條。詳細地說， 就是從32條參考電壓信號線中選取一對參考電壓信號 線，所選之該對參考電壓信號線之電壓間隔被分割成8 及並從中選取其一作爲施加於像素電極的電壓。 入立但是，依據美國專利第5,784,041號，這256級灰階 ς =分成辦的32級灰階，其巾的每級灰階又被分成8 、珈瑪補正曲線的巾間區域，光透射率和代碼值且有 =的線性特性’然而在㈣補正曲線的兩端，光透射 具有非線性的特性。美國專利第5,784,041號 雖〃、、細小了珈瑪補正電路的尺寸，但其珈 =由於㈣屬於兩端區域的非線性特性而無法ς人滿 非綠ί =專利第6，154，121號揭示了—種技術，此技術將 ;位==:分:?多部分’比線性區域之電壓

It+ 于夕但疋，如此一來，在珈瑪補正曲 、、一镇的非線性區域也會同時產生了伽瑪補正錯誤。 1275069 15533pif.doc =個意義上說，㈣觀特嶋⑽之間具有平衝 【發明内容】 本發明提供了-種D/A變換 正操作的方法，該方法允哞夠執仃珈碼補 本發明又脉^ 瑪補正電路被簡化。 體電路。 ，、種具有D/A變換器的源極驅動器積 器。本电明通提供了一種具有源極驅動器積體電路的顯示 哭，：包：^ ’ ί發明提供了一種伽瑪補正數位類比變換 -匕包括弟-數位類比變換 ^換 路和輸出選擇電路。 乐魏4比艾換電 赤…田^元數位輪人信號的高1位元對應於高位代碼相 ^立7〇代碼崎’第—數蝴比麵電路單元基於k 之低m+n位元，而從多個第-㈣補正表 破中選取其一作爲第一相應灰階信號，其中㈣ 竹C’ ΐk I1、m及n均爲整數。當高1位元對應於 中間=馬撕’弟二數位類比變換電路單元基於高㈤位 =多個第二㈣補正參考電壓信號中選取—對鄰 ^伽瑪補正參考電壓信號，並從這對第二伽瑪補正來 2信號和2M個分割信號中選取其-作爲第二相應灰階 τ 2M個分雜毅藉由在騎之輯第二伽瑪補 正餐考電壓信號間關隔劃分為2 η階而得。輸 從被選之第-和第二灰階信號中選取其—而輸出 I2750@33pi,doc 比變ί;二正數位類比變換器包括第-數位類 比夂換书路和弟二數位類比變換單元。1 =低::位元，從2以、高和低物瑪 : 虎中選取其-作爲第一相應灰階信號，其中k^I = !、m及n均爲整數。第二數位類比變係 Λ對應於t間代碼、组時，基於高㈣位元: 選取一對^ ^)}/2n]辦咖翻正參考電壓信號中 位類比變:』:=ΐ考電壓信號。珈瑪補正數 雷跑在姐選之此對第二珈瑪補正參考 電【域及2 _1個分割信號之間選取之— 出。其中’2Μ個分割信號是藉由目f ^瑪:正參考電壓信號之間的間隔劃分為2n階而得。= 二=補t數位類比變換器還可以在高丨位元對應於高 另方面’本發明提供了—種㈣補正數位類比變換 I法j此方法中，需要欺k位域位輸人信號之高; 位兀疋否對應於高位代碼組或低位元代碼組，其中让等於 1且卜m及n均爲整數。當高1位元對應於高位代 ㈣或低位元代碼㈣，基於k位元數讀人信號之低 ^^^^:個高位元”位元珈瑪補正參考電壓 。B k，、中之…以作為第—相應灰階信號。當高1 12750德 3_ =應中，碼組時，基於高1+η Μ，& l+[{2k_ % 2 )一}/2 ]财間珈瑪補正參考電餘號巾選取—對鄰近 的第二珈瑪補正參考電壓信號。自該對第二料補正 電，信號和2Μ個分齡號中選取—信號作爲第二相應灰 號’其中2η·1個分割信號係藉由將該對第二珈瑪補正 翏考，壓信號間的間隔劃分為211階而得。其中，被選的第 一或第二灰階信號係被選擇性地輸出。 另一方面 枣叙明提供了 一種源極驅動器積體電路。 此源極鶴ϋ繼電路包括輪人電路、ρ通道㈣補正數 位類比變換器和pit道輸出緩衝器。輸人電路接收盘像素 時脈(pixel d〇ck)同步❾k位元數位資料流，以及並储出 P個k位元數位資料’或是因應極性控制信號而交替地並 行輸出奇數之k位元數位資料和偶數之k位元數位資料， 其中k等於1+m+n，且P、k、卜m及n均爲整數。p通道 伽瑪補正數位類比變換器係基於並行輸出k位元資料而分 =在奇數通道中產生2k灰階值範_的相應正灰階信 就，以及在偶數通道中產生2k灰階值範圍内的相應負灰階 W。其中，當k位元資料對應於高位代碼組或低位元代 碼組時’正灰階信號和負灰階信號均選自對應於k位元數 位資料之低m+n位元的多個第—料補正參考電紗 旒。當k位元數位資料對應於中間代碼組時，正灰階信號 和負灰階魏均選自基於高1+m位元之—對鄰近的第二伽 瑪補正參考電壓信號或2n-i個分割信號。其中，個分 割信號储由將雜第二珈_正參考f壓信號間的間^ 11 12750德3_ p通道輸出缓衝器係因應極性控制信號 劃分為2n階而得。p通道輸出缓福 而輸出正灰階信號或負灰階信號。 ，:方面’本發明提供了-麵示器。該顯示器包括

顯示單元陣列、掃描驅動器和源極驅動器 具有多個顯示單元，這些顳示箪元係报占 =像京哪同步的k位元數位資料流，以及因應極性控制 k號而並行輸出p個k位元數位資料，或交替地 奇數之k位元數位資料和偶數之k位域崎料。P丁= 办瑪補正數位嶋賴ϋ制域於並行㈣，在奇數通 道裏產生2k灰階值範圍_相應正灰階錢，以及在偶數 通道裏產生2灰階值範圍内的相應負灰階信號。其中，當 k位元數位輸人信號對應於高位元代碼組或低位元代碼： 時，每個灰階信，係選自基於k位元數位輸人信號之低 m+n位S的多個第-珈瑪補正參考電壓信號。當高！位元 對應於中間代碼組時，每個灰階信號選自基於高1+m位元 之多個第二巾間㈣補正參考t壓錢巾的—對鄰近第二 办瑪補正爹考電壓彳§5虎及2η·ΐ個分割信號，此2M個分割 信號係藉由將轉第二㈣補正參考縣錢關間隔劃 分為2H壓而得。p㈣輪蚊賊仙以因應極性控 I2750^33pi,doc 制信號輸出相應通道的正灰階信號或負灰階信號，或交替 地輸出奇數之k位元數位資料和偶數之k位元數位資料: 本發明的系統和方法，可執行增強的珈瑪補正作用， 同時減小D/A變換器的體積。 爲讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 明如下。 w、、、呪 【實施方式】 Μ卜 將食狀附圖評細敍述本發明的實施例。 依據本發明，k位元數位資料的妙個代 個代碼組’其"等於1+m+n，且及:以 數。分割的21個代碼組中之最高階代碼組（即所述之 位代碼組”）和最低階代碼組（即所述之“低位代碼組，，门 係對應於珈瑪補正#_雜性區域。其他代触（ S :ΓΓ”）則對應於_補正曲線中間的線性 £域。例如，在使用3_8之加權數位類比變換哭且25 階用々8位元數位資料表示^^等於…寺’⑴可 ， =可等於2 ’ η可等於3。因此’高位代碼組 碼 ==考電_績共爲64,中間代碼組_ 補正參考電壓信號數值共爲24。 例如，當512灰階用9位元數位資 9)，且假S1等於3，m等於3，n_q /。寺於 碼組和低位元代碼_料 考電=則面位代 1：>8, 士日日， 補正茶考電昼信號數值共爲 中間代碼組的伽瑪補正參考電壓信號數值共爲48。 12750®3pi,doc ^例如，當刪灰階用1〇位元數位資料表示（即k ^MO)，且假定！等於3，m等於4，n等於3時，則高 Ϊΐ?,齡元代碼組的㈣補正參考··數值共 為256,中間代碼組的伽瑪補正參考電壓信號數值上共· 圖^依據本發明-實_，舉繼晶顯示 結構不意圖。 括1§二圖^，健據本發明一實施例的液晶顯示器包 細貝…陣列應、閘極驅動器（或行驅動器）2〇〇、源 極驅動器（或列驅動器）及f光源單元働驅 動=00選擇閘極線G1、G2、G3及⑽時，_ 驅動器300將源極信號（或資料信號）施加於源極線叫、 03.......及DN上’以導通電性連接至閘極線G卜 f 、……及⑽的薄膜電晶體（圖中無繪示），且源 極信號係藉由此薄膜電晶體而施加於顯示單元陣列1〇〇的 像素電極上。因此，液晶分子因顯示單元_⑽的 ^極和共職極之難生的電場而重新排列，以顯示灰階 衫像。 源極驅動器300包括至少一個源極驅動器積體電路 (mtegmted clrcuit ’ IC)。源極驅動器忙接收腦資料和 控制信號，此源極驅動器IC包括多個輸出通道（或輸出終 ，）’这些輸出通道（或輸出終端）係·連接至源極線 1'02'03.......及DN。舉例來說，源極驅動器1C包 括480個通道，則源極驅動器IC可顯示256灰階。 圖3疋舉例說明圖2所示源極驅動器之源極驅動器積 14 I2750^33piM〇c 體電路的方塊圖。 芩照圖3,每個源極驅動器IC包括資料控制單元 jDCT) 310、位移暫存器單元（SRG) 32〇、資料暫存器 ^兀（DRG) 330、資料閃鎖單元（DLT) 34〇、D/A變換 單元（DAC) 350和輸出緩衝單元（〇BF) 36〇。 貧料控制單元310接收串列RGB資料，並將此串列 RGB資料轉換成8位元並行資料。 位移暫存器單元320接收D1(U、D102......，並因應 位移方向控制信號SHL而在D101、D102……線上執行向 左位移或向右位移。 貧料暫存器單元330儲存對應於480個通道的相應8 位兀通道資料CHD1〜CHD480,此480個通道來自資料控 制單元310或位移暫存器單元32〇。 貧料閂鎖單元340係因應像素時脈信號而閂鎖存儲於 貧料暫存器單元330中的8位元通道資料CHD1〜 CHD480 〇 資料閂鎖單元340係因應極性控制信號p 〇 l而輸出偶 數輸出或奇數輸出。 D/A變換單元350接收外部珈瑪參考電壓信号 GMA卜GMA2.......及GMA16，並基於此外部珈瑪參二 電壓信號GMA卜GMA2.......及GMA16，產生對應於‘ 定之480個通道資料的480個類比灰階信號。 輸出緩衝單元360將此480個類比灰階信號分別施加 於480條源極線SL1〜SL480。 15 12750®33pi,d〇c 圖4是依據本發明一實施例，舉例說明包括珈瑪補正 D/A變換器在内之通道結構的結構圖。 參照圖4,資料閂鎖單元34〇包括480個8位元閃鎖 器LT和240個多工器LTMUX。每個多工器LTMUX係因 應極性控制信號POL而選擇一個奇數閂鎖器的輸出資料 或偶數閂鎖器的輸出資料。 D/A變換單元350包括正參考電壓產生部件352、負 參考電壓產生部件354和480個通道DAC (CHDAC1、 CHDAC2、···、及 CHDAC480)。 正參考電壓產生部件352接收8個外部珈瑪參考電壓 信號GMA1〜GMA8,以輸出88個外部正珈瑪參考電壓信 號PGMA1〜PGMA88。負參考電壓產生部件354接收8 個外部珈瑪參考電壓信號GMA9〜GMA16，以輸出犯個 外部負珈瑪參考電壓信號NGMA1〜NGMA88。通常，正 參考電壓產生部件352或負參考電壓產生部件354係使用 一電阻串或電容陣列來區分電壓，以產生參考電壓。 例如，珈瑪參考電壓信號pGMA1 〜PGMA32、NGMA1 〜NGMA32、PGMA57〜PGMA88 及 NGMA57〜NGMA88 的變化彼此不同，目的是優化圖1珈瑪補正曲線的非線性 區域。而伽瑪參考電壓信號PGMA33〜PGMA56、NGMA33 〜NGMA56則具有彼此相同的變化，目的是優化圖1伽瑪 補正曲線的線性區域。 PGMA1 〜PGMA32 或 NGMA1 〜NGMA32 係一對一 地對應於圖1中L群組的代碼值〇〜31。PGMA57〜 16 12750盛一 PGMA88或NGMA57〜NGMA88係一對一地對應於圖1 中Η群組的代碼值224〜255 °PGMA33〜PGMA56或 NGMA33〜NGMA56係一對一地對應於圖1中C群組的 24 個代碼值，分別爲 32、40、48、56、64、72、80、88、 96、104、112、120、128、136、144、152、160、168、176、 184、192、200、208 及 216。奇數通道 DAC (CHDACi) 分別包括正DAC(PDAC)，而偶數通道DAC(CHDACi+l ) 分別包括負DAC (NDAC)。正DAC (PDAC)係電性連 接至PGMA1〜PGMA88信號，負DAC (NDAC)係電性 接至NGMA1〜NGMA88信號。 輸出緩衝單元360包括對應於奇數通道之緩衝放大器 PBA和對應於偶數通道之缓衝放大器NBA。輸出緩衝單元 360還包括控制時脈信號產生器CCLK，其係用以產生p 控制日守脈k號PI、P1B、P2、P2B、PIP、piPB等等，並 把這些信號提供給D/A變換單元350。此外，此控制時脈 U虎發生裔CCLK可產生Q控制時脈信號qi、qib、Q2、 Q2B、Q3、Q3B、Q1P、Q1PB等等，用以控制緩衝放大哭 PBA和NBA的時序。 緩衝放大為PBA和NBA的成對輸出係由多工器 BFMUX來切換。也就是說，當第一通道的閂鎖資料爲正， 且第一通道的閂鎖資料爲負時，8位元通道資料CHDl 經LTMUX被傳送到PDAC，❿8位元通道資料chd2係 經LTMUX被傳送到NDA〇PDAC所產生的類比信號卿 經緩衝多工器、BFMUX被傳送到SL1，NDAC所產生 17 1275一 比信號VON則係經多工器BFMUX被傳送到SL2。 相反的，當第一通道的閂鎖資料爲負，而第二通道的 閃鎖資料爲正時，CHD1係經LTMUX被傳送到NDAC， CHD2則係經LTMUX被傳送到PDAC。PDAC所產生的

類比信號v〇p係經多工器BFMUX被傳送到SL2，NDAC 所產生的類比信號VON則係經多工器BFMUX被傳送到 SL卜 1、如置多工型(pre_multiplexing type) <正 DAC> 圖5是舉例說明前置多工型正d/a變換器的方塊圖。 參照圖5，正D/A變換器PDAC包括第一 DAC方塊 NLDACP和第二DAC方塊LDACP。第一 DAC方塊 NLDACP對應於伽瑪補正曲線兩端的非線性區域，第二 DAC方塊LDACP對應於伽瑪補正曲線中間的線性區域。 第一 DAC方塊NLDACP包括代碼組選擇單元 CGSELP、多工器MUXP、非線性多工器NLMUXP和解碼 器 DECP。 代碼組選擇單元CGSELP接收8位元通道資料的高3 位元CHDi[7:5]，並識別此通道資料的代碼值是否對應於 非線性區域相應的代碼組’從而產生選擇信號Hgp和 LGP。 圖6 %不為本發明^一貫施例中圖5所示之代碼組選擇 早兀的電路圖。 18 127 電-c 參照圖6，此代碼組選擇單元CGSELp包括nand閘 G1 和 NAND 閘 G2。 當咼3位CHDi[7:5]等於二進位數字值“〇〇〇”時， NAND閘G1係接收反向高3位CHDBi[7:5]，從而輸出低 電位狀態的LGP。 一 當南3位CHDi[7:5]等於二進位數字值“in”時， NAND閘G2係接收反向高3位cHDi[7:5]，從而輸出低電 位狀態的HGP。 圖7繪示為本發明一實施例中圖5所示之多工器的電 路圖。 參照圖7,多工器MUXP接收信號PGMA1〜pGMA32 和PGMA57〜PGMA88，並因應選擇信號lGP和HGp而 從這些佗號中選擇一組輸出。當LGP爲低電位狀態時，選 擇PGMA1〜PGMA32輸出，當HGP爲低電位狀態時，選 擇 PGMA57〜PGMA88 輸出。 、 多工器MUXP包括32對PMOS電晶體pMA和PMB， 每對電晶體的汲極相互連接。PGMA1係連接至PMA的源 極，LGP則係連接至其閘極。PGMA2連接至ρΜβ的源極， HGP則連接至其閘極。 解碼裔DECP基於通道資料的低5位元cHDi[4:〇j， 從所選的MUX之32個内部珈瑪參考電壓信號中選取其 一，從而輸出相應的類比灰階信號VA。 圖8繪示為本發明—實施例中圖5所示之5位解碼器 的電路圖。參照圖8，解碼器DECP具有二進位樹形結構 19

I2750®3P,d〇C 例如，此解碼器DECP包括62個PMOS電晶體。 因此，回到圖5，NLDACP方塊基於一代碼值，從内 部珈瑪參考電壓信號PGMA1〜PGMA32和PGMA57〜 PGMA88中選取其一，並輸出與其對應的類比灰階信號， 從而作爲DAC350的電阻串。 非線性多工器NLMUXP係因應HGP和LGP信號而給 第二DAC方塊LDACP提供VA信號。 弟—DAC方塊LDACP包括低位參考電壓解碼器 VLDECP、高位參考電壓解碼器VHDECP和二進位加權電 低位元參考電壓解碼器VLDECP從對應於中間線性 區域的24個内部珈瑪參考電壓信號PGMA33〜pGMA56 中選取其一，以因應8位元通道資料CHDi的高5位元 CHDi[7:3]而輸出一低位元參考電壓信號vl。 高位參考電壓解碼器VHDECP從24個内部珈瑪參考 電壓^號PGMA34〜PGMA57中選取其一，以因應8位元 通道資料CHDi的高五位元CHDi[7:3]而輸出一高位參考 電壓信號VH。 圖9是依據本發明一實施例，表示圖5中所示之低位 電壓解碼器的電路圖。 ”芩照圖9，低位參考電壓解碼器VLDECp和高位參考 ^解碼S VHDECP分別具有改進$二進位細彡結構，用 以選擇内部珈瑪參考電壓信號中之 。例如，此參考電壓解碼器VLDECP和VHDECP分別 20 1275069 15533pif.doc 包括50個PMOS電晶體。 二進位加權電容DAC (CDACP)係因應8位元通道 資料CHDi之低3位元CHDi[2:0]，而在劃分低位元參考電 壓信號VL和高位參考電壓信號VH之間隔所得到的8個 電壓級選擇其中一個電壓信號，並輸出作爲灰階信號 VOP〇圖10是依據本發明一實施例，表示圖5中所示之 電容器D/A變換單元的電路圖。 參照圖10 ’非線性多工為NLMUXP接收解碼哭decp 的VA信號，並因應LGP信號和HGP信號而有選擇性地 輸出此VA信號。兩PMOS電晶體SW9、SW10回應LGP 信號，兩PMOS電晶體SW15、SW16回應HGP信號，從 而切換VA信號至VL信號和VH信號的輸入端。因此， 只有在低位元代碼組或高位元代碼組，VA信號才能連接 至二進位加權電容DAC(DCACP)。 二進位加權電容DAC (CDACP)可包括四個電容器 Cl、C2、C3和C4，其彼此間都具有二進位權重。C1與 C2具有相同的電容量，C3的電容量是C1電容量的二倍， C4的電容量是ci電容量的四倍。 α 電谷裔C^、C2、C3和C4的一端均相連至輸出端〇τ。 ci的另一端經開關元件SW1連接至VL信號。電容器c2、 C3和C4的另一端分別經開關元件SW2、SW3和s^4而 共同連接至開關元件SW1的一端。開關元件SW1的另一 端係連接至VL信號。此外，電容器C2、C3和C4的另一 端分別經開關^件SW5、SW6和SW7共同連接至開關元 21 1275069 15533pif.doc 件SW8的一妓。叫 解满哭相牛遞的另一端連接至VH信號。 :的、 的輪出電壓VA經開關元件SW9連接至VL ^ ’並且經開關元件swl〇連接至vh信號。開關元件 G連接於輸出端〇了與1信號之間，電容器a、c2、 C3和C4的相反一端分別經開關元件SWl 1〜SW14共同遠 接至VL信號。 、^ 開關兀件SW1〜SW8可包括PMOS電晶體。開關元 件SW11〜SW14可包括傳輸閘。 TG上係施加有ριρ和ριρΒ信號，開關元件swu〜 SW14上係施加有P1和piB信號，SW1〜sw8的閘極上 係施加有P2B信號。P1P與P1信號彼此之間具有相同的 相位1且P1P與P1信號均爲延遲信號，其係用以減少通 道充電注入誤差(channel charge injection error，CCIE)。 CHD<0>位元係提供給SW2的閘極，CHD<1>位元係 提供給SW3的閘極，CHD<2>位元係提供給SW4的閘極。 CHDB<0>位元係提供給SW5的閘極，CHDB<1〉位元係提 供給SW6的閘極，CHDB<2>位元係提供給SW7的閘極。 因此，輸出電壓V0P是基於代碼值而得到，其中此 V0P用下列等式1表示。 <等式1> V0P=VL+Cvhx (VH-VL) /23C， 其中，CVH表示連接至VH信號之電容器的總電容量。 Cvh用下列等式2表示。 <等式2> 22 I275〇69p,d〇c

Cvh-CHD<2>x22C+ CHD<1>x21C+ CHD<0>x2°C 因此，基於3位元代碼CHD[2:〇]即可獲得表i所示的 分壓。 <表1> 代碼值 SW2/SW5 SW3/SW6 SW4/SW7 VL/VH VOP 000 導通/截止 導通/截止 導通/截止 8C/0 VL 001 截止/導通 導通/截止j 導通/截止 7C/1C VL+1/8 (VH-VL) 010 導通/截止 截止/導通 導通/截止 6C/2C VL+2/8 (VH-VL) 011 截止/導通 截止/導通 導通/截止 5C/3C VL+3/8 (VH-VL) 100 導通/截止 導通/截止 截止/導通 4C/4C VL+4/8 (VH-VL) 101 截止/導通 導通/截止 截止/導通 3C/5C VL+5/8 (VH-VL) 110 導通/截止 截止/導通 截止/導通 2C/6C VL+6/8 (VH-VL) 111 截止/導通 截止/導通 截止/導通 1C/7C VL+7/8 (VH-VL) <負 DAC> 再一次參照圖4，負DAC (NDAC)在結構上類似於 上述的正DAC (PDAC)，不同的是負DAC (NDAC)的 元件 MUXP、NLMUXP、DECP、VLDECP、VHDECP 及 CDACP均包括NMOS電晶體，而正DAC ( PDAC )的元 件 MUXP、NLMUXP、DECP、VLDECP、VHDECP 及 CDACP 則包括PMOS電晶體。因此，下文中僅僅舉例說明正DAC (PDAC)和負DAC (NDAC)的不同之處，以避免過於 冗長。 23 1275069 15533pif.d〇c 由於負DAC (NDAC)的組成元件都有NM〇s電晶 體，所以活動狀態由低電位狀態變爲高電位狀態。因此， 廷些電晶體在負DAC (NDAC)中被高電位信號啟動，而 在正DAC (PDAC)中則被低電位信號啟動。圖u是依據 本發明一實施例，表示圖4中所示之負D/A變換器之代碼 組選擇單元的電路圖。 參照圖11 ’代碼組選擇單元CHSELN包括一個NOR 閘G5和一個斯11閘〇4。當高3位元〇10<7:5>等於二進 位數子〇〇〇時’ NOR閘G5係輸出高電位狀態的LGN 選擇信號。當反向高3位（：110：6<7:5>等於二進位數字 11Γ時，NOR閘G4係輸出高電位狀麁的HGN選擇信 號。 圖12是依據本發明一實施例，表示圖4所示之負D/A 變換器之負電容器D/A變換單元的電路圖。 參照圖12，圖12中的二進位加權電容器DAC (CDACP )的結構類似於圖1 〇中的二進位加權dac (CDACP) ’不同之處在於施力口於swi和SW8閘極的是 P2 k號而不是P2B信號，原因是SW1和SW8爲NMOS 電晶體而不是PMOS電晶體。此外，施加於sw2、SW3 及SW4閘極的信號分別爲CHDB<〇>、CHDB<1>^ CHDB<2>而不是 CHD<0>、CHD<1>和 CHD<2>，施加於 SW5、SW6及SW7閘極的信號分別爲chD<0>、CHD<1> 和 CHD<2>而不是 CHDB<0>、CHDB<1>和 CHDB<2>。 非線性多工器NLMUXN接收解碼器DECN的VA信 24 I275〇69p_ 號，並因應LGP信號和hGP信號而選擇性地輸出VA信 號。兩NMOS電晶體SW9、SW10回應LGP信號，另兩 個NMOS電晶體SW15、SW16回應HGP信號，從而切換 VA信號至VL·信號和VH信號的輸入端。因此，只有在低 位元代碼組或高位元代碼組，VA信號才能連接至 DCACN。

2、後置多工型 <後置正DAO 圖13是依據本發明另一實施例，舉例說明圖4所示之 後置多工型正D/A變換器的方塊圖。 參照圖13，後置正DAC (PPDAC)包括第一 DAC方 塊PNLDAC和第二DAC方塊PLDAC。第一 DAC方塊 PNLDAC對應於珈瑪補正曲線兩端的非線性區域，第二 DAC方塊PLDAC對應於珈瑪補正曲線中間的線性區域。 第一 DAC方塊PNldAC包括代碼組選擇單元 CGSELP、非線性多工器NLMUXp和解碼器DECP1、 DECP2。解碼器DECP1和DECP2係用以解碼伽瑪參考電 壓信號PGMA1〜PGMA32和PGMA57〜PGMA88。非線 性多工益NLMUXP係用以多路傳輸被解碼的珈瑪參考電 壓信號。 " 在這裏’解碼器DECP1和DECP2的結構類似於圖5 中DECP的結構。 非線性多工器NLMUXP分別接收DECP1和DECP2 25 1275069 15533pif.doc 的VALG信號和VAHG信號，並因應LGN信號和HGN 信號而選擇性地輸出VALG信號和VAHG信號。因此， 如果是低位元代碼組，則VALG信號係連接至CDACP以 作爲VA信號。如果是高位元代碼組，則VAHG信號係連 接至CDACP以作爲VA信號。PLDAC包括低位元參考電 壓解碼器VLDECP、高位元參考電壓解碼器VHDECP和 二進位加權電容器DAC(CDACP)。圖13中的VLDEC、 VHDEC、CHSELP、DECP1和DECP2與其所對應之圖5 之前置多工型的VLDEC、VHDEC、CHSELP、DECP係以 相同的參考標號表示。因此，這裏省略對其的詳細描述。

<後置負DAO 前置多工型負DAC的結構不同於前置多工型正 DAC，所以後置負DAC的結構也不同於後置正DAC。因 此，後置負DAC與後置正DAC之間的區別可由前置多工 型負DAC與前置多工型正DAC之間的區別而推斷出，這 裏省略對其詳細描述。 3、輸出緩衝器 返回參照圖4 ’輸出緩衝單元360係因應模式信號 MODE和極性控制信號p〇L而多路傳輸正類比信號v〇p 和負類比信號VON至相應的奇數源極線和偶數源極線。 圖14是依據本發明一實施例，舉例說明一種雙通道輸 出緩衝器的電路圖。 參照圖14,輸出緩衝單元360的奇數通道分別包括一 個輪出緩衝放大器PBA，偶數通道分別包括一個輪出緩衝 26 12750德 3pif.doc 放大器NBA。 pba的輸出端經TG11而連接至緩衝多工器ΒρΜυχ 的一個輸入端，NBA的輸出端經丁G12而連接至緩衝多工 器BFMUX的另-輸入端。輸出緩衝放大器ρβΑ和腿 的輸出信號係藉由緩衝多卫器而分別連接至基數源極線 SL1和偶數源極線SL2。此相應緩衝多工器BFMUX包括 傳輸閘TG1〜TG4。 VOP信號施加於輸出缓衝放大器PBA的正輸入端， 且PBA的負輸入端連接至PBA的輸出端。另外，輸出缓 衝放大器PBA的輸出端經TG1閘連接至SL1，並且經TG2 閘連接至SL2。VON信號施加於輸出緩衝放大器NBA的 正輸入端，且NBA的負輸入端連接至NBA的輸出端。另 外’輸出緩衝放大器NBA的輸出端經TG3閘連接至SL1， 並且經TG4閘連接至SL2。 POL k號施加於TG1閘和TG4閘的正輸入端，且pol 信號施加於TG1閘、TG4閘的負輸入端和TG2閘、TG3 閘的正輸入端。因此，當p〇L信號爲高電位狀態時，v〇p 信號輸出到SL1，VON信號輸出到SL2。當POL信號爲 低電位狀態時，VOP信號輸出到SL2，VON信號輸出到 SL1 〇 圖15是依據本發明另一實施例，舉例說明一種雙通道 輸出緩衝器的電路圖。 參照圖15，傳輸閘TG5和取樣電容器CS1串聯於偏 移清除輸出缓衝放大器OC-PBA的正輸入端與負輸入端之 27 I2750^33p,doc 間。傳輸閘TG6連接於TG5和⑶的輸出端與共用接點 之間。傳輸閘TG7連接於負輸人端與輸出端之間。傳輸閘 TG8和取樣電容器CS2串聯於偏移清除輸出緩衝放大器 OC NBA的正輸入端與負輸入端之間。傳輸閘丁⑼連接於 TG8和CS2的輸出端與共用接點之間。傳輸開τω〇連接 於負輸入端與輸出端之間。 控制時脈信號Q1施加於TG5和TG8的正輸入端，控 制時脈信號Q1B則係施加於其負輸人端。控制時脈信號 Q2施加於TG6和TG9的正輸入端，控制時脈信號Q2B則 係施加於其負輸入端。控制時脈信號Qip施加於TG7和 TG10的正輸入端’控制時脈信號QlpB則係施加於其負輸 入端。 圖16和圖17是舉例說明圖15所示之雙通道輸出緩衝 器之偏移清除操作的電路圖。 參照圖16,當OC-PBA之TG5與TG7為導通狀態， 而TG6為截止狀態時，取樣電容CS1係取樣一輸入偏移 電壓VOS。 參照圖17，當TG5和TG7截止，且TG6導通時，由 於PBA的偏移電壓刪除已取樣的輸入偏移電壓v〇s，所 以VOP上的PBA偏移被清除，VOP作爲V0信號輸出。 同樣，NBA偏移電壓也被清除。 圖18是依據本發明一實施例，舉例說明一種d/a變 換器工作的時序圖。 又 參照圖18，SW1和SW8開關元件在P2信號的下降邊 28 12750锶 _oc 緣截止，SW11和SW14開關元件在pi信號的上升邊緣導 通。TG傳輸閘在P1P信號的上升邊緣導通。因此，C1〜 C4電容器經放電閉合回路放電，其中放電閉合回路由 SW11〜SW14開關元件組成。 TG11傳輸閘在Q3信號的下降邊緣截止，從而中斷放 大器的信號輸出。TG6傳輸閘在Q2信號的下降邊緣截止， TG5傳輸閘在Q1信號的上升邊緣導通，TG7傳輸閘在Qlp 信號的上升邊緣導通。因此，放大器的偏移電壓在電容器 CS1取樣。 TG5傳輸閘在Q1信號的下降邊緣截止，TG7傳輸閘 在Q1P信號的下降邊緣截止。SW11〜SW14開關元件在 P1信號的下降邊緣截止。TG傳輸閘在Q2信號的下降邊 緣截止。TG6傳輸閘在Q2信號的上升邊緣導通，使得偏 移可被清除。由於SW1和SW8開關元件在P2信號的上升 邊緣導通，所以輸入到CDAC (CDACP或CD^)的信 號係因應3位元資料信號而被分人電容器，從而把伽瑪^ 正類比信號v〇p傳送至放大器。被傳送至放大器的v〇p 清除偏移後被放大，並輸出至PBA輸出端。由於拙 號的上升邊料通，所以PBA的輸出信號經 緩衝多工器BFMUX施加於SL1上。 /偏移量是藉由放大㈣輸出端取樣*得， ，爲載荷的源極線分隔開。這樣，取樣時間 ^的’並保持本發明-實施财載荷的獨立。但是: ‘致面板載荷（即源極線）的充電時間縮短。 、 29 12750湓pifd〇c 用的日據本發明另—實施例中—種d/a變換器作 ίτίΙ!!的知作與圖18的操作之不同處在於圖19之 閘在偏移取樣時間間隔内因應Q3信號而導通，

Itt士至源極線。因此，儘管圖19所示實施例中有足夠 ^充電時間對面_荷充f，但㈣依據硫載荷調整偏 移取樣時間間隔。 如上所述，依據本發明一實施例之DAC可執行增強 的珈瑪補正作用，同時減小D/A變換器的體積。 <表2> 電阻串 DAC 習知混合式 DAC 插入式 DAC 本發明之混合式DAC 前置多工 DAC 後置多工DAC 結構 單階 雙階次區分 (subranging) 雙階插入 雙階次區 分 雙階次區分 使用設 R/CMOS R/C/CMOS R/C/CMOS R/C/CMOS R/C/CMOS 伽瑪特 JI 極好 差 差 良好 良好 枷瑪參 考電壓 256 32 32 88 88 解碼器 結構 8位元解 碼器 2個5位元 解碼器、3 位元CDAC 2個5位元 解碼器、3 位元解碼 器、插入式 網路 5位元解碼 器、mux、 2個4.5位 元解碼 器、3位元 CDAC 2個5位元解碼 器、2個4.5位 元解碼器、3位 元 CDAC 關於電 P且串 〇AC 的大小 1 2/8+α 2/8+α 4/8+ a 4/8+α 30 12750镒 3pif_doc 表2爲舉例比車父採用習知DAC方法、裳置盘採用本 發明的混合式方法、系統之間的不同。圖2中的α符號代 表3位元CDAC ( CDACP或CDACN )的大小。 如圖2所示，本發明之混合式DAC珈瑪參考電壓線 數量從256條減少到88條，與習知電阻串DAC相比減少 了約三分之一，因而本發明之混合式DAC的大小減小到 大約爲電阻串DAC的一半。此外，儘管這種DAC比習知 混合式DAC或插入式DAC減小，但珈瑪特性卻增強了。 雖然本發明已以較佳實施例揭露如上，然其並非用以 P艮定本發@，任何熟f此技藝者，在*_本發明之精神 和範圍内’當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 ^ 例如，中間珈瑪補正參考電壓信號線數量減少的9_bit 或 ίο-bit 之 GC_DAC 中，3_8 CDAC 可改爲 416 c 5-32 CDAC 〇 ^ 圖式簡單說明】

圖1是液晶顯示器之數位類比變換器的伽瑪補正曲線 結構依據本發明—實施例，舉例說·晶顯示器的 驅動器之源極驅動器積 舉例說明包括珈瑪補正 圖3是舉例說明圖2所示源才 體電路的方塊圖。 圖4是依據本發明一實施例 31 12750湓 pif.doc D/A㈣，内之通道結構的方塊圖。 繪示圖5中所示之代碼 繪示圖5中所示之多工 圖5疋依據本發明一施例，舉說 置多工型，變換器的方塊圖。 斤下之別 圖6疋依據本發明一實施例 組選擇單，的電路圖。、 圖7疋依據本發明一實施例 器的電路圖。 中所示之5位 綠示圖 一圖8疋依據本發明一實施例 兀解碼器的電路圖。 解二^本發明-實施例，繪示圖5中所示之低壓 容器據本發明-實施例，繪示圖5中所示之正電 又佚早元的電路圖。 本發明—實施例，繪示圖4中所示之負 代碼組選擇單元的電路圖。 變拖是依據本發明一實施例，繪示圖4所示之負D/A 又俠為之負電容器D/A變換單元的電路圖。 ，13是依據本發明另一實施例，舉例說明圖4所示之 後置多工型正D/A變換器的方塊圖。 ’ 出緩本發明—實施例，舉例說明—種雙通道輸 圖15疋依據本發明另一實施例，舉例說明—種雙通道 輸出緩衝器的電路圖。 圖16和圖17是舉例說明圖15所示之雙通道輸出缓衝 32 I2750^33Pi,doc 器之偏移清除操作的電路圖。 圖18是依據本發明一實施例，舉例說明一種D/A變 換器工作的時序圖。 圖19是依據本發明另一實施例，舉例說明一種D/A 變換器工作的時序圖。 【主要元件符號說明】 100 :顯示單元陣列 200 :閘極驅動器 300 :源極驅動器 400:背光源單元 310 :資料控制單元 320 :位移暫存器單元 330 :資料暫存器單元 340 :資料閂鎖單元 350 : D/A變換單元 360 :輸出緩衝單元 352 :正參考電壓產生部件 354 :負參考電壓產生部件 362 :控制時脈信號發生器 33

Claims (1)

12750緦 pif.doc 十、申請專利範圍： 1·一種J加瑪補正數位類比變換器，包括： 弟數位類比變換電路，適於在當k位元數位輸入 信號之高1位元對應於高位元代碼組或低位元代碼組時， 基於k位元數位輸入信號之低m+n位元，從多數個第一珈 瑪補正參考電壓信號中選取其一作爲一第一相應灰階信 號’其中k等於i+m+n，且k、卜m及η均爲整數； 一第二數位類比變換電路，適於在當高丨位元對應於 中間代碼組時，基於高l+m位元，從多數個第二珈瑪補正 參考電壓信號中選取一對鄰近的第二珈瑪補正參考電壓信 號，並從該對第二珈瑪補正參考電壓信號和2n-1個分割信 號中選取一“號，以作爲一第二相應灰階信號，其中該此 2n-l個分割信號是藉由將該對被選的第二珈瑪補正參 壓信號之間隔劃分為2"階而得；以及 夕 輸出選擇電路，適於從所選之該第一灰階信號和 二灰階信號中選取其一輸出。 人 2· —種珈瑪補正數位類比變換器，包括： 一第一數位類比變換電路，適於在當k位元數位輸入 仏號之咼1位元對應於高位元代碼組或低位元代碼組時， 基於k位元數位輸入信號之低m+n位元，從2X2m+n個含位 元和低位元珈瑪補正參考電壓信號中選取其一作爲 相應灰階信號’其中k等於1+m+n，且k、1、m 整數；以及 4 一第二數位類比變換電路，適於在當高丨位元對應於 34 12750^33.,〇c 一中間代碼組時，基於高1+m位元，從i+[{2k-(2x2m+n)}/2n] 個中間珈瑪補正參考電壓信號中選取一對鄰近的第二办瑪 補正茶考打電壓信號，並從該對第二珈瑪補正參考電壓信號 和該些2η·1個分割信號中選取一信號，以作爲一第二相應 號輸出，其中該些2Μ個分割信號是藉由將該‘ ^的，^珈瑪補正參考電壓信號之間隔劃分為2η階而 ^ ^咼位元對應於一雨位元代碼組或一低位元代竭組 ^第一數位類比變換電路所選之該第—相應灰階信號係 被輸出。 換哭3.tt請專利範圍第2項所述之珈瑪補正數位類比變 1：、Li A巾該純代碼組和該餘元代碼_應於;加瑪補 線的中性區域’谢_碼_跡瑪補正曲 換器4.ΐ=!請2二項所述之珈瑪補正數咖 懕位％χ2個南位元和低位元珈瑪補正參考電 的特徵不同的變化，以遵循珈瑪補正曲線非線性區域 換哭利範，2項所述之伽瑪補正數位類比變 考電Μ信號具有相同的變化i 補正參 性區域。 ^化以優化珈瑪補正曲線的非線 換哭利範圍第2項所述之伽瑪補正數位類比變 /、中5亥弟一數位類比變換電路包括： :之 一代碼組選擇電路，適於基於k位元數位輸入信號. 35 I2750^3p,d〇( =位元，赵高域碼_擇錢和餘元代碼組選擇 一參考電_擇電路，適_應高域碼 代碼組選擇錢而從該些2,固低位元㈣』： c虎和2’固高位珈瑪補正參考電壓信號中選取 丹 ，以及 低二η元解碼器，適於基於乂位元數位輸入信號之 取r-n立所選之2m+n飾瑪補正參考電壓信號中選 取/、一，作爲第一相應灰階信號輸出。 拖凊專利範圍第6項所述之珈瑪補正數位類比變 、為’其中該m+讀元解碼器具有二進位樹型結構。 心8·^料職圍第2項所叙珈瑪補正數位類比變 、為，其中該第二數位類比變換單元包括·· ,Γ第—參考電壓解碼11，適於基於仏元數位輸入信 =向l+m位元，而在1+[{2、（2χ严n) }/2n]個中間伽瑪 不苓考電壓信號中的最大值除外的[{2k- (2x2m+n) }/2n] :中間珈瑪補正參考電壓信射，選取其—作爲一象 考電壓； " π =第二參考電壓解碼器，適於基於k位元數位輸入信 =之，Ι+m位元，而在1+[{2k_ (2x2m+n) }/2n]個中間珈瑪 補正參考電壓信號中的最小值除外的[{2k- (2x2m+n) }/2n] 個中間ί加瑪補正參考電壓信號中，選取其—作爲—第二來 考電壓；以及 ^ 電容器數位類比變換電路，適於從該第一參考電 36 12750媒_ 壓、該第二參考電壓及該些2n-l個分割信號中、弯立一 爲該第二相應灰階信號，其中2n-l個分割取其一作 選之該第-參考電壓和該第二參考電壓之間^ 階而得。 里』刀苟2 9·如申請專利範圍第8項所述之珈瑪 ^ 換器，其中該第一參考電壓解碼器和該第二來，比變 器分別具有改㈣二進位樹型結構。—彡考電壓解碼 1〇·如申請專職圍第8項所叙_補 變換器，其中該電容器數位類比變換單元包括數位祕 -參考電容器，其第-端連接至_輪· 電容器具有參考電容值； 碥，且此麥考 -具有η個電容器的陣列，其n個電容 同連接至輸出端，且η個電容器對應於標準 位加權電容器； 電奋裔的一進 一輸入選擇電路，當k位元數位 對應於該中間代碼㈣，分別在第 1之向1位元 該第-參考電壓信號和該第二參_°七㈣接收 位輸入信號之高1位元卿u位元數 碼組時’在第-節點和第二節或該低位元代 路所選之該第二灰階信號；以及㈣$—數_比變換電 開關電路，適於因應k位 私 而切換電容器_的第二端與 ^信號之低η位元 一節點或第二節點。 4合益，使之連接至第 U·如申請專利範圍第1() 、斤述之珈瑪補正數位類比 37 12750湓_〇c 變換器，其中該電容器數位類比變換電路更包括一放電電 ，，適於將電容器陣列的第二端及參考電容器連接至第一 節點以回應控制時脈信號，並將輸出端連接至第一節點， 電容轉列在該第—參考電壓錢、該第二參考電 壓化號或該第二灰階信號輸人到該輸人選擇電路之前放 電。 综“Λ2.如申請專利範圍第2項所述之㈣補正數位類比 、又換益，其中該第一數位類比變換電路包括： -第-m+n位元解碼器，適於基於k位元數位輸入信 2之低m+n位元，從該些严個低位元㈣補 信號中選取其一； -第二m+η位元解碼器，適於基於k位元數位輸入信 元，從該些严個高㈣瑪補正參考電壓信 ”:代ΪΪΓ擇電路’適於因應k位元數位輸入信號之 :信;元代碼組選擇信號和低位元代碼組選 代碼組2於因應高位元代碼组選擇信號和低位元 碼哭所Ϊ Π ^ I#解碼器和該第二m+n解 馬口口所1^的參考電壓信號中選取J： 一。 變換1 器3.如細:2項，述， 別具有二進位樹型結f I和該弟：嶋解碼器分 14·一種伽瑪補正數位類比變換方法，包括· 38 12750湓 pif.doc 識別k位元數位輸入信號之高1位元是否對應於高位 兀代碼組或低位元代碼組，其巾k科1+m+n，且 η均爲整數； I 士 ，高1位元對應於—高位元代碼組或一低位元代碼組 牯，土於k位元數位輸入信號之低m+n位元，從 個高位和偷元㈣補正參考賴錢情取1 — 一第一相應灰階信號；、 印局 1位對應於—中間代碼組時，基於高1+n位，從 }/2n]個㈣㈣觀參考電壓信號中選 取對却近的弟—办瑪補正參考電壓信號； 從該對第二料補正參考電壓錢及〜個公站

選擇性地輸出所選之該第—灰階信號或該第二灰階信

變換方法，其中該些2m+nX2 ^ 考電壓信號具有不同的變化， 性區域。 丄貝尸/r逖&珈碼補正數位類比 高位元和低位元珈瑪補正來 以優化珈瑪補正曲線的非線 39 1275嗯3_ 變換方法if利_”4項所述之㈣補正數位類比 該些HR A2, Μ個中間伽瑪補 線性區域 目_變化，以優化料補正曲線的 罐她!!.如申請專概圍第14項所述之㈣補正數位類比 受換方法，：Ml中你兮此9v9m+n加古“< 、 姿Μ「 攸龜2X2個雜兀和低位杨瑪補正 參考電壓信號中選取其一的方法包括： 基於k位兀數位輸入信號之高丨位元，產生 低位元代碼組選擇信號； 门徂兀和 因應高位元和低位元代碼組選擇信號而從該些2m+n個 低位元珈瑪補正參考電壓信號和2m+n個高位元珈瑪夂 考電壓信號中選取其一；以及 ， 基於k位元數位輸入信號之低m+n位元，從所選之 2m+n個珈瑪補正參考電壓信號中選取其一，作爲該第= 應灰階信號輸出。 19、如申請專利範圍第14項所述之珈瑪補正數位類比 變換方法，其中選取一對鄰近的第二珈瑪補正參考電壓信 號的方法包括： ° 基於k位元數位輸入信號之南i+m位元，從除了 l+[{2k- (2x2m+n) }/2n]個中間珈瑪補正參考電壓信號之最 大值以外的[{2k_ (2x2m+n) }/2n]個中間珈瑪補正參考"電壓 信號中，選取其一作爲一第一參考電壓； 土 基於k位元數位輸入信號之南i+m位元，從除了 1+[{2_ (2x2m+n) }/2n]個中間珈瑪補正參考電壓信號之最 12750媒_, 小值以外的[{2k- (2x2m+n) }/2n]個中間珈瑪補正參考電壓 信號中，選取其一作爲一第二參考電壓；以及 從該第一參考電壓、該第二參考電壓、一對第二珈瑪 補正參考電壓信號及2n-l個分割信號中選取其一，作爲該 第二相應灰階信號，其中2n-l個分割信號是藉由將所選之 該第一參考電壓和該第二參考電壓間的間隔劃分為211階 而得。 20·如申請專利範圍第14項所述之珈瑪補正數位類比 麦換方法，其中從2x2m+n個高位元和低位元珈瑪補正參考 電壓信號中選取其一的方法包括： 基於k位元數位輸入信號之低m+n位元，從2m+n個低 位元珈瑪補正參考電壓信號中選取其一； 一 基於k位元數位輸入號之低位元，從個高 位珈瑪補正參考電壓信號中選取其一； 同 位元而因應產生高位元和 k位元數位輸入信號之高 低位元代碼組選擇信號；以及 解石和t位Γ代碼組選擇信號而從該第1饥 ί馬"和料—m+n解碼器的所選之參考電壓中選取其 21·—種源極驅動器積體電路，包括· 信號而交替地並行輸出奇數之=貝，或者因應極性控制 位元數位資料，其中k等於1+m二位貝了和偶數之k 且 P、k、1、m 及 η 41 I275m_ 均爲整數； 一P，道珈瑪補正數位類比變換器，適於基於並行輸 出k位元資料，分別在奇數通道產生不超出妙灰階值的相 應正灰階信號，在偶數通道產生不超出2k灰階值的相 灰階信號，當k位元數位資料對應於高位代碼組或低^元 代碼組時，正灰階信號和負灰階㈣均選自多個第 2爹考賴錢，這些第—_補正參 庫 =，碼_ ’正灰階信號和負灰階信號均選自 ===補正參考電壓信號或2M個分割信號 化號基於尚Ι+m位元，其中個八 _ 二 第二伽瑪補正參考電壓信號間之間隔劃^ 得將2 一P通道輸出緩衝器，適於因 ^ 正灰階信縣貞紐信號。 H號而輸出 22.如申請專利範圍第21 路，其中輸出緩衝器包括：祕動_體電 p/2個第一緩衝放大哭， 而緩衝正緖信號；TO M因應P通道之奇數通道 p/2個第二緩衝放大器， 、、 而緩衝負灰階信號；以及 ^ P通道之偶數通道 Ρ/2個多工器，用以因應揣 衝放大器和第二緩衝放大器^相2制信號而輪出第-緩 源極線和偶數源極線。…輪出信號至相應的奇數 23·如申請專利範圍第22 、所述之源極驅動器積體電 42 12750¾ pif.doc 路’其中第-缓衝放Ail和第二緩衝放A||分 偏移清除放大器。 ％ 24·如申請專利範圍第23項所述之源極驅動器積體電 路’其中該輸入偏移清除放大器包括： 、 一操作放大器，具有一正輪入嫂，甘山> 加於該正“ 輸—其巾讀信號係施 端 -電容器’其第-末端連接至該_放大器的負輸入 端之門弟關ρ’ιίΐί該正輸人端和該電容器的第二末 糕之間，该弟一開關在偏移取樣期間導通； -第二關’連接於負輸入端和該操作放大器 柒之間，該第二開關在偏移取樣期間導通； -的;第門連ϊ，操作放大器的輪出端和該電容 且在正灰階信號或負灰階信號輸出期間導通並 多工==關，連接於該操作放All的輸出端和相應的 25„利範圍第24項所述 路’其中該第四P·在偏移取 t積體電 出端與源極線之_連接，在正灰階大器的輸 出期間連接操作放大器的輪出端與源輪 路，申24項所述之源極驅動器積體電 出端;開關在偏移取 43 I2750^33P,d〇e 27·—種顯示裝置，包括： / -顯示單元_，具有多個顯示單元，該些顯示單元 係形成於夕條源極線和閘極線所定義的區域中· 一掃描驅動器，用以依次掃描閘極線；以及 -源極驅動器，適於爲該些源極線提供相應灰階信 號’其中該源極驅動器包括至少—源極驅肺積體電路， 且該源極驅動器積體電路包括： —一輸入單元，適於接收同步於像素時脈的k位元數位 資料流’並行輸出p個k位元數位資料，以回應，或者因 應極性控制信號而交替地並行輸出奇數之k位元數位資料 和偶數之k位元數位資料； P通道珈瑪補正數位類比變換器，適於基於並行資 料，在奇數通道產生不超出#灰階值的相應正灰階信號、， 在偶數通道產生不超出2k灰卩皆值的相應負灰階信號， 其中當k位元數位輸入信號對應於高位元代碼組或低 位元代碼組時’每個灰階信號基於k位元數位輸入信號之 ，m+n位元，均選自多個第一珈瑪補正參考電壓信號，當 回位元對應於中間代碼組時，每個灰階信號基於高1+m 位7〇，均選自一對鄰近的第二珈瑪補正參考電壓信號，這 對第二伽瑪補正參考電壓信號則選自多個第二中間_補 =考電壓信號和2n_l個分割_，其中2M個分割信號 疋藉由將该對第二珈瑪補正參考電壓信號之間隔劃分2n 階而得；以及 P通這輸出緩衝器’適於輪出相應通道的正灰階信號 44 12750湓 pif.doc ^負灰:錢，或者因應極性㈣錢衫#地輪出奇數 k位7C數位貪料和偶數1^位元數位資料。 28.-觀k位讀位#料變換成_ 的餘類比變換器，該數位類比變換器包括·· ^虎 數位舰變換電路，適於當變換器的輸出電壓 個ΐ 轉紐_時，基__代碼值，將多 :二rt參考電壓信號之—變換成第補^ 從多路’適於基於相應的代碼值， 壓具=;隔，tDAC的輪出電壓與像素電 ’深注關料，將分難號變換 信號，此第二㈣補正參考電壓信號平·、:=比 45