KR20240018900A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20240018900A
KR20240018900A KR1020220096803A KR20220096803A KR20240018900A KR 20240018900 A KR20240018900 A KR 20240018900A KR 1020220096803 A KR1020220096803 A KR 1020220096803A KR 20220096803 A KR20220096803 A KR 20220096803A KR 20240018900 A KR20240018900 A KR 20240018900A
Authority
KR
South Korea
Prior art keywords
data
compensation
gamma
value
offset
Prior art date
Application number
KR1020220096803A
Other languages
English (en)
Inventor
나세환
나종희
장병윤
정유채
임현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220096803A priority Critical patent/KR20240018900A/ko
Priority to US18/096,352 priority patent/US11862111B1/en
Priority to CN202310943304.0A priority patent/CN117524097A/zh
Publication of KR20240018900A publication Critical patent/KR20240018900A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Picture Signal Circuits (AREA)

Abstract

일 실시예에 따른 반도체 장치는 상위 비트, 제1 하위 비트, 및 제1 하위 비트의 하위 비트인 제2 하위 비트를 포함하는 복수의 비트 데이터를 포함하는 제1 데이터의 제1 하위 비트 데이터에 기초하여 복수의 보상 값 중 두 개의 보상 값을 선택하고, 두 개의 보상 값을 제1 데이터의 제2 하위 비트 데이터에 기초하여 보간하여 최종 보상 값을 결정하고, 최종 보상 값을 제1 데이터에 보상하여 제2 데이터를 생성하는 오프셋 보상 회로, 그리고 제2 데이터를 기초로, 복수의 감마 전압 중 두 개의 감마 전압을 보간하여 출력하는 소스 드라이버를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
개시 내용은 반도체 장치에 관한 것이다.
디스플레이 패널은 영상을 표시하여 사용자에게 다양한 시각 정보를 제공한다. 디스플레이 패널은 복수의 픽셀을 포함하며, 복수의 픽셀 각각은 영상을 표시하기 위해 소정 휘도의 광을 표현한다. 디스플레이 드라이버 IC(Display Driver Integrated Circuit, DDI)는 픽셀을 구동하는 데 사용된다.
DDI의 소스 드라이버는 복수의 감마 전압 중 이미지 데이터의 디지털 값에 대응하는 감마 전압을 선택하고, 선택된 감마 전압을 디스플레이 패널의 소스 라인에 인가할 수 있다. 최근에는 디스플레이 패널의 크기 및 해상도가 증가함에 따라, 이미지 데이터의 디지털 비트수가 증가하고 있다. 감마 전압을 선택하는 디코더 회로의 면적은 이미지 데이터의 증가된 비트 수에 기하급수적으로 비례하여 증가할 수 있다. 이에 따라, 회로 면적을 줄이기 위하여 증폭기 보간 스킴(amplifier interpolation scheme)이 개발되어 왔다. 이러한 보간 스킴에서는, 이미지 데이터의 상위 비트들에 의해 대표 감마 전압들이 선택되고, 선택된 대표 감마 전압들 사이의 중간 감마 전압들이 나머지 하위 비트들에 의해 선택된다.
일 실시예는 보간 스킴의 INL(integral nonlinearity)을 개선할 수 있는 반도체 장치를 제공하고자 한다.
일 실시예는 동작 모드와 주변 온도에 따른 소스 드라이버의 오프셋을 보상할 수 있는 반도체 장치를 제공하고자 한다.
이러한 기술적 과제를 해결하기 위한 일 실시예에 따른 반도체 장치는 상위 비트, 제1 하위 비트, 및 제1 하위 비트의 하위 비트인 제2 하위 비트를 포함하는 복수의 비트 데이터를 포함하는 제1 데이터의 제1 하위 비트 데이터에 기초하여 복수의 보상 값 중 두 개의 보상 값을 선택하고, 두 개의 보상 값을 제1 데이터의 제2 하위 비트 데이터에 기초하여 보간하여 최종 보상 값을 결정하고, 최종 보상 값을 제1 데이터에 보상하여 제2 데이터를 생성하는 오프셋 보상 회로, 그리고 제2 데이터를 기초로, 복수의 감마 전압 중 두 개의 감마 전압을 보간하여 출력하는 소스 드라이버를 포함한다.
오프셋 보상 회로는 복수의 탭에 기초하여 제1 데이터의 상위 비트 데이터에 대응하는 탭을 결정하고, 복수의 탭 각각은 제1 하위 비트 데이터에 대응하는 복수의 보상 값을 포함할 수 있다.
복수의 탭은 각각 적어도 하나의 값에 대응하고, 오프셋 보상 회로는 복수의 탭 중 제1 데이터의 상위 비트 데이터의 값과 일치하는 적어도 하나의 값에 대응하는 탭을 선택하거나, 또는 제1 데이터의 상위 비트 데이터의 값을 기초로 복수의 탭 중 두 개의 탭을 보간하여, 대응하는 탭을 결정할 수 있다.
오프셋 보상 회로는 동작 모드 제어 명령이 이네이블되면, 복수의 그룹 중 동작 모드에 대응하는 그룹을 결정하고, 복수의 그룹 각각은 복수의 탭을 포함하고, 복수의 그룹 중 제1 그룹에 포함되는 복수의 탭은 제2 그룹에 포함되는 복수의 탭과 상이할 수 있다.
오프셋 보상 회로는 복수의 그룹에 기초하여 밝기 제어 명령이 지시하는 밝기에 대응하는 그룹을 결정하고, 복수의 그룹 각각은 상위 비트 데이터의 적어도 하나의 특정 값에 대응하는 복수의 탭을 포함할 수 있다.
복수의 그룹은 각각 적어도 하나의 특정 밝기에 대응하고, 오프셋 보상 회로는 복수의 그룹 중 밝기 제어 명령이 지시하는 밝기와 일치하는 적어도 하나의 특정 밝기에 대응하는 그룹을 선택하거나, 또는 밝기 제어 명령이 지시하는 밝기를 기초로 복수의 그룹 중 두 개의 그룹을 보간하여, 복수의 그룹 중 대응하는 그룹을 결정할 수 있다.
오프셋 보상 회로는 복수의 이득 및 복수의 오프셋 중 온도 데이터의 온도 값에 대응하는 이득 및 대응하는 오프셋을 결정하고, 결정한 이득 및 오프셋을 사용하여 복수의 보상 값을 보상할 수 있다.
복수의 그룹 별로 복수의 이득 및 복수의 오프셋이 미리 설정되고, 오프셋 보상 회로는 복수의 그룹 별로 대응하는 이득 및 대응하는 오프셋을 결정할 수 있다.
복수의 탭 별로 복수의 이득 및 복수의 오프셋이 미리 설정되고, 오프셋 보상 회로는 복수의 탭 별로 대응하는 이득 및 대응하는 오프셋을 결정할 수 있다.
복수의 이득 및 복수의 오프셋은 각각 적어도 하나의 온도 값에 대응하고, 오프셋 보상 회로는 복수의 이득 및 복수의 오프셋 중 온도 데이터의 온도 값과 일치하는 대응하는 이득 및 오프셋을 선택하거나, 또는 온도 데이터의 온도 값을 기초로 복수의 이득 및 복수의 오프셋 중 두 개의 이득 및 두개의 오프셋 각각을 보간하여, 대응하는 이득 및 대응하는 오프셋을 결정할 수 있다.
오프셋 보상 회로는 외부 호스트로부터 이미지 데이터를 입력받고, 이미지 데이터를 감마 보정하여 제1 데이터를 생성할 수 있다.
오프셋 보상 회로는 최종 보상 값을 제1 데이터에 보상하여 제3 데이터를 생성하고, 제3 데이터를 디더링 처리하여 제2 데이터를 생성할 수 있다.
제1 데이터의 비트수는 제2 데이터의 비트수 이상일 수 있다.
오프셋 보상 회로는 복수의 보상 값을 포함하는 룩-업-테이블을 저장할 수 있다.
일 실시예에 따른 반도체 장치는 디스플레이 장치를 구동하는 장치로서, n비트(n은 2 이상의 자연수)의 이미지 데이터를 수신하고, 이미지 데이터를 감마 보정하여 m비트(m은 2 이상의 자연수)의 감마 이미지 데이터를 생성하는 감마 변환기, 감마 이미지 데이터의 값에 대응하는 복수의 보상 값을 포함하는 룩-업 테이블을 저장하는 스토리지 회로, 복수의 보상 값 중 감마 이미지 데이터의 상위 비트 데이터 값 및 제1 하위 비트 데이터 값에 대응하는 두 개의 보상 값을 결정하고, 두 개의 보상 값을 감마 이미지 데이터의 제2 하위 비트 데이터 값을 사용하여 보간한 최종 보상 값으로 m비트의 감마 이미지 데이터를 보상하여 보상 감마 이미지를 출력하는 보상 회로, 그리고 보상 감마 이미지를 n비트의 데이터로 디더링하여 출력하는 디더링 회로를 포함한다.
디스플레이 장치의 밝기가 제1 밝기일 때의 보상 감마 이미지와 디스플레이 장치의 밝기가 제1 밝기와 상이한 제2 밝기일 때의 보상 감마 이미지가 서로 상이할 수 있다.
디스플레이 장치의 모드가 변경되기 전의 보상 감마 이미지와 디스플레이 장치의 밝기가 디스플레이 장치의 모드가 변경된 후의 보상 감마 이미지가 서로 상이할 수 있다.
디스플레이 장치의 온도가 제1 온도일 때의 보상 감마 이미지와 디스플레이 장치의 온도가 제1 온도와 상이한 제2 온도일 때의 보상 감마 이미지가 서로 상이할 수 있다.
일 실시예에 따른 반도체 시스템은 복수의 게이트 라인 중 대응하는 게이트 라인 및 복수의 소스 라인 중 대응하는 소스 라인에 연결된 픽셀을 복수개로 포함하는 디스플레이 패널, 서로 상이한 전압 레벨을 갖는 복수의 감마 전압을 생성하는 감마 전압 생성기, 복수의 소스 라인에 연결되고, 복수의 감마 전압 중 입력되는 n비트의(n은 2 이상의 자연수) 데이터에 대응하는 출력 신호를 생성하고, 출력 신호를 복수의 소스 라인 중 대응하는 소스 라인에 출력하는 소스 드라이버, 그리고 입력되는 n비트의 이미지 신호를 감마 보정하여 m비트(m은 2 이상의 자연수, m>n)의 감마 이미지 데이터를 생성하고, 복수의 보상 값 중 감마 이미지 데이터의 제1 하위 비트 데이터에 대응하는 두 개의 보상 값을 선택하고, 두 개의 보상 값을 감마 이미지 데이터의 제2 하위 비트 데이터에 기초하여 보간한 최종 보상 값을 감마 이미지 데이터에 가산하여 n비트의 데이터를 생성하는 구동 제어기를 포함한다.
소스 드라이버는, 복수의 감마 전압 중 입력되는 n비트의 데이터의 상위 비트 데이터에 대응하는 두 개의 감마 전압을 출력하는 디코더, 그리고 데이터의 하위 비트 데이터에 기초로 두 개의 감마 전압을 보간하여 출력 신호를 생성하는 소스 앰프를 포함할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 예시 블록도이다.
도 2는 일 실시예에 따른 반도체 장치를 나타낸 블록도이다.
도 3은 일 실시예에 따른 반도체 장치의 동작 방법을 나타낸 순서도이다.
도 4는 일 실시예에 따른 반도체 장치에 저장된 룩-업 테이블(LUT: look-up table)을 나타낸 표이다.
도 5는 일 실시예에 따른 반도체 장치의 보상 회로를 나타낸 블록도이다.
도 6은 일 실시예에 따른 반도체 장치의 온도에 따른 LUT 보상 이득 값을 나타낸 그래프이다.
도 7은 일 실시예에 따른 반도체 장치의 밝기 및 동작 모드에 따라 선택하는 그룹을 나타낸 그래프이다.
도 8은 일 실시예에 따른 반도체 장치의 이미지 데이터의 상위 비트에 따른 보상 값을 나타낸 그래프이다.
도 9는 일 실시예에 따른 소스 드라이버를 개략적으로 나타낸 블록도이다.
도 10은 일 실시예에 따른 반도체 장치의 INL 개선 효과를 나타낸 그래프이다.
도 11은 일 실시예에 따른 반도체 장치의 색좌표 오차 감소 효과를 나타낸 그래프이다.
도 12는 일 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 13은 일 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 도면을 참고하여 설명한 흐름도에서, 동작 순서는 변경될 수 있고, 여러 동작들이 병합되거나, 어느 동작이 분할될 수 있고, 특정 동작은 수행되지 않을 수 있다.
또한, 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 예시 블록도이다.
도 1을 참조하면, 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 구동 회로(110) 및 디스플레이 패널(120)을 포함할 수 있다. 어떤 실시예에서, 디스플레이 장치(100)는 디스플레이 구동 회로(110) 및 디스플레이 패널(120)에 구동 전압을 제공하는 DC/DC 컨버터와 같은 전원 공급 회로를 더 포함할 수 있다.
디스플레이 패널(120)은 영상을 표시하기 위한 복수의 픽셀(PX)을 포함할 수 있다. 픽셀(PX)은 복수의 소스 라인 중에서 대응되는 소스 라인(SL)과, 복수의 게이트 라인 중에서 대응되는 게이트 라인(GL)에 연결될 수 있다. 픽셀(PX)은 게이트 라인(GL)으로 게이트 신호가 공급될 때 소스 라인(SL)으로부터 데이터 신호를 입력받을 수 있다. 픽셀(PX)은 입력되는 데이터 신호에 대응하는 소정 휘도의 빛을 표현할 수 있다. 복수의 픽셀(PX)은 한 프레임 단위로 영상을 표시할 수 있다.
디스플레이 장치(100)가 유기 발광 디스플레이 장치이면, 픽셀(PX)들 각각은 구동 트랜지스터를 포함하는 복수의 트랜지스터들과 유기 발광 다이오드를 포함할 수 있다. 픽셀(PX)에 포함된 구동 트랜지스터는 데이터 신호에 대응하는 전류를 유기 발광 다이오드로 공급하고, 이에 따라 유기 발광 다이오드는 소정 휘도로 발광할 수 있다. 디스플레이 장치(100)가 액정 디스플레이 장치이면, 픽셀(PX)들 각각은 스위칭 트랜지스터 및 액정 커패시터를 포함할 수 있다. 픽셀(PX)은 데이터 신호에 대응하여 액정의 투과율을 제어함으로써 소정 휘도의 빛이 외부로 공급되도록 제어할 수 있다.
도 1에서는 픽셀(PX)이 하나의 소스 라인(SL) 및 하나의 게이트 라인(GL)과 연결되는 것으로 도시되었지만, 일 실시예에 따른 디스플레이 장치의 픽셀(PX)의 신호선의 연결 구조가 이에 한정되지는 않는다. 일례로, 픽셀(PX)의 회로구조에 대응하여 다양한 신호선들이 추가로 연결될 수 있다. 일 실시예에서 픽셀(PX)은 현재 공지된 다양한 형태로 구현될 수 있다.
디스플레이 구동 회로(110)는, 게이트 드라이버(111), 소스 드라이버(112), 감마 전압 생성기(113), 및 구동 제어부(114)를 포함할 수 있다. 게이트 드라이버(111), 소스 드라이버(112), 감마 전압 생성기(113), 및 구동 제어부(114)의 일부 또는 전부는 동일한 반도체 다이, 칩, 또는 모듈로 구현되거나 각각 별도의 반도체 다이, 칩, 또는 모듈로 구현될 수 있다. 어떤 실시예에서, 게이트 드라이버(111) 및/또는 소스 드라이버(112)는 디스플레이 패널(120)과 동일한 기판 상에 구현될 수 있다. 이 경우, 게이트 드라이버(111) 및/또는 소스 드라이버(112)는 디스플레이 패널(120)의 주변부에 배치될 수 있다.
게이트 드라이버(111)는 디스플레이 패널(120)에 복수의 게이트 신호(G1, G2, …, Gh)를 제공할 수 있다. 복수의 게이트 신호(G1, G2, …, Gh)는 이네이블(enable) 레벨과 디세이블(disable) 레벨을 갖는 펄스 신호일 수 있다. 복수의 게이트 신호(G1, G2, …, Gh)는 복수의 게이트 선(GL)에 인가될 수 있다. 픽셀(PX)에 연결된 게이트 라인(GL)에 이네이블 레벨의 게이트 신호가 인가되면, 픽셀(PX)에 연결된 소스 라인(SL)으로 인가되는 데이터 신호가 화소(PX)에 전달될 수 있다.
소스 드라이버(112)는 구동 제어부(114)로부터 디지털 신호 형태의 데이터(DATA)를 수신하고, 데이터(DATA)를 아날로그 신호 형태의 데이터 신호(S1, S2, …, Sk)로 변환할 수 있다. 여기서 데이터(DATA)는 이미지 데이터(IS)를 디스플레이 패널(120)에 표시하기 위한 각 픽셀(PX)에 대응하는 계조 정보를 포함할 수 있다. 소스 드라이버(112)는 구동 제어부(114)로부터 제공되는 소스 드라이버 제어 신호(CONT2)에 따라 복수의 데이터 신호(S1, S2, …, Sk)를 디스플레이 패널(120)에 전송할 수 있다. 소스 드라이버(112)는 데이터 드라이버(data driver)로 지칭될 수도 있다.
감마 전압 생성기(113)는 복수의 감마 전압(VG1, VG2, …, VGi)을 생성하여 소스 드라이버(112)에 제공할 수 있다. 복수의 감마 전압(VG1, VG2, …, VGi)은 i개의 서로 다른 전압 레벨을 가질 수 있다. 복수의 감마 전압(VG1, VG2, …, VGi)은 소스 드라이버(112)가 데이터(DATA)에 대응하는 아날로그 신호를 생성하는 데 사용될 수 있다. 일 실시예에서, 소스 드라이버(112)는 복수의 감마 전압(VG1, VG2, …, VGi)을 보간하는 방식(이하, 보간 스킴(scheme))을 통해 데이터 신호를 생성할 수 있다. 예를 들어, 감마 전압 생성기(113)가 소스 드라이버(112)에 64개의 감마 전압을 제공하면, 소스 드라이버(112)는 1024(210)개의 계조(grayscale)를 표현하기 위한 데이터(DATA)를 데이터 신호로 변환하기 위해, 데이터(DATA)의 상위 비트(MSB 6bit) 데이터를 사용하여 64(26)개의 감마 전압 중 2개의 감마 전압을 선택하고, 하위 비트(LSB 4bit) 데이터를 사용하여, 상위 비트 데이터를 사용하여 선택한 2개의 감마 전압 사이의 전압들을 16(24) 단계로 나누어 출력할 수 있다. 이러한 보간 스킴은 INL(integral nonlinearity)에 의해 각각의 하위 비트 데이터 값에 따라 출력되는 실제 전압과 출력되어야 하는 이상적인 전압과 사이의 전압차가 발생된다.
구동 제어부(114)는 호스트 장치로부터 이미지 데이터(IS) 및 구동 제어 신호(CTRL)를 수신하고, 게이트 드라이버(111), 소스 드라이버(112), 및 감마 전압 생성기(113)를 제어할 수 있다. 여기서 호스트 장치는 외부에서 사용자가 원하는 영상을 디스플레이 패널(120)에 표시하도록 디스플레이 장치(100)를 제어하는 컴퓨팅 장치 또는 시스템일 수 있다. 호스트 장치로부터 제공되는 구동 제어 신호(CTRL)에는 게이트 드라이버(111), 소스 드라이버(112), 및 감마 전압 생성기(113)를 제어하기 위한 제어 명령, 설정 데이터 등이 포함될 수 있다. 예를 들어, 구동 제어 신호(CTRL)는 디스플레이 장치(100)의 밝기를 제어하는 명령(이하에서, '밝기 제어 명령'으로 지칭함), 디스플레이 장치(100)의 동작 모드를 지시하는 명령(이하에서, '동작 모드 제어 명령'으로 지칭함), 디스플레이 장치(100)의 온도 또는 디스플레이 장치(100) 주변의 온도를 지시하는 데이터(이하에서, '온도 데이터'로 지칭함) 등을 포함할 수 있다. 구동 제어부(114)는 밝기 제어 명령에 따라 동일한 이미지 데이터(IS)를 상이한 휘도로 디스플레이 패널(120)에 표시할 수 있다. 예를 들어, 구동 제어부(114)는 밝기 제어 명령이 제1 밝기를 지시하면, 243계조의 이미지 데이터(IS)를 제1 휘도로 표시하고, 밝기 제어 명령이 제2 밝기를 지시하면, 243계조의 이미지 데이터(IS)를 제1 휘도보다 더 높은 제2 휘도로 표시할 수 있다. 구동 제어 신호 구동 제어부(114)는 구동 제어 신호(CTRL)에 기반하여 게이트 드라이버(111), 소스 드라이버(112), 및 감마 전압 생성기(113)를 제어할 수 있다. 예를 들어, 구동 제어 신호(CTRL)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클록 신호(MCLK), 및 데이터 이네이블 신호(DE)를 포함할 수 있다. 구동 제어부(114)는 수직 동기 신호(Vsync)에 기초하여 영상 데이터(IS)를 한 프레임 단위로 구분하고, 수평 동기 신호(Hsync)에 기초하여 영상 데이터(IS)를 게이트선(GL) 단위로 구분하여 데이터(DATA)를 생성할 수 있다. 구동 제어부(114)는 게이트 드라이버 제어 신호(CONT1) 및 소스 드라이버 제어 신호(CONT2)를 게이트 드라이버(111) 및 소스 드라이버(112)에 전송하여, 예를 들어 소스 드라이버(112)와 게이트 드라이버(111)의 동작을 동기시키는 제어를 수행할 수 있다. 구동 제어부(114)는 감마 전압 생성 제어 신호(CONT3)를 감마 전압 생성기(113)에 전송하여, 감마 전압 생성기(113)의 동작을 제어할 수 있다. 구동 제어부(114)는 호스트 장치로부터 수신되는 구동 제어 신호(CTRL)와 별개로, 또는 구동 제어 신호(CTRL)에 추가로, 자체적으로 생성한 제어 명령에 기반하여 게이트 드라이버(111), 소스 드라이버(112), 및 감마 전압 생성기(113)를 제어할 수도 있다.
구동 제어부(114)는 소스 드라이버(112)의 오프셋을 보상하기 위한 오프셋 보상 회로(115)를 포함할 수 있다. 오프셋 보상 회로(115)는 이미지 데이터(IS)의 감마 특성을 변환하여 감마 이미지 데이터를 생성할 수 있다. 일 실시예에서, 오프셋 보상 회로(115)는 이미지 데이터(IS) 또는 이미지 데이터(IS)가 감마 보정된 감마 이미지 데이터를 오프셋에 대응하는 보상 값으로써 보상할 수 있다. 예를 들어, 오프셋 보상 회로(115)는 보상 값을 이미지 데이터(IS) 또는 감마 이미지 데이터에 가산하거나 또는 감산할 수 있다. 이하에서, 오프셋 보상 회로(115)는 감마 이미지 데이터를 보상하는 것으로 설명한다.
어떤 실시예에서, 오프셋 보상 회로(115)는 룩-업 테이블(LUT: look-up table) 형태로 저장된 보상 값들 중 적어도 하나를 선택하여 감마 이미지 데이터를 보상할 수 있다. LUT는 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 포함할 수 있다.
일 실시예에서, LUT는 복수의 그룹을 포함하고, 하나의 그룹은 복수의 탭을 포함하고, 하나의 탭은 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 포함할 수 있다. 구체적으로, LUT는 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값이 디스플레이 장치(100)의 밝기 별로 구분된 그룹들을 포함할 수 있다. 예를 들어, LUT는 제1 밝기에 대응하는 복수의 보상 값을 포함하는 제1 그룹과 제2 밝기에 대응하는 복수의 보상 값을 포함하는 제2 그룹을 포함할 수 있으며, 여기서 각각의 그룹에 포함된 복수의 보상 값은 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응할 수 있다. LUT는 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값이 디스플레이 장치(100)의 동작 모드 별로 구분된 그룹들을 포함할 수 있다. 예를 들어, LUT는 제1 동작 모드에 대응하는 복수의 보상 값을 포함하는 제1 그룹과 제2 동작 모드에 대응하는 복수의 보상 값을 포함하는 제2 그룹을 포함할 수 있으며, 여기서 각각의 그룹에 포함된 복수의 보상 값은 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응할 수 있다. 즉, 밝기 또는 동작 모드에 의해 구분되는 상이한 그룹들 내에서, 동일한 감마 이미지 데이터의 하위 비트 데이터 값에 대응하는 보상 값들은 서로 상이할 수 있다. LUT는 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값이 상위 비트 데이터 값 별로 구분된 복수의 탭을 포함할 수 있다. 예를 들어, LUT는 제1 값에 대응하는 복수의 보상 값을 포함하는 제1 탭과 제2 값에 대응하는 복수의 보상 값을 포함하는 제2 탭을 포함할 수 있으며, 여기서 각각의 탭에 포함된 복수의 보상 값은 감마 이미지 데이터의 복수의 하위 비트 데이터 값에 대응할 수 있다. 즉, 서로 상이한 탭들의 경우, 동일한 하위 비트 데이터 값에 대응하는 보상 값들은 서로 상이할 수 있다.
오프셋 보상 회로(115)는 복수의 보상 값을 수정할 수 있다. 일 실시예에서, 오프셋 보상 회로(115)는 LUT 형태로 저장된 보상 값들을 보간할 수 있다. 오프셋 보상 회로(115)는 LUT에 포함된 디스플레이 장치(100)의 제1 밝기에서의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값과 LUT에 포함된 디스플레이 장치(100)의 제2 밝기에서의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 보간하여, LUT에 포함되어 있지 않은 디스플레이 장치(100)의 제1 밝기와 제2 밝기의 중간 밝기에 대응하는 제3 밝기에서의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 계산할 수 있다. 오프셋 보상 회로(115)는 LUT에 포함된 상위 비트 데이터 값이 제1 값인 때의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값과 LUT에 포함된 상위 비트 데이터 값이 제2 값인 때의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 보간하여, LUT에 포함되어 있지 않은 상위 비트 데이터 값이 제1 값과 제2 값 사이의 중간 값에 대응하는 제3 값인 때의 복수의 하위 비트 데이터 값에 대응하는 복수의 보상 값을 계산할 수 있다.
일 실시예에서, 오프셋 보상 회로(115)는 LUT에 포함된 보상 값들을 온도 데이터를 사용하여 보상할 수 있다. 오프셋 보상 회로(115)는 온도 데이터를 사용하여 결정된 온도 값에 따른 이득과 오프셋을 LUT에 포함된 보상 값들에 적용할 수 있다. 예를 들어, 오프셋 보상 회로(115)는 온도 값에 대응하는 이득을 LUT에 포함된 보상 값들에 승산하고, 온도 값에 대응하는 오프셋을 감산 또는 가산할 수 있다.
어떤 실시예에서, 오프셋 보상 회로(115)는 LUT 형태로 저장된 복수의 이득 및 복수의 오프셋 중 각각 하나 이상을 선택하여 보상 값들을 보상할 수 있다. 일 실시예에서, LUT는 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 포함할 수 있다. LUT는 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 디스플레이 장치(100)의 밝기 별로 구분하여 포함할 수 있다. 예를 들어, 디스플레이 장치(100)의 밝기가 상이한 경우 동일한 온도 값에 대응하는 복수의 이득과 복수의 오프셋은 서로 상이할 수 있다. LUT는 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 디스플레이 장치(100)의 동작 모드 별로 구분하여 포함할 수 있다. 예를 들어, 디스플레이 장치(100)의 동작 모드가 상이한 경우 동일한 온도 값에 대응하는 복수의 이득과 복수의 오프셋은 서로 상이할 수 있다. LUT는 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 상위 비트 데이터 값 별로 구분하여 포함할 수 있다. 예를 들어, 감마 이미지 데이터의 상위 비트 데이터 값이 상이한 경우 동일한 온도 값에 대응하는 복수의 이득과 복수의 오프셋은 서로 상이할 수 있다.
오프셋 보상 회로(115)는 LUT 형태로 저장된 복수의 이득과 복수의 오프셋을 보간할 수 있다. 오프셋 보상 회로(115)는 LUT에 포함된 디스플레이 장치(100)의 제1 밝기에서의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋과 LUT에 포함된 디스플레이 장치(100)의 제2 밝기에서의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 보간하여, LUT에 포함되어 있지 않은 디스플레이 장치(100)의 제1 밝기와 제2 밝기의 중간 밝기에 대응하는 제3 밝기에서의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 계산할 수 있다. 오프셋 보상 회로(115)는 LUT에 포함된 상위 비트 데이터 값이 제1 값인 때의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋과 LUT에 포함된 상위 비트 데이터 값이 제2 값인 때의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 보간하여, LUT에 포함되어 있지 않은 상위 비트 데이터 값이 제1 값과 제2 값 사이의 중간 값에 대응하는 제3 값인 때의 복수의 온도 값에 대응하는 복수의 이득과 복수의 오프셋을 계산할 수 있다. 오프셋 보상 회로(115)는 LUT에 포함된 제1 온도 값에서의 복수의 이득과 복수의 오프셋과 LUT에 포함된 제2 온도 값에서의 복수의 이득과 복수의 오프셋을 보간하여, LUT에 포함되어 있지 않은 제1 온도 값과 제2 온도 값의 중간 온도 값에 대응하는 제3 온도 값에서의 복수의 이득과 복수의 오프셋을 계산할 수 있다.
일 실시예의 디스플레이 구동 회로(110)는 감마 이미지 데이터를 보상함으로써, 소스 드라이버(112)의 INL이 감소할 수 있다. 그리고, 일 실시예의 디스플레이 구동 회로(110)는 디스플레이 장치(100)의 동작 모드, 온도 등에 따라, 감마 이미지 데이터의 보상 정도를 결정하므로, 소스 드라이버(112)의 INL이 더욱 감소할 수 있다. 따라서, 일 실시예의 디스플레이 구동 회로(110)에 따르면, 색좌표 오차가 감소될 수 있다. 또한, 일 실시예의 디스플레이 구동 회로(110)는 보상 값들을 보간하여 사용하므로, 적은 저장 용량으로도 보상에 사용되는 보상 값들을 저장할 수 있다.
도 2는 일 실시예에 따른 반도체 장치를 나타낸 블록도이다.
도 2를 참조하면, 반도체 장치(200)는 감마 변환기(201), 보상 회로(202), 디더링(dithering) 회로(203), 및 스토리지 회로(204)를 포함할 수 있다. 반도체 장치(200)는 도 1의 오프셋 보상 회로(115)일 수 있다.
감마 변환기(201)는 이미지 데이터(IS)를 감마 보정할 수 있다. 예를 들어, 감마 변환기(202)는 이미지 데이터(IS)를 특정 감마 곡선에 맞게 변환할 수 있다. 일 실시예에서, 감마 변환기(201)는 n비트(n은 2 이상의 자연수, 예를 들어 n=10) 단위의 이미지 데이터(IS)를 입력받아 이미지 데이터(IS)의 감마 특성을 감마 2.2 곡선에 맞게 변환시키며, 감마 특성이 변환된 m비트(m은 2 이상의 자연수이고, m>n, 예를 들어, m=14) 단위의 감마 이미지 데이터(GI)를 출력할 수 있다. 감마 변환기(201)는 감마 변환을 위한 LUT를 사용하거나 또는 감마 변환을 위한 수식을 사용하여 감마 변환을 수행할 수 있다. 예를 들어, 감마 변환을 위한 LUT는 계조 별로 매핑된 데이터를 포함할 수 있다. 감마 변환기(201)는 LUT에서 입력 이미지 데이터(IS)에 대응하는 데이터를 검색하고, 이를 감마 이미지 데이터(GI)로서 출력할 수 있다. 여기서, 감마 이미지 데이터(GI)의 단위 비트수는 감마 변환의 정밀도를 증가시키기 위해 이미지 데이터(IS)의 단위 비트수보다 더 크게 할 수도 있다. 예를 들어, 감마 변환기(201)는 n비트 단위의 이미지 데이터(IS)에 대해 m비트 단위의 감마 이미지 데이터(GI)를 출력할 수 있다.
보상 회로(202)는 감마 이미지 데이터(GI)를 보상하여 보상 감마 이미지 데이터(CI)를 출력할 수 있다. 보상 회로(202)는 스토리지 회로(204)에 저장되어 있는 LUT를 독출하고, LUT에 저장된 복수의 보상 값을 사용하여 감마 이미지 데이터(GI)를 보상할 수 있다. 보상 회로(202)는 온도 데이터, 동작 모드 제어 명령, 및 밝기 제어 명령 중 어느 하나를 사용하여, 복수의 보상 값을 보간할 수 있다.
보상 회로(202)의 동작과 관련하여, 도 3 및 도 4를 함께 참조하여 설명한다.
도 3은 일 실시예에 따른 반도체 장치의 동작 방법을 나타낸 순서도이고, 도 4는 일 실시예에 따른 반도체 장치에 저장된 LUT를 나타낸 표이다.
도 3을 참조하면, 보상 회로(202)는 온도 데이터(TEMP)의 온도 값에 대응하는 이득과 오프셋을 결정(S300)한다. 보상 회로(202)는 온도 데이터(TEMP)의 온도 값에 대응하는 이득과 오프셋을 LUT로부터 독출할 수 있다. 도 4에 도시된 바와 같이, LUT(400)는 온도 값(LOW, MID, 또는 HIGH)에 대응하는 복수의 이득(GAIN)과 복수의 오프셋(OFFSET) 값을 포함할 수 있다. 예를 들어, LUT(400)는 온도 값(LOW)에 대응하는 복수의 이득(GAIN)과 복수의 오프셋(OFFSET) 값을 포함할 수 있다. 복수의 이득(GAIN)과 복수의 오프셋(OFFSET) 값은 밝기 제어 명령에 의해 설정될 수 있는 밝기(MODE0, MODE1)와 동작 모드 제어 명령(MODE2)에 따라 구분될 수 있다. 또한, 복수의 이득(GAIN)과 복수의 오프셋(OFFSET) 값은 같은 그룹(MODE0, MODE1, 또는 MODE2) 내에서도, 상위 비트 데이터(GI[13:8]) 값에 따라 구분될 수 있다.
보상 회로(202)는 온도 데이터(TEMP)의 온도 값과 일치하는 LUT의 온도 값(LOW, MID, 또는 HIGH)에 대응하는 복수의 이득과 복수의 오프셋을 LUT로부터 독출할 수 있다. 보상 회로(202)는 온도 데이터(TEMP)의 온도 값이 LUT의 온도 값들(LOW, MID, 및 HIGH)과 상이하면, 보상 회로(202)는 LUT의 온도 값들(LOW, MID, 및 HIGH) 중 온도 데이터(TEMP)의 온도 값이 그 사이에 위치하는 두 온도 값을 사용하여, 복수의 이득과 복수의 오프셋을 보간할 수 있다. 예를 들어, 온도 데이터(TEMP)의 온도 값이 52도이고, LUT의 온도 값이 각각 LOW는 35도, MID는 50도, HIGH는 62도이면, 온도 데이터(TEMP)의 온도 값은 MID와 HIGH 사이에 위치한다. 보상 회로(202)는 MID와 HIGH 각각에 대응하는 복수의 이득과 복수의 오프셋을 보간하여, 52도에 대응하는 복수의 이득과 복수의 오프셋을 계산할 수 있다.
보상 회로(202)는 복수의 이득과 복수의 오프셋을 사용하여 LUT를 보상(S302)한다. 보상 회로(202)는 온도 데이터(TEMP)의 온도 값에 대응하는 이득과 오프셋을 복수의 보상 값에 적용하여 LUT를 보상할 수 있다. 도 4에 도시된 바와 같이, LUT(400)는 보상 값들이 동작 모드들(MODE1, MODE2, MODE3)에 의해 구분된 복수의 그룹(401, 402, 403)을 포함할 수 있다. LUT(400)의 보상 값들은 하위 데이터 값들(GI[7:4])(0000, …, 1111) 별로 매핑될 수 있다. LUT(400)의 보상 값들은 부호(signed) 표현이 가능한 소정 비트 데이터일 수 있다. 예를 들어, 보상 값들은 5비트 데이터일 수 있다. 도 4에서는 참고를 위해 정수로 보상 값을 기재하였다. 보상 회로(202)는 보상 값들에, 온도 값에 대응하는 이득(GAIN)을 승산하고, 온도 값에 대응하는 오프셋(OFFSET)을 가산할 수 있다.
보상 회로(202)는 보상된 LUT에서 동작 모드에 대응하는 그룹을 결정(S303)한다. 보상 회로(202)는 동작 모드 제어 명령(EN)이 수신되면, 보상된 LUT에 포함된 복수의 보상 값 중 동작 모드 제어 명령(EN)에 의해 지시되는 동작 모드의 그룹(MODE2)의 보상 값들을 사용하는 것으로 결정할 수 있다. 보상 회로(202)는 동작 모드 제어 명령(EN)이 수신되지 않으면, 보상된 LUT에 포함된 복수의 보상 값 중 밝기 제어 명령(BV)에 따라 설정되는 밝기(제1 밝기 또는 제2 밝기)에 대응하는 그룹(MODE0 또는 MODE1)의 보상 값들(401 또는 402)을 사용하는 것으로 결정할 수 있다. 보상 회로(202)는 밝기 제어 명령에 따라 설정되는 밝기가 제1 밝기와 제2 밝기의 사이의 밝기이면, 두 LUT(401, 402)를 보간하여 보간된 LUT를 사용하는 것으로 결정할 수 있다. 여기서 동작 모드 제어 명령(EN)에 따른 동작 모드는 ALPM(AMOLED Low Power Mode), HLPM(Hybrid Low Power Mode)와 같은 저전력 디스플레이 모드일 수 있으며, 이에 제한되지 않는다.
보상 회로(202)는 상위 비트 데이터(GI[13:8]) 값에 대응하는 탭을 결정(S306)한다. 보상 회로(202)는 감마 이미지 데이터(GI)의 상위 비트 데이터(GI[13:8]) 값에 대응하는 탭(TAP0, TAP1, 또는 TAP2)을 결정할 수 있다. 도 4에 도시된 바와 같이, 복수의 LUT(401, 402, 403)는 상위 비트 데이터(GI[13:8]) 값에 따라 구분된 복수의 탭(TAP0, TAP1, TAP2)을 포함할 수 있다. 즉, 복수의 탭(TAP0, TAP1, TAP2) 각각은 하나의 상위 비트 데이터(GI[13:8]) 값에 대응할 수 있다. 예를 들어, 상위 비트가 6비트이면, 복수의 탭(TAP0, TAP1, TAP2) 각각은 000000, 내지 111111 사이의 데이터 값에 대응할 수 있다. 복수의 탭(TAP0, TAP1, TAP2) 각각의 보상 값들은 하위 데이터 값들(GI[7:4])(0000, …, 1111) 별로 매핑될 수 있다. 단계(S305)에서 보간된 LUT 도 복수의 탭(TAP0, TAP1, TAP2)을 포함할 수 있다.
보상 회로(202)는 감마 이미지 데이터(GI)의 상위 비트 데이터(GI[13:8]) 값이 복수의 탭(TAP0, TAP1, TAP2)의 값과 상이하면, 보상 회로(202)는 복수의 탭(TAP0, TAP1, TAP2)의 값 중 감마 이미지 데이터(GI)의 상위 비트 데이터(GI[13:8]) 값이 그 사이에 포함되는 두 탭 값을 사용하여, 복수의 보상 값을 보간할 수 있다. 예를 들어, 감마 이미지 데이터(GI)의 상위 비트 데이터(GI[13:8]) 값이 001111이고, 복수의 탭(TAP0, TAP1, TAP2) 값이 각각 TAP0은 001000, TAP1은 100000, TAP2는 111000이면, 상위 비트 데이터(GI[13:8]) 값은 TAP0와 TAP1 사이에 위치한다. 보상 회로(202)는 TAP0와 TAP1 각각에 포함된 복수의 보상 값을 보간할 수 있다.
보상 회로(202)는 제1 하위 비트 데이터(GI[7:4]) 값에 대응하는 보상 값을 선택(S308)한다. 보간 회로(202)는 결정된 탭의 복수의 보상 값에서 감마 이미지 데이터(GI)의 제1 하위 비트 데이터(GI[7:4]) 값에 대응하는 보상 값을 선택할 수 있다. 보간 회로(202)는 감마 이미지 데이터(GI)의 제1 하위 비트 데이터(GI[7:4]) 값에 대응하는 보상 값과, 제1 하위 비트 데이터(GI[7:4]) 값의 인접 값에 대응하는 보상 값을 선택할 수 있다. 예를 들어, 보간 회로(202)는 감마 이미지 데이터(GI)의 제1 하위 비트 데이터(GI[7:4])가 '1000'이면, 결정된 탭의 복수의 보상 값에서 '1000'에 대응하는 보상 값과, '0111'에 대응하는 보상 값 및 '1001'에 대응하는 보상 값을 선택할 수 있다. 보간 회로(202)는 감마 이미지 데이터(GI)의 제1 하위 비트 데이터(GI[7:4])가 '1111'이면, 결정된 탭의 복수의 보상 값에서 '1110'에 대응하는 보상 값을 선택할 수 있다.
보상 회로(202)는 제2 하위 비트 데이터(GI[3:0])에 대응하는 최종 보상 값을 결정(S310)한다. 보간 회로(202)는 선택된 복수의 보상 값을 사용하여 최종 보상 값을 결정할 수 있다. 예를 들어, 보간 회로(202)는 선택한 복수의 보상 값을 제2 하위 비트 데이터(GI[3:0])의 값을 사용하여 보간할 수 있다. 예를 들어, 감마 이미지 데이터(GI)의 제1 하위 비트 데이터(GI[7:4])가 '1000'일 때 선택한 값에서 '1000'에 대응하는 보상 값, '0111'에 대응하는 보상 값, 및 '1001'에 대응하는 보상 값을 사용하여 보간 함수를 생성하고, 제2 하위 비트 데이터(GI[3:0])를 선형 보간 함수에 입력하여 최종 보상 값을 결정할 수 있다.
보상 회로(202)는 감마 이미지 데이터(GI)에 최종 보상 값을 보상하여 보상 감마 이미지 데이터(CI)를 생성(S312)한다. 보상 회로(202)는 감마 이미지 데이터(GI)에 최종 보상 값을 가산하여 보상 감마 이미지 데이터(CI)를 생성할 수 있다. 보상 회로(202)는 보상 감마 이미지 데이터(CI)가 m비트 보다 더 많은 비트(예를 들어, m+1비트)로 표현되면, 보상 감마 이미지 데이터(CI)를 클리핑(clipping)하여 m비트 데이터로 변경할 수 있다.
일 실시예에서, 보상 회로(202)는 단계들(S300, S302, …, S312) 중 일부 단계만을 수행할 수 있다. 예를 들어, 보상 회로(202)는 단계들(S300, S302, S304)을 수행하지 않고, 감마 이미지 데이터(GI)에 대해서 단계들(S306, S308, S310, S12)을 수행할 수 있다. 또는 보상 회로(202)는 단계들(S300, 302)을 수행하지 않고, 감마 이미지 데이터(GI)에 대해서 단계들(S304, S306, S308, S310, S12)을 수행할 수 있다.
디더링 회로(203)는 보상 감마 이미지 데이터(CI)에 대해 시간적 및/또는 공간적으로 디더링을 수행할 수 있다. 디더링 회로(203)는 m비트의 보상 감마 이미지 데이터(CI)에 대한 디더링 처리를 수행하여 n비트의 데이터(DATA)를 출력할 수 있다.
도 5는 일 실시예에 따른 반도체 장치의 보상 회로를 나타낸 블록도이다.
도 5를 참조하면, 일 실시예에 따른 보상 회로(500)는 1차 보상기(501), 이득 및 오프셋 연산기(502), 1차 보간기(503), 2차 보간기(504), 및 2차 보상기(505)를 포함할 수 있다.
1차 보상기(501)는 스토리지 회로(도 2의 204)로부터 LUT를 독출할 수 있다. 1차 보상기(501)는 LUT의 복수의 보상 값을 온도에 따라 보상하여 보상 LUT(LUT_C)를 생성할 수 있다. 1차 보상기(501)는 이득 및 오프셋 연산기(502)로부터 전달된 이득(GAIN) 및 오프셋(OFFSET)을 사용하여 LUT를 보상할 수 있다. 1차 보상기(501)는 복수의 보상 값에 대응하는 복수의 이득(GAIN)과 복수의 오프셋(OFFSET)을 수신할 수 있다. 1차 보상기(501)는 복수의 보상 값 중 대응하는 적어도 하나의 보상 값에, 복수의 이득(GAIN) 중 대응하는 이득(GAIN)을 승산하고, 복수의 오프셋(OFFSET) 중 대응하는 오프셋(OFFSET)을 가산함으로써, 복수의 보상 값을 보상할 수 있다.
이득 및 오프셋 연산기(502)는 스토리지 회로(도 2의 204)로부터 LUT를 독출할 수 있다. 이득 및 오프셋 연산기(502)는 온도 데이터(TEMP)를 수신할 수 있다. 이득 및 오프셋 연산기(502)는 LUT를 사용하여 온도 데이터(TEMP)의 온도 값에 대응하는 복수의 이득(GAIN)과 복수의 오프셋(OFFSET)을 결정할 수 있다.
일 실시예에서, LUT는 복수의 온도 값에 대응하는 복수의 이득(GAIN) 및 복수의 오프셋(OFFSET)을 포함할 수 있다. 이득 및 오프셋 연산기(502)는 온도 데이터(TEMP)의 온도 값에 대응하는 복수의 이득(GAIN) 및 복수의 오프셋(OFFSET)을 결정할 수 있도록, LUT에 저장된 복수의 이득(GAIN) 및 복수의 오프셋(OFFSET)을 보간할 수 있다. 관련하여 도 6을 참조하여 함께 설명한다.
도 6은 일 실시예에 따른 반도체 장치의 온도에 따른 LUT 보상 이득 값을 나타낸 그래프이다.
도 6을 참조하면, LUT는 온도 값(TEMP)인 T0, T1, T2, T3에 대응하는 이득(GAIN) 값을 G1, G2, G2, G3로 저장할 수 있다. 이득 및 오프셋 연산기(502)는 온도 데이터(TEMP)의 온도 값이 T0 이하이면, 이득(GAIN)을 G1으로 결정할 수 있다. 이득 및 오프셋 연산기(502)는 온도 데이터(TEMP)의 온도 값이 T0 초과 T1 미만이면, G1과 G2 사이를 온도 값에 따라 보간하여 이득(GAIN)을 결정할 수 있다. 이득 및 오프셋 연산기(502)는 온도 값이 T1 이상 T2 이하이면, 이득(GAIN)을 G2로 결정할 수 있다. 이득 및 오프셋 연산기(502)는 온도 값이 T2 초과 T3 미만이면, G2과 G3 사이를 온도 값에 따라 보간하여 이득(GAIN)을 결정할 수 있다. 이득 및 오프셋 연산기(502)는 온도 데이터(TEMP)의 온도 값이 T3 이상이면, 이득(GAIN)을 G3으로 결정할 수 있다. 여기에서 설명된 방식은 이득 및 오프셋 연산기(502)가 온도 데이터(TEMP)의 온도 값에 따라 이득(GAIN)을 결정하는 여러 방식 중 일례에 불과하며, 이득 및 오프셋 연산기(502)는 다른 방식으로 온도 데이터(TEMP)의 온도 값에 따라 이득(GAIN)을 결정할 수 있다.
이득 및 오프셋 연산기(502)는 결정된 이득(GAIN)과 오프셋(OFFSET)을 사용하여 LUT를 보상할 수 있다. 보상 LUT(LUT_C)는 이득(GAIN)과 오프셋(OFFSET)으로 보상된 복수의 보상 값을 포함할 수 있다. 보상 LUT(LUT_C) 내의 복수의 보상 값은 보상 전의 LUT(LUT)와 동일하게 밝기 별로 구분된 그룹들 및 동작 모드 별로 구분된 그룹들을 포함할 수 있다.
일 실시예에서, LUT는 온도 값에 따른 복수의 이득(GAIN) 및/또는 복수의 오프셋(OFFSET)의 함수 모델을 저장할 수도 있다. 이득 및 오프셋 연산기(502)는 함수 모델을 사용하여, 온도 데이터(TEMP)의 온도 값에 대응하는 복수의 이득(GAIN)과 복수의 오프셋(OFFSET)을 결정할 수 있다.
1차 보간기(503)는 보상 LUT(LUT_C)내에서 동작 모드에 대응하는 그룹을 결정할 수 있다. 1차 보간기(503)는 동작 모드 제어 명령(EN) 및 밝기 제어 명령(BV)에 대응하는 그룹의 보상 값을 사용하는 것으로 결정할 수 있다. 1차 보간기(503)는 보상 LUT(LUT_C)에 저장된 보상 값을 보간하여, 밝기 제어 명령(BV)의 밝기에 대응하는 그룹을 생성할 수 있다. 1차 보간기(503)의 그룹 선택 및 보간 동작과 관련하여 도 7을 함께 참조하여 설명한다.
도 7은 일 실시예에 따른 반도체 장치의 밝기 및 동작 모드에 따라 선택하는 그룹을 나타낸 그래프이다.
1차 보간기(503)는 동작 모드 제어 명령(EN)이 이네이블되면("EN=1"), 보상 LUT(LUT_C)내에서 그룹(MODE2)의 보상 값을 사용하는 것으로 결정할 수 있다.
1차 보간기(503)는 동작 모드 제어 명령(EN)이 디세이블되면("EN=0"), 밝기 제어 명령(BV)의 밝기 값에 대응하는 그룹(MODE0 또는 MODE1)의 보상 값 또는 밝기 값에 따라 그룹(MODE0)의 보상 값과 그룹(MODE1)의 보상 값이 보간된 보상 값을 사용할 수 있다.
보상 LUT(LUT_C)는 밝기(BV0)에 대응하는 그룹(MODE0) 및 밝기(BV1)에 대응하는 그룹(MODE1)을 포함할 수 있다. 그룹(MODE0) 및 그룹(MODE1) 각각은 복수의 보상 값을 포함할 수 있다. 1차 보간기(503)는 밝기 명령(BV)의 밝기가 BV0 이하이면, 그룹(MODE0)의 보상 값들을 사용하는 것으로 결정할 수 있다. 1차 보간기(503)는 밝기 명령(BV)의 밝기가 BV1 이상이면, 그룹(MODE1)의 보상 값들을 사용하는 것으로 결정할 수 있다. 1차 보간기(503)는 밝기 명령(BV)의 밝기가 BV0 초과 BV1 미만이면, 그룹(MODE0)의 보상 값들과 그룹(MODE1)의 보상 값들 사이의 값을 밝기에 따라 보간하여 결정할 수 있다. 여기에서 설명된 방식은 1차 보간기(503)가 동작 모드와 밝기에 따라 그룹을 결정하는 여러 방식 중 일례에 불과하며, 1차 보간기(503)는 다른 방식으로 동작 모드와 밝기에 따라 그룹을 결정할 수 있다.
1차 보간기(503)는 결정된 그룹의 복수의 보상 값 또는 보간된 복수의 보상 값을 포함하는 LUT(LUT_P)를 출력할 수 있다.
2차 보간기(504)는 LUT(LUT_P)를 사용하여, 감마 이미지 데이터(GI)의 상위 비트 데이터에 대응하는 탭을 결정할 수 있다.
2차 보간기(504)는 상위 비트 데이터 값에 대응하는 탭의 보상 값을 사용하는 것으로 결정할 수 있다. 2차 보간기(504)는 LUT(LUT_P)에 저장된 보상 값을 보간하여, 상위 비트 데이터 값에 대응하는 탭을 생성할 수 있다. 2차 보간기(504)의 탭 선택 및 보간 동작과 관련하여 도 8을 함께 참조하여 설명한다.
도 8은 일 실시예에 따른 반도체 장치의 이미지 데이터의 상위 비트에 따른 보상 값을 나타낸 그래프이다.
도 8을 참조하면, LUT(LUT_P)는 상위 비트 데이터 값(GI[13:8]) D0, D1, D2, D3, 및 D4에 대응하는 보상 값을 V0, V1, V2, V3, 0으로 저장할 수 있다. 이때 보상 값은 동일한 하위 비트 데이터 값에 대응하는 보상 값이다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D0 미만이면, 보상 값을 0으로 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D0이면, 보상 값을 V0으로 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D0 초과 D1 미만이면, V0과 V1 사이를 상위 비트 데이터 값(GI[13:8])에 따라 보간하여 보상 값을 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D2이면, 보상 값을 V2으로 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D2 초과 D3 미만이면, V2과 V3 사이를 상위 비트 데이터 값(GI[13:8])에 따라 보간하여 보상 값을 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D3이면, 보상 값을 V3로 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D3 초과 D4 미만이면, V3과 0 사이를 상위 비트 데이터 값(GI[13:8])에 따라 보간하여 보상 값을 결정할 수 있다. 2차 보간기(504)는 상위 비트 데이터 값(GI[13:8])이 D4 이상이면, 보상 값을 0으로 결정할 수 있다. 여기에서 설명된 방식은 2차 보간기(504)가 상위 비트 데이터 값에 따라 탭을 결정하는 여러 방식 중 일례에 불과하며, 2차 보간기(504)는 다른 방식으로 상위 비트 데이터 값에 따라 탭을 결정할 수 있다.
2차 보간기(504)는 결정된 탭의 복수의 보상 값 또는 보간된 복수의 보상 값을 보상 데이터(D_C)로서 출력할 수 있다.
2차 보상기(505)는 보상 데이터(D_C)를 사용하여, 감마 이미지 데이터(GI)의 하위 비트 데이터에 대응하는 최종 보상 값(CI)을 결정할 수 있다. 일 실시예에서, 2차 보상기(505)는 제1 하위 비트 데이터(GI[7:4]) 값에 대응하는 보상 값들을 제2 하위 비트 데이터(GI[3:0]) 값을 사용하여 보간함으로써 최종 보상 값을 결정할 수 있다. 예를 들어, 2차 보상기(505)는 보상 데이터(D_C)의 복수의 보상 값 중 제1 하위 비트 데이터(GI[7:4]) 값에 대응하는 보상 값과, 제1 하위 비트 데이터(GI[7:4]) 값의 인접 값에 대응하는 적어도 하나의 보상 값을 사용하여, 제2 하위 비트 데이터(GI[3:0]) 값을 입력값으로 하고, 보상 값을 출력 값으로 하는 보간 함수를 생성할 수 있다. 2차 보상기(505)는 생성한 보간 함수에서 감마 이미지 데이터(GI)의 제2 하위 비트 데이터(GI[3:0])에 따른 출력 값을 최종 보상 값으로서 출력할 수 있다.
일 실시예에서, 보상 회로(500)는 1차 보상기(501), 이득 및 오프셋 연산기(502), 1차 보간기(503), 2차 보간기(504), 및 2차 보상기(505) 중 일부 구성요소만을 포함할 수 있다. 예를 들어, 보상 회로(500)는 2차 보간기(504), 및 2차 보상기(505)만을 포함할 수 있다. 또는 보상 회로(202)는 1차 보간기(503), 2차 보간기(504), 및 2차 보상기(505)만을 포함할 수 있다.
도 9는 일 실시예에 따른 소스 드라이버를 개략적으로 나타낸 블록도이다.
도 9를 참조하면, 소스 드라이버(900)는 래치(901), 디코더(902), 및 소스 앰프(903)을 포함할 수 있다.
래치(901)는 수신한 데이터(DATA[n-1:0])를 일시 저장하고 디스플레이 패널(도 1의 120)의 소스 라인에 맞도록 배치하고, 배치된 데이터를 디코더(902)에 전달할 수 있다.
디코더(902)는 래치(901)에 의해 배치된 데이터의 상위 비트 데이터(DATA[n-1:n-j])를 수신하고, 상위 비트 데이터(DATA[n-1:n-j])를 아날로그 신호로 변환할 수 있다. 디코더(902)는 감마 전압 생성기(도 1의 113)로부터 수신한 복수의 감마 전압(VG1, …, VGi) 중 j비트의 상위 비트 데이터(DATA[n-1:n-j])에 대응하는 두 개의 감마 전압(VH, VL)을 출력할 수 있다. 두 개의 감마 전압(VH, VL)은 소스 앰프(903)에 입력될 수 있다.
소스 앰프(903)는 래치(901)에 의해 배치된 데이터의 하위 비트 데이터(DATA[n-j-1:0])를 수신하고, 하위 비트 데이터(DATA[n-j-1:0])를 기초로 두 개의 감마 전압(VH, VL) 사이의 보간 전압을 생성하여 출력할 수 있다. 소스 앰프(903)는 두 개의 감마 전압(VH, VL)을 기초로 n-j비트의 하위 비트 데이터(DATA[n-j-1:0])를 사용하여, 2n-j개의 보간 전압을 출력 신호(VOUT)로서 출력할 수 있다. 즉, 소스 앰프(903)는 2n-j개의 보간 전압 중 하위 비트 데이터(DATA[n-j-1:0])에 대응하는 하나를 출력 신호(VOUT)로서 출력할 수 있다. 출력 신호(VOUT)은 아날로그 신호 형태의 데이터 신호(도 1의 S1, S2, …, Sk)로서 디스플레이 패널(120)에 전달될 수 있다.
소스 앰프(903)의 INL에 의해 하위 비트 데이터 값(DATA[n-j-1:0])에 따라 출력되는 출력 신호(VOUT)와 하위 비트 데이터 값(DATA[n-j-1:0])에 따라 출력되어야 하는 이상적인 신호 사이에 차이가 발생된다.
일 실시예에 따르면, 이러한 차이를 보상할 수 있는 보상 값을 LUT로 저장하고, 디스플레이 장치의 온도, 밝기, 및 모드를 고려하여 LUT에 저장되어 있는 보상 값을 보상 및/또는 보간함으로써, 전압차가 감소된 출력 신호(VOUT)를 출력할 수 있다.
도 10을 함께 참조하여 소스 드라이버(900)가 수신하는 복수의 감마 전압(VG1, …, VGi) 및 데이터(DATA[n-1:0])에 기초하여 출력되는 출력 신호(VOUT)에 대해 설명한다.
도 10은 일 실시예에 따른 반도체 장치의 INL 개선 효과를 나타낸 그래프이다.
복수의 감마 전압(VG1, VG1, VG2, VG3, …, VG63)은 복수의 계조 값(0, 24, 2·24, 3·24, …, 26·24)에 대응할 수 있다. 그리고 복수의 계조 값(0, 24, 2·24, 3·24, …, 26·24)은 복수의 상위 비트 데이터(DATA[9:4]) 값(000000, 000001, 000010, 000011, …, 111111)에 대응할 수 있다.
상위 비트 데이터(DATA[9:4]) 값이 000010이면, 디코더(902)는 000010에 대응하는 두 개의 감마 전압(VG2, VG3)을 출력할 수 있다.
이상적으로, 소스 앰프(903)는 하위 비트 데이터(DATA[3:0]) 값이 증가함에 따라 선형적으로 증가하는 출력 신호(VOUT1)를 출력한다. 그러나 실제로 소스 앰프(903)는 INL에 의해 출력 신호(VOUT2)를 출력한다. 출력 신호(VOUT2)는 출력 신호(VOUT1)와 전압차를 가진다. 일 실시예의 반도체 장치는, 전압차를 상쇄할 수 있는 보상 값으로 소스 드라이버(900)에 전달되는 데이터(DATA)를 보상함으로써, 출력 신호(VOUT1)의 소정 범위(예를 들어, 3표준편차) 내의 출력 신호(VOUT3)를 출력할 수 있다.
도 11은 일 실시예에 따른 반도체 장치의 색좌표 오차 감소 효과를 나타낸 그래프이다.
도 11의 그래프에서 X축은 픽셀(PX)에 포함된 구동 트랜지스터(PMOS의 경우)의 게이트에 인가되는 전압으로서, +X축 방향은 고계조, -X축 방향은 저계조를 나타내며, Y축은 색좌표 오차를 나타낸다.
비교예1은 일 실시예에 따른 반도체 장치의 보상 동작이 수행되지 않고, 상위 비트로 6비트를 사용하고 하위 비트로 4비트를 사용하는 보간 스킴의 계조에 따른 색편차를 나타낸다.
비교예2는 비교예1에 추가적으로 상위 비트로 7비트를 사용하는 보간 스킴의 계조에 따른 색편차를 나타낸다.
실시예의 계조에 따른 색편차를 살펴보면, 비교예1에 비해 현저하게 색편차가 감소된 것을 확인할 수 있으며, 더 많은 비트를 사용하는 비교예2에 비해서도 색편차가 감소된 것을 확인할 수 있다.
따라서, 일 실시예의 반도체 장치에 따르면, 색좌표 오차를 개선할 수 있으므로, 표시 품질을 향상시킬 수 있다. 또한, 일 실시예의 반도체 장치에 따르면, 보간 스킴을 사용함으로써, 디코더(902)가 차지하는 면적 및 소모하는 전력이 줄어들 수 있다.
도 12는 일 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 12를 참조하면, 일 실시예에 따른 반도체 시스템(1200)은, 시스템 버스(1250)에 전기적으로 연결되는 프로세서(1210), 메모리(1230), 디스플레이 장치(1220), 및 주변 장치(1240)를 포함할 수 있다.
프로세서(1210)는 메모리(1230), 디스플레이 장치(1220), 및 주변 장치(1240)의 데이터의 입출력을 제어하며, 해당 장치들 간에 전송되는 영상 데이터의 이미지 처리를 수행할 수 있다.
디스플레이 장치(1220)는 DDI(1221) 및 디스플레이 패널(1222)을 포함하며, 시스템 버스(1250)를 통해 인가된 영상 데이터를 DDI(1221) 내부에 포함된 프레임 메모리에 저장하였다가 디스플레이 패널(1222)에 디스플레이할 수 있다. DDI(1221)는 일 실시예에 따른 반도체 장치일 수 있다. DDI(1221)는 입력되는 이미지 데이터를 감마 보정하고, 감마 보정된 감마 이미지 데이터를 DDI(1221)의 소스 드라이버의 오프셋에 대응하는 보상 값으로 보상할 수 있다. 보상 값은 DDI(1221) 내에 LUT로 저장되어 있고, DDI(1221)는 디스플레이 장치(1220)의 온도, 밝기, 및 모드를 고려하여 LUT에 저장되어 있는 보상 값을 보상 및/또는 보간할 수 있다.
주변 장치(1240)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상 등을 전기적 신호로 변환하는 장치일 수 있다. 주변 장치(1240)를 통하여 획득한 영상 데이터는 메모리(1230)에 저장될 수 있고, 또는 실시간으로 디스플레이 패널(1222)에 표시될 수 있다.
메모리(1230)는 DRAM(Dynamic Random Access Memory)과 같은 휘발성 메모리 및/또는 플래쉬 메모리와 같은 비휘발성 메모리를 포함할 수 있다. 메모리(1230)는 DRAM, PRAM(Phase-change Random Access Memory), MRAM(Magnetic Random Access Memory), ReRAM(Resistive Random Access Memory), FRAM(Ferroelectric Random Access Memory), NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM(Static Random Access Memory) 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(1230)는 주변 장치(1240)로부터 획득한 영상 데이터를 저장하거나 또는 프로세서(1210)에서 처리한 영상 신호를 저장할 수 있다.
반도체 시스템(1200)은 스마트폰과 같은 모바일 전자 제품에 구비될 수 있으나, 이에 제한되지 않고, 영상을 디스플레이하는 다양한 종류의 전자 제품에 구비될 수 있다.
도 13은 일 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 13을 참조하면, 일 실시예에 따른 반도체 시스템(1300)은, 호스트(1310), DDI(1320), 디스플레이 패널(1330), 터치 패널 구동부(1340), 및 터치 패널(1350)을 포함할 수 있다.
호스트(1310)는 사용자로부터 데이터 또는 명령어를 수신하고, 수신한 데이터 또는 명령어를 기반으로 DDI(1320) 및 터치 패널 구동부(1340)를 제어할 수 있다. DDI(1320)는 호스트(1310)의 제어에 따라 디스플레이 패널(1330)을 구동할 수 있다. DDI(1320)는 일 실시예에 따른 반도체 장치를 포함할 수 있다. DDI(1320)는 입력되는 이미지 데이터를 감마 보정하고, 감마 보정된 감마 이미지 데이터를 DDI(1320)의 소스 드라이버의 오프셋에 대응하는 보상 값으로 보상할 수 있다. 보상 값은 DDI(1320) 내에 LUT로 저장되어 있고, DDI(1320)는 반도체 시스템(1300)의 온도, 밝기, 및 모드를 고려하여 LUT에 저장되어 있는 보상 값을 보상 및/또는 보간할 수 있다.
터치 패널(1350)은 디스플레이 패널(1330)과 서로 겹치게 제공될 수 있다. 터치 패널 구동부(1340)는 터치 패널(1350)로부터 감지된 데이터를 수신하고, 이를 호스트(1310)로 전달할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
어떤 실시예에서, 도 1 내지 도 13을 참고로 하여 설명한 각 구성요소 또는 둘 이상의 구성요소의 조합은 디지털 회로, 프로그램 가능한 또는 프로그램할 수 없는 로직 장치 또는 어레이, 응용 주문형 집적 회로(application specific integrated circuit, ASIC) 등으로 구현될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 상위 비트, 제1 하위 비트, 및 상기 제1 하위 비트의 하위 비트인 제2 하위 비트를 포함하는 복수의 비트 데이터를 포함하는 제1 데이터의 상기 제1 하위 비트 데이터에 기초하여 복수의 보상 값 중 두 개의 보상 값을 선택하고, 상기 두 개의 보상 값을 상기 제1 데이터의 상기 제2 하위 비트 데이터에 기초하여 보간하여 최종 보상 값을 결정하고, 상기 최종 보상 값을 상기 제1 데이터에 보상하여 제2 데이터를 생성하는 오프셋 보상 회로, 그리고
    상기 제2 데이터를 기초로, 복수의 감마 전압 중 두 개의 감마 전압을 보간하여 출력하는 소스 드라이버
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 오프셋 보상 회로는 복수의 탭에 기초하여 상기 제1 데이터의 상위 비트 데이터에 대응하는 탭을 결정하고, 상기 복수의 탭 각각은 상기 제1 하위 비트 데이터에 대응하는 상기 복수의 보상 값을 포함하는,
    반도체 장치.
  3. 제2항에 있어서,
    상기 복수의 탭은 각각 적어도 하나의 값에 대응하고,
    상기 오프셋 보상 회로는 상기 복수의 탭 중 상기 제1 데이터의 상위 비트 데이터의 값과 일치하는 상기 적어도 하나의 값에 대응하는 탭을 선택하거나, 또는 상기 제1 데이터의 상위 비트 데이터의 값을 기초로 상기 복수의 탭 중 두 개의 탭을 보간하여, 상기 대응하는 탭을 결정하는,
    반도체 장치.
  4. 제2항에 있어서,
    상기 오프셋 보상 회로는 동작 모드 제어 명령이 이네이블되면, 복수의 그룹 중 상기 동작 모드에 대응하는 그룹을 결정하고,
    상기 복수의 그룹 각각은 상기 복수의 탭을 포함하고, 상기 복수의 그룹 중 제1 그룹에 포함되는 상기 복수의 탭은 제2 그룹에 포함되는 상기 복수의 탭과 상이한,
    반도체 장치.
  5. 제2항에 있어서,
    상기 오프셋 보상 회로는 복수의 그룹에 기초하여 밝기 제어 명령이 지시하는 밝기에 대응하는 그룹을 결정하고, 상기 복수의 그룹 각각은 상기 상위 비트 데이터의 적어도 하나의 특정 값에 대응하는 상기 복수의 탭을 포함하는,
    반도체 장치.
  6. 제5항에 있어서,
    상기 복수의 그룹은 각각 적어도 하나의 특정 밝기에 대응하고,
    상기 오프셋 보상 회로는 상기 복수의 그룹 중 상기 밝기 제어 명령이 지시하는 밝기와 일치하는 상기 적어도 하나의 특정 밝기에 대응하는 그룹을 선택하거나, 또는 상기 밝기 제어 명령이 지시하는 밝기를 기초로 상기 복수의 그룹 중 두 개의 그룹을 보간하여, 상기 복수의 그룹 중 대응하는 그룹을 결정하는,
    반도체 장치.
  7. 제5항에 있어서,
    상기 오프셋 보상 회로는 복수의 이득 및 복수의 오프셋 중 온도 데이터의 온도 값에 대응하는 이득 및 대응하는 오프셋을 결정하고, 상기 결정한 이득 및 오프셋을 사용하여 상기 복수의 보상 값을 보상하는,
    반도체 장치.
  8. 제7항에 있어서,
    상기 복수의 그룹 별로 상기 복수의 이득 및 상기 복수의 오프셋이 미리 설정되고, 상기 오프셋 보상 회로는 상기 복수의 그룹 별로 상기 대응하는 이득 및 대응하는 오프셋을 결정하는,
    반도체 장치.
  9. 제7항에 있어서,
    상기 복수의 탭 별로 상기 복수의 이득 및 상기 복수의 오프셋이 미리 설정되고, 상기 오프셋 보상 회로는 상기 복수의 탭 별로 상기 대응하는 이득 및 대응하는 오프셋을 결정하는,
    반도체 장치.
  10. 제7항에 있어서,
    상기 복수의 이득 및 상기 복수의 오프셋은 각각 적어도 하나의 온도 값에 대응하고,
    상기 오프셋 보상 회로는 상기 복수의 이득 및 복수의 오프셋 중 상기 온도 데이터의 온도 값과 일치하는 상기 대응하는 이득 및 오프셋을 선택하거나, 또는 상기 온도 데이터의 온도 값을 기초로 상기 상기 복수의 이득 및 상기 복수의 오프셋 중 두 개의 이득 및 두개의 오프셋 각각을 보간하여, 상기 대응하는 이득 및 대응하는 오프셋을 결정하는,
    반도체 장치.
  11. 제1항에 있어서,
    상기 오프셋 보상 회로는 외부 호스트로부터 이미지 데이터를 입력받고, 상기 이미지 데이터를 감마 보정하여 상기 제1 데이터를 생성하는,
    반도체 장치.
  12. 제1항에 있어서,
    상기 오프셋 보상 회로는 상기 최종 보상 값을 상기 제1 데이터에 보상하여 제3 데이터를 생성하고, 상기 제3 데이터를 디더링 처리하여 상기 제2 데이터를 생성하는,
    반도체 장치.
  13. 제1항에 있어서,
    상기 제1 데이터의 비트수는 상기 제2 데이터의 비트수 이상인,
    반도체 장치.
  14. 제1항에 있어서,
    상기 오프셋 보상 회로는 상기 복수의 보상 값을 포함하는 룩-업-테이블을 저장하는,
    반도체 장치.
  15. 디스플레이 장치를 구동하는 장치로서,
    n비트(n은 2 이상의 자연수)의 이미지 데이터를 수신하고, 상기 이미지 데이터를 감마 보정하여 m비트(m은 2 이상의 자연수)의 감마 이미지 데이터를 생성하는 감마 변환기,
    상기 감마 이미지 데이터의 값에 대응하는 복수의 보상 값을 포함하는 룩-업 테이블을 저장하는 스토리지 회로,
    상기 복수의 보상 값 중 상기 감마 이미지 데이터의 상위 비트 데이터 값 및 제1 하위 비트 데이터 값에 대응하는 두 개의 보상 값을 결정하고, 상기 두 개의 보상 값을 상기 감마 이미지 데이터의 제2 하위 비트 데이터 값을 사용하여 보간한 최종 보상 값으로 상기 m비트의 감마 이미지 데이터를 보상하여 보상 감마 이미지를 출력하는 보상 회로, 그리고
    상기 보상 감마 이미지를 n비트의 데이터로 디더링하여 출력하는 디더링 회로
    를 포함하는 반도체 장치.
  16. 제15항에 있어서,
    상기 디스플레이 장치의 밝기가 제1 밝기일 때의 상기 보상 감마 이미지와 상기 디스플레이 장치의 밝기가 상기 제1 밝기와 상이한 제2 밝기일 때의 상기 보상 감마 이미지가 서로 상이한,
    반도체 장치.
  17. 제15항에 있어서,
    상기 디스플레이 장치의 모드가 변경되기 전의 상기 보상 감마 이미지와 상기 디스플레이 장치의 밝기가 상기 디스플레이 장치의 모드가 변경된 후의 상기 보상 감마 이미지가 서로 상이한,
    반도체 장치.
  18. 제15항에 있어서,
    상기 디스플레이 장치의 온도가 제1 온도일 때의 상기 보상 감마 이미지와 상기 디스플레이 장치의 온도가 상기 제1 온도와 상이한 제2 온도일 때의 상기 보상 감마 이미지가 서로 상이한,
    반도체 장치.
  19. 복수의 게이트 라인 중 대응하는 게이트 라인 및 복수의 소스 라인 중 대응하는 소스 라인에 연결된 픽셀을 복수개로 포함하는 디스플레이 패널,
    서로 상이한 전압 레벨을 갖는 복수의 감마 전압을 생성하는 감마 전압 생성기,
    상기 복수의 소스 라인에 연결되고, 상기 복수의 감마 전압 중 입력되는 n비트의(n은 2 이상의 자연수) 데이터에 대응하는 출력 신호를 생성하고, 상기 출력 신호를 상기 복수의 소스 라인 중 대응하는 소스 라인에 출력하는 소스 드라이버, 그리고
    입력되는 n비트의 이미지 신호를 감마 보정하여 m비트(m은 2 이상의 자연수, m>n)의 감마 이미지 데이터를 생성하고, 복수의 보상 값 중 상기 감마 이미지 데이터의 제1 하위 비트 데이터에 대응하는 두 개의 보상 값을 선택하고, 상기 두 개의 보상 값을 상기 감마 이미지 데이터의 제2 하위 비트 데이터에 기초하여 보간한 최종 보상 값을 상기 감마 이미지 데이터에 가산하여 상기 n비트의 데이터를 생성하는 구동 제어기
    를 포함하는 반도체 시스템.
  20. 제19항에 있어서,
    상기 소스 드라이버는,
    상기 복수의 감마 전압 중 입력되는 n비트의 데이터의 상위 비트 데이터에 대응하는 두 개의 감마 전압을 출력하는 디코더, 그리고
    상기 데이터의 하위 비트 데이터에 기초로 상기 두 개의 감마 전압을 보간하여 상기 출력 신호를 생성하는 소스 앰프를 포함하는,
    반도체 시스템.
KR1020220096803A 2022-08-03 2022-08-03 반도체 장치 KR20240018900A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220096803A KR20240018900A (ko) 2022-08-03 2022-08-03 반도체 장치
US18/096,352 US11862111B1 (en) 2022-08-03 2023-01-12 Semiconductor device
CN202310943304.0A CN117524097A (zh) 2022-08-03 2023-07-28 半导体装置和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220096803A KR20240018900A (ko) 2022-08-03 2022-08-03 반도체 장치

Publications (1)

Publication Number Publication Date
KR20240018900A true KR20240018900A (ko) 2024-02-14

Family

ID=89434537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220096803A KR20240018900A (ko) 2022-08-03 2022-08-03 반도체 장치

Country Status (3)

Country Link
US (1) US11862111B1 (ko)
KR (1) KR20240018900A (ko)
CN (1) CN117524097A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473600B2 (ja) 2000-12-01 2003-12-08 セイコーエプソン株式会社 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器
US7277076B2 (en) * 2002-12-27 2007-10-02 Sharp Kabushiki Kaisha Method of driving a display, display, and computer program therefor
KR100517734B1 (ko) * 2003-12-12 2005-09-29 삼성전자주식회사 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치
JP4201193B2 (ja) * 2004-03-17 2008-12-24 ローム株式会社 ガンマ補正回路及びそれを備える表示装置
KR20080042433A (ko) 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
US10089931B2 (en) 2015-03-26 2018-10-02 Apple Inc. Organic light-emitting diode display with smooth dimming control
TWI744614B (zh) 2019-03-21 2021-11-01 瑞鼎科技股份有限公司 源極驅動器及其運作方法
KR20220006736A (ko) 2020-07-09 2022-01-18 주식회사 엘엑스세미콘 디스플레이 구동 장치의 출력 버퍼 회로
US11651719B2 (en) 2020-09-25 2023-05-16 Apple Inc. Enhanced smoothness digital-to-analog converter interpolation systems and methods

Also Published As

Publication number Publication date
US11862111B1 (en) 2024-01-02
CN117524097A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US11282480B2 (en) Device and method for display brightness control
KR100910557B1 (ko) 액정 표시 장치 및 그 구동 방법
US10360828B2 (en) Application processor and display device including the same
KR102485164B1 (ko) 구동 전압 설정 장치, 표시 장치에 대한 구동 전압 설정 방법 및 표시 장치
CN109817184B (zh) 用于色差校正的设备和方法
US11170689B2 (en) Source driver and display device including the same
TWI536361B (zh) 灰度控制資料映射電路及方法、以及有機發光顯示裝置
KR20150072257A (ko) 표시장치
KR20180066313A (ko) 데이터 구동부 및 그의 구동방법
US8659627B2 (en) Self light emitting display device for adjusting a necessary brightness based on user setting, outside light or video signal
KR20090062764A (ko) 신호 처리 장치, 이를 이용한 데이터 보정 방법 및 이를구비한 표시 장치
JP2006313306A (ja) ガンマ基準電圧発生回路，及びそれを備える平板表示装置
JP2006506665A (ja) 液晶表示装置及びその駆動方法
KR20210008199A (ko) 표시 장치 및 이의 구동 방법
KR20160110816A (ko) 데이터 보정 장치 및 이를 포함하는 표시 장치
KR20040041940A (ko) 액정 표시 장치 및 그 구동 방법
CN109326252B (zh) 显示驱动器、显示控制器、电光装置和电子设备
KR20210034165A (ko) 구동 제어부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11386828B2 (en) Display device
JP2019028292A (ja) 表示ドライバー、表示コントローラー、電気光学装置及び電子機器
US11862111B1 (en) Semiconductor device
KR20150075804A (ko) 감마전압 발생부와 이를 포함하는 표시장치
JP5391475B2 (ja) 信号処理装置及びこれを含む液晶表示装置とその液晶表示装置の駆動方法
JP2001166752A (ja) 液晶表示装置
CN112289254B (zh) 显示设备