KR20080047088A - 데이터 드라이버 및 그것을 이용하는 액정 표시 장치 - Google Patents

Abstract

본 발명은 데이터 드라이버의 출력 버퍼에 사용되는 앰프를 쌍으로 구성하여 도트 반전(Dot Inversion) 구동을 수행하는 데이터 드라이버 및 액정 표시 장치에 관한 것이다.

본 발명의 데이터 드라이버는, 출력단이 제1 데이터 라인에 연결되며 포지티브 극성 전압을 출력하는 제1 앰프, 출력단이 제2 데이터 라인에 연결되며 네거티브 극성 전압을 출력하는 제2 앰프 및 스위칭 신호에 응답하여 제1 앰프의 출력단을 제1 데이터 라인에 연결하고 제2 앰프의 출력단을 제2 데이터 라인에 연결하는 스위치부를 포함한다.

Description

데이터 드라이버 및 그것을 이용하는 액정 표시 장치{DATA DRIVER AND LIQUID CRYSTAL DISPLAY USING THEREOF}

도 1은 본 발명의 일실시 예에 따른 액정 표시 장치의 구성 블록도,

도 2는 도 1의 액정 표시 장치의 데이터 드라이버의 구성 블록도,

도 3은 도 1의 데이터 드라이버의 출력 버퍼와 액정 패널의 연결 관계를 예시한 도면,

도 4는 도 3의 출력 버퍼의 스위치부를 예시한 회도로,

도 5a와 도 5b는 도 4의 스위치부의 동작을 설명하기 위한 도면,

도 6은 본 발명의 다른 실시예에 따른 액정 패널의 데이터 라인과 화소의 연결 관계를 도시한 도면이다.

<도면의 주요부분에 대한 부호설명>

100: 액정 표시 장치 110: 액정 패널

120: 데이터 드라이버 130: 게이트 드라이버

140: 타이밍 컨트롤러

본 발명은 액정 표시 장치에 관한 것으로서, 특히 데이터 드라이버의 출력 버퍼에 사용되는 앰프를 쌍으로 구성하여 도트 반전(Dot Inversion) 구동을 수행하는 액정 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성된 박막 트랜지스터 기판과 컬러 필터 기판을 전극이 형성된 면이 마주 대하도록 배치하고 두 기판 사이에 액정을 주입한 후, 전극에 전압을 인가하여 생성되는 전기장에 의해 액정을 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.

이러한 액정 표시 장치는, 데이터 라인과 게이트 라인의 교차 영역에 형성된 복수의 화소를 포함하는 액정 패널, 데이터 라인에 데이터 신호를 인가하는 데이터 드라이버, 게이트 라인에 게이트 구동 신호를 인가하는 게이트 드라이버, 데이터 드라이버와 게이트 드라이버를 제어하는 타이밍 컨트롤러 및 액정 패널의 구동 전압을 공급하는 전원 공급부를 포함한다.

한편 액정 표시 장치는, 액정의 분극 현상을 방지하고 성능을 향상시키기 위하여 인접한 화소에 서로 다른 방향의 전계(Electric Field)를 인가하는 교류 신호 인가 방식으로 구동한다.

화소에 교류 신호를 인가하는 방식으로는 상호 인접하는 도트(Dot) 마다 극 성을 반전시켜 구동하는 도트 반전(Dot Inversion) 방식, 이웃하는 게이트 라인씩 극성을 반전시켜 구동하는 라인 반전(Line Inversion) 방식, 이웃하는 데이터 라인씩 극성을 반전시켜 구동하는 컬럼 반전(Column Inversion) 방식 및 동일한 극성의 프레임(Frame) 전체를 프레임별로 반전시켜 구동하는 프레임(Frame Inversion) 방식 등이 있다.

그런데 종래 액정 표시 장치를 도트 반전 방식으로 구동시키기 위해서, 데이터 드라이버는 포지티브(+) 극성 출력을 위한 앰프와 네거티브(-) 극성 출력을 위한 앰프를 데이터 라인마다 구비한다. 동작에 있어 종래 액정 표시 장치는 n번째 데이터 라인에 포지티브 극성을 출력하는 경우 네거티브 극성을 출력하는 앰프는 유휴 상태에 있게 되며, 반대로 n번째 데이터 라인에 네거티브 극성을 출력하는 경우 포지티브 극성을 출력하는 앰프가 유휴 상태에 있게 된다. 유휴 상태의 앰프가 스태틱 전류(Static Current)를 소비하는 점을 고려하면 종래 액정 표시 장치는 불필요한 전류 소모로 소비 전력이 증가되는 문제점이 있다.

또한 최근 그 수요가 급속히 확산되고 있는 DSC(Digital Still Camera)나 DMB(Digital Multimedia Broadcasting) 단말기는 데이터 드라이버의 크기를 줄여 액정 패널의 한쪽 측면에만 데이터 드라이버 집적회로를 실장할 수 있도록 하는 슬림화 기술을 요구하고 있다. 따라서, 종래 액정 표시 장치의 유휴 상태 앰프는 액정 표시 장치를 사용하는 단말기의 슬림화를 저해하는 요인으로 작용한다.

따라서, 본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 특히 데이터 드라이버의 포지티브 극성을 출력하는 앰프와 네거티브 극성을 출력하는 앰프를 쌍으로 구성하여 도트 반전(Dot Inversion)을 수행함으로써, 앰프 수를 반감시키는 액정 표시 장치를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 데이터 드라이버는, 출력단이 제1 데이터 라인에 연결되며 포지티브 극성 전압을 출력하는 제1 앰프; 출력단이 제2 데이터 라인에 연결되며 네거티브 극성 전압을 출력하는 제2 앰프; 및 스위칭 신호에 응답하여 상기 제1 앰프의 출력단을 상기 제1 데이터 라인에 연결하고 상기 제2 앰프의 출력단을 상기 제2 데이터 라인에 연결하는 스위치부를 포함한다.

여기서, 상기 스위치부는, 상기 스위칭 신호에 응답하여 구동되는 PNP 트랜지스터와 NPN 트랜지스터를 포함한다.

또한 상기 스위치부는, 타이밍 컨트롤러에서 생성되는 극성 반전 신호를 상기 스위칭 신호로 사용한다.

또한 본 발명의 데이터 드라이버는 데이터 라인에 대응하는 복수의 앰프를 포함하는 출력 버퍼부를 포함하며, 상기 출력 버퍼부는 상기 복수의 앰프가 서로 쌍을 이루어 앰프 쌍으로 배치되되, 상기 앰프 쌍은 포지티브 극성 전압을 출력하는 제1 앰프와 네거티브 극성 전압을 출력하는 제2 앰프를 포함하고, 스위칭 신호에 응답하여 제1 앰프와 제2 앰프의 출력이 서로 스위칭되는 것이 바람직하다.

여기서, 상기 출력 버퍼부는, 상기 스위칭 신호에 응답하여 상기 앰프 쌍의 제1 앰프와 제2 앰프의 출력을 스위칭하는 스위치부를 더 포함한다.

또한 본 발명의 액정 표시 장치는, 게이트 구동 신호가 인가되는 게이트 라인, 데이터에 해당하는 아날로그 전압이 인가되는 데이터 라인, 상기 아날로그 전압에 의해 데이터를 표시하는 화소를 포함하는 액정 패널; 감마 전압을 기준으로 상기 아날로그 전압을 생성하고, 스위칭 신호에 응답하여 상기 아날로그 전압을 상기 데이터 라인에 인가하는 데이터 드라이버; 상기 게이트 구동 신호를 상기 게이트 라인에 인가하는 게이트 드라이버; 및 상기 스위칭 신호를 포함하는 데이터 제어 신호와 상기 게이트 구동 신호를 포함하는 게이트 제어 신호를 생성하는 타이밍 컨트롤러를 포함하며, 상기 데이터 드라이버는 데이터 라인에 각각 대응하는 복수의 앰프를 포함하고, 상기 복수의 앰프는 서로 쌍을 이루어 앰프 쌍으로 배치되며, 상기 앰프 쌍은 포지티브 극성 전압을 출력하는 제1 앰프와 네거티브 극성 전압을 출력하는 제2 앰프를 포함하고, 상기 스위칭 신호에 응답하여 제1 앰프와 제2 앰프의 출력이 서로 스위칭되는 것이 바람직하다.

여기서, 상기 데이터 제어 신호는 데이터 스타트 신호, 데이터 동기 클럭, 로드 신호 및 극성 반전 신호를 더 포함한다.

또한 상기 데이터 드라이버는, 상기 데이터 스타트 신호와 데이터 동기 클럭에 응답하여 샘플링 신호를 생성하는 쉬프트 레지스터부; 상기 샘플링 신호에 응답하여 하나의 상기 게이트 라인 분의 데이터를 순차적으로 저장하는 입력 레지스터부; 상기 로드 신호에 응답하여 상기 게이트 라인 분의 데이터를 동시에 전달받아 저장하는 저장 레지스터부; 감마 전압을 이용하여 상기 게이트 라인 분의 데이터를 각 데이터 값에 해당하는 상기 아날로그 전압을 생성하는 디지털 아날로그 변환부; 및 상기 스위칭 신호에 응답하여 상기 아날로그 전압을 출력하며 서로 쌍을 이루는 상기 복수의 앰프를 포함하는 출력 버퍼부;를 포함한다.

또한 상기 액정 패널은, 상기 데이터 라인이 상기 게이트 라인 단위로 상기 데이터 라인의 좌우측에 위치하는 화소에 교번하여 연결되는 구조를 가지는 것이 바람직하다.

또한 상기 게이트 제어 신호는 게이트 스타트 신호를 더 포함하고, 상기 스위치부는, 상기 게이트 스타트 신호를 상기 스위칭 신호로 사용하는 것이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일 실시예에 대해 상세히 설명한다.

도 1은 본 발명의 일실시 예에 따른 액정 표시 장치의 구성 블록도이다. 도 1에 도시된 바와 같이, 본 발명의 일실시 예에 따른 액정 표시 장치(100)는 액정 패널(110), 데이터 드라이버(120), 게이트 드라이버(130), 및 타이밍 컨트롤러(140)를 포함한다.

상기 액정 패널(110)은 컬러 필터와 공통 전극이 형성된 컬러 필터 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 기판 및 컬러 필터 기판과 박막 트랜지스터 기판 사이에 충진되는 액정을 포함한다.

박막 트랜지스터 기판은 게이트 라인(GL)과 데이터 라인(DL)의 교차부에 데이터(DATA)를 표시하는 화소의 화소 용량(ClC)과 게이트 구동 신호에 응답하여 데이터(DATA)에 해당하는 전압을 화소 용량(ClC)에 인가하는 박막 트랜지스터(TFT) 및 화소 용량(CLC)에 인가된 데이터(DATA)에 해당하는 전압을 한 프레임 동안 유지하는 축적 용량(CST)을 포함한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)에 연결되는 게이트, 데이터 라인(DL)에 연결되는 소스 및 화소 용량(ClC)의 화소 전극에 연결되는 드레인을 포함한다. 액정은 컬러 필터 기판에 형성된 공통 전극과 박막 트랜지스터 기판에 형성된 화소 전극 사이에 형성된 전계에 응답하여 회전함으로써 데이터(DATA)에 해당하는 계조를 표시한다.

상기 데이터 드라이버(120)는 감마 전압(VGMA)을 이용하여 데이터(DATA)에 해당하는 아날로그 전압을 생성하고, 게이트 구동 신호에 의해 구동되는 박막 트랜지스터(TFT)에 데이터(DATA)에 해당하는 아날로그 전압을 인가하여 게이트 라인(GL) 단위로 데이터(DATA)를 표시한다.

이를 위해 데이터 드라이버(120)는 타이밍 컨트롤러(140)로부터 데이터 제어신호(DCS), 데이터(DATA)를 공급받고, 감마 전압 생성부(도시되지 않음)로부터 감마 전압(VGMA)을 인가받는다. 여기서 데이터 제어 신호(DCS)는 데이터 스타트 펄스(STH), 데이터 동기 클럭(CPH), 로드 신호(LOAD) 및 극성 반전 신호(POL)을 포함한다.

상기 게이트 드라이버(130)는 복수의 게이트 라인(GL)에 순차적으로 게이트 구동 신호를 인가하여 선택되는 게이트 라인(GL)에 각각 연결된 복수의 박막 트랜지스터(TFT)를 동시에 턴온시킨다. 이를 위해 게이트 드라이버(120)는 타이밍 컨트롤러(140)로부터 게이트 제어신호(GCS)를 공급받고, 전원 공급부(도시되지 않음)로부터 게이트 구동 신호로 사용되는 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 공급받는다. 여기서 게이트 제어 신호(GCS)는 게이트 스타트 펄스(STV), 게이트 동기 클럭(CPV)을 포함한다.

게이트 드라이버(130)는 박막 트랜지스터 기판의 비표시 영역에 박막 트랜지스터(TFT)가 형성될 때 아몰포스 실리콘 게이트(ASG: Amolphos Silicon Gate) 형태로 집적되어 형성될 수 있다.

상기 타이밍 컨트롤러(150)는 외부에서 입력되는 데이터(DATA)를 데이터 드라이버(120)가 처리할 수 있는 데이터(DATA)로 변환하여 데이터 드라이버(120)로 공급하고, 데이터 드라이버(120)와 게이트 드라이버(130)의 동작에 필요한 제어 신호(GCS, DCS)를 데이터 드라이버(120)와 게이트 드라이버(130) 각각에 공급한다.

도 2는 도 1의 액정 표시 장치의 데이터 드라이버의 구성 블록도이다. 도2 에 도시된 바와 같이, 본 발명의 일실시 예에 따른 데이터 드라이버(120)는 쉬프트 레지스터부(122), 입력 레지스터부(124), 저장 레지스터부(126), 디지털/아날로그 변환부(128) 및 출력 버퍼부(129)를 포함한다.

상기 쉬프트 레지스터부(122)는 데이터 스타트 신호(STH)와 데이터 동기 클럭(CPH)를 공급받아 샘플링 신호를 생성하여 입력 레지스터(124)로 입력한다. 구체 적으로 쉬프트 레지스터(122)는 데이터 동기 클럭(CPH)의 한 주기 마다 데이터 스타트 신호(STH)를 쉬프트 시키면서 n 개의 샘플링 신호를 생성한다. 이를 위해 쉬프트 레지스터(122)는 n 개의 쉬프트 레지스터를 포함한다. 여기서 n은 하나의 게이트 라인에 연결되는 화소 용량의 개수인 것이 바람직하다.

상기 입력 레지스터부(124)는 쉬프트 레지스터부(122)로부터 순차적으로 입력되는 샘플링 신호에 응답하여 데이터(DATA)를 순차적으로 저장한다. 구체적으로 입력 레지스터부(124)는 샘플링 신호에 응답하여 1 라인 분에 해당하는 데이터(DATA)를 저장한다. 이를 위해 입력 레지스터부(124)는 n 개의 데이터(1 라인 분에 해당하는 데이터)를 래치시켜 저장하기 위한 데이터 입력용 래치를 포함한다.

상기 저장 레지스터부(126)는 로드 신호(LOAD)가 입력되면, 입력 레지스터부(124)에 저장된 1 라인 분의 데이터(DATA)를 동시에 전달받아 저장한다. 이를 위해 저장 레지스터부(126)는 입력 레지스터부(124)의 데이터 입력용 래치와 동일한 개수의 데이터 저장용 래치를 포함한다. 여기서 로드 신호(LOAD)는 1 라인 분의 데이터(DATA)에 해당하는 아날로그 전압이 하나의 게이트 라인에 연결된 화소의 화소 용량에 동시에 인가되도록 하는 기능을 수행한다.

상기 디지털/아날로그 변환부(128)는 감마 전압(VGMA)을 이용하여 데이터(DATA) 값에 대응하는 아날로그 전압을 생성한 후 이를 출력 버퍼부(129)로 공급한다.

상기 출력 버퍼부(129)는 스위칭 신호(SWITCHSIG)에 응답하여 디지털/아날로그 변환부(128)으로부터 공급되는 아날로그 전압을 해당 데이터 라인(S1 내지 S402)으로 증폭시켜 인가하는 복수의 앰프(도시되지 않음)를 포함한다. 여기서 데이터 라인은 402개인 경우를 예시하지만 데이터 라인 수는 이에 한정되는 것은 아니다. 앰프는 각 데이터 라인(S1 내지 S402)에 해당하는 개수인 것이 바람직하다.

한편 본 실시 예의 출력 버퍼부(129)는 도트 반전(Dot Inversion) 구동을 수행하기 위하여 포지티브 극성을 출력하는 앰프와 네거티브 극성을 출력하는 앰프를 쌍으로 구성하여, 종래 액정 표시 장치에 비하여 앰프 수를 반감시킬 수 있는 구조를 가진다. 이를 아래 도 3을 통하여 좀 더 자세하게 설명한다.

도 3은 도 1의 데이터 드라이버의 출력 버퍼와 액정 패널의 연결 관계를 예시한 도면이다. 도 3에 도시된 바와 같이, 출력 버퍼(129)는 복수의 데이터 라인(S1 내지 S402)에 각각 대응되어 극성 전압을 출력하는 복수의 앰프(AMP1 내지 AMP402)를 포함하고, 액정 패널(110)은 게이트 라인(G1 내지 GN)과 데이터 라인(S1 내지 S402)의 교차부에 형성되어 데이터에 해당하는 극성 전압이 인가되는 복수의 화소를 포함한다.

복수의 앰프(AMP1 내지 AMP402)는 포지티브 극성 전압을 출력하는 홀수 번째 포지티브 앰프(AMP1,AMP3,...)와 네거티브 극성 전압을 출력하는 짝수 번째 네거티브 앰프(AMP2,AMP4,...)가 서로 쌍을 이루며 출력 버퍼(129)에 배치된다.

출력 버퍼(129)는 스위칭 신호(SWITCHSIG)에 응답하여 서로 쌍을 이루는 포지티브 앰프와 네거티브 앰프의 출력을 각각 스위칭하는 복수의 스위치부(151 내지 156)를 포함한다.

한 쌍의 홀수 번째 포지티브 앰프와 짝수 번째 네거티브 앰프는 각각 인근한 다른 한 쌍의 홀수 번째 포지티브 앰프와 짝수 번째 네거티브 앰프와 연속된 순서로 배열되지 않도록 배치되는 것이 바람직하다.

도 3의 출력 버퍼(129)의 복수의 앰프(AMP1 내지 AMP402)의 배치는 이를 예시한 것으로서, 아래 표1과 같이 나타낼 수 있다.

+출력앰프	AMP1	AMP5	...	AMP401	AMP3	AMP7	...	AMP309
-출력앰프	AMP4	AMP8	...	AMP2	AMP6	AMP10	...	AMP402
스위치부	151	152	...	153	154	155	...	156

표 1을 참조하면, 홀수 번째의 포지티브 앰프는 자신의 순번에 3을 더한 위치에 있는 짝수 번째의 네거티브 앰프와 쌍을 이루며 배치되며 홀수 번째 포지티브 앰프에 연속된 다음 홀수 번째 포지티브 앰프가 서로 인근에 위치되지 않도록 배치된다.

그리고 두 번째 위치하는 네거티브 극성을 출력하는 앰프(AMP2)는 마지막 홀수 번째 위치하는 포지티브 극성을 출력하는 앰프(AMP401)과 쌍을 이루며 배치된다. 이는 각 스위치부의 스위칭 동작이 서로 인근한 데이터 라인에 미치는 영향을 최소화하기 위함이다.

스위치부(151 내지 156)는 서로 쌍을 이루는 포지티브 앰프와 네거티브 앰프의 출력을 스위칭하는 데, 예를 들면, 스위치부 501은 포지티브 극성 출력 앰프(AMP1)와 네거티브 극성 출력 앰프(AMP4)의 출력을 데이터 라인 S1과 데이터 라인 S4로 스위칭한다.

따라서 액정 패널(110)은 게이트 라인(G1 내지 GN)에 순차적으로 게이트 구동 신호가 인가되면, 게이트 라인(G1 내지 GN)에 연결된 화소 들은 데이터 라인(S1 내지 S402)으로 공급되는 극성 전압에 응답하여 도트 반전(Dot Inversion) 구동 방식으로 데이터를 표시할 수 있게 된다.

한편 본 실시 예에서 출력 버퍼(129)는 복수의 데이터 라인(S1 내지 S402)에 각각 대응되어 극성 전압을 출력하는 복수의 앰프(AMP1 내지 AMP402)를 포함하는 경우를 예시하였지만 이에 한정되지 아니한다. 예를 들면, 복수의 데이터 라인 쌍은 한 쌍의 포지티브 앰프와 네거티브 앰프에 대응될 수 있다.

이 경우 한 쌍의 포지티브 앰프와 네거티브 앰프는 멀티 플렉싱 수단(도시되지 아니함)을 통해 복수의 데이터 라인 쌍에 포지티브 극성 전압과 네거티브 극성 전압을 공급한다. 한 쌍의 포지티브 앰프와 네거티브 앰프가 멀티 플렉싱 수단을 통해 6쌍의 데이터 라인(S1,S4; S5,S8; S9,S12, S13,S16; S17,S20; S21,S24)에 포지티브 극성 전압과 네거티브 극성 전압을 공급하는 경우 전체 앰프 수는 1/6로 감소될 수 있다.

서로 쌍을 이루는 포지티브 앰프와 네거티브 앰프의 출력을 스위칭하는 스위치부의 구성 및 동작을 도 4, 도 5a 및 도 5b를 참조하여 좀 더 자세하게 설명한다.

도 4는 도 3의 출력 버퍼의 스위치부를 예시한 회도로이다. 도 4에 도시된 바와 같이, 출력 버퍼의 스위치부(151)는 스위칭 신호(SWITCHSIG)에 응답하여 스위치로 동작하는 두 개의 PNP형 트랜지스터(P1, P2)와 두 개의 NPN형 트랜지스터(N1, N2)를 포함한다.

PNP형 트랜지스터(P1, P2)는 포지티브 앰프(AMP1)와 데이터 라인 S1 및 네거티브 앰프(AMP4)와 데이터 라인 S4를 스위칭하는 역할을 수행하며, NPN형 트래지스터(N1, N2)는 포지티브 앰프(AMP1)와 데이터 라인 S4 및 네거티브 앰프(AMP4)와 데이터 라인 S1를 스위칭하는 역할을 수행한다.

예를 들면, 스위칭 신호(SWITCHSIG)가 로우 레벨로 인가되면, PNP형 트랜지스터(P1, P2)는 턴온되고 NPN형 트랜지스터(N1, N2)는 턴오프되어, 포지티브 앰프(AMP1)는 데이터 라인 S1으로 포지티브 극성 전압을 출력하고 네거티브 앰프(AMP4)는 데이터 라인 S4으로 네거티브 극성 전압을 출력한다. 도 5a는 이와 같이 로우 레벨의 스위칭 신호(SWITCHSIG)가 인가된 경우 스위치부(151)의 상태를 도시한다.

반면, 스위칭 신호(SWITCHSIG)가 하이 레벨로 인가되면, PNP형 트랜지스터(P1, P2)는 턴오프되고 NPN형 트랜지스터(N1, N2)는 턴온되어, 포지티브 극성 출력 앰프(AMP1)는 데이터 라인 S4로 포지티브 극성 전압을 출력하고 네거티브 극성 출력 앰프(AMP4)는 데이터 라인 S1으로 네거티브 극성 전압을 출력한다. 도 5b는 이와 같이 하이 레벨의 스위칭 신호(SWITCHSIG)가 인가된 경우 스위치부(151)의 상태를 도시한다.

여기서 스위칭 신호(SWITCHSIG)는 타이밍 컨트롤러에서 생성되는 극성 반전 신호(POL) 또는 각 게이트 라인(G1 내지 GN)에 순차적으로 인가되는 게이트 구동 신호일 수 있다.

도 6은 본 발명의 다른 실시 예에 따른 액정 패널의 데이터 라인과 화소의 연결 관계를 도시한 도면이다. 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 액정 패널(110)은 각 데이터 라인(S1 내지 S8)이 게이트 라인 단위로 데이터 라인의 좌우 측에 위치하는 화소에 교번하여 연결된 구조를 가진다.

예를 들면, 포지티브 앰프(AMP3)에 대응하는 데이터 라인 S3은 홀수 번째 게이트 라인에서는 데이터 라인 S3의 우측에 위치하는 화소 P1, P2에 연결되고, 짝수 번째 게이트 라인에서는 데이터 라인 S3의 좌측에 위치하는 화소 P2, P4에 연결되는 구조를 가진다.

또한 포지티브 앰프(AMP3)에 쌍을 이루는 네거티브 앰프(AMP6)에 대응하는 데이터 라인 S6는 홀수 번째 게이트 라인에서는 데이터 라인 S6의 우측에 위치하는 화소 P5, P7에 연결되고, 짝수 번째 게이트 라인에서는 데이터 라인 S6의 좌측에 위치하는 화소 P6, P8에 연결되는 구조를 가진다.

따라서 도 3에서 설명한 바와 같이 출력 버퍼가 포지티브 앰프와 네거티브 앰프가 쌍으로 이루며 배치되는 구조를 가지는 경우 스위칭 신호(SWITCHSIG)에 응답하여 동작하는 스위치부(151 내지 156)에 의하여 액정 패널(110)은 도트 반전(Dot Inversion) 방식으로 구동될 수 있다. 이때 스위칭 신호(SWITCHSIG)는 프레임 단위로 생성되는 게이트 스타트 신호(STV)인 것이 바람직하다.

본 발명의 액정 표시 장치는, 데이터 드라이버의 포지티브 극성을 출력하는 앰프와 네거티브 극성을 출력하는 앰프를 쌍으로 구성하여 도트 반전(Dot Inversion) 구동을 수행하는 구성을 가지기 때문에, 종래 액정 표시 장치에 비하여 앰프 수를 반감시켜 드라이버 집적회로의 크기를 줄이고, 소비 전력이 감소되는 효과가 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (21)

1. 출력단이 제1 데이터 라인에 연결되며 포지티브 극성 전압을 출력하는 제1 앰프;

   출력단이 제2 데이터 라인에 연결되며 네거티브 극성 전압을 출력하는 제2 앰프; 및

   스위칭 신호에 응답하여 상기 제1 앰프의 출력단을 상기 제1 데이터 라인에 연결하고 상기 제2 앰프의 출력단을 상기 제2 데이터 라인에 연결하는 스위치부를 포함하는

   데이터 드라이버.
2. 제 1 항에 있어서, 상기 스위치부는,

   상기 스위칭 신호에 응답하여 구동되는 PNP 트랜지스터와 NPN 트랜지스터를 포함하는

   데이터 드라이버.
3. 제 2 항에 있어서, 상기 스위치부는,

   타이밍 컨트롤러에서 생성되는 극성 반전 신호를 상기 스위칭 신호로 사용하 는

   데이터 드라이버.
4. 데이터 라인에 대응하는 복수의 앰프를 포함하는 출력 버퍼부를 포함하며,

   상기 출력 버퍼부는 상기 복수의 앰프가 서로 쌍을 이루어 앰프 쌍으로 배치되되, 상기 앰프 쌍은 포지티브 극성 전압을 출력하는 제1 앰프와 네거티브 극성 전압을 출력하는 제2 앰프를 포함하고, 스위칭 신호에 응답하여 제1 앰프와 제2 앰프의 출력이 서로 스위칭되는

   데이터 드라이버.
5. 제 4 항에 있어서, 상기 출력 버퍼부는,

   상기 스위칭 신호에 응답하여 상기 앰프 쌍의 제1 앰프와 제2 앰프의 출력을 스위칭하는 스위치부를 더 포함하는

   데이터 드라이버.
6. 제 5 항에 있어서, 상기 스위치부는,

   상기 스위칭 신호에 응답하여 구동되는 PNP 트랜지스터와 NPN 트랜지스터를 포함하는

   데이터 드라이버.
7. 제 6 항에 있어서, 상기 스위치부는,

   타이밍 컨트롤러에서 생성되는 극성 반전 신호를 상기 스위칭 신호로 사용하는

   데이터 드라이버.
8. 제 6 항에 있어서, 상기 스위칭부는,

   게이트 라인에 순차적으로 인가되는 게이트 구동 신호를 상기 스위칭 신호로 사용하는

   데이터 드라이버.
9. 게이트 구동 신호가 인가되는 게이트 라인, 데이터에 해당하는 아날로그 전압이 인가되는 데이터 라인, 상기 아날로그 전압에 의해 데이터를 표시하는 화소를 포함하는 액정 패널;

   감마 전압을 기준으로 상기 아날로그 전압을 생성하고, 스위칭 신호에 응답 하여 상기 아날로그 전압을 상기 데이터 라인에 인가하는 데이터 드라이버;

   상기 게이트 구동 신호를 상기 게이트 라인에 인가하는 게이트 드라이버; 및

   상기 스위칭 신호를 포함하는 데이터 제어 신호와 상기 게이트 구동 신호를 포함하는 게이트 제어 신호를 생성하는 타이밍 컨트롤러를 포함하며,

   상기 데이터 드라이버는 데이터 라인에 대응하는 복수의 앰프를 포함하고, 상기 복수의 앰프는 서로 쌍을 이루어 앰프 쌍으로 배치되며, 상기 앰프 쌍은 포지티브 극성 전압을 출력하는 제1 앰프와 네거티브 극성 전압을 출력하는 제2 앰프를 포함하고, 상기 스위칭 신호에 응답하여 제1 앰프와 제2 앰프의 출력이 서로 스위칭되는 액정 표시 장치.
10. 제 9 항에 있어서, 상기 데이터 제어 신호는

    데이터 스타트 신호, 데이터 동기 클럭, 로드 신호 및 극성 반전 신호를 더 포함하는

    액정 표시 장치.
11. 제 10 항에 있어서, 상기 데이터 드라이버는,

    상기 데이터 스타트 신호와 데이터 동기 클럭에 응답하여 샘플링 신호를 생성하는 쉬프트 레지스터부;

    상기 샘플링 신호에 응답하여 하나의 상기 게이트 라인 분의 데이터를 순차적으로 저장하는 입력 레지스터부;

    상기 로드 신호에 응답하여 상기 게이트 라인 분의 데이터를 동시에 전달받아 저장하는 저장 레지스터부;

    감마 전압을 이용하여 상기 게이트 라인 분의 데이터를 각 데이터 값에 해당하는 상기 아날로그 전압을 생성하는 디지털 아날로그 변환부; 및

    상기 스위칭 신호에 응답하여 상기 아날로그 전압을 출력하며 서로 쌍을 이루는 상기 복수의 앰프를 포함하는 출력 버퍼부;를 포함하는

    액정 표시 장치.
12. 제 11 항에 있어서, 상기 출력 버퍼부는,

    상기 앰프 쌍의 제1 앰프와 제2 앰프의 출력을 스위칭하는 스위치부를 포함하는

    액정 표시 장치.
13. 제 12 항에 있어서, 상기 스위치부는,

    상기 스위칭 신호에 응답하여 구동되는 PNP 트랜지스터와 NPN 트랜지스터를 포함하는

    액정 표시 장치.
14. 제 13 항에 있어서, 상기 스위치부는, 상기 극성 반전 신호를 상기 스위치 신호로 사용하는

    액정 표시 장치.
15. 제 13 항에 있어서, 상기 스위치부는, 게이트 라인에 순차적으로 인가되는 상기 게이트 구동 신호를 상기 스위치 신호로 사용하는

    액정 표시 장치.
16. 제 9 항에 있어서, 상기 액정 패널은,

    상기 데이터 라인이 상기 게이트 라인 단위로 상기 데이터 라인의 좌우측에 위치하는 화소에 교번하여 연결되는 구조를 가지는

    액정 표시 장치.
17. 제 16 항에 있어서, 상기 데이터 제어 신호는

    데이터 스타트 신호, 데이터 동기 클럭, 로드 신호 및 극성 반전 신호를 더 포함하고 상기 게이트 제어 신호는 게이트 스타트 신호를 더 포함하는

    액정 표시 장치.
18. 제 17 항에 있어서, 상기 데이터 드라이버는,

    상기 데이터 스타트 신호와 데이터 동기 클럭에 응답하여 샘플링 신호를 생성하는 쉬프트 레지스터부;

    상기 샘플링 신호에 응답하여 하나의 상기 게이트 라인 분의 데이터를 순차적으로 저장하는 입력 레지스터부;

    상기 로드 신호에 응답하여 상기 게이트 라인 분의 데이터를 동시에 전달받아 저장하는 저장 레지스터부;

    감마 전압을 이용하여 상기 게이트 라인 분의 데이터를 각 데이터 값에 해당하는 상기 아날로그 전압을 생성하는 디지털 아날로그 변환부; 및

    상기 스위칭 신호에 응답하여 상기 아날로그 전압을 출력하며 서로 쌍을 이루는 상기 복수의 앰프를 포함하는 출력 버퍼부;를 포함하는

    액정 표시 장치.
19. 제 18 항에 있어서, 상기 출력 버퍼부는,

    상기 앰프 쌍의 제1 앰프와 제2 앰프의 출력을 스위칭하는 스위치부를 포함하는

    액정 표시 장치.
20. 제 19 항에 있어서, 상기 스위치부는,

    상기 스위칭 신호에 응답하여 구동되는 PNP 트랜지스터와 NPN 트랜지스터를 포함하는

    액정 표시 장치.
21. 제 20 항에 있어서, 상기 스위치부는, 상기 게이트 스타트 신호를 상기 스위칭 신호로 사용하는

    액정 표시 장치.

Images