TWI269302B

TWI269302B - Semiconductor memory and system apparatus

Info

Publication number: TWI269302B
Application number: TW094121598A
Authority: TW
Inventors: Koichi Nishimura; Shinichi Yamada; Yukihiro Nomura
Original assignee: Fujitsu Ltd
Priority date: 2005-03-10
Filing date: 2005-06-28
Publication date: 2006-12-21
Also published as: EP1705663B1; JP4620504B2; KR20060097522A; US7251171B2; CN1832031A; DE602005019383D1; CN100520963C; JP2006252654A; TW200632911A; EP1705663A3; US20060203576A1; KR100649072B1; EP1705663A2

Description

1269302 九、發明說明： t發明戶斤屬之技術領威3 發明領域本發明有關於一種具有一個設定一個運作模式之模式暫存器的半導體記憶體及一種具有該半導體記憶體安裝於其上的系統裝置。C Z1發明背景通常’像DRAM般的半導體記憶體具有一個電源、 1〇開欵壤是 15 重置電路。像閂般的内部電路是由一個當電源供應電低時所產生的電源-開啟重置訊號初始化。一種響應於兮源-開啟重置訊號與一個自外部供應的初始化命令（預先電命令）來把一個測試模式暫存器重置的方法是被揭露充曰本未審查專利申請案公告第11449771號案中。在一個像該測試模式暫存器般之内部電路是直轾由 t 2〇外部供應之初始化命令重置的情況中，當一個典型寫令是由於雜訊及等等而不正確地被確認為一個初始化命二 4 ’該内部電路被重置。此外，當使用者使用一個被用運作一個半導體記憶體的命令（例如，預先充電命令）當= "亥初始化命令時，該使用者（系統）不正確地把該初鸽化命令供應到該半導體記憶體的機會是增加，其引致一彳°P 馬一個不被期待的命令會重置該内部電路。【号务明内發明概要入 1269302 表考"月是被設計來解决以上的是為確保半導體記憶㈣是由以本發明之巨置。疋由一匍外部控制重 5 10 15 據本發明的第一特徵，一個模斬。份包括教匍運、x曰存器的暫存器部種類型的運=;:τ，在該數個運作設定部份中，數 -個運作控制電路根據在該模式暫存二咖德體^ 來存取該記憶體細胞g X疋的運作規格 -個命令端來_: 令控制電路把-個經由一個— 的外部命令解碼。當料部命人夺- -個政疋該模式暫存器暫-表不令控制電路改變料命令時，該命一- 存㈣份的值。當該暫存器部份之單 7L的至少一個值表示_個重置狀態時輸出一個軟體重置訊號（softl_ . -存益重m , (0ftresetslgnal)。響應於該軟體重置訊號產生器輸出-個用於重置—個內部電路的重置訊號。在本發明中，—個控制該半導體記體的系統是被要求必須相、、於、1 °思的#定人入j _定位林該模式暫存器的汉疋〒令-起俾可產生該軟體重置訊號。據此地由該外部控制重置該内部電路是有可能的。罪根據本發明的第二特徵，—種系統裝置包括—個器及數個由該控制器存取的半導體記憶體。該等二憶體中之一者具有-個把軟體重置訊號輸出到該半導：；憶體之外部的重置輪出端’因此其具有本發明之第―: 之半導體記憶體的特性。據此，藉由供應-個設定命令二一個半導體記憶體，要重置其他半導體記憶體的内部;路 20 !2693〇2 =遠半導體記憶體的内部電路是有可能的。結果，該系、4的重置能夠被簡單且輕易地控制。 5 10 15 ι甚本么月之帛和第二特徵的較佳實施例中，一個脈生器與該軟體重置訊號之轉態邊緣同步地產生一個具個脈衝的重置脈衝訊號。該重置訊號產生器接收該重 :衝訊號作為該軟體重置訊號。藉由使用—個脈衝訊號内個重置訊號’要藉著該重置訊號來輕易地設定該 σ兒路的重置周期是有可能的。 =本發明之弟—和第二特徵的較佳實施例中，該模式應於該重置訊號來初始化該暫存11部份俾可停止 =人^重置訊號的輸出。換句話說，該軟體重置訊妓 =個狀周期期間響應於—個奴命令來被輸出 ^放該内部電路的重置狀態，—個停止輸㈣軟體重置气 \之新的外部命令不被要求。據此， —個系統是有可能的。㈣在本發明之第-和第二特徵的較佳實施例中， =路延遲該重置訊號俾產生_個延遲重置訊號。該= 曰▲存讀應於祕«置喊來滅化該针巧部停止該軟體重置訊號的輪出。根據這個理由，蝴重 :號的輸出周期能夠輕易地由該延遲電路的延遲：間：疋，因此要可靠地初始化該内部電路是有可能的。又 ::上'述，由於該模式暫存器本身是由該二= 化’要簡單且輕易地控制該系統是有可能的。在本發明之第一和第二特徵的較佳實施例中，該模式 20 !2693〇2 暫存器的暫存器部份是根據與該設定命令一起供應之外部位址訊號與外部資料訊號中之至少一者來被設定。該軟體重置訊號不會僅藉由供應一個外部命令來被輸出。據此，能夠防止該設定命令因雜訊或其類似而被不正確地確認俾 5 藉此不正確地初始化該内部電路。在本發明之第一和第二特徵的較佳實施例中，該重置訊號產生器的電源-開啟重置部份在一個外部電源供應電壓低於一個預定值時產生一個電源-開啟重置訊號。該重置訊號產生器的合成部份響應於該電源-開啟重置訊號與該 10軟體重置訊號來輸出該重置訊號。據此，要利用該電源-開啟重置訊號的供應路徑來把該軟體重置訊號供應到該内部電路是有可能的。藉此，該重置訊號之訊號線的導線面積能夠被縮減，而結果，該半導體記憶體的晶片尺寸能夠被縮減。 15 在本發明之第一和第二特徵的較佳實施例中，重置狀恶響應於該設定命令來被設定的重置設定部份是形成在該模式暫存器的暫存器部份内，與該運作設定部份獨立。藉由設定一個用於輸出該軟體重置訊號的專屬位元，一個系統能夠輕易地控制該半導體記憶體的重置。 20 在本發明之第一和第二特徵的較佳實施例中，當由該等運作叹疋部份中之每一者設定之運作規格的組合是為一個限制組合時，該模式暫存器的暫存器部份是被設定成重置狀態。藉由使用-個現存位元來指派一個用於輸出該軟 k重置几相位;^，該模式暫存_電路結構能夠被作成 1269302 細小，而據此，該半導體記憶體的晶片尺寸能夠被縮減。在本發明之第一和第二特徵的較佳實施例令，該軟體重置訊號是透過-個重置輸出端來被輸出到該半導體記憶體的外部俾可把安裝於一個具有該半導體記憶體之系統裝 5置上之其他的半導體記憶體重置。據此，藉由供應-個設定2到-個半導體記憶體，其他的半導體記憶體亦能夠被設定，因此該系統的重置能夠被簡單且輕易地控制。圖式簡單說明本發明的本質、原理、及效用將會由於後面配合該等 >附圖的詳細描述而變得更清楚明白，在該等附圖中，相同的部件是由相同的標號標示，在該等附圖中：弟1圖是為一個描繪本發明之第一實施例之半導體憶體的方塊圖； ° 15 第2圖是為一個描繪在第節的圖示； 1圖中所示之模式暫存器之細器第3圖是為-個描緣設定在第丨圖中所示之模式之方法的時序圖；體 T圖是為-個讀用於產生該第_實施例之半導思體之重置訊號之運作的時序圖；、第5圖是為一個描繪本發憶體的方塊圖； ^之m例之半導體記節的圖第6圖是為一個描繪在第5圖中所示不之模式暫存器之細第一實施例之半導體第7圖是為一個描繪用於產生該 20 1269302 §己憶體之重置訊號之運作的時序圖；及第8圖疋為_個描綠本發明之第三實施例之半導體記憶體，及本發明之範例系統裝置的方塊圖。【實施冷式】 5較佳實施例之詳細說明本赉明的較佳實施例現在將會配合該等圖式來作說明。在該等圖式中一個外部端是以一個雙圓形顯示。由粗 % 、線表不的喊線是由數條線組成。此外，連接至該粗線之方塊的部份是由數個電路組成。-個尾巴附有，z，的訊號表 ⑺不一個正逛輯，而一個前面附有，/，的訊號表示一個負邏輯。傳輸喊的訊號線是以與訊號名字相同的標號標示。第1圖描繪本發明之第一實施例的半導體記憶體。該半導體記憶體是利用CM0S製程技術來被形成如，例如，快速週期RAM(FCRAM)。該FCRAM是為-種具有SRAM介面 15的偽SRAM，其具有一個DRAM記憶體核心。除了一個像與 φ 一個時鐘不同步運作之SRAM般的不同步運作模式之外，該 FCRAM具有包括一個與一個外部時鐘cLk同步地執行叢發運作之同步運作模式的運作模式。該FCRAM包括一個命令控制電路10、一個運作控制電路12、一個模式暫存器14、 20 一個脈衝產生器16、一個重置訊號產生器18、一個位址輸入電路20、一個位址解碼器22、一個資料輸入/輸出電路 24、及一個記憶體核心CORE。該命令控制電路10接收一個晶片致能訊號/CE、一個輸出致能訊號/0E、及一個寫入致能訊號/WE作為外部命令、 10 1269302 把被接收的外部命令解碼、及把該等被接收的外部命令輸出到該運作控制電路12作為一個内部命令訊號1(：]^13。由該内邛〒令訊號ICMD所表示之命令的例子，除了一個讀取命 ^ 個舄入命令之外，包括一個模式暫存器設定命令 Mrs。該命令控制電路1〇具有一個當該外部命令是為該模式暫存器設定命令mrs時改變該模式暫存器14的功能。忒運作控制電路12響應於自該命令控制電路10供應的内部命令訊號ICMD (讀取命令和寫入命令）和一個恢復命々來產生一個供讀取、寫入、與恢復運作用的時序訊號。 0邊時序訊號是被供應到該記憶體核心C Ο R E和該資料輸入/ 輸出電路24及其類似。該時序訊號的產生時序是響應於由亥模式暫存為14所設定的運作規格來被改變。該運作控制電路26包括一個仲裁器（圖中未示），當在該FCRAM中所產生的項取或者寫入命令與該恢復命令彼此衝突時，該仲 15裁為決定其之優先權。該恢復命令是由一個恢復計時器 (圖中未示）周期性地產生。。玄模式暫存态14具有數個用於運作該FCRAM的運作規格。此夕卜，該模式暫存器Μ具有一個輸出一個用於把該 RAM之内路（像要求初始化的閂般）初始化的軟體重置訊號srstz。該模式暫存器14在一個預定值是與該模式暫存器設定命令__起被供應至—個外部位址訊號 AD之駭位元時輸出該軟體重置訊#jRsTz。此外，該模式暫存器14與—個重置訊號STTZ同步地輸出該軟體重置為虎SRSTZ。，玄脈衝產生器16與該軟體重置訊號srstz之 11 1269302 升緣同步地產生-個具有_個脈衝的軟體重置脈衝訊號 SRSTPZ。當被安裝於該系統上之FCRam電路的—部份因雜訊及料而不正常地運作時，該模式暫存器設定命令 MRS是被供應俾強迫該咖鳩在沒有停止外部電源供應 5 4VDD的供應下被重置而然後調查原因。特別地，就一個具有揮發性記憶體細胞（動態記憶體、、、田胞或者靜,¾“己憶體細胞）的半導體記憶體而言，當電源 • 供應電壓VDE^供應被停止時，維持在該記憶體細胞内的貝料被遺失。在該半導體記憶體的缺陷分析中，是有很多 10種f月况，在該等情況中，良好/不良功能是端視資料是否維持在"亥δ己丨思體細胞内來被決定。因此，必須在電源供應電壓VDD被供應的狀態下進行缺陷分析。該重置訊號產生器18包括一個電源_開啟重置部份18a 和一個OR閘18b (合成電路）。該電源_開啟重置部份18a在 15该外部電源供應電壓VOE)(例如，1.8V)比一個預定電壓值 φ 時把一個電源-開啟重置訊號PONZ改變成高位準。該OR閘 18b與該電源_開啟重置訊號p〇NZ*該軟體重置脈衝訊號 SRSTPZ同步地輸出該重置訊號STTZ。該重置訊號STTZ被供應到該像一個需要初始化來把該電路設定成初始狀態之 20 閃般的内部電路（例如，字解碼器WD的位址閂）。該重置訊號S T T Z的導線使用該電源-開啟重置訊號的習知導線。換句話說，使用該電源-開啟重置訊號的供應路徑’該軟體重置訊號SRSTZ能夠被供應到該内部電路。因此’該重置訊號STTZ之訊號線的導線面積能夠被縮減，而 12 1269302 據此，該FCRAM的晶片尺寸能夠被縮減。藉著該重置訊號 STTZ，該FCRAM被設定到一個重置狀態直到該外部電源供應電壓VDD變成在電源-開啟之後的一個預定電壓。或者，該FCRAM在該軟體重置脈衝訊號SRSTPZ的輸出周期 5 期間被設定到該重置狀態。藉著該重置狀態，該FCRAM的内部電路被重置。該位址輸入電路20透過一個位址端AD來接收一個外部位址訊號AD (AD18-0)，並且把被接收的位址訊號AD輸出到該位址解碼器22和該模式暫存器14及等等。該位址解 10 碼器22把該外部位址訊號AD解碼，並且把一個解碼訊號 ADEC輸出到該記憶體核心CORE。該FCRAM使用一種位址非-多工法，在該位址非-多工法中，一個列位址訊號與一個行位址訊號是在同一時間被接收。在讀取運作中，該資料輸入/輸出電路24把經由一個共 15 用資料匯流排CDB從該記憶體核心CORE傳輸的讀取資料 IDQ輸出到一個外部資料端DQ (DQ15-0)。在寫入運作中，該資料輸入/輸出電路24透過該外部資料端來接收該寫入資料，並且經由該共用資料匯流排CDB把被接收的外部資料訊號DQ傳輸到該記憶體核心CORE。此外，雖然未被 20 明確地顯示，該FCRAM具有用於以8位元（1個位元組）輸入/輸出16位元資料的位元組控制端/UB和/LB。該記憶體核心CORE包括一個記憶體細胞陣列ARY、一個字解碼器WD、一個感應放大器SA、及一個行解碼器CD。該記憶體細胞陣列ARY具有數個包括一個傳輸電晶體T1與 13 1269302 一個電容器Cl的記憶體細胞MC (動態記憶體細胞）、連接至每個記憶體細胞MC之傳輸電晶體T1之閘極的字線WL、及連接至每個傳輸電晶體T1之資料輸入/輸出節點的位元線BL (或者/BL)。 5 該字解碼器WD響應於該等解碼訊號ADEC中之一個列解碼訊號來選擇該字線WL中之一者。該感應放大器SA，例如，在讀取運作中，把經由該位元線BL (或者/BL)自該 B 記憶體細胞MC讀取之資料訊號的量放大。該記憶體核心 CORE具有行開關（圖中未示），每個行開關把從該位元線 10 BL (或者/BL)讀取並且由該感應放大器SA放大的讀取資料傳輸到該共用資料匯流排CDB，並且把被供應到該共用資料匯料排CDB的寫入資料傳輸到該位元線BL (或者 /BL)。该行解碼器CD響應於該解碼訊號ADEC的行解碼訊號來輸出一個控制該行開關的控制訊號。 15 第2圖是為一個描繪在第1圖中所示之模式暫存器14之 φ 細節的圖示。該模式暫存器14具有一個儲存該外部位址訊號AD18-11之值的8-位元暫存器部份。該暫存器部份具有三個用來設定一個叢發長度（AD18_16)、一個運作模式 (AD15)與一個項取等待時間（Am4_12)的運作設定部 20份，及一個用來產生該軟體重置訊號SRSTZ的重置設定部份（ADU)。通常，被供應到該FCRA_外部位址訊號Α〇具有大量的位兀。為了在該模式暫存器14中產生該軟體重置訊號SRSTZ，-個專屬位元Ami能狗被輕易地分配。此外，藉由该專屬位兀AD11，該系統能夠輕易且可靠地重置 14 1269302 該FCRAM的内部電路。在這裡，該叢發長度是指響應於一個讀取命令或者_ 個寫入命令來連續地輸出或者輸入至該外部資料端DQ之資料的數目。一個連續模式是指資料被連續地輸出或者輸 5入至被連接到該數條字線WL之記憶體細胞MC的一個模式。當該叢發運作被執行時或者當該讀取等待時間被使用時，該運作模式是被設定成一個同步模式。當該叢發運作 • 未被執行時或者當該讀取等待時間未被使用時，該運作模式是被設定一個非同步模式。在該同步模式期間，該讀取 10貢料與該寫入資料是與該外部時鐘訊號CLK同步地被輸入/ 輸出。該讀取等待時間是指在該讀取命令被接收之後直到該資料訊號DQ被輸出到該外部資料端DQ為止之時鐘的數該模式暫存器14響應於與該模式暫存器設定命令mrs 15 一起被供應之位址訊號AD18-n (KEY)的值來設定該運作 _ 規格。特別地，該fcRam的運作規格是根據該運作設定部份（運作模式、叢發長度與讀取等待時間）的組合來被決定。該位址位元AD11是指-個用於產生該軟體重置訊號 SRSTZ的位元。當與該模式暫存器設定命令mrs一起被供 20應的該位址位元AD11表示邏輯1 (重置狀態）時，該軟體重置sfl號SRSTZ是從低位準改變成高位準。 -個控制該FCRAM的系統於在外部電源供應電壓 VDD被供應之狀態下供應該模式暫#器設定命令mrs時被要求把該位元ADH改變成邏㈤，俾可重魏fcram的内 15 1269302 部電路。該軟體重置訊號SRSTZ不會僅藉由供應該外部命々來被輸出。例如，即使在其他的運作命令因雜訊或其類似而被不正確地確認作為一個模式暫存器設定命令MRS 時’該軟體重置訊號SRSTZ不被輸出。因此，在沒有遺失 5該記憶體細胞MC的資料下，該系統僅在該重置是必須時能夠由該外部控制可靠地重置該内部電路。在輸出該軟體重置訊號SRSTZ之後，該模式暫存器14 接收在圖式中要被初始化成，*，狀態的重置訊號S T T Z。根據足個理由’被設定成高位準的該軟體重置訊號SRSTZ是被 10重置成低位準。第3圖描繪設定在第1圖中所示之模式暫存器14的方法。在本實施例中，當一個讀取命令RD1 (讀取週期）、一個寫入命令WR1-4 (寫入週期）、及一個讀取命令111)2 (讀取週期）是被連續地供應時，該模式暫存器設定命令Mrs 15是被確認。把該fcram初始化的系統從該讀取週期RD1至該寫入週期WR3把該位址訊號AD設定成最高位址MSB (十六進位法的7FFFF)，並且從該寫入週期WR4到該讀取週期 RD2把該位址訊號AD設定成一個值KEY。該系統必須在該寫入週期WR1-4把在該第一讀取週期 20 RD1所讀取的資料尺加寫入。在最後的讀取週期RD2中，扩該資料端DQ (DQ7-0)供應來設定該模式暫存器14的值 KEY是被輸出。該FCRAM僅在以上所有順序，在其中，j 模式暫存器14被設定’被準破地執行時輸出該值ΚΕγ到該資料端DQ。此外，該模式暫存器14僅在以上之順序被準確 16 1269302 地執行時響應於該值KEY來被設定。第4圖描繪用於產生一個重置訊號STTZ的運作。首先，在該系統之電源-開啟之時，當藉由該電源-開啟重置部份18a偵測到外部電源供應電壓VDD是上升到一個預定值 5時，該重置訊號產生器W把該重置訊號STTZ自高位準改變成低位準（在第4圖中的（a))。需要初始化的内部電路是在該重置訊號STTZ的高位準期間被重置（電源_開啟重置）。該模式暫存器14是由該重置訊號5丁丁2重置，而因此被設定成一個在第2圖中由，*，所表示的值。

10 存取該FCRAM的系統把該模式暫存器設定命令MRS 供應到該FCRAM ’俾可調查問題是在運作期間發生之該 FCRAM的狀態。該模式暫存器14響應於該模式暫存器設定命令MRS來把該軟體重置訊號SRSTZ改變成高位準（在第 4圖中的(b))。該脈衝產生器16與該軟體重置訊號31^丁冗的 15升緣同步地產生具有一個高位準周期p 1的軟體重置訊號 SRSTPZ (在第4圖中的⑷）。在這裡，該脈衝產生㈣是被設計以致於該高位準周期打是被產生，在該高位準周期pl 中，該内部電路能夠被可靠地初始化。根據這個理由，響應於该脈衝產生器16的邏輯設計，該内部電路的重置周期 20 P1能夠輕易地由該軟體重置訊號SRSTZ設定。該重置訊號產生器18輪出一個具有高位準周期ρι的重置訊號STTZ，像該軟體重置訊號SRSTPZ般（在第4圖中的 (d))。該模式暫存器Μ與該重置訊號5丁丁2的升緣同步地被初始化成在第2圖中的，*，狀態，而因此該軟體重置訊號 17 1269302 SRSTZ被改變成低位準（在第4圖中的（e))。根據這個理由，為了釋放該内部電路的重置狀態，—個停止輸出該軟體重置訊號SRSTZ之新的外部命令不被要求。此外，當= 内部電路是由該模式暫翻設定命令初始化時，該模式暫 5存器14本身亦被初始化。根據這個理由，控制該fcr鳩的系統在重置該内部電路之後不被要求再次初始化該模式暫存态。因此，該系統能夠被簡單且輕易地控制。 φ 此外，根據該第一實施例，僅在該位元ADU能夠由該模式暫存器設定命令MRS改變成邏輯丨時，該軟體重置訊號 10 SRSTZ被產生而因此該内部電路被重置。因此，具有該 FCRAM安裝於其上的系統能夠僅在該重置被要求時可靠地重置該FCRAM。第5圖“#本發明之第二實施例的半導體記憶體。與在該第-實施例中相同的標號標示相同的元件，而因此其之 15详細說明將會被省略。在本實施例的FCRAM中，一個模式 φ 暫存1114 A是被形成取代第-實施例的模式暫存器i 4。第- 實施例的脈衝產生器16被消除，取而代之的是新近形成一彳目延遲電路26。其他的結構是與在第_實_巾的相同。自孩模式暫存為14A輸出的軟體重置訊號31^丁2：是直接被 2〇供應到该重置訊號產生器18。該延遲電路26把該重置訊號 STTZ延遲一個預定時間俾產生該模式暫存器重置訊號 STTMRZ。該模式暫存器重置訊號STTMRZ被供應到該模式暫存為14A來初始化該模式暫存器14A。設定該模式暫存器 14的方法（模式暫存器設定命令…^幻是與在第一實施例 18 1269302 中所描述的相同（第3圖）。

第圖疋$個描緣在第5圖中所示之模式暫存器14A 之、節頂不對於該模式暫存器i4a (暫存器部份）之運作.又疋。IM刀（AD18、i2)的說明是與在第一實施例中所述之那些相同（第2圖）。該模式暫存器HA不具有一個用於輸出該軟體重置訊號SRSTZ的專屬位元（第2圖的Ami，重置。又疋。卩伤），例如。根據本實施例，當分別由該等運作設定部份AD18-16，AD15,和AD14-12所設定之運作規格的組合是為一個限制組合時，該模式暫存器14A是被設定成該重置狀態來輸出該軟體重置訊號SRSTZ。特別地，當該位元AD18-16表示一個保留狀態（ΚΕΥ = 〇〇〇)且與該模式暫存器設定命令MRS —起被供應之位址訊號AD的位元AD15 表示一個同步模式（KEY = 0)時，該模式暫存器14八輸出該軟體重置訊號SRSTZ。當該同步模式被選擇時，該叢發 15 長度必須被設定成8-字、16_字、與連續中之一者。當該同步模式被選擇時，該叢發長度無法被一般地設定成該保留狀態，而這組合是被禁止。當一個不一般地存在的位元值被設定時，該軟體重置訊號SRSTZ被輸出俾藉此節省該模式暫存器14A之位元的數目。特別地，該位元AD11不必被 20分配給該軟體設定的設定位元’因此該模式暫存器14A的電路尺寸被縮減。第7圖描繪用於產生該重置訊號STTZ的運作。於該系統之電源-開啟之時該重置訊號STTZ的產生是與在第一實施例中所述的相同（第4圖）（在弟7圖中的（a))。該模式暫 19 1269302 存杰重Ϊ 5代號STTMRZ是自該重置訊號STTM產生，僅被延遲該延遲電路26的延遲時間DLY1 (在第7圖中的⑽。該杈式暫存杰14A是由該模式暫存器重置訊號STTMRZ重置，而且是被重置成一個在第6圖中由，*，所表示的值。

5 存取孩FCRAM的系統把該模式暫存器設定命令MRS

供應到該FCRAM俾可調4問題在運作期間發纟之FCRAM 的狀態。該模式暫存器14A響應於該模式暫存器設定命令 MRS來把该重置訊號SRSTZ改變成高位準（在第7圖中的 (c) )。该重置訊號產生器18與該軟體重置訊號SRSTZ的升 10緣同步地把該重置訊號STTZ改變成高位準（在第7圖中的 (d) )。该延遲電路26僅延遲該重置訊號STTZ該延遲時間 DLY1俾可輸出它作為該模式暫存器重置訊號STTMRZ (在第7圖中的（e))。該模式暫存器14A是由該模式暫存器重置訊號STTMRZ重置俾J置該軟體重置訊號sRSτζ成低位準 15 (在第7圖中的⑴）。該重置訊號產生器18與該軟體重置訊號SRSTZ的降緣同步地把該重置訊號STTZ改變成低位準 (在第7圖中的（g))。來自該重置訊號之僅被延遲該延遲時間的模式暫存器重置訊號STTMRZ是被改變成低位準（在第7圖中的（h))。在這裡，該延遲電路26的延遲時間DLY1 20是被設定以致於該重置訊號STTZ的脈衝寬度是幾乎與該第一貫施例的周期P1相同。即，該延遲時間£)1^1是被設計以致於該重置訊號STTZ具有該高位準周期P1，在該高位準周期P1期間，該内部電路可以被可靠地初始化。換句話說，該重置訊號STTZ的脈衝寬度能夠由該延遲電路26的延遲 20 1269302 時間DLY1輕易地設定。違第二實施例亦可以具有與第一實施例相同優點。此外，在本貫施例中，由該模式暫存器設定命令mrs所作用之内邛兒路的初始化周期能夠由該延遲電路％的延遲時間 5 DLY1輕易地設定’目此該内部電路能夠被可靠地初始化。由於4¼式暫存|gi4A的電路結構能夠被縮減，該fcram 的晶片尺寸能夠被縮減。第8圖描繪本發明之第三實施例的半導體記憶體及本發明的範例系統裝置。與在第一實施例中相同的標號標示 1〇相同的兀件，而因此其之詳細描述將會被省略。一個系統裝置SYS包括一個連接至一個系統匯流排61^的(：：]?11、一個像I/O介面般的週邊電路、一個FCRAM、及一個快閃記憶體 FLASH。例如，該系統裝置SYS是為一個手持式終端機，像細胞電話般。該FCRAM是被構築以致於一個輸出該軟體 15重置脈衝訊號SRSTPZ的重置輸出端是形成在該第一實施例的FCRAM内。該重置輸出端SRSTpz以外的結構是與在該第一實施例中所述的相同。该CPU控制該週邊電路、該FCRAM、與該快閃記憶體的運作。該CPU具有一個把用於改變之模式暫存 20器（第1圖的標號14)之值之模式暫存器設定命令供應到該 FCRAM的功能。換句話說，該CPU能夠藉該模式暫存器設定命令來重置該FCRAM的内部電路。该週邊電路與該快閃記憶體中之每一者具有一個接收該軟體重置脈衝訊號SRSTPZ的重置輸入端，及一個由該軟 21 1269302 體重置脈衝訊號S R S Τ P Z重置之像閂般的内部電路。根據這個理由，該週邊電路與該快閃記憶體是藉該模式暫存器設定命令來與該FCRAM之内部電路的重置同步地被重置。在

本實施例中，當問題在該系統裝置SYS的運作期間發生 5時，僅藉由把該模式暫存器設定命令供應到該fcram，該 FCRAM、該週邊電路與該快閃記憶體的每個狀態能夠由該 CPU輕易地查。換句話說，該系統裝置奶的重置控制能夠被簡單且輕易地完成。 10 15 20 為一貝鈀例亦可具有與第一實施例相同的優點。此外在本貝施例中，错由把該模式暫存器設定命令供應到〜CRAM A系統裝置不僅能夠重置該職A%且亦能夠路和該快閃記憶體。因此，當與該整個系統有關的問題發生時，原因能夠被㈣地調查。所述的貫施例中，本發明被應用於 FCRAM的例子業已被描 “、>而，本發明不受限於此。例如，本發明亦能夠被 qt,paa ^ w 用到像DRAM、一般偽 SRAM、 SDRAM、與SRAM般之呈古如 ^ ^ x /、有揮發性記憶體細胞的半導體記憶體，或者埋置這些記怜之圮憶體核心的系統LSI 〇在以上所述的第二每 QPQTD7B ^ ％例中，軟體重置脈衝訊號 SRSTPZ是自該重置輪出 ,^ 出而輪出的例子業已被描述。然而，本發明不受限於此。例如輸出端輸出。、亥重置訊號STTZ可以自該重置 ^ 1 &例中，該等模式暫存器14和14A 之曰存器部份之每個位 L疋由該外部位址訊號AD設定的 22 1269302 例子業已被描述。然而，本發明不受限於此。例如，藉由該外部資料訊號DQ被構築有若干位元，像該外部位址訊號 AD般，相同的優點能夠被得到。此外，該第二實施例的模式暫存器14A (第6圖）能夠被 5 應用到該第一實施例的FCRAM。而且，該第一實施例的模式暫存器14 (第2圖）能夠被應用到該第二實施例的 FCRAM。此外，該第二實施例的FCRAM能夠被應用到該第三實施例的FCRAM。 L圖式簡單説明】 10 第1圖是為一個描繪本發明之弟一貫施例之半導體記憶體的方塊圖；第2圖是為一個描繪在第1圖中所示之模式暫存器之細節的圖示；第3圖是為一個描繪設定在第1圖中所示之模式暫存器 15 之方法的時序圖；第4圖是為一個描繪用於產生該第一實施例之半導體記憶體之重置訊號之運作的時序圖；第5圖是為一個描繪本發明之第二實施例之半導體兮己憶體的方塊圖； 20 第6圖是為一個描繪在第5圖中所示之模式暫存器之細節的圖示；弟7圖是為一個描繪用於產生6玄弟一貫施例之半導記憶體之重置訊號之運作的時序圖；及弟8圖是為一個描繪本發明之弟二貫施例之半導體士己 23 1269302

憶體，及本發明之範例系統裝置的方塊圖。【主要元件符號說明】 10 命令控制電路 12 運作控制電路 14 模式暫存器 14A 模式暫存器 16 脈衝產生器 18 重置訊號產生器 18a 電源-開啟重置部份 18b OR 閘 20 位址輸入電路 22 位址解碼器 24 資料輸入/輸出電路 26 延遲電路 CORE記憶體核心 CLK 外部時鐘 /CE 晶片致能訊號 /OE 輸出致能訊號 /WE 寫入致能訊號 ICMD内部命令訊號 MRS 模式暫存器設定命令 AD 外部位址訊號 STTZ 重置訊號 SRSTPZ 軟體重置脈衝訊號 VDD 外部電源供應電壓 PONZ電源-開啟重置訊號 WD 字解碼器 ADEC解碼訊號 CDB 共用資料匯流排 DQ 外部資料端 ARY 記憶體細胞陣列 SA 感應放大器 CD 行解碼器 T1 傳輸電晶體 C1 電容器 MC 記憶體細胞 WL 字線 BL 位元線 /BL 位元線 P1 高位準周期 STTMRZ 模式暫存器重置訊號 STTM重置訊號 DYL1延遲時間 SYS 系統裝置 BUS 系統匯流排 24 1269302 FLASH快閃記憶體

Claims

1269302 10 15 20 十、申請專利範圍： 1·一種半導體記憶體，包含·· 一個g憶體細胞陣列，· -個模式暫存器，該模作設定部份㈣料雜，及;;^耗括數個運元之至少-個值表示—署2曰存盗部份之單一-位心虎’在該數個運作設定部份中叫體重置是被分別設定來運作該半㈣型的運作規格 πA千V體記憶體；存器路，該運作控制電路根據在該模式暫二;;作規格來存取該記憶體細胞陣列；八八㈠控制電路，該命令控制電路把-個經由—個二命令解碼，並且當該外部命令表變該暫存器部料值子"之暫存器部份的設定命令時改 _==::.，_軟 ::内部電路，該内部電路由該重置訊號重置。如申请專利範圍第1項所述之半導體記憶體，更包含個_產生[該脈衝產^無賴重置 :::同步地產生一個具有一個脈衝的重置脈衝訊重置::置訊號產生器接收該重置脈衝訊號作為該軟 3·如申請專利範圍第1項所述之半體導體記憶體，其中 26 1269302 該模式暫存器響應於該重置訊號來初始化該暫存器部份俾可停止該軟體重置訊號的輸出。 4. 如申請專利範圍第1項所述之半導體記憶體，更包含一個延遲電路，該延遲電路延遲該重置訊號來產生一 5 個延遲重置訊號，其中該模式暫存器響應於該延遲重置訊號來初始化該暫存器部份俾可停止該軟體重置訊號的輸出。 5. 如申請專利範圍第1項所述之半導體記憶體，其中該模式暫存器的暫存器部份是根據與該設定命令一 10 起被供應之外部位址訊號與外部資料訊號中之至少一者來被設定。 6. 如申請專利範圍第1項所述之半導體記憶體，其中該重置訊號產生器包括：一個電源-開啟重置部份，該電源-開啟重置部份在一 15 個外部電源供應電壓比一個預定值低時產生一個電源-開 > 啟重置訊號；及一個合成部份，該合成部份響應於該電源-開啟重置訊號與該軟體重置訊號來輸出該重置訊號。 7. 如申請專利範圍第1項所述之半導體記憶體，其中 20 該模式暫存器的暫存器部份包括一個與該運作設定部份獨立的重置設定部份，該重置設定部份的重置狀態是響應於該設定命令來被設定。 8. 如申請專利範圍第1項所述之半導體記憶體，其中該模式暫存器的暫存器部份在由該等運作設定部份 27 1269302 0中二:所設定之運作規格的組合是為-個限制組合守被0又疋成該重置狀態。 9·如申請專利範圍第1項所述之切體記憶體，更包含出到:^輸出端，該重錢“把該軟體重置訊號輸出到斜Μ記憶體的外部俾可重置被安裝於—個 :半二體記憶體之系統裝置上之其他的半導體記憶體。 1〇·—種糸統裝置，包含：一個控制器；及 10 15 20 ==制半㈣滅體，__㈣半導體記十思脰由该控制器存取，其中該等半導體記憶體中之—者包括一個記憶體細胞陣列，二模式暫存器，賴式暫存器具有—個包括數個運作Μ部份的暫存ϋ部份，及#崎料部份之單一重 =ΓΓΓ值表示一個重置狀態時輪出-個軟體 ==在該數個運倾定部份中，數種_的運作規才。疋被$別設定來運作該半導體記憶體，一個運作控制電路，該運作暫存器中所設定的運作規格來存乍電路根據在該模式 -個命令控制電路，該命令：:憶體細胞陣列’ 個命令端來被供應的外部命令广 ~路把—個經由-表示一個設定該模式暫存器之暫1亚且當該外部命令改變該暫存器部份的值，子扣⑷份的設定命令時個重置訊號產生器，該重置訊號產生器響應於該 28 1269302 軟體重置訊號來輪出_個重置訊號，部電路’該内部電路由該重置訊號重置，及 _重4輸出端’該重置輪出端減軟體重置訊號剧出到该半導體記憶體的外部，且其中該等餘下之半導體記憶體中之至少一者包括们重置輪入端，該重置輸入端接收該軟體重置訊號，及。個内。卩電路，該内部電路由該軟體重置訊號重置。 1〇 Π·如中請專利範圍第1G項所述之系統裝置，其中：該等半導體記憶體中之一者包括一個與該軟體重置Λ谠之轉恶輕同步地產^ —個重置脈衝訊號的脈衝產生器；及該重置訊號產生器接收該重置脈衝訊號作為該軟 15 體重置訊號。 12·如申請專利範圍第1〇項所述之系統裝置，其中該模式暫存器響應於該重置訊號來初始化該暫存裔部份俾可停止該軟體重置訊號的輸出。 13·如申請專利範圍第1〇項所述之系統裝置，其中： 20 5亥專半導體記憶體中之一者包括一個延遲該重置訊號來產生一個延遲重置訊號的延遲電路；及該模式暫存器響應於該延遲重置訊號來初始化該暫存裔部份俾可停止該軟體重置訊號的輸出。 14·如申請專利範圍第1〇項所述之系統裝置，其中 29 1269302 該模式暫存器的暫存器部份是根據與該設定命令一起被供應之外部位址訊號與外部資料訊號中之至少一者來被設定。 15. 如申請專利範圍第10項所述之系統裝置，其中 5 該重置訊號產生器包括：一個電源-開啟重置部份，該電源-開啟重置部份在一個外部電源供應電壓比一個預定值低時產生一個電源 -開啟重置訊號；及一個合成部份，該合成部份響應於該電源-開啟重 10 置訊號與該軟體重置訊號來輸出該重置訊號。 16. 如申請專利範圍第10項所述之系統裝置，其中該模式暫存器的暫存器部份包括一個與該運作設定部份獨立的重置設定部份，該重置設定部份的重置狀態是響應於該設定命令來被設定。 15 17.如申請專利範圍第10項所述之系統裝置，其中該模式暫存器的暫存器部份是在由該等運作設定部份中之每一者所設定之運作規格的組合是為一個限制組合時被設定成該重置狀態。 30