CN110532203B - 一种nand复位方法、装置、电子设备和存储介质 - Google Patents
一种nand复位方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN110532203B CN110532203B CN201910837315.4A CN201910837315A CN110532203B CN 110532203 B CN110532203 B CN 110532203B CN 201910837315 A CN201910837315 A CN 201910837315A CN 110532203 B CN110532203 B CN 110532203B
- Authority
- CN
- China
- Prior art keywords
- nand
- reset
- information
- state
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种NAND复位方法、装置、电子设备和存储介质。其中,NAND复位方法,包括:在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;获取所述NAND反馈的NAND状态;若根据所述NAND状态判定所述NAND为待机状态,则根据NAND ID判断所述NAND是否复位成功。本发明解决了对NAND复位操作误判的问题,提高了在NAND存储设备上电初始化阶段NAND复位操作的稳定性及准确性。
Description
技术领域
本发明实施例涉及存储技术领域,尤其涉及一种NAND复位方法、装置、电子设备和存储介质。
背景技术
基于SPI协议或eMMC协议的NAND存储设备在上电过程中,NAND控制器完成上电后,需要对NAND存储设备进行上电初始化。为了保障固件对NAND操作的正确性,必须对NAND进行复位操作,排除NAND异常状态。
在NAND存储设备上电初始化阶段,首先完成NAND控制器的初始化,紧接着向NAND发送复位指令,并读取NAND返回的NAND状态,根据NAND状态能够判断出NAND复位操作是否成功。然而,在NAND存储设备上电初始化阶段的上电初期,NAND接口通常无法有效地接收操作指令,此时NAND接口对发来的操作指令无反馈,容易造成NAND存储设备上电失败的误判。而且,在上电初期极易出现电压波动不稳定的现象,如果电压波动幅度过大,造成电压低于NAND操作的额定电压范围下限,此时NAND接收到复位指令,由于电压低于额定电压范围的下限,NAND操作机制不明确,此时NAND通过NAND接口反馈给NAND控制器的NAND状态不确定,有可能恰好判定为NAND复位成功,但实际上NAND并未正常完成复位的操作,造成NAND复位成功的误判,直接影响后续固件对NAND的操作。
发明内容
有鉴于此,本发明的目的是提出一种NAND复位方法、装置、电子设备和存储介质,以解决对NAND复位操作误判的问题,提高在NAND存储设备上电初始化阶段NAND复位操作的稳定性及准确性。
为实现上述目的,本发明采用如下技术方案:
第一方面,本发明实施例提供了一种NAND复位方法,包括:
在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
获取所述NAND反馈的NAND状态;
若根据所述NAND状态判定所述NAND为待机状态,则根据NAND ID判断所述NAND是否复位成功。
可选的,所述预设时间为100us。
可选的,所述根据NAND ID判断所述NAND是否复位成功,包括:
向NAND发送ID读取指令;
将读取的NAND ID放入指定的一段RAM空间中;
通过NAND控制器比较所述NAND ID的Byte0信息和Byte1信息;
若所述Byte0信息和所述Byte1信息不同,则判定所述NAND复位成功;
若所述Byte0信息和所述Byte1信息相同,则判定所述NAND复位失败。
可选的,还包括:
若判定所述NAND复位失败,则返回执行所述延迟预设时间后向NAND发送复位指令,直至判定所述NAND复位成功或达到预设循环上限。
可选的,还包括:
若根据所述NAND状态判定所述NAND为忙碌状态,则监控所述NAND的忙碌状态;
若所述NAND处于忙碌状态的时间超过预设超时时间,则返回执行所述延迟预设时间后向NAND发送复位指令。
第二方面,本发明实施例提供了一种NAND复位装置,包括:
复位指令发送模块,用于在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
NAND状态获取模块,用于获取所述NAND反馈的NAND状态;
复位判断模块,用于若根据所述NAND状态判定所述NAND为待机状态,则根据NANDID判断所述NAND是否复位成功。
第三方面,本发明实施例提供了一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现本发明任意实施例所述的NAND复位方法。
第四方面,本发明实施例提供了一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时实现本发明任意实施例所述的NAND复位方法。
本发明的有益效果是:本发明提供的NAND复位方法、装置、电子设备和存储介质,通过在完成NAND控制器的初始化时,延迟预设时间后再向NAND发送复位指令,避开了NAND接口无法有效接收操作指令的阶段,使得NAND接口可以对发来的复位指令进行响应,以对NAND执行复位操作,提高了上电初期复位操作的稳定性;同时,在对NAND执行复位操作的过程中,当判定NAND为待机状态时,即在接收到NAND反馈的NAND状态为复位成功的情况下,进一步根据NAND ID判断NAND是否真正复位成功,对NAND复位操作进行进一步的校验,提高了复位操作的准确性,解决了对NAND复位操作误判的问题,确保NAND复位操作成功,进而确保NAND成功完成上电初始化。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例,使本领域的普通技术人员更清楚本发明的上述及其他特征和优点,附图中:
图1是本发明实施例提供的NAND复位方法的流程示意图;
图2是本发明实施例提供的一种NAND复位判断方法的流程示意图;
图3是本发明实施例提供的另一种NAND复位方法的流程示意图;
图4是本发明实施例提供的NAND复位装置的结构框图;
图5是本发明实施例提供的电子设备的结构框图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的NAND复位方法的流程示意图。该方法适用于在NAND存储设备上电初始化阶段对NAND进行复位的情况,该方法可以由NAND复位装置来执行。该NAND复位装置可以由软件和/或硬件的方式来实现。如图1所示,该NAND复位方法包括:
步骤110、在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令。
NAND存储设备在上电过程中,NAND控制器完成上电后,需要对NAND存储设备进行上电初始化。在NAND存储设备上电初始化阶段,需先完成NAND控制器的初始化,再进行NAND复位操作,以排除NAND异常状态。但在NAND存储设备上电初始化阶段的上电初期,极易出现电压波动不稳定的现象,NAND接口通常无法有效地接收操作指令,此时NAND接口可能对发来的复位指令无响应,造成NAND存储设备上电初始化失败的误判。因此,本实施例通过在完成NAND控制器的初始化时,延迟预设时间后再向NAND发送复位指令,可以避开上电初期NAND接口不稳定不响应的阶段,提高NAND复位操作的稳定性。可选的,由于NAND接口在上电初期100us内通常无法有效地接收操作指令,因此,上述预设时间可以为100us,在保证复位操作稳定性的同时,尽可能减少NAND存储设备上电初始化的时间。
步骤120、获取NAND反馈的NAND状态。
其中,NAND状态包括待机状态和忙碌状态,而NAND复位操作是对NAND内部状态机进行复位操作,并复位异常状态,使NAND接口处于待机状态,随时可以接收外部指令进行操作。因此,可根据NAND反馈的NAND状态判断NAND是否复位成功。
步骤130、若根据NAND状态判定NAND为待机状态,则根据NAND ID判断NAND是否复位成功。
考虑到在进行NAND复位操作时仍可能存在电压波动幅度过大的情况,在NAND接收到复位操作指令后,可能由于电压低于NAND操作的额定电压范围下限,NAND操作机制不明确,此时NAND通过NAND接口反馈给控制器的NAND状态不确定,有可能出现NAND并未正常完成复位操作,但反馈的NAND状态为待机状态的情况,造成NAND复位成功的误判。因此,本实施例在判定NAND为待机状态时,进一步根据NAND ID判断NAND是否复位成功,以保证NAND状态及NAND复位结果的真实性与可靠性,进而保证后续产品固件的正常运行,确保NAND成功完成上电初始化。
具体的,如图2所示,根据NAND ID判断NAND是否复位成功可包括以下步骤:
步骤131、向NAND发送ID读取指令。
向NAND发送ID读取指令,以读出NAND ID。
步骤132、将读取的NAND ID放入指定的一段RAM空间中。
步骤133、通过NAND控制器比较NAND ID的Byte0信息和Byte1信息。
其中,NAND ID的Byte0信息和Byte1信息可以用来判定NAND接口是否处于可以正常响应的状态。具体的,若Byte0信息和Byte1信息不同,则NAND接口处于正常响应的状态;若Byte0信息和Byte1信息相同,则NAND接口处于某一不定状态,即无法正常响应。NAND控制器从RAM中获取NAND ID,通过比较NAND ID的Byte0信息和Byte1信息,可进一步验证NAND接口接收复位指令时是否完全避开了上电初期出现电压波动的阶段,进而验证反馈的NAND状态的真实性,确保NAND复位操作的准确性。
步骤134、若Byte0信息和Byte1信息不同,则判定NAND复位成功。
若Byte0信息和Byte1信息不同,则表示NAND反馈的待机状态为真,此时NAND复位成功。
步骤135、若Byte0信息和Byte1信息相同,则判定NAND复位失败。
若Byte0信息和Byte1信息相同,则表示NAND反馈的待机状态为假,此时NAND复位失败。
本实施例提供的NAND复位方法,通过在完成NAND控制器的初始化时,延迟预设时间后再向NAND发送复位指令,避开了NAND接口无法有效接收操作指令的阶段,使得NAND接口可以对发来的复位指令进行响应,以对NAND执行复位操作,提高了上电初期复位操作的稳定性;同时,在对NAND执行复位操作的过程中,当判定NAND为待机状态时,即在接收到NAND反馈的NAND状态为复位成功的情况下,进一步根据NAND ID判断NAND是否真正复位成功,对NAND复位操作进行进一步的校验,提高了复位操作的准确性,解决了对NAND复位操作误判的问题,确保NAND复位操作成功,进而确保NAND成功完成上电初始化。
可选的,基于上述实施例,本发明实施例提供的NAND复位方法还可包括:若判定NAND复位失败,则返回执行延迟预设时间后向NAND发送复位指令,直至判定NAND复位成功或达到预设循环上限。由此,通过对NAND复位操作的循环轮询机制,确保成功完成NAND复位操作。其中,预设循环上限可由根据产品固件和用户需求限定出的NAND存储设备上电初始化所允许的时间上限来限定。
进一步的,本发明实施例提供的NAND复位方法还可包括:若根据NAND状态判定NAND为忙碌状态,则监控NAND的忙碌状态;若NAND处于忙碌状态的时间超过预设超时时间,则返回执行延迟预设时间后向NAND发送复位指令。由此,通过对NAND的忙碌状态的监控以及预设超时时间的设置,可防止NAND处于长时间卡顿状态。
相应的,基于上述技术方案,如图3所示,在本发明另一实施例中,NAND复位方法包括:
步骤210、在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令。
步骤220、获取NAND反馈的NAND状态。
步骤230、根据NAND状态判定NAND是否为待机状态。
若根据NAND状态判定NAND为待机状态,则执行步骤240;若根据NAND状态判定NAND不是待机状态(为忙碌状态),则执行步骤290。
步骤240、向NAND发送ID读取指令。
步骤250、将读取的NAND ID放入指定的一段RAM空间中。
步骤260、通过NAND控制器比较NAND ID的Byte0信息和Byte1信息是否相同。
若通过NAND控制器比较NAND ID的Byte0信息和Byte1信息不同,则执行步骤270;若通过NAND控制器比较NAND ID的Byte0信息和Byte1信息相同,则执行步骤280。
步骤270、判定NAND复位成功。
步骤280、判定NAND复位失败。
在判定NAND复位失败后,返回执行步骤210。
步骤290、判断NAND处于忙碌状态的时间是否超过预设超时时间。
若判断NAND处于忙碌状态的时间未超过预设超时时间,则返回执行步骤220,以实现对NAND忙碌状态的监控;若判断NAND处于忙碌状态的时间超过预设超时时间,则返回执行步骤210,以防止NAND处于长时间卡顿状态。
本实施例提供的NAND复位方法,通过对NAND复位操作的循环轮询机制,确保成功完成NAND复位操作;同时,通过对NAND的忙碌状态的监控以及预设超时时间的设置,可防止NAND处于长时间卡顿状态。
本发明实施例提供了一种NAND复位装置,如图4所示,该NAND复位装置包括复位指令发送模块1、NAND状态获取模块2和复位判断模块3。
其中,复位指令发送模块1用于在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
NAND状态获取模块2用于获取NAND反馈的NAND状态;
复位判断模块3用于若根据NAND状态判定NAND为待机状态,则根据NAND ID判断NAND是否复位成功。
可选的,预设时间为100us。
可选的,复位判断模块3包括:
读取指令发送单元,用于向NAND发送ID读取指令;
NAND ID存放单元,用于将读取的NAND ID放入指定的一段RAM空间中;
Byte信息比较单元,用于通过NAND控制器比较NAND ID的Byte0信息和Byte1信息;
第一复位判定单元,用于若Byte0信息和Byte1信息不同,则判定NAND复位成功;
第二复位判定单元,用于若Byte0信息和Byte1信息相同,则判定NAND复位失败。
可选的,基于上述技术方案,本发明实施例提供的NAND复位装置还可包括:
第一循环复位模块,用于若判定NAND复位失败,则返回执行延迟预设时间后向NAND发送复位指令,直至判定NAND复位成功或达到预设循环上限。
可选的,基于上述技术方案,本发明实施例提供的NAND复位装置还可包括:
NAND状态监控模块,用于若根据NAND状态判定NAND为忙碌状态,则监控NAND的忙碌状态;
第二循环复位模块,用于若NAND处于忙碌状态的时间超过预设超时时间,则返回执行延迟预设时间后向NAND发送复位指令。
本实施例提供的NAND复位装置与本发明任意实施例提供的NAND复位方法属于相同的发明构思,具有相应的有益效果,未在本实施例详尽的技术细节,详见本发明任意实施例所述的NAND复位方法。
本发明实施例还提供了一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现本发明任意实施例所述的NAND复位方法。
图5为本发明实施例提供的一种电子设备的结构框图。图5示出了适于用来实现本发明实施方式的示例性电子设备12的框图。图5显示的电子设备12仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图5所示,电子设备12以通用计算设备的形式表现。电子设备12的组件可以包括但不限于:一个或者多个处理器或者处理单元16,系统存储器28,连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
总线18表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(ISA)总线,微通道体系结构(MAC)总线,增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
电子设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被电子设备12访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
系统存储器28可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(RAM)30和/或高速缓存存储器32。电子设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统34可以用于读写不可移动的、非易失性磁介质(图5未显示,通常称为“硬盘驱动器”)。尽管图5中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品,该程序产品具有一组(例如复位指令发送模块、NAND状态获取模块和复位判断模块)程序模块,这些程序模块被配置以执行本发明各实施例的功能。
具有一组(例如复位指令发送模块、NAND状态获取模块和复位判断模块)程序模块42的程序/实用工具40,可以存储在例如存储器28中,这样的程序模块42包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
电子设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信,还可与一个或者多个使得用户能与该电子设备12交互的设备通信,和/或与使得该电子设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且,电子设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器20通过总线18与电子设备12的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备12使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元16通过运行存储在系统存储器28中的程序,从而执行各种功能应用以及数据处理,例如实现本发明实施例所提供的NAND复位方法,该方法包括:
在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
获取NAND反馈的NAND状态;
若根据NAND状态判定NAND为待机状态,则根据NAND ID判断NAND是否复位成功。
处理单元16通过运行存储在系统存储器28中的程序,从而执行各种功能应用以及数据处理,例如实现本发明实施例所提供的NAND复位方法。
当然,本领域技术人员可以理解,处理器还可以实现本发明任意实施例所提供的NAND复位方法的技术方案。
另外,本发明实施例还提供了一种包含计算机可执行指令的存储介质,计算机可执行指令在由计算机处理器执行时实现本发明任意实施例所述的NAND复位方法。
本实施例提供的一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如本发明实施例所提供的存储块的垃圾回收方法,该方法包括:
在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
获取NAND反馈的NAND状态;
若根据NAND状态判定NAND为待机状态,则根据NAND ID判断NAND是否复位成功。
当然,本实施例所提供的一种计算机可读存储介质,其上存储的计算机程序不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的NAND复位方法中的相关操作。
本发明实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括——但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (7)
1.一种NAND复位方法,其特征在于,包括:
在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
获取所述NAND反馈的NAND状态;
若根据所述NAND状态判定所述NAND为待机状态,则根据NAND ID判断所述NAND是否复位成功;
所述根据NAND ID判断所述NAND是否复位成功,包括:
向NAND发送ID读取指令;
将读取的NAND ID放入指定的一段RAM空间中;
通过NAND控制器比较所述NAND ID的Byte0信息和Byte1信息;
若所述Byte0信息和所述Byte1信息不同,则判定所述NAND复位成功;
若所述Byte0信息和所述Byte1信息相同,则判定所述NAND复位失败。
2.根据权利要求1所述的NAND复位方法,其特征在于,所述预设时间为100us。
3.根据权利要求1所述的NAND复位方法,其特征在于,还包括:
若判定所述NAND复位失败,则返回执行所述延迟预设时间后向NAND发送复位指令,直至判定所述NAND复位成功或达到预设循环上限。
4.根据权利要求1所述的NAND复位方法,其特征在于,还包括:
若根据所述NAND状态判定所述NAND为忙碌状态,则监控所述NAND的忙碌状态;
若所述NAND处于忙碌状态的时间超过预设超时时间,则返回执行所述延迟预设时间后向NAND发送复位指令。
5.一种NAND复位装置,其特征在于,包括:
复位指令发送模块,用于在完成NAND控制器的初始化时,延迟预设时间后向NAND发送复位指令;
NAND状态获取模块,用于获取所述NAND反馈的NAND状态;
复位判断模块,用于若根据所述NAND状态判定所述NAND为待机状态,则根据NAND ID判断所述NAND是否复位成功;
所述复位判断模块包括:
读取指令发送单元,用于向NAND发送ID读取指令;
NAND ID存放单元,用于将读取的NAND ID放入指定的一段RAM空间中;
Byte信息比较单元,用于通过NAND控制器比较NAND ID的Byte0信息和Byte1信息;
第一复位判定单元,用于若Byte0信息和Byte1信息不同,则判定NAND复位成功;
第二复位判定单元,用于若Byte0信息和Byte1信息相同,则判定NAND复位失败。
6.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的NAND复位方法。
7.一种包含计算机可执行指令的存储介质,其特征在于,所述计算机可执行指令在由计算机处理器执行时实现如权利要求1-4中任一项所述的NAND复位方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910837315.4A CN110532203B (zh) | 2019-09-05 | 2019-09-05 | 一种nand复位方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910837315.4A CN110532203B (zh) | 2019-09-05 | 2019-09-05 | 一种nand复位方法、装置、电子设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110532203A CN110532203A (zh) | 2019-12-03 |
CN110532203B true CN110532203B (zh) | 2021-03-09 |
Family
ID=68667020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910837315.4A Active CN110532203B (zh) | 2019-09-05 | 2019-09-05 | 一种nand复位方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110532203B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111400080B (zh) * | 2020-03-19 | 2023-03-14 | 歌尔股份有限公司 | 电子产品航运模式设置的方法、装置及电子设备 |
CN111506178B (zh) * | 2020-06-16 | 2020-10-23 | 深圳市芯天下技术有限公司 | 芯片上电复位方法及芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832031A (zh) * | 2005-03-10 | 2006-09-13 | 富士通株式会社 | 半导体存储器和系统装置 |
CN109815171A (zh) * | 2017-11-21 | 2019-05-28 | 西部数据技术公司 | 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101458960B (zh) * | 2007-12-13 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 叠加容量存储器及控制方法 |
-
2019
- 2019-09-05 CN CN201910837315.4A patent/CN110532203B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832031A (zh) * | 2005-03-10 | 2006-09-13 | 富士通株式会社 | 半导体存储器和系统装置 |
CN109815171A (zh) * | 2017-11-21 | 2019-05-28 | 西部数据技术公司 | 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110532203A (zh) | 2019-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170046152A1 (en) | Firmware update | |
US7363546B2 (en) | Latent fault detector | |
CN111796978B (zh) | 一种接口检测方法、装置、系统、设备及存储介质 | |
US20210240561A1 (en) | Systems and methods for pre-boot bios healing of platform issues from operating system stop error code crashes | |
WO2014190806A1 (en) | Application backup and restore | |
CN110532203B (zh) | 一种nand复位方法、装置、电子设备和存储介质 | |
EP2798428B1 (en) | Apparatus and method for managing operation of a mobile device | |
US10997099B2 (en) | I/O request processing method in virtual machine, device and computer readable medium | |
US10178170B2 (en) | Browser-based virtual media administration | |
CN110377341B (zh) | 一种监听无响应异常的方法、装置、介质和电子设备 | |
US10089162B2 (en) | Method for maintaining file system of computer system | |
CN108874441B (zh) | 一种板卡配置方法、装置、服务器和存储介质 | |
CN110881224B (zh) | 一种网络长连接方法、装置、设备及存储介质 | |
CN112395097A (zh) | 一种消息处理方法、装置、设备和存储介质 | |
US9792168B2 (en) | System and method for cloud remediation of a client with a non-bootable storage medium | |
WO2020001000A1 (zh) | 一种指示文件系统状态的方法及终端 | |
CN111694684A (zh) | 存储设备的异常构造方法、装置、电子设备及存储介质 | |
US20210374005A1 (en) | Systems and methods for verifying and preserving the integrity of basic input/output system before powering on of host system and management engine | |
CN110134419B (zh) | 一种双面柜的系统升级方法、装置、设备及存储介质 | |
CN107168776B (zh) | 一种事件统计方法、装置、设备及存储介质 | |
US11586509B2 (en) | Operating system repairs via electronic devices | |
WO2023279875A1 (zh) | Bootloader启动流程的监控方法、装置、嵌入式设备及存储介质 | |
CN115658404A (zh) | 一种测试方法及系统 | |
CN113127029A (zh) | 固件更新方法、装置、电子设备及存储介质 | |
CN111782515A (zh) | web应用的状态检测方法、装置、服务器和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. |
|
CP03 | Change of name, title or address |