CN109815171A - 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置 - Google Patents

用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置 Download PDF

Info

Publication number
CN109815171A
CN109815171A CN201811135414.XA CN201811135414A CN109815171A CN 109815171 A CN109815171 A CN 109815171A CN 201811135414 A CN201811135414 A CN 201811135414A CN 109815171 A CN109815171 A CN 109815171A
Authority
CN
China
Prior art keywords
nvm
equipment
controller
component
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811135414.XA
Other languages
English (en)
Inventor
P·齐纳玛哈拉安
K·皮坎迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN109815171A publication Critical patent/CN109815171A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明题为“用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置”。本发明在各种实施方案中公开了由非易失性存储器(NVM)控制器使用的发现NVM设备诸如NAND设备的技术和方法。在例示性示例中，NVM控制器使用该NVM控制器从NVM设备的第一部件获取旁路发现序列，其中第一部件可为引导程序存储器。然后，NVM控制器将旁路发现序列应用于NVM设备的第二部件，诸如非专属或回收存储器部件，以访问NVM设备的第二部件。这样，NVM控制器不需要依赖于预先存储的ROM发现序列来发现非专属NVM存储器部件，该非专属NVM存储器部件需要供应商特定的旁路发现序列。

Description

用于存储器控制器发现供应商特定非易失性存储器设备的方 法和装置
技术领域
在各种实施方案中，本公开涉及非易失性存储器(NVM)设备以及与其一起使用的存储器控制器。更具体地讲，本公开涉及供应商特定NVM设备诸如NAND的有效发现。
简介
结合非易失性存储器(NVM)的固态数据存储设备(诸如，闪存NAND存储器)正在代替或补充传统的旋转硬盘驱动器，以用于许多消费电子器件和计算机中的大容量存储。在基于NAND的产品中，主机设备诸如摄像机或其他便携式电子设备包括用于访问NAND设备的NVM设备控制器。NVM设备控制器通常需要在主机设备可访问NAND设备之前发现NAND设备，其中“发现”是指NVM设备控制器发布命令以尝试访问和初始化NAND设备以及NAND设备适当响应的过程。如果NVM设备控制器未接收到适当的响应，则未发现NAND设备并且主机设备不能访问NAND设备。
在一些特定示例中，NVM设备控制器通过发布NAND ID命令_90或合适的预定备份ID序列或协议来发现NAND设备。然而，存在至少一些供应商特定的定制NAND(例如，非专属NAND)，其需要特定的旁路命令序列或协议来启用NAND设备的响应/接口。也就是说，NAND发现命令可以是特定制造商的NAND设备设计独有的一系列特定命令，因此其可以是供应商特定的。这里，“非专属”NAND是由与设计和制造NVM设备控制器的公司分开的第三方设计和制造的NAND设备，因此NVM设备控制器的设计者无法控制非专属NAND设备所需的特定发现序列。
通常，包括备份和供应商特定序列的各种NAND发现序列在NVM设备控制器内的只读存储器(ROM)中实现。也就是说，NVM设备控制器包括用于在主机设备的操作期间期望与其连接的各NAND设备的唯一NAND发现序列，并且如果用于插入到主机设备中(或安装在主机设备内)的特定NAND设备的NAND发现序列未存储在NVM设备控制器中的ROM中，则主机设备无法访问该特定的NAND设备。因此，对于其中NAND设备为可拆卸闪存存储器的示例，在将NAND设备插入到主机设备中时，主机设备拒绝或忽略该NAND设备，因为用于该特定闪存存储器的供应商特定发现序列未预先存储在NVM设备控制器的ROM中。
同样地，为了适应或以其他方式初始化新的非专属NAND设备，通常需要重新编码或以其他方式修改NVM控制器的ROM，以存储用于新NAND的供应商特定发现序列，即，NVM控制器需要新的ROM流片，对于NVM控制器的制造商来说，这可能是昂贵且耗时的。此外，不具有更新的ROM的任何现有NVM控制器均无法访问新的NAND设备，这使消费者感到沮丧。
解决这些问题和其他问题对于NAND设备以及其他存储器设备诸如NOR存储器设备均将是有利的。
发明内容
本公开的一个实施方案提供了用于操作非易失性存储器(NVM)控制器的方法，该非易失性存储器控制器被配置成与NVM设备通信。在一个示例中，该方法包括：使用NVM控制器从NVM设备的第一部件获取发现信息；以及将发现信息应用于NVM设备的第二部件，以访问NVM存储器的第二部件。
本公开的另一实施方案提供了被配置成与NVM设备通信的NVM控制器，该NVM控制器包括：发现序列访问控制器，其被配置成从NVM设备的第一部件获取发现信息；以及处理部件，其被配置成将发现信息应用于NVM设备的第二部件，以访问NVM存储器的第二部件。
本公开的又一实施方案提供了NVM设备，该NVM设备包括：第一部件，第一部件能够由单独的NVM控制器访问并且被配置成存储NVM发现序列以供NVM控制器使用；以及第二部件，第二部件能够由NVM控制器使用存储在第一部件中的发现信息来访问。
本公开的又一实施方案提供了与NVM设备一起使用的装置，该装置包括：用于从NVM设备的第一部件获取发现信息的装置；以及用于将发现信息应用于NVM设备的第二部件以访问NVM设备的第二部件的装置。
附图说明
下文参考附图示出的特定实施方案提供了更具体的描述。应当理解，这些附图仅描述了本公开的某些实施方案，因此不应被视为对本发明的范围的限制，通过使用附图以附加特性和细节来描述和解释本公开，其中：
图1示出了具有操作地耦接到NVM设备的NVM控制器的系统的示例性配置，其中NVM控制器将预先存储的发现序列应用于NVM设备。
图2示出了由操作地耦接到NVM设备的NVM控制器使用的示例性过程，其中NVM控制器将预先存储的发现序列应用于NVM设备。
图3提供了NVM系统的示例性配置的概述，其中由NVM控制器从引导程序存储器获取合适的供应商特定的旁路发现序列。
图4还示出了具有操作地耦接到NVM设备的NVM控制器的系统的示例性配置，其中NVM控制器从NVM设备中的引导程序存储器获取供应商特定的发现序列。
图5更详细地示出了具有操作地耦接到NVM设备的NVM控制器的系统的示例性配置，其中NVM控制器从NVM设备获取供应商特定的发现序列。
图6进一步详细地示出了具有操作地耦接到NVM设备的NVM控制器的系统的示例性配置，其中NVM控制器从NVM设备获取供应商特定的发现序列。
图7概括性地汇总了供操作地耦接到NVM设备以访问NVM设备的NVM控制器使用的示例性过程。
图8还示出了供操作地耦接到NVM设备以访问NVM设备的NVM控制器使用的示例性过程的各方面。
图9概括性地汇总了供操作地耦接到NVM控制器的NVM设备使用的示例性过程。
图10还示出了供操作地耦接到NVM控制器的NVM设备使用的示例性过程的各方面。
图11概括性地示出了示例性NVM控制器。
图12概括性地示出了示例性NVM设备。
具体实施方式
在下面的具体实施方式中，参考构成其一部分的附图。除上文所述的例示性方面、实施方案和特征结构之外，通过参照附图和以下具体实施方式，本发明的其他方面、实施方案和特征结构将变得显而易见。对每个图中的元件的描述可参考前述图的元件。图中类似的数字可指代类似的元件，包括类似元件的另选替代实施方案。
本公开的各方面提供了用于从NVM设备，尤其是从具有供应商特定的发现序列的非专属NVM设备，获取发现信息诸如发现序列的各种装置、设备、系统和方法。虽然本公开将主要集中于NAND存储器技术，但本领域技术人员应当理解，本文包含的教导内容同样适用于其他类似形式的NVM。这里，发现序列还可称为发现协议、初始化序列或初始化协议。本领域还可使用其他术语来指代发现序列，诸如，发现代码、发现程序等。
图1示出了NVM系统100的实施方案，该NVM系统包括NVM控制器102，该NVM控制器耦接在主机处理器104和NVM设备106(诸如，NAND设备)之间。主机处理器104有利地使用NVM控制器102来访问NVM设备106。虽然主机处理器能够在NVM控制器未干预的情况下直接访问NVM设备，但此类架构并不理想。主机处理器通常将需要单独地控制每个NVM设备控制信号，这对于主机处理器来说可能是麻烦且耗时的。此外，使用NVM设备时经常需要的对错误检测代码(EDC)和错误纠正代码(ECC)的支持可给主机处理器造成严重负担，即，可能需要为写入的每个页面计算奇偶校验位，并且可能需要由主机处理器执行错误检测计算(有时还需要执行错误纠正计算)。所有这些使得直接访问架构相对缓慢且低效并保证使用NVM控制器诸如图1的NVM控制器102，在使用NVM设备106时，该NVM控制器可用于极大地简化主机处理器104的任务。
在图1的示例中，主机处理器104使用接口协议经由主机接口108与NVM控制器102交互，其中写入页面的请求可作为单个命令代码发送，随后发送地址和数据而不需要主机处理器经历对控制线和NVM设备命令代码的复杂排序。NVM控制器102将主机-控制器协议信号转换成等效的NVM设备协议序列，而主机处理器可自由执行其他任务(或者等待NAND操作的完成，如果这样编程的话)。经由NVM设备接口110将由NVM控制器102生成的NVM设备协议序列应用于NVM设备106。在使用中，从NVM设备106读取的数据由NVM控制器102沿接口108中继到主机处理器104。待写入NVM设备106的数据由NVM控制器102沿接口110从主机处理器104中继。
在一些具体实施中(未在图1中示出)，NVM控制器102物理地定位在或安装在主机处理器104内。例如，如果主机处理器被实现为单个裸片，则NVM控制器102可以结合在相同的裸片上。例如，该技术用于开放式多媒体应用平台(OMAP)处理器中。在具有该架构的系统中，主机处理器104通常使用专有协议与NVM控制器102进行交互，因为交互在主机处理器内部，并且使用标准协议少有或没有益处。
另选地，如图1所示，NVM控制器102可被配置为独立物理元件，该独立物理元件耦接在主机处理器104与NVM设备106之间。该架构用于例如便携式通用串行总线(USB)闪存驱动器(UFD)中，其中NVM控制器102可封装在UFD内，并且其使用设备侧NVM接口在一侧上与NVM设备106进行交互以及在另一侧上与主机处理器104进行交互(例如，使用具有USB协议的主机侧USB接口)。在使用此类架构的系统中，主机处理器104通常使用标准协议诸如USB或高级技术附件(ATA)与NVM控制器102进行交互，因为交互在处理器外部，并且因此使用因其他目的已受到处理器的支持的标准协议更加方便。另外，在其他示例中，NVM控制器102可作为其部件物理地定位在NVM设备106内。例如，参见芯片上移动磁盘(mDOC)存储设备。在具有该架构的系统中，主机处理器104通常使用标准协议诸如USB或如mDOC中的情况的半标准协议与NVM控制器102进行交互。
如图1所示，NVM控制器102可包括ROM 112，该ROM 112存储发现序列以用于发现NVM设备106内的一个或多个存储器部件，以使得(或允许)主机处理器104之后能够访问NVM设备106。如上文所述，发现是指NVM控制器在尝试访问/初始化NVM设备时发布命令的过程。如果NVM控制器未接收到适当的响应，则不会发现NVM设备并且主机处理器无法访问NVM设备。在图1的示例中，NVM控制器102包括处理器114，该处理器从ROM 112读取一个或多个发现序列(或其他旁路序列)，将序列应用于NVM设备106，以及处理对设置或初始化NVM设备的任何响应使得其可由主机处理器104读取/写入，以及执行其他功能。(此处，旁路序列被视为一种类型的发现序列。)
如果NVM设备106为具有供应商特定发现序列的非专属(或回收)存储器设备，则可能出现问题。如果需要供应商特定发现序列，但其未存储在ROM 112中，则不可能发现NVM设备106。为了解决该问题，并且在一个示例中，NVM控制器102可被配置成使用NVM控制器从NVM设备106的第一部件获取发现序列，并将发现序列应用于NVM设备的第二部件以访问NVM设备的第二部件，从而允许发现NVM设备106。
与NVM设备一起使用的示例性发现序列在2014年4月2日的4.0版开放式NAND闪存接口规范(Open NAND Flash Interface Specification)中有所描述。例如，序列可取决于是否为NVM设备提供了独立的单或双/四数据总线。简而言之，在其中使用单总线(未在图1中示出)的示例中，NVM控制器102将“待测试的CE_n”信号拉低以启用NVM设备106(如果连接了的话)，而将所有其他CE_n信号拉高。(CE_n信号未在图1中示出。)然后，控制器102向NVM设备106发布重置命令。在重置之后，NVM控制器102向NVM设备106发布读取ID命令。如果具有特定地址(例如，20h)的读取ID命令返回了预定签名，则NVM设备106因此被连接，即被发现。对于ONFI具体实施，预定签名可为唯一的ONFI签名，其为对‘ONFI’的ASCII编码，其中‘O’＝4Fh、‘N’＝4Eh、‘F’＝46h以及‘I’＝49h。如果NVM设备106未返回预定签名或者该过程中的任何步骤遭遇错误/超时，则CE_n未连接，并且因此NVM控制器未发现NVM设备。
在其中采用双或四总线(未示出)的示例中，NVM控制器102首先将“待测试的CE_n”拉低以启用目标(如果连接了的话)，而将所有其他CE_n信号拉高。然后，NVM控制器102向NVM设备106发布重置(例如，FFh)命令。在重置之后，NVM控制器102向目标发布具有特定地址(例如，20h)的读取ID命令。如果读取ID命令返回了预定签名，则NVM设备106因此被连接(即，被发现)。如果NVM设备106未返回预定签名(或者该过程中的任何步骤遭遇错误/超时)，则然后探测第二8位数据总线。NVM控制器102使用第二8位数据总线向NVM设备106发布重置(例如，FFh)命令。在重置之后，NVM控制器102然后在第二8位数据总线上向NVM设备106发布具有地址20h的读取ID命令。如果读取ID命令返回了预定签名，则NVM设备106在第二8位数据总线上被连接(即，被发现)。在发现NVM设备106正在使用第二8位数据总线之后，对NVM设备106的所有后续命令均使用包括例如读取参数页面的第二8位数据总线。如果并未为第二8位数据总线返回预定签名，则对第三8位数据总线和第四8位数据总线重复刚为第二8位数据总线描述的发现过程。如果未返回有效签名或者遭遇了进一步的错误，则CE_n未连接并且因此NVM控制器102未发现NVM设备106。如果采用CE_n引脚减少技术，则可使用发现中的另外变型，如开放式NAND闪存接口规范中所描述的。
由于经常使用标准的开放式NAND协议，上述发现序列可存储在ROM 112中，使得可容易地发现使用开放式NAND协议的任何NVM设备。然而，对于非专属设备，所需的发现序列或协议可通过例如使用不同的预定签名或ID或者使用不同的命令序列而与开放式NAND序列不同。
图2提供了用于其中NVM设备为NAND的系统中的示例性NVM发现过程200的概述。在202处，NAND ID读取命令由NVM控制器执行，该NVM控制器物理地连接到NAND，以尝试发现NAND(即，将上述类型的初始标准发现序列应用于NAND，以获取预定签名，即有效的ID)。如果在204处，NAND返回有效ID，则在206处，从而发现NAND并且启用对NAND的访问。如果在204处，NAND未返回有效ID，即NVM设备未识别标准发现序列，则到208处，NVM控制器执行NAND备份读取，以第二次尝试发现NAND，即将备份发现序列应用于NAND。(备份序列可为例如由不同标准机构使用不同系列的命令来定义的发现序列。)同样，如果在210处，NAND返回有效ID，则到212处，从而发现NAND并且启用对NAND的访问。
如果在210处，NAND未再次返回有效ID，则到214处，NVM控制器然后执行供应商特定旁路序列，以进一步尝试发现NAND，即从NVM控制器(图1的102)的ROM(图1的112)获取供应商特定发现序列，并且将其应用于NAND NVM设备。如果在216处，从NAND接收到NAND ID或其他适当的响应，则到218处，从而发现NAND并且启用对NAND的访问。如果不是，则到220处，视为不支持NAND。尽管未在图2中示出，但NVM控制器的ROM可存储许多供应商特定旁路发现序列，其可依次应用于NAND以发现NAND，仅在发现这些供应商特定序列均无法触发NAND的适当响应时，才视为不支持NAND。
如虚线框222所示，对于NVM控制器需要访问的每个新的供应商特定发现序列，通常需要新的ROM流片。也就是说，为了适应第三方供应商提供的新设计的NAND部件的使用(例如，以适应新的非专属或回收NAND存储器部件)，用于新的NAND部件的适当的供应商特定发现序列通常需要从供应商处获取，并且需要被存储在NVM控制器的ROM中。这需要修改ROM，并且继而需要新的流片(其中“流片”是基于ROM的NVM控制器在被送去制造前的设计过程的最终结果)。此类迭代再设计也可称为“重新设计”或“反复设计”ROM，并且对于NVM控制器制造商来说，这可能是昂贵的。
图3提供了改进的NVM系统300的实施方案的概述，该改进的NVM系统包括耦接在主机处理器(未示出)与NVM设备之间的控制器302，该NVM设备包括引导存储器304(即，引导程序存储器)和非专属或回收存储器306。非专属存储器306可包括NAND或其他NVM设备，诸如，NOR设备。控制器302和NVM设备的部件经由NVM总线308连接(如图所示，该NVM总线连接到引导存储器304和非专属或回收存储器306)。引导存储器304也可由控制器302经由CE0芯片启用线310访问。非专属/回收存储器306能够由控制器302经由CE0芯片启用线312访问。也就是说，在这种配置下，引导存储器304与控制器302在CE0上连接，并且供应商特定NVM与控制器302在CE1上连接。引导存储器304可具有短引导程序代码。控制器302检测/初始化引导存储器并加载引导程序，其包含用于非专属存储器306的适当的发现序列。为了实现该系统，引导存储器应与控制器兼容，并且具有至少几个有效块来存储适当的引导程序代码。
在使用中，控制器302确立CE0并且获取存储在引导程序存储器304中的旁路序列。然后，控制器确立CE1，以将旁路序列应用于非专属存储器306，该非专属存储器用ID或其他合适的初始化信息响应旁路序列，从而允许控制器302发现NVM设备。在该初始化过程完成之后，CE1上的非专属存储器306然后被用作主存储器，以用于主存储。因此，图3的系统/过程可用于避免为供应商特定存储器设备重新设计控制器ROM的需要。
在一个示例中，从引导程序存储器304获取的旁路发现序列指定待控制(例如，被拉高或拉低)的特定信号线序列及其顺序和需要发布的特定命令(诸如，重置命令或读取ID命令)及其顺序，并且进一步指定需要返回的任何唯一的预定签名或ID。在一个特定示例中，如果控制器302内的ROM不包括上述开放式NAND发现序列并且需要该序列来访问NVM设备，则NVM设备的引导存储器304将被配置成包括包括开放式NAND ID的开放式NAND发现序列，使得控制器302可从引导存储器304获取开放式NAND序列和开放式NAND ID，以应用于非专属存储器306(使用CE1和/或所需的任何其他控制线来实现发现序列)，从而发现非专属存储器。在更典型的示例中，非专属NVM设备可能需要与上述开放式NAND序列不同的特定的供应商特定发现序列，并且该特定的供应商特定发现序列(包括任何唯一的签名或ID)存储在引导存储器304中，以向控制器302提供发现和访问NVM设备所需的序列。
图4更详细地示出了示例性NVM系统400，其包括耦接在主机处理器404与NVM设备406之间的NVM控制器402。主机处理器404使用接口协议经由主机接口408与NVM控制器402进行交互，其中写入页面的请求可作为单个命令代码发送，随后发送地址和数据。NVM控制器402将主机-控制器协议信号转换成等效的NVM设备协议序列，至少直到正确地发现NVM设备406。一旦被发现，由NVM控制器402生成的NVM设备协议序列可经由NVM设备接口410应用于NVM设备406。在使用中，从NVM设备406读取的数据由NVM控制器402沿接口408中继到主机处理器404。待写入NVM设备406的数据由NVM控制器402沿接口410从主机处理器404中继。
NVM控制器402包括处理器414，该处理器从ROM 412读取一个或多个发现序列(或旁路序列)，将发现序列应用于NVM设备406，以及处理对设置NVM设备的任何响应使得其可由主机处理器404读取和/或写入，以及执行其他功能。然而，如图3所示，配备(例如，配置)图4的NVM控制器402，以访问NVM设备406的引导程序存储器416，从而获取供应商特定发现序列。也就是说，为了便于发现NVM设备406(其可为具有回收存储器的非专属NVM)，该NVM设备406包括引导程序存储器416，该引导程序存储器存储用于NVM设备406的适当的供应商特定发现序列。一旦使用供应商特定发现序列发现了NVM设备406，则可访问(例如，写入NVM设备406的数据存储器部件418以及/或者从该NVM设备的该数据存储器部件读取)的数据。
在一个示例中，处理器414被配置成立即访问引导程序存储器416，以获取用于NVM设备406的发现序列(而不需要先使用ROM 412中的预先存储的序列)。在其他示例中，处理器414可将其ROM 412中的各种预先存储的序列应用于NVM设备406，以尝试发现设备，然后仅在预先存储的序列均无法有效发现设备时，才访问引导程序存储器416。在任一种情况下，通过在NVM设备本身内设置供应商特定发现序列，可不需要上述类型的ROM重新设计，因为不需要更新NVM控制器的ROM，以存储用于非专属NVM设备的新的供应商特定发现序列。相反，那些发现序列是从NVM设备的引导程序存储器获取的。
图5更详细地示出了示例性NVM系统500，其包括NVM控制器502和NVM设备506。NVM控制器502包括处理器514和ROM 512。处理器514包括发现序列访问控制器515，其被配置成访问NVM设备506的第一存储器部件(或部分)516，以获取用于该特定NVM设备的序列。处理器514还包括发现序列应用控制器517，其被配置成将从第一存储器部件516获取的序列应用于NVM设备506以发现NVM设备，从而使得能够访问第二存储器部件518。此后，可使用NVM设备数据总线520经由一个或多个终端522来访问第二存储器部件518。
发现序列访问控制器515通过沿耦接到终端526的线524应用第一存储器部件启用信号来访问第一存储器部件516。经由终端532沿线530接收回复(即，用于NVM设备的发现序列)。发现序列应用控制器517经由终端536沿连接线534通过第二存储器部件启用信号来应用序列。此后，可经由NVM设备数据总线520传输数据。(根据特定的具体实施，连接线524和534可形成总线520的一部分)。
图6进一步详细地示出了NVM系统600。在图6的NVM系统600中，NVM控制器为NAND控制器602，并且NVM设备是NAND 606，其可包括非专属或回收存储器。NAND在本文中还可称为“NAND闪存存储器”、“NAND存储器设备”、“NAND闪存”或仅称为“NAND设备”。一般来讲，与更常规的存储器平台相比，NAND是具有高存储密度、快速访问时间、操作中的低功率要求和有利的抗冲击性的非易失性存储器。如图6所示类型的裸NAND设备可配备(例如，配置)有串行接口，诸如，开放式NAND闪存接口(ONFi)、普通闪存存储器接口(CFI)等。NAND设备可被配置成如图6所示的分立存储器芯片，或者与控制器封装在一起，以形成SD存储卡、多媒体卡(MMC)或固态盘(SSD)。NAND 606可配置有单个闪存裸片或多个裸片。
在图6的示例中，NAND控制器602包括处理器614和ROM 612，该ROM用于存储用于专属NAND设备的预先存储的发现序列(以及NAND控制器设计时就已知的用于非专属NAND设备的任何供应商特定发现序列，因此其可于流片时存储在ROM内)。在图6的示例中，处理器614包括非专属存储器发现序列引导程序访问控制器615，其被配置成访问NAND 606的引导程序(剩余)存储器616，以获取用于该特定NAND的供应商特定发现序列。处理器614还包括非专属存储器发现序列应用控制器617，其被配置成将从引导程序存储器616获取的供应商特定发现序列应用于NAND以发现NAND，从而使得能够访问其非专属存储器618。一旦使用供应商特定发现序列发现NAND 606，则可使用NAND数据总线620经由一个或多个终端622将数据写入存储器618并且/或者从该存储器读取数据。需注意，尽管未在图6中示出，NAND 606可包括各种其他部件，诸如，控制/地址逻辑部件、I/O部件和数据寄存部件。
在图6的特定示例中，处理器614的引导程序访问控制器615通过沿耦接到第一终端626的CE0连接线624应用第一芯片启用-0信号来访问引导程序存储器616。回复(即，用于NAND的供应商特定发现序列)经由终端632沿单独的线630接收，但也可沿CE0接收。(出于普遍性，示出了单独的线630。)发现序列应用控制器617经由第二芯片启用-1信号沿耦接到第二终端636的CE1连接线634将供应商特定发现序列应用于NAND606。如上所述，一旦发现NAND，则可根据读取或写入操作经由NAND数据总线620传输数据。(需注意，根据特定具体实施，CEO和CE1线可形成总线620的一部分)。
图7概括性地汇总了供被配置成与NVM设备通信的NVM控制器使用的示例性操作700。简而言之，在702处，NVM控制器从NVM设备的第一部件诸如引导程序存储器获取发现信息(例如，供应商特定发现序列或发现协议的全部或至少一部分)。在704处，NVM控制器将发现信息(或发现协议)应用于NVM设备的第二部件，以访问NVM设备的第二部件，其可包括非专属存储器。发现信息可包括整个NVM发现序列或仅其一部分，诸如，仅NAND ID。
上文描述了示例性发现序列。如所解释的，可从NVM设备获取特定的供应商特定发现序列(包括任何所需的签名或ID)，以向控制器302提供发现和访问NVM设备所需的信息。因此，在至少一些示例中，从NVM的第一部件获取的发现序列指定待被拉高或拉低的特定信号线序列及其顺序和待发布的特定命令集(诸如，重置命令或读取ID命令)及其顺序，并且进一步指定需要返回的任何唯一的预定签名或ID。在一些示例中，从NVM设备的第一部件仅获取整个发现序列的一部分，诸如，仅签名或ID，然后可将其用作整个发现序列的一部分。在其他示例中，从NVM设备的第一部件(例如，从引导程序存储器)获取整个发现序列，即所有所需的信号、命令、ID等以及其应用的顺序。
在至少一些示例中，可提供用于执行图7所示的功能和/或本文所示或所述的其他功能的装置。例如，可提供与NVM设备(例如，NVM设备506)一起使用的装置(例如，图5的NVM控制器502)，其中该装置包括：用于从NVM设备的第一部件获取发现序列的装置(其中，用于获取的装置可为例如发现序列访问控制器515)，以及用于将发现序列应用于NVM设备的第二部件以访问NVM设备的第二部件的装置(其中用于应用的装置可为例如发现序列应用控制器517)。NVM设备的第一部件可包括由剩余存储器形成的引导程序存储器(如图6所示)。NVM设备的第二部件可为非专属存储器部件，诸如，回收部件(仍如图6所示)。用于获取发现信息的装置可包括用于获取以下项中的一者或多者的装置(诸如，图6的控制器615)：(a)待控制的NVM设备的特定信号线序列、(b)待发布至NVM设备的特定命令集，以及(c)与NVM设备相关联的预定签名或ID。用于将发现信息应用于NVM设备的第二部件的装置可包括用于在(c)使用特定信号线序列时应用以下项中的一者或多者的装置(诸如，图6的控制器617)：(a)待发布至NVM设备的特定命令集和(b)与NVM设备相关联的预定签名或ID。用于从NVM设备的第一部件获取发现序列的装置可包括用于将第一芯片启用信号应用于NVM设备的第一终端(诸如，图6的CE0芯片启用线624)的装置。用于将发现序列应用于NVM设备的第二部件的装置可包括用于将第二芯片启用信号应用于NVM设备的第二终端(诸如，图6的CE1芯片启用线634)的装置。这些仅仅是合适装置的一些示例。
图8汇总了与其中NVM设备为NAND且其中采用某些特定信号线的系统一起使用的另外的示例性操作800。简而言之，在802处，NVM控制器沿CE0线将芯片启用-0信号应用于NAND的引导程序存储器(其可包括剩余存储器)，以检索用于NAND设备的供应商特定旁路发现序列。在804处，NVM控制器从引导程序存储器输入供应商特定旁路发现序列，包括待控制(例如，被拉高或拉低的)的任何特定信号线序列及其顺序；和待发布的任何特定命令集(诸如，重置命令或读取ID命令)及其顺序；以及在发现序列期间需要由NAND返回的任何唯一的预定签名或ID。在806处，NVM设备沿CE1线(或其他适当的线)将供应商特定旁路发现序列应用于NAND的数据存储器部件，尝试通过以下方式发现NAND：例如在(c)使用特定信号线序列时应用以下项中的一者或多者：(a)待发布至NVM设备的特定命令集和(b)与NVM设备相关联的预定签名或ID。在808处，由NVM控制器输入并分析从NAND接收的任何响应信号，以确定是否正确地发现和/或初始化了NAND，如果是，NVM控制器则基于从主机处理器接收的命令沿主总线将数据写入NAND的数据存储器部件并且从NAND的数据存储器部件读取数据。
图9概括性地汇总了供被配置成与NVM控制器通信的NVM设备使用的示例性操作900。简而言之，在902处，NVM设备沿第一输入线输入来自NVM控制器的请求，该请求为寻求来自NVM设备的第一部件的发现信息(诸如，发现序列的全部或一部分)。在904处，NVM设备将来自第一部件的发现信息输出到NVM控制器。在906处，NVM设备沿第二线输入来自NVM控制器的发现信息。在908处，响应于此，NVM设备输出足以允许NVM控制器发现NVM设备的信号。
图10汇总了与其中NVM设备为NAND且其中采用某些特定信号线的系统一起使用的另外的示例性操作1000。简而言之，在1002处，NAND设备沿CE0线接收来自NVM控制器的芯片启用-0信号，并且响应于此，访问NAND设备的引导程序存储器(其可为非专属设备)以检索用于NAND设备的供应商特定发现序列。在1004处，NAND设备将来自引导程序存储器的供应商特定发现序列输出到NVM控制器。在1006处，NAND设备沿CE1线接收供应商特定发现序列。在1008处，响应于此，NAND设备输出足以允许NVM控制器发现NAND设备的信号，以使得能够访问NAND设备的主数据存储器部件，如果正确地发现了，则沿主总线将数据输入到NVM控制器并且从NVM控制器输出数据。
图11概括性地示出了供NVM设备使用的示例性NVM控制器1100。简而言之，NVM控制器1100包括发现序列访问控制器1102，其被配置成从NVM设备的第一部件获取发现信息；以及处理部件1104，其被配置成将发现信息应用于NVM设备的第二部件，以访问NVM存储器的第二部件。如上文所讨论，NVM设备可包括非专属NAND，发现序列访问控制器1102可访问NAND的引导程序存储器以获取供应商特定发现旁路序列，然后处理部件1104可将供应商特定发现旁路序列应用于NAND的主存储器部件。
图12概括性地示出了供NVM控制器使用的示例性NVM设备1200。简而言之，NVM设备1200包括第一部件1202，该第一部件其可由NVM控制器访问，并且被配置成存储发现信息以供NVM控制器使用；以及第二部件1204，该第二部件可由NVM控制器使用存储在第一存储器部件中的发现信息来访问。如上文所讨论，NVM设备可为NAND，第一部件可为引导程序存储器，以及第二部件可为主数据存储器部件，诸如，非专属存储器。
虽然以上描述包含本发明的许多具体实施方案，但这些不应解释为对本发明范围的限制，而是作为其具体实施方案的示例。因此，本发明的范围不应由所示实施方案来确定，而是应由所附权利要求书及其等效物来确定。此外，本说明书通篇提及的“一个实施方案”、“实施方案”或类似语言意指结合该实施方案所描述的具体特征、结构或特性被包含在本公开的至少一个实施方案中。因此，本说明书通篇出现的短语“在一个实施方案中”、“在实施方案中”和类似语言可以但不一定全部指代相同的实施方案，而是意指“一个或多个但非所有的实施方案”，除非另外明确地指明。除非另外明确地指明，否则术语“包括”、“包含”、“具有”及其变型意指“包括但不限于”。除非另外明确地指明，否则列举的项目列表并不意味着任何或所有项目是相互排斥的和/或相互包含的。除非另外明确地指明，否则术语“一”、“一个”和“该”也指“一个或多个”。
上文已参考根据本公开的实施方案的方法、装置、系统和计算机程序产品的示意性流程图和/或示意性框图描述了本公开的各方面。应当理解，示意性流程图和/或示意性框图的每个框以及示意性流程图和/或示意性框图中的框的组合可由计算机程序指令实现。可将这些计算机程序指令提供给计算机的处理器或其他可编程数据处理装置以生产机器，使得经由处理器或其他可编程数据处理装置执行的指令创建用于实现示意性流程图和/或示意性框图的一个框或多个框中指定的功能和/或动作的装置。
还应注意，在一些另选的具体实施中，框中提到的功能可不按图中所示的顺序发生。例如，连续示出的两个框实际上可基本上同时执行，或者这些框有时可按倒序执行，这取决于所涉及的功能性。可构想在功能、逻辑或效果上等同于所示附图的一个或多个框或其一部分的其他步骤和方法。尽管可在流程图和/或框图中采用各种箭头类型和线条类型，但应当理解，其不限制对应实施方案的范围。例如，箭头可指示所描述的实施方案的列举步骤之间的未指定持续时间的等待或监测周期。
上文所述的各种特征结构和过程可独立于彼此使用，或者可以各种方式组合。所有可能的组合和子组合均旨在落入本公开的范围内。另外，在一些具体实施中，可省略某些方法框、事件框、状态框或过程框。本文所述的方法和过程也不限于任何特定序列，并且与其相关的框或状态可以适当的其他序列来执行。例如，所述任务或事件可以除具体公开的顺序之外的顺序来执行，或者多个可组合在单个框或状态中。示例任务或事件可以串行、并行或一些其他合适的方式来执行。可将任务或事件添加到所公开的示例实施方案，或者从所公开的示例实施方移除任务或事件。本文所述的示例系统和部件可被配置成不同于所描述的示例系统和部件。例如，与所公开的示例实施方案相比，可添加、移除或重新布置元件。

Claims (30)

1.一种操作非易失性存储器(NVM)控制器的方法，所述NVM控制器被配置成与NVM设备通信，包括：
使用所述NVM控制器从所述NVM设备的第一部件获取发现信息；以及
将所述发现信息应用于所述NVM设备的第二部件，以访问所述NVM设备的所述第二部件。
2.根据权利要求1所述的方法，其中所述发现信息包括NVM发现序列的至少一部分。
3.根据权利要求1所述的方法，其中所述发现信息包括整个NVM发现序列。
4.根据权利要求1所述的方法，其中使用所述NVM控制器从所述NVM设备的所述第一部件获取所述发现信息包括获取以下项中的一者或多者：(a)待控制的所述NVM设备的特定信号线序列、(b)待发布至所述NVM设备的特定命令集，以及(c)与所述NVM设备相关联的预定签名或标识(ID)。
5.根据权利要求4所述的方法，其中将所述发现信息应用于所述NVM设备的所述第二部件包括在(c)使用所述特定信号线序列时应用以下项中的一者或多者：(a)待发布至所述NVM设备的所述特定命令集以及(b)与所述NVM设备相关联的所述预定签名或ID。
6.根据权利要求1所述的方法，其中所述NVM设备的所述第一部件包括引导程序存储器。
7.根据权利要求6所述的方法，其中所述NVM设备的所述引导程序存储器包括剩余存储器。
8.根据权利要求1所述的方法，其中所述NVM设备的所述第二部件包括非专属存储器部件。
9.根据权利要求1所述的方法，其中所述NVM设备为NAND设备。
10.一种非易失性存储器(NVM)控制器，所述NVM控制器被配置成与NVM设备通信，包括：
处理器，所述处理器被配置成：
从所述NVM设备的第一部件获取发现信息，以及
将所述发现信息应用于所述NVM设备的第二部件，以访问所述NVM设备的所述第二部件。
11.根据权利要求10所述的NVM控制器，其中所述发现信息包括NVM发现序列的至少一部分。
12.根据权利要求10所述的NVM控制器，其中所述发现信息包括整个NVM发现序列。
13.根据权利要求10所述的NVM控制器，其中所述处理器还被配置成通过获取以下项中的一者或多者来从所述NVM设备的所述第一部件获取所述发现信息：(a)待由所述NVM控制器控制的所述NVM设备的特定信号线序列、(b)待由所述NVM控制器发布至所述NVM设备的特定命令集，以及(c)与所述NVM设备相关联的预定签名或ID。
14.根据权利要求13所述的NVM控制器，其中所述处理器还被配置成通过以下方式将所述发现信息应用于所述NVM设备的所述第二部件：在(c)使用所述特定信号线序列时应用以下项中的一者或多者：(a)待发布至所述NVM设备的所述特定命令集以及(b)与所述NVM设备相关联的所述预定签名或ID。
15.根据权利要求10所述的NVM控制器，其中所述NVM设备的所述第一部件包括引导程序存储器。
16.根据权利要求15所述的NVM控制器，其中所述NVM设备的所述引导程序存储器包括剩余存储器。
17.根据权利要求10所述的NVM控制器，其中所述NVM设备的所述第二部件包括非专属存储器部件。
18.根据权利要求10所述的NVM控制器，其中所述NVM设备为NAND设备。
19.一种非易失性存储器(NVM)设备，包括：
第一部件，所述第一部件能够由NVM控制器访问并且被配置成存储发现信息以供所述NVM控制器使用；和
第二部件，所述第二部件能够由所述NVM控制器使用所述发现信息来访问，所述发现信息存储在所述第一部件中。
20.根据权利要求19所述的NVM设备，其中所述发现信息包括NVM发现序列的至少一部分。
21.根据权利要求19所述的NVM设备，其中所述发现信息包括整个NVM发现序列。
22.根据权利要求19所述的NVM设备，其中所述第一部件被配置成存储以下项中的一者或多者：(a)待由所述NVM控制器控制的所述NVM设备的特定信号线序列、(b)待由所述NVM控制器发布至所述NVM设备的特定命令集，以及(c)与所述NVM设备相关联的预定签名或ID。
23.根据权利要求19所述的NVM设备，还包括：
一个或多个第一终端，所述一个或多个第一终端被配置成使所述NVM控制器能够从所述第一部件获取所述发现信息；和
一个或多个第二终端，所述一个或多个第二终端被配置成使所述NVM控制器能够使用从所述第一部件获取的所述发现信息来访问所述第二部件。
24.根据权利要求19所述的NVM设备，其中所述NVM设备的所述第一部件包括引导程序存储器。
25.根据权利要求24所述的NVM设备，其中所述NVM设备的所述引导程序存储器包括剩余存储器。
26.一种与非易失性存储器(NVM)设备一起使用的装置，包括：
用于从所述NVM设备的第一部件获取发现信息的装置；和
用于将所述发现信息应用于所述NVM设备的第二部件以访问所述NVM设备的所述第二部件的装置。
27.根据权利要求26所述的装置，其中所述发现信息包括发现序列的至少一部分。
28.根据权利要求26所述的装置，其中所述发现信息包括整个发现序列。
29.根据权利要求26所述的装置，其中用于从所述NVM设备的所述第一部件获取所述发现信息的所述装置包括用于获取以下项中的一者或多者的装置：(a)待控制的所述NVM设备的特定信号线序列、(b)待发布至所述NVM设备的特定命令集，以及(c)与所述NVM设备相关联的预定签名或ID。
30.根据权利要求29所述的装置，其中用于将所述发现信息应用于所述NVM设备的所述第二部件的所述装置包括用于在(c)使用所述特定信号线序列时应用以下项中的一者或多者的装置：(a)待发布至所述NVM设备的所述特定命令集以及(b)与所述NVM设备相关联的所述预定签名或ID。
CN201811135414.XA 2017-11-21 2018-09-28 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置 Pending CN109815171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/820,070 US20190155517A1 (en) 2017-11-21 2017-11-21 Methods and apparatus for memory controller discovery of vendor-specific non-volatile memory devices
US15/820,070 2017-11-21

Publications (1)

Publication Number Publication Date
CN109815171A true CN109815171A (zh) 2019-05-28

Family

ID=66336335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811135414.XA Pending CN109815171A (zh) 2017-11-21 2018-09-28 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置

Country Status (3)

Country Link
US (1) US20190155517A1 (zh)
CN (1) CN109815171A (zh)
DE (1) DE102018123978A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110532203A (zh) * 2019-09-05 2019-12-03 北京兆易创新科技股份有限公司 一种nand复位方法、装置、电子设备和存储介质
CN111680336A (zh) * 2020-05-29 2020-09-18 绿晶半导体科技(北京)有限公司 固件安全防护方法和装置、系统及设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664527B (zh) * 2018-03-20 2019-07-01 慧榮科技股份有限公司 用來於一記憶裝置中進行初始化之方法、記憶裝置及其控制器以及電子裝置
US11113001B2 (en) * 2019-08-30 2021-09-07 Hewlett Packard Enterprise Development Lp Fabric driven non-volatile memory express subsystem zoning
CN113918081B (zh) * 2020-07-08 2024-03-26 慧荣科技股份有限公司 计算机可读取存储介质、配置可靠命令的方法及装置
US20230063057A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Memory access managment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060075395A1 (en) * 2004-10-01 2006-04-06 Lee Charles C Flash card system
US20080086631A1 (en) * 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
US20080177922A1 (en) * 2000-01-06 2008-07-24 Chow David Q Mass production testing of usb flash cards with various flash memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080086631A1 (en) * 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
US20080177922A1 (en) * 2000-01-06 2008-07-24 Chow David Q Mass production testing of usb flash cards with various flash memory cells
US20060075395A1 (en) * 2004-10-01 2006-04-06 Lee Charles C Flash card system
CN101399076A (zh) * 2007-09-28 2009-04-01 智多星电子科技有限公司 电子数据快闪记忆卡、控制方法和决定闪存装置类型方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110532203A (zh) * 2019-09-05 2019-12-03 北京兆易创新科技股份有限公司 一种nand复位方法、装置、电子设备和存储介质
CN110532203B (zh) * 2019-09-05 2021-03-09 北京兆易创新科技股份有限公司 一种nand复位方法、装置、电子设备和存储介质
CN111680336A (zh) * 2020-05-29 2020-09-18 绿晶半导体科技(北京)有限公司 固件安全防护方法和装置、系统及设备
CN111680336B (zh) * 2020-05-29 2023-07-21 绿晶半导体科技(北京)有限公司 固件安全防护方法和装置、系统及设备

Also Published As

Publication number Publication date
US20190155517A1 (en) 2019-05-23
DE102018123978A1 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109815171A (zh) 用于存储器控制器发现供应商特定非易失性存储器设备的方法和装置
US9858084B2 (en) Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory
US9824004B2 (en) Methods and apparatuses for requesting ready status information from a memory
CN102326154B (zh) 用于管理型非易失性存储器的地址映射的体系结构
US5729683A (en) Programming memory devices through the parallel port of a computer system
US7082525B2 (en) Booting from non-linear memory
US20060064537A1 (en) Memory card having a storage cell and method of controlling the same
US20050172068A1 (en) Memory card and semiconductor device
TWI516903B (zh) 定相反及閘的電源開啟重設
CN108958642B (zh) 存储器系统及其操作方法
US20100169546A1 (en) Flash memory access circuit
KR20190032839A (ko) 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템
US20170357466A1 (en) Data storage device and operating method thereof
JP2006195565A (ja) 半導体記憶装置の制御方法、メモリカード、及びホスト機器
CN106649137B (zh) 一种Nand Flash坏块管理方法、装置及存储器
CN106980466A (zh) 数据存储装置及其操作方法
CN108628760B (zh) 原子写命令的方法与装置
US9251107B2 (en) Immediate direct memory access descriptor-based write operation
US20100153622A1 (en) Data Access Controller and Data Accessing Method
US8621194B2 (en) Processor NAND flash boot system and method
US10642534B2 (en) Data storage device
CN102193745B (zh) 快闪存储器储存装置、其控制器与写入管理方法
US8209475B2 (en) Write timeout control methods for flash memory and memory devices using the same
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
JP2007234212A (ja) Ｎａｎｄフラッシュメモリのプログラム方法及びメモリシステムのプログラム方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190528