CN111506178B - 芯片上电复位方法及芯片 - Google Patents
芯片上电复位方法及芯片 Download PDFInfo
- Publication number
- CN111506178B CN111506178B CN202010547934.2A CN202010547934A CN111506178B CN 111506178 B CN111506178 B CN 111506178B CN 202010547934 A CN202010547934 A CN 202010547934A CN 111506178 B CN111506178 B CN 111506178B
- Authority
- CN
- China
- Prior art keywords
- chip
- data
- power
- rule
- detecting whether
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种芯片上电复位方法及芯片,包括:在芯片电源上电过程中,产生上电复位信号;当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;若所述第一数据满足特定规律,则执行芯片初始化流程;当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;若所述第二数据满足特定规律,则进入待机模式。通过本发明,保证了芯片功能正常,不会发生芯片损坏。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种芯片上电复位方法及芯片。
背景技术
目前,在芯片电源上电过程中产生上电复位信号来复位芯片,在电源电压达到目标电压后上电复位信号失效,芯片执行初始化流程,初始化流程执行完成后,芯片可以正常接受用户指令。而如果上的复位信号在芯片电源较低的时候产生,芯片在接收到上电复位信号后执行芯片的初始化流程,因为电源电压很低,芯片的初始化流程可能出错,例如将非易失性存储器中的数据1读成数据0或者其他,从而导致芯片功能不正常,甚至导致芯片发生损坏。
发明内容
本发明的主要目的在于提供一种芯片上电复位方法及芯片,旨在解决现有技术中存在的上述技术问题。
为实现上述目的,本发明实施例提供一种芯片上电复位方法,应用于芯片,所述芯片上电复位方法包括:
在芯片电源上电过程中,产生上电复位信号;
当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
若所述第一数据满足特定规律,则执行芯片初始化流程;
当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
若所述第二数据满足特定规律,则进入待机模式。
可选的,所述检测所述第一数据是否满足特定规律包括:
检测所述第一数据是否满足两字节相互互补的规律;
或,检测所述第一数据是否满足高四位和第四位相互互补的规律;
所述检测所述第二数据是否满足特定规律包括:
检测所述第二数据是否满足两字节相互互补的规律;
或,检测所述第二数据是否满足高四位和第四位相互互补的规律。
此外,为实现上述目的,本发明实施例还提供一种芯片,所述芯片包括:
上电复位信号产生模块,用于在芯片电源上电过程中,产生上电复位信号;
锁定模块,用于当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
检测模块,用于读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
执行模块,用于若所述第一数据满足特定规律,则执行芯片初始化流程;
检测模块,还用于当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
待机模块,用于若所述第二数据满足特定规律,则进入待机模式。
可选的,检测模块用于:
检测所述第一数据是否满足两字节相互互补的规律;
或,检测所述第一数据是否满足高四位和第四位相互互补的规律;
检测所述第二数据是否满足两字节相互互补的规律;
或,检测所述第二数据是否满足高四位和第四位相互互补的规律。
本发明中,在芯片电源上电过程中,产生上电复位信号;当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;若所述第一数据满足特定规律,则执行芯片初始化流程;当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;若所述第二数据满足特定规律,则进入待机模式。通过本发明,在产生上电复位信号,且芯片电源的电压达到目标电压值时,需要进一步检测第一特定地址上的第一数据是否满足特定规律,只有满足时,芯片才执行初始化流程,且在初始化流程执行完成后,需要进一步检测第二特定地址上的第二数据是否满足特定规律,只有满足时,才认为芯片中的数据没有出错,此时芯片便可进入待机模式,从而正常接受用户指令,这种机制避免了因芯片的初始化流程出错而导致的芯片功能不正常或损坏。
附图说明
图1为现有技术中芯片上电复位流程场景示意图;
图2为本发明一实施例中芯片上电复位流程场景示意图;
图3为本发明芯片上电复位方法一实施例的流程示意图;
图4为本发明芯片一实施例的功能模块示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参照图1,图1为现有技术中芯片上电复位流程场景示意图。
如图1所示,在芯片电源上电过程中产生上电复位信号,在电源达到目标电源电压(POR)后关闭上电复位信号;芯片开始执行初始化流程;芯片初始化流程完成后,芯片进入待机模式,可以接受用户指令。但是如果是在电源电压很低的情况下产生上电复位信号,并执行芯片的初始化流程,则初始化流程很可能出错,例如将芯片中的数据1读成数据0或者其他,从而导致芯片功能不正常,甚至导致芯片发送损坏。
参照图2,图2为本发明一实施例中芯片上电复位流程场景示意图。如图2所示,本实施例中,因为在芯片的初始化流程前需要读取芯片中特定地址的数据,且读出的数据需要满足特定的规律,只有符合这种条件时,才执行芯片初始化流程,且在执行完成后,需要再次读取芯片中另一特定地址的数据,且只有当读出的数据也满足特定的规律时,芯片才进入待机模式,即只有在确认芯片中数据正确的情况下,芯片才进入待机模式,以供正常接受用户指令。这种机制避免了因芯片的初始化流程出错而导致的芯片功能不正常或损坏。
参照图3,图3为本发明芯片上电复位方法一实施例的流程示意图。在一实施例中,芯片上电复位方法,应用于芯片,芯片上电复位方法包括:
步骤S10,在芯片电源上电过程中,产生上电复位信号;
步骤S20,当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
本实施例中,在芯片电源上电过程中产生上电复位信号来复位芯片,当电源电压达到第一电压值时,关闭上电复位信号,并锁住上电复位信号。
步骤S30,读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
本实施例中,考虑到若上电复位信号是在电源电压较低时产生的,直接进行芯片的复位初始化流程可能出错,例如将芯片中的数据1读成数据0或者其他,为了避免这种情况发生,在执行芯片初始化流程之前,读取芯片中第一特定地址上的第一数据,并检测第一数据是否满足特定规律。其中,第一特定地址根据需要进行设置,检测第一数据是否满足特定规律可以是:检测第一数据是否满足两字节相互互补的规律,或者检测第一数据是否满足高四位和低四位相互互补的规律。在此,对特定规律不做限制,具体可根据实际需要进行设置。
步骤S40,若所述第一数据满足特定规律,则执行芯片初始化流程;
本实施例中,若第一数据满足特定规律,例如第一数据为满足两字节相互互补的规律的AA、55,或第一数据为满足高四位和低四位相互互补的规律的A5、69,则执行芯片初始化流程。
步骤S50,当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
本实施例中,在芯片初始化流程执行完成后,为了检测初始化流程是否出错,需要进一步读取芯片中第二特定地址上的数据(即第二数据),其中第二特定地址根据需要进行设置,第二特定地址与第一特定地址的位置不同。读取第二数据后,进一步检测第二数据是否满足特定规律,检测第二数据是否满足特定规律可以是:检测第二数据是否满足两字节相互互补的规律,或者检测第二数据是否满足高四位和低四位相互互补的规律。在此,对特定规律不做限制,具体可根据实际需要进行设置。
步骤S60,若所述第二数据满足特定规律,则进入待机模式。
本实施例中,若第二数据满足特定规律,例如第二数据为满足两字节相互互补的规律的AA、55,或第二数据为满足高四位和低四位相互互补的规律的A5、69,则说明初始化流程没有出错,则芯片进入待机模式,从而可以正常接受用户指令。
本实施例中,在芯片电源上电过程中,产生上电复位信号;当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;若所述第一数据满足特定规律,则执行芯片初始化流程;当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;若所述第二数据满足特定规律,则进入待机模式。通过本实施例,在产生上电复位信号,且芯片电源的电压达到目标电压值时,需要进一步检测第一特定地址上的第一数据是否满足特定规律,只有满足时,芯片才执行初始化流程,且在初始化流程执行完成后,需要进一步检测第二特定地址上的第二数据是否满足特定规律,只有满足时,才认为芯片中的数据没有出错,此时芯片便可进入待机模式,从而正常接受用户指令,这种机制避免了因芯片的初始化流程出错而导致的芯片功能不正常或损坏。
参照图4,图4为本发明芯片一实施例的功能模块示意图。一实施例中,芯片包括:
上电复位信号产生模块10,用于在芯片电源上电过程中,产生上电复位信号;
锁定模块20,用于当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
检测模块30,用于读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
执行模块40,用于若所述第一数据满足特定规律,则执行芯片初始化流程;
检测模块30,还用于当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
待机模块50,用于若所述第二数据满足特定规律,则进入待机模式。
进一步地,一实施例中,检测模块40用于:
检测所述第一数据是否满足两字节相互互补的规律;
或,检测所述第一数据是否满足高四位和第四位相互互补的规律;
检测所述第二数据是否满足两字节相互互补的规律;
或,检测所述第二数据是否满足高四位和第四位相互互补的规律。
本发明芯片的具体实施例与上述芯片上电复位方法各个实施例基本相同,在此不做赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (2)
1.一种芯片上电复位方法,其特征在于,应用于芯片,所述芯片上电复位方法包括:
在芯片电源上电过程中,产生上电复位信号;
当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
若所述第一数据满足特定规律,则执行芯片初始化流程;
当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
若所述第二数据满足特定规律,则进入待机模式;
其中,所述检测所述第一数据是否满足特定规律包括:
检测所述第一数据是否满足两字节相互互补的规律;
或,检测所述第一数据是否满足高四位和低四位相互互补的规律;
所述检测所述第二数据是否满足特定规律包括:
检测所述第二数据是否满足两字节相互互补的规律;
或,检测所述第二数据是否满足高四位和低四位相互互补的规律。
2.一种芯片,其特征在于,所述芯片包括:
上电复位信号产生模块,用于在芯片电源上电过程中,产生上电复位信号;
锁定模块,用于当芯片电源的电压达到目标电压值时,关闭上电复位信号,并锁住上电复位信号;
检测模块,用于读取芯片中第一特定地址上的第一数据,并检测所述第一数据是否满足特定规律;
执行模块,用于若所述第一数据满足特定规律,则执行芯片初始化流程;
检测模块,还用于当芯片初始化流程执行完成后,读取芯片中第二特定地址上的第二数据,并检测所述第二数据是否满足特定规律;
待机模块,用于若所述第二数据满足特定规律,则进入待机模式。
其中,检测模块用于:
检测所述第一数据是否满足两字节相互互补的规律;
或,检测所述第一数据是否满足高四位和低四位相互互补的规律;
检测所述第二数据是否满足两字节相互互补的规律;
或,检测所述第二数据是否满足高四位和低四位相互互补的规律。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010547934.2A CN111506178B (zh) | 2020-06-16 | 2020-06-16 | 芯片上电复位方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010547934.2A CN111506178B (zh) | 2020-06-16 | 2020-06-16 | 芯片上电复位方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111506178A CN111506178A (zh) | 2020-08-07 |
CN111506178B true CN111506178B (zh) | 2020-10-23 |
Family
ID=71870669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010547934.2A Active CN111506178B (zh) | 2020-06-16 | 2020-06-16 | 芯片上电复位方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111506178B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612119A (zh) * | 2003-10-29 | 2005-05-04 | 鸿富锦精密工业(深圳)有限公司 | 固态存储器的安全存储系统及方法 |
CN2703362Y (zh) * | 2003-10-29 | 2005-06-01 | 中兴通讯股份有限公司 | 可靠上电复位装置 |
CN104142839A (zh) * | 2014-07-15 | 2014-11-12 | 惠州市德赛西威汽车电子有限公司 | 一种防止音频芯片初始化失效的方法 |
CN110532203A (zh) * | 2019-09-05 | 2019-12-03 | 北京兆易创新科技股份有限公司 | 一种nand复位方法、装置、电子设备和存储介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101373793B1 (ko) * | 2006-10-04 | 2014-03-13 | 마벨 월드 트레이드 리미티드 | 플래시 메모리 제어 인터페이스 |
-
2020
- 2020-06-16 CN CN202010547934.2A patent/CN111506178B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612119A (zh) * | 2003-10-29 | 2005-05-04 | 鸿富锦精密工业(深圳)有限公司 | 固态存储器的安全存储系统及方法 |
CN2703362Y (zh) * | 2003-10-29 | 2005-06-01 | 中兴通讯股份有限公司 | 可靠上电复位装置 |
CN104142839A (zh) * | 2014-07-15 | 2014-11-12 | 惠州市德赛西威汽车电子有限公司 | 一种防止音频芯片初始化失效的方法 |
CN110532203A (zh) * | 2019-09-05 | 2019-12-03 | 北京兆易创新科技股份有限公司 | 一种nand复位方法、装置、电子设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111506178A (zh) | 2020-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6599054B2 (ja) | 異常判定装置、異常判定方法及び異常判定プログラム | |
US7822965B2 (en) | BIOS file switching method and controller device thereof | |
US9583216B2 (en) | MBIST device for use with ECC-protected memories | |
WO2018118837A1 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
US9728276B2 (en) | Integrated circuits with built-in self test mechanism | |
EP2715541B1 (en) | Mram field disturb detection and recovery | |
CN113254286A (zh) | 一种服务器的日志输出方法、系统及相关装置 | |
US20130343133A1 (en) | System and method for soft error detection in memory devices | |
JP2018160240A (ja) | 安全関連のアプリケーションにおけるマイクロコントローラシステム用の安全なリセット技術 | |
CN111506178B (zh) | 芯片上电复位方法及芯片 | |
CN112083961B (zh) | 嵌入式芯片的引导加载方法 | |
KR101503198B1 (ko) | 소프트 에러의 중요도 분류 및 중요도에 기초한 소프트 에러 완화 | |
US11520892B2 (en) | Integrated circuit and embedded system including such an integrated circuit with bootstrap configuration for attack prevention | |
EP3525210B1 (en) | Data register monitoring | |
US10665297B2 (en) | Memory systems for memory devices and methods of operating the memory systems | |
CN111880961A (zh) | 用于透明寄存器数据错误检测和纠正的系统和方法 | |
CN103389921A (zh) | 信号处理电路以及使用了该信号处理电路的试验装置 | |
CN106935266B (zh) | 从存储器中读取配置信息的控制方法、装置和系统 | |
EP2864886B1 (en) | Control of microprocessors | |
KR20100060424A (ko) | 시스템 온 칩 및 이에 대한 정보 처리 방법 | |
US10522237B2 (en) | Low power VLSI designs using circuit failure in sequential cells as low voltage check for limit of operation | |
CN111736911B (zh) | 嵌入式芯片的验证方法及引导加载方法 | |
CN117453146B (zh) | 数据读取方法、系统、eFlash控制器及存储介质 | |
US7181650B2 (en) | Fault tolerant data storage circuit | |
US20100149893A1 (en) | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Patentee after: XTX Technology Inc. Address before: Floor 1, building 10, Dayun software Town, No. 8288, Henggang street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Paragon Technology (Shenzhen) Ltd. |
|
CP03 | Change of name, title or address |