TWI262602B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI262602B
TWI262602B TW092112798A TW92112798A TWI262602B TW I262602 B TWI262602 B TW I262602B TW 092112798 A TW092112798 A TW 092112798A TW 92112798 A TW92112798 A TW 92112798A TW I262602 B TWI262602 B TW I262602B
Authority
TW
Taiwan
Prior art keywords
channel
forming
region
film
opening
Prior art date
Application number
TW092112798A
Other languages
English (en)
Other versions
TW200400646A (en
Inventor
Kenichi Yoshimochi
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200400646A publication Critical patent/TW200400646A/zh
Application granted granted Critical
Publication of TWI262602B publication Critical patent/TWI262602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1262602 玖、發明說明 [發明所屬之技術領域] 本發明係有關於一種形成具有溝道（trench)構造之金 屬氧半導體場效應電晶體（Metal-Oxide-Semiconductor
Field Effect Transistor，MO SFET)的半導體裝置之製造方 法，及適合由該製造方法製造之半導體裝置者。 [先前技術] 在具有MOSFET(MOS型場效應電晶體）的半導體裝置 中，包括有具有溝道構造者。在該半導體裝置中係沿著溝 迢的深度方向配置源極區域及通道區域，以達到元件微細 化及消耗電力節減的目的。 第3圖係表示形成以習用製造方法所獲得
之具有溝道 圖解式剖面圖。 ’ 52，而在ν·磊晶層 至N蠢晶層
N+源極區域5 7及p + 以覆盖溝道54 上方的方式形成 定間隔排列形成。於 巧極5 5，且以圍繞該 的其餘部分則係形成P·通道 ‘於溝道54的周邊（邊緣部）。 鄰接的兩個N+源極區域57 由氧化矽所成之絕緣 314672 1262602 膜5 9。絕緣膜5 9以俯視夾丢介+ 極區域57的 ’、子在於溝道54周邊（N +源 ^ 。在鄰接的兩個絕緣膜59之間形 觸孔60。於擴散區域65及絕缘膜 之間形成接 鋁等金屬所彖肤59的上方，則係形成以 土屬所構成的電極膜61。電極膜 置於接觸孔6〇内。 、真充方式配 上述半導體裝置進行動作 沿著間極氧化膜5 6，而於P _诵、f「7係“源極區域5 7 ’J々、r通逕區域5 3 Φ Α μ #， 流通。 A心宁向矽基板51側 制^ () 4(b) 4(e)KI係為說明第3圖之半導m 衣造方法的圖解式剖面圖。 、丑衣置之 xr·石百先’在矽基板51上方形成，磊晶層52。铁後，於 N蟲晶層52之表声邻八…、後 方、 之表層口P刀導入用以控制為p型之 成P-通道區域53。之後，再 貝而形 而P+其再开基極區域58及溝道54。 而Ρ基極區域58及溝道54 、 侍將其中之任一種予 形成，唯於下文係就先形成 俊先 說明。 …基極區域58時之狀況予以 在Ρ·通道區域53上方，犯士 # 方形成於對應在Ρ +基極 的部分具有開口（以下稱為厂丨h p i L ^ 58 马基極區域形成用開口 遮罩層7：1。然後，透過該基極區 ’成用開口 7〇，而於p- 通道區域5 3中植入及擴散雜皙 、 政亦隹貝，U错此形成p+ 58(第4(a)圖）。之後，去除遮罩 ^ 、早智Π。接著，以同樣 使用具有開口的其他遮罩岸，l7犯 / 早層以形成Ν+源極區域57。 接著，在Ρ_通道區域q μ 士 4 53上方，形成在對應於 54的部分具有開口（以下稱 、 再逼形成用開口」）72的第 314672 6 1262602 1光阻膜73。然後’透過該溝道形成用開口 7 極區域57、卜通道區域Μ及N-遙晶層52之上部予=、 刻，以精此形成溝道54(第4(b)圖）。之後，去除 膜7 3，將溝道5 4之内辟 膜56。 土予心虱化，而形成閘極氧化 :者’以充填溝道54的方式形成多晶矽膜。然後在 多晶石夕膜導入雜質，且將該多晶石夕膜予以導電化，以= 閘極55。閘極55的上 /成 面係舁P基極區域58及N+源極區 域57之表面形成同一平面。 接者’於經過上述製程的矽基板51上，全面形成氧化 後’在該氧化石夕膜76上方形成在對應於= '、^ 之弟2光阻膜75(第4(c)圖）。再 透過該第2光阻腺日曰 J 丹 一 M 75之開口 74進行氧化矽膜76的蝕刻， 以藉此形成接觸孔6 〇 $ 萄孔6〇°乳化石夕膜76的其餘部分形成絕緣 膜59 去除弟2光p且艇7^^么 ju 肤75後，在經過上述製程的矽基板 51上形成電極膜61， I J獲付如罘3圖所示之半導體裝 置。 、且1 、、基極區域形成用開口 70及溝道形成用開口 72係用步 進式投影微影裝罟 衣置（StePPer，曝光裝置）以微影（nthography) 技術形成。因此，為τ 、， 、、，、 為了使溝逼54形成於預定位置，因此將 溝道形成用開口 7 2科、、隹,】· 對準（alignment)!^基極區域予以形 成。 、开v成接觸孔6 〇的開口 7 4，係以回避溝道 54(閘極55)上方的方式，予以對位而形成。 314672 I262602 —參照第3圖，P +基極區域58須與間極氧化膜％隔離 =間隔予以配置，因此，基極區域形成關口 Μ係以與預 ,位置之K基極區域58及間極氧化膜56之間隔相等的擴 政谷限（贿咖_内的精度，予以進行對位。而且因絕緣 膜59需存在於閘極55及電極 咕仪肤w之間的任何部分，因此 接觸孔60係以與適當位置之接觸孔6〇及間極Μ之間隔相 等的接觸容限（margin)Mc内的精度，予以進行對位。 唯因近年來，在功率金氧半導體場效應電晶體（power 助SFEm，因要求低消耗電力而進行晶格間距（Μ〗p磁） 微細化，因此，擴散容限h 忙欣谷限Md及接觸容限Mc亦隨之變小。 另-方面’上述製造方法中，當以曝光裝置進行曝光作聿 時，並無法避免發生例如〇.3心左右的位置偏移情形。 由於該原因，若以上述方法將魏 沄將難以形成具有溝道構造的微 細 MOSFET。 [發明内容] 本發明的目的係在於提供一種可製造形成有且有溝道 構造的微細M〇SFET之半導體裝置的半導體裝置之製造方 法。 本：明的另一目的係在於提供-種形成有具有溝道構 造的可微細化的MOSFET之半導體裝置。 本發明的半導體裝置之製造方法係用以製造具有包 拉：形成於半導體基板之表層部分的第i導電型通道區 威；形成於貫通該通道區域而形成的溝道邊緣部之第；導 電炎源極區域；以及，形成於上述半導體基板之表層部分'， 314672 8 1262602 、^ £域之* 1導電型基極區域的M〇S型場 效應電晶體之半導體萝 琢 通…" 方法。該方法係包含：為形成 :+導體基板之表層部分，導入用以控制為第 广型之雜質之製程；於形成上述通道區域之半導體基 :二形成具有對應於基極區域之基極區域形成用開口以 朽：於溝這之溝道形成用開口之遮罩層之製程；為形成 基極域，透過上 、 ^ ^罩層之基極區域形成用開口，而在 上述通道區域之表屛 雜質”…、 ：’導入用以控制為第1導電型之 … 上述^罩層之溝道形成用開口，而將上 、酋區^ "基板表層部分進行㈣，以藉此形成貫通上述通 溝道之製程；以及於該溝道之内壁面形成 、、象胰之製程。 根據本發日月’於半導體基板表層部分中的基 /霉逼位詈 ，, 、# ' >成於遮罩層之基極區域形成用開口及溝 ^ 所决疋。因此，例如於1形成基極區域，然 後形成溝道時，、、盖# ^ ^ # 溝逼須對基極區域進行準確的對位作業後 其成同枚地，若先形成溝道，然後形成基極區域時， 二°°°或則須對溝道進行準相位作業後再开I成。溝道形 战用開口及 '、盖、晉 ^ 處 係形成1個具有相連之内側壁面之凹 阻膜 亦可 開〇 2形成基極區域時，例如，係將溝道形成用開口以光 等暫Β寺％ g ^ 而透過基極區域形成用開口將雜質導入 、同榼地，於形成溝道時，例如，將基極區域形成用 阳Βψ癸击‘ 、寺㈢時閉塞，而將半導體基板表層部分進行 314672 1262602 媒體具有耐性去 了性者，例如可為以氧化矽 以利用例如乾式蝕列 成者此時，得 礼式敍刻（d!*yetehing)形成溝道。 本發明的半導體裝置係包含·· 分形成之第i導帝_、s、， 牛¥肢基板的表層部 乐1 ¥包型通逭區域；形 ” 形成的溝道邊缘^ t i 、貝、δ亥通這區域而 、达、、象邛之弟2導電型源 導體基板之表声邻八 , 4，形成於上述半 表層口Ρ刀，且鄰接上述源極 基極區域；形成於上述溝道之内例辟之門導電型 述溝道内，以“… 《内側土之閘極絕緣膜；在上 向之方式予以阶罢从 /、上逑通迢區域相對 ..... 配置的閘極；以及於該閘極之上方，士 述溝道内立β p从ΑΓ7 方 由上 I /再、門冲至外部的方式予以 内部至外邱 ^ 且具有由上述溝道之 卜$，而沿著上述溝道之内側壁 緣膜。 叫、1甲之側面的絕 [貫施方式] 本^明中之上述及其他的目的、特徵 附圖，於私、+、， /又双禾’蒼知 狀、’、祀〇下之實施形態的說明中加以述明。 第1圖係表示有關本發明一實施形態 構造的m〇sfet的丰^成具有溝逼 的+ ¥肢叙置構造之圖解式剖面圖。 2上方：:：1的表面形成有N —蟲晶層2，又於Ν·蟲晶層 1擴散區域3〇。貫通擴散區域3〇,且至聯層 心序度方向中途的溝道 溝道η係以…： 間隔排列形成。而各 式延伸。〃 ®之紙面呈垂直之方向，互以略平行方 =逼17的内部配置有由於導入雜質而進行導電化 夕曰“所成的開極26。再以圍繞閘極26的方式設置閘 314672 12 1262602 極氧化膜1 8。 於擴散區域30之表声邱八你| χ + 基極區娀表廣一刀形成W源極區域25及广 4 Ν+ 而擴散區域30的部分 4。,源極區域25係形成於 戢通迢£域 其炻π 、 7之周邊（邊緣部），而Ρ + 土 或14則係卩兩側與Ν +源極區域 成。Ρ +Α技广α 4 D相郝接的方式形 +極區域14係與Ρ·通道區域4相連接。 Ρ基極區域1 4的Μ 如7U+、β』 說，Ρϋρ * 勺厚度較N源極區域25為厚。也就是 口兒 Ρ通逼區域4中，a金p+fkr ,,.χτ+ /、 基極區域14相鄰接的部分合 比與Ν源極區域2 5如抑社^ Α 曰 戈25相鄰接的部分為薄。此外，與Ρ-通道 (he域4才目幸父之下，Ρ +甘 、、曲丄一 基極區域14及N +源極區域25中，其 亦貝’辰度較回’且電阻較低。藉由上述構成，若將該 丁作為開關（SWhCh)使用時，閉斷侧咖發 生的反向電流（湧浪雷& 电* (surge current))係流通於包含低雷 阻的P +基極區域14 , μμ " 的邛刀。由此，得以避免半導體元件 因發熱而導致破壞之棒 h形务生。也就是說；該MOSFET係 具有高L負載承受量。 μ 閘極2 6上方形忐女 〆 成有由氧化矽所成的絕緣膜2 8。絕緣 膜2 8係形成於從溝道 、 1 7的内部至外4的區域。絕緣膜2 $ 的側面2 8 a係不具右#、， ’奴是寺而從溝道1 7内部至外部沿著溝 道1 7的内側壁面延仙 〜1甲。而於相鄰接之兩個絕緣膜28之間， 形成接觸孔3 1。右娘… 仕擴散區域30及絕緣膜28的上方形成 金屬電極膜27。金屬$ 屬電極膜27係以充填接觸孔3 1内部的 方式予以配置，而曰代 Ή露出於接觸孔3 1内的擴散區域3 〇 相接。 13 314672 1262602 上述半導體裝置進行動 ^ ^ ^ 域，……電流係流通於N+源極區 4 25及矽基板丨之間， 區域4内流通。 。甲和乳化膜18而於P-通道 、生太第2⑷至2(1)圖係用以說明第1圖之半導體裳置之f 造方法的圖解式剖面圖。 夏（衣 “百先’於矽基板1上形成N_磊晶層2。然後，將” 成…晶層2的石夕基板1予以加熱，而在心曰:： 之表層部形成熱氧化膜3。埶 Μ曰曰層2 至1000入。 〜平飞化艇3的厚度例如約為100 之後，透過該熱氧化膜3在Ν.蟲晶層 入硼離子，以形成Ρ-通道區域 # “刀植 圖卜而於植入獨離子時“恶係頭示於第2⑷ 別雊子#，加速該硼離子 1⑽keV，蝴離子的濃度例如》ΐχ ]〇]3至…-例如約為 lOhatoms/cm2。 其次，在熱氧化膜3的上方，藉由化學 (⑽⑹vaporDeposlti〇nCVD)形成氧化石夕膜5心貝法 膜5的厚度例如為1〇〇〇至1〇〇〇〇入。妖氧、早飞化矽 膜5將形成為一體的氧化石夕膜6。再於氧 '"及氧化石夕 藉由微影術（mh〇graphy)於㈣位置形成 =6上方’ 第〗光阻膜7。而開"及開”係於第的 相垂直之方向延伸。 的 以與紙面 然後，透過第1光阻膜7之開σ 8、9 予以敍刻。由此，在氧切膜6巾，在對 化石夕膜6 部分形成基極區域形成用開口 1〇，而在對:門開口部8之 ^ $ 口 9之部分 314672 14 1262602 形成溝道形成用開口 1 1。基極 形』、 Λ I成用開口 1 0及渣道 〆成用開口 11係以交替的方式配置。 於基極區域形成用開口 1 〇 部命山…、、，. 0及溝遏形成用開口 u的底 路出P通道區域4。此狀能择本_ 區乂 心係表不於第2(b)圖中。基極 匚域形成用開口 1 0及溝道形成 04 ? 4 4用開口 11的寬幅例如約為 至〇.6//m。之後，去除第！光阻膜7。 接著，藉由微影術形成於 水ΓΤ。， 又视罝形成開口 12之第2 先阻膜13。由此，使基極區域 之弟 乂成用開口 1 0位；^ r7 1 2 内，且將溝道形成用開口 、幵 U以乐2光阻膜13予以 接著，藉由開口 12内的其士 、 土 Ρ'ϋ ^ Λ主 、土 σ區域形成用開口 10。在 尸通迢區域4之表層部之分 第2(^11?!、 i卜 每子而形成P +基極區域I4 ()圖）。此日t，氧化矽膜6 Μ 4 w a Τ七輝的作用係於Ρ-通道该 -中，U為防止在對應基極 外植入硼離子的逨罩。所^ 成^成用開口丨〇之部分以 至他1〇15 子密度例如為lxl〇15 至 l〇x l〇i5at〇mS/cm2。之後 交骑弟2光阻膜13予以丰除。 接著，藉由微影術#彡$ ” 光阻肢uni l 形成表預定位置形成開口 15之第3 先阻肤160由此，使溝道形 且將其κ ^ ^ ^ ^ 成用開口 1 1位於開口 1 5内， 且將基極&域形成用開口丨〇 接Ii、# 弟3光阻膜1 5予以閉塞。 接者，稭由透過開 行之ϋ Μ # f 内的溝道形成用開口 1 1所進 灯之蝕刻作業，而形点. 之厚产方Θ巾…m 貝、通道區域4且至N-磊晶層2 足与度方向中途（N-磊晶屑 溝道17之深度係由P-通；「广之溝道17(第2⑷圖)。 钱刻之厚度等所決定’例如： 方式進行。此s寺乍業例如得以乾式钱刻（dry etch㈣ 矽膜6係對蝕刻媒體具耐性，可做 314672 ]5 1262602 為用以保護對應溝道形成用開口 11之部分以外之部八 於受到㈣媒體㈣的硬式遮罩（hardmask)而發揮作刀用。 工溝迢形成用開口 11及溝道17係形成具有沿著略為同 -平面且相連之内側壁面之一個凹處。之後， 石夕基板1予以加熱，於溝道 化所成之閘極氧化膜1 8。此 成用開口 10之Ρ +基極區域 接著，將經過上述製程的 17之内表面附近形成由於熱氧 時，同時將露出於基極區域形 14之表面附近予以熱氧化。 之後藉由例如CVD法而於經過上述製程之矽基板】 之上方’形成多晶矽膜19。多晶矽膜19係以充填溝道、 溝道形成用開口 11及基極區域形成開口 H)的方式而形 成。接著，留存基極區域形成用開口 1〇内之下方、溝道 :7曰内及溝道形成用開口 U内之下方，而以蝕刻方式二 夕曰曰石夕膜19 °此狀態係表示於第2(e)圖中。然後，對多晶 矽膜19植入雜質，使多晶矽膜19導電化。 接著，將經過上述製程的矽基板丨予以氧化處理，另 基極區域形成用開口 10内及溝道形成用開口 n内的多』 夕腰1 9王部’及溝道i 7内之多晶石夕膜！ 9之上部予以氧| (2(〇圖）。 ^ 使p基極區域14表面附近的熱氧化膜、經氧 於^夕日日矽膜1 9及氧化矽膜6成為一體之氧化矽膜20。 、:,夕膜2 〇中，在對應於基極區域形成用開口 1 〇及溝 成用開口 11的部分，分別形成凹處2丨、22。而未經 314672 1262602 ，而存留方；溝迢1 7内之多晶石夕膜J 9將成為開極％。 之後’以完全覆蓋氧化石夕膜2〇之表面的方式而形成第 4光阻膜9 3。接莫，脸贷/1 , 】v、。接者將弟4光阻膜U予以深姓刻（etch )，而使第4光阻膜23呈僅存留於凹處21、22内之狀 態。（第2(g)圖）。 内之狀 然後，以凹處21、22内夕楚/卜 气儿^ 内之弟4光阻膜23為遮罩，將 Γ:反:膜2”以終她乍業例如得以使用乾式^ / ^子#刻lGn E灿ing，RIE)法進行。由 ’在氧化石夕膜20形成源極區域形成用開口 =原極區域形成用開口 24·反轉氧化 ：： 圖)中之開口部(基極區域形成用開口〗。及溝道形成： )與非開…而在基極區域14及溝道17之；穷 對位之狀態下所形成。 嚴在 於該狀態下’在源極區域形成用開口 Μ 17及P +基極區域14之間…道區域4。而且 膜20係存在於間極26之上方及p+基極區域14之= 接著，藉由該源極區域形成用開口 24，在 4之表層部分植入用以控制為Μ的雜質，且將經 製程的石夕基板1予以退火而形成W源極區域25。^上述 去除第4光阻膜23。此狀態係表示於第2刚。後， 接著，藉由微影術形成在預定位置具有開口 。由此，可將問極26上方之氧切膜2:以； =膜29覆蓋，且將基極區域14上方的氧化切:〇 路出於開口 32内（第2(i)圖）。 馭20 314672 17 1262602 然後，露出之P +基極區域14上方的氧化矽膜2〇,例 如可藉由濕式姓刻予以去除。之後，除去第5光阻膜Μ。 在經過上述製程的矽基板丨上形成金屬電極膜2>7。而閘極 26上方的氧化矽膜20將成為介於閘極&與金屬電極膜u 間之絕緣膜28。如上述，即可獲得第i圖所示的半導體裝 置。 、 絕緣膜28係如上述，將形成於溝道17及溝道形成用 開口 11内的多晶矽膜20之一部分予以氧化而得。因此， 絕緣膜28之側φ 28“系沿著溝道17之内侧壁面方向（略垂 直於矽基板1之方向）延伸，且不具有段差等。 在上述製造方法中，P +基極區域14及溝道17之位置 係分別藉由形成於氧切膜6之基極區域形成用開口 Μ 及溝道形成用開口 11所決定（參照第2⑷圖及第2⑷圖）。 :基：區域形成用開口 1〇及溝道形成用開口卩之位置係 猎由弟1光阻膜7的開口 8、9所決定（參照第2(b)圖）。 、此外由第2(§)圖及第2(h)圖的比較可知，N+源極區 或25係形成於與存在於基極區域形成用開口 1〇(由處21) 及溝這形成用開口 11(凹處22)間之氧化石夕膜6(氧化石夕膜 2〇)相對應的部分。因此，化源極區域以之位置亦德由氧 化矽6的基極區域形成用開口〗〇及溝道形成用開口 1 1 的形成位置而定。 而且’絕緣膜28的位置（接觸孔3!之位置）係藉由氧 她“的溝道形成用開口 Π所決定。 口此Ρ基極區域14、溝道17、Ν +源極區域25及絕 314672 18 1262602 緣膜28(接觸孔3 1)的相對仞罢M〆 A 對位置關係係完全由單一氧化矽胺 所決定，因而，在分別彡 ^ ,,,θ 扪形成蚪，亚不需要個別進行對位。 也就疋說，Ρ +基極區域i 4、 绝^ 溝迢1 7、N +源極區域25及筚 '、、彖28(接觸孔3 I)等係 、、巴 ^ J寻係進仃自動對位（self align)。 第2光阻膜13的開π ! ?在、，β 口]0另、善、， , 12係必須對基極區域形成用開 0及溝迢形成用開口 η / 圖）。不過’以使開口 (蒼照第2(c) 用 之知部位於存在於基極區域形成 用開口 1 0及溝道形成用 . 十开… 巾成用開口 W之間的氧化矽膜6上的方 式形成開口 ；[ 2亦可。 ^ 係較習用制q ，開口 12的對位容限（nutrgin) ,m 5擴放合限Md及接觸容限Me(參昭 弟3圖）為大。為此， 匕…、 精度之對位作業。'…口 12時，並不需要要求高 光阻Γί9地之’^第3光阻膜16之開σ 15(第2刚）及第5 幵a 32(第2(i)圖）之對位容限亦較大。 干，光阻膜23,控制靖度，如第2(撕 不’侍僅存在於凹# ^ 業。 I ，而無須進行橫向的對位作 攻因本半導體裝置之製造方法並 確對位之制妒 η 而要進仃準 、轾，因而可製造形成有具有溝道 MOSFE丁之半導俨 筹坆之斂細 予月且衣置。由此，例如使用習 微影裝置（stepper n 用步進式投影 ，暴先衣置），以0.4 // m規格形士 — 時，亦能將晶林隹拉由 t成兀件 4木積度（平均單位面積之晶格數 術大幅提升3至5化 ）車乂白用技 <列士口 ，ί]客、、甚、爸 ,^ 寸溝逼1 7的寬度及P +基極區域 X 1 4的寬度分別 3]4672 19 1262602 5又叶為0 · 4 // m時，根據本發明之半導體裝置之掣迭方去 即能將晶格間距（cell pitch)寬度設定於ι·5至 土厶U // m。且 當晶袼微細化時，即可增加平均單位面積的p_通道區域4 的數量及寬度，而使通道面積增大。由此可降低通道電阻， 且減低半導體裝置之導通（〇n)電阻。 本發明的實施形態之說明雖如上所述，但本發明得以 其他形態實施。例如，上述之實施形態係為形成N型通道 MOSFET的半導體裝置之情形，但亦可為形成p型通道 MOSFET的半導體裝置。 此外，於上述實施形態中，係先形成p +基極區域14(第 2(c)圖）後，再形成溝道17(第2(d)圖），但亦可先形成溝道 17後，再形成P +基極區域14。 以上就本發明之實施形態予以詳細說明，唯上述說明 僅是用以明示本發明之技術内容而做之具體例，本發明並 非限定於上述具體例之解釋，本發明之主旨及範圍僅由附 呈之「申請專利範圍」所限定。 本务月申叫案係與2 〇 〇 2年〇 5月1 3曰對曰本特許廳提 出之特願2002- 1 375 1 7號相對應，本案的所有揭示内容係 藉由引用而彙整於本說明書中者。 [圖式簡單說明] 第1圖係表示本發明之一實施形態的半導體裝置之構 造之圖解式剖面圖。 第2(a)至2(i)圖係用以說明第1圖之 造方法中的製程群之圖解式剖面圖。 衣 20 314672 1262602 第3圖係表示以習用製造方法獲得的形成具有溝道構 造之MOSFET之半導體裝置之構造的圖解式剖面圖。 第4(a)至4(c)圖係用以說明第3圖之半導體裝置之製 造方法之圖解式剖面圖。 I、 5 1 矽基板 3 熱氧化膜 5、76 氧化矽膜 7、73 第1光阻膜 8 、 9 、 12 、 15 、 32 、 74 10、70基極區域形成用開口 II、 72溝道形成用開口 14、58 P +基極區域 17、54溝道 1 9 多晶碎膜 23 第4光阻膜 25、57 N+源極區域 27 金屬電極膜 28a 絕緣膜側面 30、65擴散區域 61 電極膜 2、52 N·磊晶層 4、53 P·通道區域 6、20 氧化矽膜 開口 13、75第2光阻膜 16 第3光阻膜 1 8、5 6閘極氧化膜 21、22凹處 24 源極區域形成開口 26 、 55閘極 2 8、5 9絕緣膜 29 第5光阻膜 31、60接觸孔 71 遮罩層 314672

Claims (1)

1262602
第921 12798號專利申請案 申請專利範圍修正本 (94年12月22曰） 1 ·種半^r體裝置之製造方法，係用以製造具有包括： 形成於半導體基板之表層部分的第i導電型通道區 域；形成於貫通該通道區域而形成之溝道邊緣部的第2 導電形源極區域；以及，形成於上述半導體基板之表層 部分，且鄰接上述源極區域之第i導電型基極區域的 MOS型場效應電晶體之半導體裝置之方法，該方法包含： 為形成通道區域，在半導體基板之表層部分，導入 用以控制為第1導電型之雜質之製程； 於形成上述通道區域之半導體基板上，形成具有對 應於基極區域之基極區域形成用開口以及對應於溝道 之溝道形成用開口之遮罩層之製程； 為形成基極區域，透過上述遮罩層之基極區域形成 用開口，而在上述通道區域之表層部分，導入用以控制 气第1導電型之雜質之基極區域形成製程； 透過上述遮罩層之溝道形成用開口，而將上述半導 體基板表層部分進行蝕刻，以藉此形成貫通上述通道區 域之溝道之溝道形成製程；以及 於該溝道之内壁面形成閘極絕緣膜之製程。 2.如申請專利範圍第1項之半導體裝置之製造方法，其 中，上述基極區域形成製程係包括以光阻膜閉塞溝道形 成用開口之製程。 314672修正本 1 1262602 3 ·如申請專利範圍第1項之 上述溝道形成製程係包括 用開口之製程。 半導體装置製造方法，其中， 以先阻膜閉塞基極區域形成 4. 如申請專利範圍第1項至第3項 之製造方法，其中，復包含： 中任一項的半導體裝置 於自上述溝道内至上述溝道形成用開口内之下邻 之區域以及上述基極區域形成用開口内之下部，形成多 晶石夕膜之多晶石夕膜形成製程； 在上述多晶矽膜導入雜質，你 貝便上述多晶矽膜進行導 電化之製程； $ 之多晶秒膜之 、及上述基極 而形成氧化矽 上述多晶矽膜之中，使得上述溝道内 上部、上述溝道形成用開口内之多晶矽膜 區域形成用開口内之多晶矽膜進行氧化，' 膜之多晶石夕膜氧化製程； 該多晶石夕膜氧化製程之後，於上述溝道形成用開口 内及上述基極區域形成用開口内，形成光阻膜於上述氧 化矽膜上之製程； 以該光阻膜為遮罩而將上述遮罩層進行㈣，且於 上迷基極區域及上述溝道之間，形成對應於源極區域之 源極區域形成用開口之製程；以及 為形成源極區域，透過上述源極區域形成用開口， 在上述通道區域之表層部分導入用以控制為帛2 型之雜質之製程。 •如申4專利範圍第4項之半導體裝置之製造方法，其 314672修正本 2 1262602 中，上述多晶矽膜形成製程係包括： 在上述半導體基板之全面形成多晶石夕膜之製程；以 及 矛J用钱刻而去除溝道内、溝道形成用開口内之下 邛以及基極區域形成用開口之下部以外之上述多晶矽 膜的製程。 6·如申請專利範圍第4項之半導體裝置之製造方法，其 中復包έ •形成覆蓋形成於上述溝道上部之氧化矽膜 之上"卩，且與上述源極區域相接觸之電極膜之製程。 如申明專利範圍第1項之半導體裝置之製造方法，其 中，上述遮罩層係由氧化矽所構成。 8· 一種半導體裝置，係包含： 於半導體基板的表層部分形成之第丨導電型通道 區域； 形成於貝通該通道區域而形成的溝道邊緣部之第2 導電型源極區域； 形成於上述半導體基板之表層部分，且鄰 極區域之第i導電型基極區域； 31源 形成於上述溝道之内側壁之閘極絕緣膜； 在上述溝道内，以包夾上述閘極絕緣膜且與上述通 道區域相對向之方式予以配置的閘極；以及 於該閘極之上方，由上述溝道之内部至外部予以配 置，且具有由上述溝道之内部至外部，而沿著上述溝道 之内側壁面延伸之側面的絕緣膜。 314672修正本 3
TW092112798A 2002-05-13 2003-05-12 Semiconductor device and manufacturing method thereof TWI262602B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002137517A JP3939195B2 (ja) 2002-05-13 2002-05-13 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW200400646A TW200400646A (en) 2004-01-01
TWI262602B true TWI262602B (en) 2006-09-21

Family

ID=29544870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112798A TWI262602B (en) 2002-05-13 2003-05-12 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (2) US6833304B2 (zh)
JP (1) JP3939195B2 (zh)
CN (1) CN1323429C (zh)
TW (1) TWI262602B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826067B2 (ja) * 2004-04-28 2011-11-30 ソニー株式会社 固体撮像装置の製造方法および半導体装置の製造方法
JP4807768B2 (ja) * 2004-06-23 2011-11-02 ルネサスエレクトロニクス株式会社 パワートランジスタ装置及びそれを用いたパワー制御システム
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
KR100988776B1 (ko) * 2007-12-27 2010-10-20 주식회사 동부하이텍 리세스드 게이트 트랜지스터의 제조 방법
JP7179276B2 (ja) 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JPH06267985A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
US6380026B2 (en) * 1997-08-22 2002-04-30 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
TW362289B (en) * 1997-12-22 1999-06-21 United Microelectronics Corp Manufacturing method of metal oxide semiconductor field effect transistor
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
JP3449998B2 (ja) * 2000-10-05 2003-09-22 沖電気工業株式会社 半導体装置におけるコンタクトホールの形成方法
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US7701001B2 (en) * 2002-05-03 2010-04-20 International Rectifier Corporation Short channel trench power MOSFET with low threshold voltage

Also Published As

Publication number Publication date
CN1458676A (zh) 2003-11-26
US20050085036A1 (en) 2005-04-21
TW200400646A (en) 2004-01-01
JP3939195B2 (ja) 2007-07-04
US20040007757A1 (en) 2004-01-15
US6833304B2 (en) 2004-12-21
JP2003332348A (ja) 2003-11-21
CN1323429C (zh) 2007-06-27
US7259424B2 (en) 2007-08-21

Similar Documents

Publication Publication Date Title
JP5091487B2 (ja) 半導体装置の製造方法
KR100400079B1 (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
TWI269443B (en) Semiconductor device and method of manufacturing the same, semiconductor wafer
TWI278116B (en) Semiconductor device and manufacturing method thereof
US6821858B2 (en) Semiconductor devices and methods for manufacturing the same
JP2002299620A (ja) 炭化珪素半導体装置の製造方法
TW200931589A (en) Semiconductor device and manufacturing method thereof
JP2006012898A (ja) 半導体装置及びその製造方法
TWI262602B (en) Semiconductor device and manufacturing method thereof
JPH02180074A (ja) オフセット型電界効果トランジスタ及び絶縁ゲート型バイポーラトランジスタ
TW405266B (en) Insulating gate type semiconductor device and method of fabricating the same
JP4951978B2 (ja) 半導体装置及びその製造方法
JP2757262B2 (ja) 半導体装置の製造方法
JP2011211232A (ja) 炭化珪素半導体装置の製造方法
JPS5935463A (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JP2010027680A (ja) 半導体装置および半導体装置に製造方法
JP3273989B2 (ja) Ｍｉｓトランジスタの製造方法
JPH05343680A (ja) 半導体装置の製造方法
JP5280121B2 (ja) 半導体装置およびその製造方法
JPH0368173A (ja) 半導体装置
JP2635367B2 (ja) 半導体装置の製造方法
JP4179811B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
JPH06244415A (ja) 半導体装置およびその製造方法
JPS60226168A (ja) 相補型ｍｏｓ半導体装置
JPS63114173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees