CN1458676A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1458676A CN1458676A CN03125153A CN03125153A CN1458676A CN 1458676 A CN1458676 A CN 1458676A CN 03125153 A CN03125153 A CN 03125153A CN 03125153 A CN03125153 A CN 03125153A CN 1458676 A CN1458676 A CN 1458676A
- Authority
- CN
- China
- Prior art keywords
- groove
- opening
- region
- base region
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229920000728 polyester Polymers 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 2
- 239000002344 surface layer Substances 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 7
- -1 boron ion Chemical class 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 208000036829 Device dislocation Diseases 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体装置的制造方法，用于制造具有MOS型场效应晶体管的半导体装置，该MOS型场效晶体管具有：形成在半导体基板的表层部的第1导电型的沟道区域、形成在贯穿过该沟道区域而形成的沟槽的边缘部的第2导电型的源极区域、以及形成在所述半导体基板的表层部并与所述源极区域邻接的第1导电型的基极区域。该方法包括：在形成有沟道区域的半导体基板上，形成具有与基极区域对应的基极区域形成用开口及与沟槽对应的沟槽形成用开口的掩模层的工序；通过所述掩模层的基极区域形成用开口掺入杂质的基极区域形成工序；通过沟槽形成用开口形成沟槽的沟槽形成工序；以及在该沟槽的内壁面上形成栅极绝缘膜的工序。
Description
技术领域
本发明涉及一种形成有具有沟槽结构的MOS FET(金属氧化物半导体场效应晶体管)的半导体装置的制造方法，以及采用这种制造方法制造的半导体装置。
背景技术
在具有MOS FET(MOS型场效应晶体管)的半导体装置中，有的具有沟槽结构。在这种半导体装置中，沿沟槽的深度方向，配置着源极区域及沟道区域，以实现元件的小型化及功耗的降低。
图3示出了形成有采用现有技术的制造方法而制造出来的具有沟槽结构的MOS FET的半导体装置的构造的剖视图。
在硅基板51的表面上，形成有N-外延层52，在N-外延层52上，形成有扩散区65。按一定的间隔形成有穿过扩散区65、到达N-外延层52的厚度方向的途中的沟槽54。在沟槽54的内部，配置着由聚脂硅构成的栅极电极55。在栅极电极55的表面复盖着栅极氧化膜56。
在扩散区65的表层部，形成有N+源极区域57及P+基极区域58。扩散区65的剩余部分为P-沟道区域53。N+源极区域57形成在沟槽54的周边(边沿部位)。P+基极区域58则在相邻的的两个N+源极区域57之间形成，并且与P-沟道区域53连接。
在沟槽54的上方，覆盖着由氧化硅构成的绝缘膜59。在俯视图上，沟槽54的周边(N+源极区域57的上方)也存在着绝缘膜59。在两个相邻的绝缘膜59之间，构成接触孔60。在扩散区65及绝缘膜59的上面，形成由铝等金属构成的电极膜61。电极膜61被配置成填埋接触孔60的状态。
上述半导体装置工作时，电流由N+源极区域57，沿栅极氧化膜56，经过P-沟道区域53，流向硅基板51。
图4(a)、(b)及(c)是为了阐述图3所示的半导体装置的制造方法而绘制的剖视图。
首先，在硅基板5 1的上面，形成N-外延层52。再在N-外延层52的表层部，掺入旨在对P型进行控制的杂质，从而形成P-沟道区域53。然后形成P+基极区域58及沟槽54。虽然P+基极区域58及沟槽54，首先形成哪个都行，但下文对首先形成P+基极区域58的情况进行阐述。
在P-沟道区域53的上方，形成有在与P+基极区域58对应的部分具有开口(以下称作“基极区域形成用开口”)70的掩模层71。然后，通过该基极区域形成用开口70，向P-沟道区域53注入及扩散杂质，从而形成P+基极区域58(见图4(a))。之后，去掉掩模层71。接着，采用同样的手法，利用具有开口的其他掩模层，形成N+源极区域57。
其次，在P-沟道区域53的上方形成第1抗蚀剂膜73。该膜与沟槽54对应的部分具有开口(以下称作“沟槽形成用开口”)72。再通过该沟槽形成用开口72，蚀刻N+源极区域57、P-沟道区域53、以及N-外延层52的上部，从而形成沟槽54(见图4(b))。然后，去掉第1抗蚀剂膜73，将沟槽54的内壁面热氧化，形成栅极氧化膜56。
再其次，形成聚脂硅膜，并填埋沟槽54。然后向该聚脂硅膜中掺入杂质，使该聚脂硅膜可以导电。从而形成栅极电极55。栅极电极55的上表面与P+基极区域58及N+源极区域57的表面成为同一个平面。
接着，在经过上述工序处理的硅基板51的整个面上，形成氧化硅膜76。然后在该氧化硅膜76上形成第2抗蚀剂膜75。该第2抗蚀剂膜75，在与接触孔60对应的部分具有开口74(图4(c))。通过第2抗蚀剂膜75的开口74蚀刻氧化硅膜76，从而形成接触孔60。氧化硅膜76的剩余部分成为绝缘膜59。去掉第2抗蚀剂膜75后，再在经过上述工序处理的硅基板51上形成电极膜61，就制造出图3所示的半导体装置。
基极区域形成用开口70及沟槽形成用开口72是通过使用逐次移动式曝光装置的光刻技术而形成的。因此，对于P+基极区域58而言，沟槽形成用开口72需要准确对准沟槽54的规定位置(定位)后才能形成。
另外，用于形成接触孔60的开口74，要避开沟槽54(栅极电极55)的上方的位置形成。
如图3所示，由于P+基极区域58必须与栅极氧化膜56拉开间隔后配置，所以基极区域形成用开口70以与规定位置的P+基极区域58与栅极氧化膜56之间的间隔相等的扩散界限Md内的精度进行定位。另外，由于绝缘膜59必须存在于栅极电极55和电极膜61之间的所有部分，所以接触孔60要与接触孔60和栅极电极55的间隔相等的适当位置的接触界限Mc内的精度进行定位。，
然而，近年来，根据的功耗的需要，在功率MOS FET中的单元间距日趋细小，使扩散界限Md及接触界限Mc也越来越小。而在上述制造方法中，使用曝光装置进行曝光时，例如不可避免地要产生0.3μm左右的错位。因此，采用上述方法制造微小的具有沟槽结构的MOS FET就十分困难。
发明内容
本发明的目的在于提供一种能够制造具有沟槽结构的微小的MOSFET的半导体装置的半导体装置制造方法。
本发明的另一个目的在于提供一种形成有具有可微小化的沟槽结构的MOS FET的半导体装置。
本发明的半导体装置的制造方法，用于制造具有MOS型场效应晶体管的半导体装置，该MOS型场效晶体管具有：形成在半导体基板的表层部的第1导电型的沟道区域、形成在贯穿过该沟道区域而形成的沟槽的边缘部的第2导电型的源极区域、以及形成在所述半导体基板的表层部并与所述源极区域邻接的第1导电型的基极区域，其特征在于：该方法包括：为了形成沟道区域，向半导体基板的表层部掺入旨在控制第1导电型的杂质的工序；在形成有所述沟道区域的半导体基板上，形成具有与基极区域对应的基极区域形成用开口及与沟槽对应的沟槽形成用开口的掩模层的工序；为了形成基极区域，通过所述掩模层的基极区域形成用开口，向所述沟道区域的表层部掺入旨在控制第1导电型的杂质的基极区域形成工序；通过所述掩模层的沟槽形成用开口对所述半导体基板的表层部进行蚀刻，从而形成贯穿过所述沟道区域的沟槽的沟槽形成工序；以及在该沟槽的内壁面上形成栅极绝缘膜的工序。
采用本发明，在半导体基板表层部上的基极区域及沟槽的位置取决于在掩模层上形成的基极区域形成用开口及沟槽形成用开口。因此，例如在先形成基极区域后形成沟槽时，对于基极区域来说，沟槽可以在正确的位置上形成。沟槽形成用开口与沟槽形成一个具有连续的内壁侧面的凹处。
形成基极区域时，例如，也可以用抗蚀剂等暂时堵住沟槽形成用开口，通过基极区域形成用开口掺入杂质。同样，形成沟槽时，也可以用抗蚀剂等暂时堵住基极区域形成用开口，蚀刻半导体基板的表层部。形成基极区域或沟槽后，再去掉这些抗蚀剂即可。
综上所述，在这种半导体装置的制造方法中，基极区域及沟槽可以自动定位(自调整)，不需要定位工序。因此，能够制造形成有微小的具有沟槽结构的MOS FET的半导体装置。
所述方法最好还包括：在从所述沟槽内到所述沟槽形成用开口内的下部的区域以及所述基极区域形成用开口内的下部，形成聚脂硅膜的聚脂硅膜形成工序；向所述聚脂硅膜中掺入杂质，使所述聚脂硅膜导电的工序；在所述聚脂硅膜中，使所述沟槽内的多晶硅膜的上部、所述沟槽形成用开口内的聚脂硅膜、及所述基极区域形成用开口内的聚脂硅膜氧化，形成氧化硅膜的聚脂硅膜氧化工序；在该聚脂硅膜氧化工序后，在所述沟槽形成用开口及所述基极区域形成用开口内的所述氧化硅膜上形成抗蚀剂膜的工序；将该抗蚀剂膜作为掩模对所述掩模层进行蚀刻，在所述基极区域和所述沟槽之间形成与源极区域对应的源极区域形成用开口的工序；以及为了形成源极区域，通过所述源极区域形成用开口，向所述沟道区域的表层部掺入旨在控制第2导电型的杂质的工序。
也可以在硅基板整个面上形成聚脂硅膜后，采用蚀刻方式去掉除了沟槽内、沟槽形成用开口的下部以及基极区域形成用开口的下部外的部分，而形成这些区域。
通过将聚脂硅膜氧化的工序，在从沟槽的上部到沟槽形成用开口的下部的部分形成氧化硅膜。在后面的工序中，形成覆盖该氧化硅膜上部的电极膜后，该氧化硅膜便介于栅极电极与电极膜之间。因此，可以将该氧化硅膜当作绝缘膜。电极膜可以将邻接的两个绝缘膜之间作为接触孔，并与源极区域连接。
掺入杂质后可以导电的聚脂硅膜中，在沟槽内的一部分未被氧化，仍为多晶硅。该聚脂硅就成为栅极电极。
栅极电极及绝缘膜，都是由沟槽形成用开口与沟槽所形成的凹处内的聚脂硅膜构成的。因此，绝缘膜正好形成在栅极电极的正上方。绝缘膜的侧面，从沟槽的内部跨越到外部，沿着沟槽内的内壁延伸。
这样，绝缘膜是自动对准沟槽的位置而形成的。因此，接触孔也是自动对准沟槽等的位置而形成的。
又因为源极区域形成用开口，是与掩模层的开口部(基极区域形成用开口及沟槽区形成用开口)和非开口部相互易位形成的。所以源极区域的位置也由掩模层决定。因此，相对于基极区域及沟槽，源极区域自动定位而形成。
综上所述，在本半导体装置的制造方法中，基极区域、沟槽、源极区域，以及绝缘膜(接触孔)都能自动正确定位，所以不需要定位工序。因此，可以制造出形成有具有沟槽结构的微小的MOS FET的半导体装置。
掩模层可以选用对在形成沟槽的工序中所使用的蚀刻媒介物具有抗药性的物质，例如，可以是由氧化硅构成的物质。这时可以采用干蚀刻的方法形成沟槽。
本发明的半导体装置包括：形成在半导体基板的表层部的第1导电型的沟道区域；形成在贯穿过该沟道区域而形成的沟槽的边缘部的第2导电型的源极区域；形成在所述半导体基板的表层部并与所述源极区域邻接的第1导电型的基极区域；形成在所述沟槽的内侧壁上的栅极绝缘膜；在所述沟槽内，隔着所述栅极绝缘膜、与所述沟道区域对向配置的栅极电极；以及在该栅极电极的上方，配置成从所述沟槽的内部跨越到外部，并且具有沿着所述沟槽的内侧壁面从所述沟槽的内部延伸到外部的侧面的绝缘膜。
下面通过参照附图对实施例的讲述，进一步阐明本发明的上述和其他目的、特征及效果。
附图说明
图1表示本发明的一种实施例的半导体装置的结构的剖视图。
图2(a)～(i)是为了讲述图1所示的半导体装置的制造方法中各工序而绘制的剖视图。
图3表示采用现有技术的制造方法而制造出来的形成有具有沟槽结构的MOS FET的半导体装置的剖视图
图4(a)、(b)、(c)是为了讲述图3所示的半导体装置的制造方法中各工序而绘制的剖视图。
具体实施方式
图1表示本发明的一种实施例的半导体装置的结构的剖视图。该半导体装置形成有具有沟槽结构的MOS FET。
在硅基板1的表面，形成N-外延层2。在N-外延层2上，形成扩散区30。每隔一定的间隔形成的沟槽17，穿过扩散区30，并到达N-外延层2厚度方向的途中。各沟槽17都垂直于图1的纸面，并且基本上都相互平行地延伸。
在沟槽17的内部，配置着栅极电极26。该栅极电极26由掺入杂质后变成导体的聚脂硅构成。在栅极电极26的外面包裹着栅极电极氧化膜18。
在扩散区30的表层部，形成N+源极区域25及P+基极区域14。扩散区30的其他部位，成为P-沟道区域4。N+源极区域25在沟槽17的周边(边缘部)形成，P+基极区域14在N+源极区域25的两侧形成并且与之相邻。P+基极区域14与P-沟道区域4连接。
P+基极区域14比N+源极区域25厚。就是说，P-沟道区域4与P+基极区域14邻接的部分比与N+源极区域25邻接的部分薄。而且，P+基极区域14及N+源极区域25的杂质浓度比P-沟道区域4高，电阻较低。所以将这种MOS FET当作开关使用时，将开关OFF时所产生的反向电流(浪涌电流)流过包括电阻较低的P+基极区域14在内的部分。这样就能避免出现半导体元件由于发热而受损的问题。就是说，这种MOS FET具有很高的L负载承受性。
在栅极电极26的上方，设置着由氧化硅膜构成的绝缘膜28。绝缘膜28形成在从沟槽17的内部跨越到外部的区域。绝缘膜28的侧面28a，从没有阶差的沟槽17的内部跨越到外部，沿着沟槽17的内壁延伸。相邻的两个绝缘膜28之间成为接触孔31。在扩散区30及绝缘膜28上形成金属电极膜27。金属电极膜27配置成埋住接触孔31内，并与从接触孔31内露出的扩散区30连接。
以上的半导体装置动作时，电流在N+源极区域25和硅基板1之间，沿着栅极电极氧化膜18，流过P-沟道区域4。
图2(a)～(i)是为了讲述图1所示的半导体装置的制造方法中各工序而绘制的剖视图。
首先，在硅基板1的上面，形成N-外延层2。再将形成这种N-外延层2的硅基板1加热。在N-外延层2的表层部形成热氧化膜3。热氧化膜3的厚度例如约为100～1000
然后，通过该热氧化膜3，向N-外延层2的表层部注入硼离子，形成P-沟道区域4。该状态如图2(a)所示。注入硼离子时，使硼离子加速的能量约为100keV，硼离子的浓度约为1×1013～10×1013atoms/cm2。
再在热氧化膜3上，例如，通过CVD(Chemical Vapor Deposition)法形成氧化硅膜5。氧化硅膜5的厚度约为1000～10000。热氧化膜3和氧化硅膜5成为一体的氧化硅膜6。接着在氧化硅膜6上，采用光刻技术，形成第1抗蚀剂膜7。第1抗蚀剂膜7在规定位置具有开口8、9。在图(2)中，开口8和开口9都向着垂直于纸面的方向延伸。
接着，通过第1抗蚀剂膜7的开口8、9，蚀刻氧化硅膜6，从而在氧化硅膜6上形成与开口8对应的基极区域形成用开口10，与开口9对应的沟槽形成用开口11。基极区域形成用开口10和沟槽形成用开口11交错配置。
在基极区域形成用开口10和沟槽形成用开口11的底部，露出P-沟道区域4。图2(b)示出了这种状态。基极区域形成用开口10和沟槽形成用开口11的宽度例如约为0.4～0.6μm左右。然后去掉第1抗蚀剂膜7。
再采用光刻技术，形成在规定位置处具有开口12的第2抗蚀剂膜13。从而使基极区域形成用开口10位于开口12内，沟槽形成用开口11则被第2抗蚀剂膜13堵住。
接着，通过开口12内的基极区域形成用开口10，向P-沟道区域4的表层部注入硼离子，形成P+基极区域14(见图2(c))。这时氧化硅膜6起着防止向P-沟道区域4中与基极区域形成用开口10对应部位以外的部分注入硼离子的掩模作用。注入硼离子的密度例如约为1×1015～10×1015atoms/cm2。然后去掉第2抗蚀剂膜13。
再采用光刻技术，形成在规定位置处具有开口15的第3抗蚀剂膜16。从而使沟槽形成用开口11位于开口15内，基极区域形成用开口10则被第3抗蚀剂膜16堵住。
接着，通过开口15内的沟槽形成用开口11进行蚀刻，形成穿过P-沟道区域4、直到N-外延层2的厚度方向的中途(N-外延层2的上部)的沟槽17(图2(d))。沟槽17的深度，取决于P-沟道区域4等的厚度，例如约为0.5～3.0μm。蚀刻，例如可采用干蚀刻的方式进行。这时，氧化硅膜6对蚀刻剂具有抗药性，发挥着硬掩模的作用，使与沟槽形成用开口11对应部位之外的部位免受蚀刻。
沟槽形成用开口11和沟槽17形成一个凹处。该凹处具有几乎沿着同一平面连续的内壁。然后去掉第3抗蚀剂膜16。
再将经过上述工序处理的硅基板1加热，在沟槽17的内表面附近形成热氧化后产生的栅极电极氧化膜18。与此同时，从基极区域形成用开口11露出的P+基极区域14的表面附近也被热氧化。
然后，再利用CVD法之类的方法，使经过上述工序处理的硅基板1上形成聚脂硅膜19。聚脂硅膜19埋住沟槽17、沟槽形成用开口11和基极区域形成用开口10。接着，除了沟槽17、沟槽形成用开口11和基极区域形成用开口10内的下部外，其它部位的聚脂硅膜19经过蚀刻后都被去掉。图2(e))表示出这种状况。接着向剩下的聚脂硅膜19中掺入杂质，使其变成导体。
之后，再对经过上述工序处理的硅基板1进行氧化处理。使基极区域形成用开口10内及沟槽形成用开口11内的所有聚脂硅膜19和沟槽17内的聚脂硅膜19的上部氧化。(图2(f))。
这样，P+基极区域14表面附近的热氧化膜、被氧化过的聚脂硅膜19以及氧化硅膜6成为一个整体的氧化硅膜20。在氧化硅膜20上，与基极区域形成用开口10及沟槽形成用开口11对应的部位，分别形成凹处21、22。沟槽17内未被氧化而留下来的聚脂硅膜19成为栅极电极26。
然后再形成第4抗蚀剂膜23，以完全覆盖氧化硅膜20的表面。接着对抗蚀剂膜23进行反蚀刻(etch back)，使之仅存于凹处21、22内(图2(g))。
接着将凹处21、22内的第4抗蚀剂膜23作为掩模，蚀刻氧化硅膜20。蚀刻，例如可采用干蚀刻(例如反应性离子蚀刻(RIE))的方法进行。从而在氧化硅膜20上形成源极区域形成用开口24。就是说，源极区域形成用开口24，将氧化硅膜6(参阅图2(b))上的开口部(基极区域形成用开口10及沟槽形成用开口11)与非开口部对调地，形成与基极区域14和沟槽17之间的精密定位。
在这种状态下，在源极区域形成用开口24内，沟槽17和P+基极区域之间的P-沟道区域4露出来。而且氧化硅膜20存在于栅极电极26与N+源极区域14的上方。
接着通过该源极区域形成用开口24向P-沟道区域4的表层部注入旨在对N型进行控制的杂质。再将经过上述工序的硅基板进行缓冷处理，从而形成N+源极区域25。然后去掉第4抗蚀剂膜23。图2(h)示出这种状况。
再采用光刻技术，形成在规定位置具有开口32的第5抗蚀剂膜29，从而覆盖栅极电极26上方的氧化硅膜20，并且使P+基极区域上方的氧化硅膜20从开口32中露出来(图2(i))。
接着通过湿腐蚀去掉P+基极区域14上方露出来的氧化硅膜20。然后去掉第5抗蚀剂膜29。再在经过上述工序处理的硅基板1上形成金属电极膜27。栅极电极26上方的氧化硅膜20成为介于栅极电极26与金属电极膜27之间的绝缘膜28。这样就获得图1所示的半导体装置。
如上所述，绝缘膜28是沟槽17及沟槽形成用开口11内的一部分聚脂硅膜20被氧化后形成的。因此，绝缘膜28的侧面28a沿着沟槽17内壁延伸的方向(几乎是垂直于硅基板1的方向)延伸，不存在不齐等现象。
在上述制造方法中，P+基极区域14及沟槽17的位置分别取决与氧化硅膜6上形成的基极区域形成用开口10及沟槽形成用开口11(参阅图2(c)及图2(d)。基极区域形成用开口10及沟槽形成用开口11的位置则分别取决于第1抗蚀剂膜的开口8、9(参阅图2(b))。
另外，比较图2(g)及图2(h)可知，N+源极区域25是在与基极区域形成用开口10(凹处21)和沟槽形成用开口11(凹处22)之间形成的氧化硅膜6(氧化硅膜20)对应的部位上形成的。因此，N+源极区域25的位置也取决与氧化硅膜6的基极区域形成用开口10及沟槽形成用开口11的形成位置。
绝缘膜28的位置(接触孔的位置)则取决于氧化硅膜6的沟槽形成用开口11。所以P+基极区域14、沟槽17、N+源极区域25以及绝缘膜28(接触孔31)的相对位置关系，均取决于单一的氧化硅膜6，而不需在形成时，分别进行找正。就是说，P+基极区域、沟槽17、N+源极区域25以及绝缘膜28(接触孔31)都能自动定位(自调整)。
第2抗蚀剂膜13的开口12必须对准基极区域形成用开口10及沟槽形成用开口11的形成位置后形成(参阅图2(c))。可是，开口12只要使开口12的端部位于氧化硅膜6(该氧化硅膜存在于基极区域形成用开口10及沟槽形成用开口11之间)上就行。所以开口12的对位界限比现有技术的制造方法中的扩散界限Md及接触界限Mc(参阅图3)大。从而在形成开口12时，对于对位精度的要求不需要太高。
同样，第3抗蚀剂膜16的开口15(图2(d))及第5抗蚀剂膜29的开口32(图2(i))的对位界限也大。
而且，第4抗蚀剂膜23只通过控制蚀刻厚度，如图2(g)所示，就可以使其只存在于凹处21、22内，因而不需要进行横方向的对位。
综上所述，采用本发明的半导体装置的制造方法，节省了精确对位的工序。所以可以制造出形成有具有沟槽结构的微小的MOS FET半导体装置。这样，例如即使采用现有技术的曝光装置以0.4μm规则形成元件也可以使单元集成度(每个单位面积的单元数)一下子提高到现有技术的3～5倍左右。
例如，当将沟槽17的宽度及P+基极区域14的宽度分别设计为0.4μm时，采用本发明的半导体装置的制造方法，例如，可以将单元间距做成1.5～2.0μm。单元微小化后，就能增加单位面积的P-沟道区域4的数量及宽度，扩大通道面积。从而能减少通道电阻，减少半导体装置的ON电阻。
以上对本发明的具体实施例作了说明。但本发明也可采用其他方式实施。例如，以上的实施例是形成N型通道MOS FET的半导体装置的情况。但形成P型通道MOS FET的半导体装置也行。
另外在以上的实施例中，先形成P+基极区域14(图2(c))后，再形成沟槽17(图2(d))。但是也可以先形成沟槽17后再形成P+基极区域14。
对本发明的具体实施例作了详细说明。但是，这些说明只不过是为了阐明本发明的技术内容而使用的具体示例而已。不应该理解为本发明只限于这些具体示例。本发明的精神及范围只能由权利要求书所叙述的范围限定。
本专利申请与2002年5月13日向日本国专利厅提交的特愿2002—137517号对应，该专利申请书的所有内容均被本文引用。
Claims (8)
1、一种半导体装置的制造方法，用于制造具有MOS型场效应晶体管的半导体装置，该MOS型场效晶体管具有：形成在半导体基板的表层部的第1导电型的沟道区域、形成在贯穿过该沟道区域而形成的沟槽的边缘部的第2导电型的源极区域、以及形成在所述半导体基板的表层部并与所述源极区域邻接的第1导电型的基极区域，其特征在于：
包括：
为了形成沟道区域，向半导体基板的表层部掺入旨在控制第1导电型的杂质的工序；
在形成有所述沟道区域的半导体基板上，形成具有与基极区域对应的基极区域形成用开口及与沟槽对应的沟槽形成用开口的掩模层的工序；
为了形成基极区域，通过所述掩模层的基极区域形成用开口，向所述沟道区域的表层部掺入旨在控制第1导电型的杂质的基极区域形成工序；
通过所述掩模层的沟槽形成用开口对所述半导体基板的表层部进行蚀刻，从而形成贯穿过所述沟道区域的沟槽的沟槽形成工序；以及
在该沟槽的内壁面上形成栅极绝缘膜的工序。
2、如权利要求1所述的半导体装置的制造方法，其特征在于：所述基极区域形成工序包括用抗蚀剂堵住沟槽形成用开口的工序。
3、如权利要求1所述的半导体装置的制造方法，其特征在于：所述沟槽形成工序包括用抗蚀剂堵住所述基极区域形成用开口的工序。
4、如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：还包括：
在从所述沟槽内到所述沟槽形成用开口内的下部的区域以及所述基极区域形成用开口内的下部，形成多晶硅膜的聚脂硅膜形成工序；
向所述聚脂硅膜中掺入杂质，使所述聚脂硅膜导电的工序；
在所述聚脂硅膜中，使所述沟槽内的多晶硅膜的上部、所述沟槽形成用开口内的聚脂硅膜、及所述基极区域形成用开口内的聚脂硅膜氧化，形成氧化硅膜的聚脂硅膜氧化工序；
在该聚脂硅膜氧化工序后，在所述沟槽形成用开口及所述基极区域形成用开口内的所述氧化硅膜上形成抗蚀剂膜的工序；
将该抗蚀剂膜作为掩模对所述掩模层进行蚀刻，在所述基极区域和所述沟槽之间形成与源极区域对应的源极区域形成用开口的工序；以及
为了形成源极区域，通过所述源极区域形成用开口，向所述沟道区域的表层部掺入旨在控制第2导电型的杂质的工序。
5、如权利要求4所述的半导体装置的制造方法，其特征在于：所述聚脂硅膜形成工序包括在所述半导体基板整个面上的形成聚脂硅膜的工序，和通过蚀刻去掉除了沟槽内、沟槽形成用开口的下部、及基极区域形成用开口内的下部之外的所述聚脂硅膜的工序。
6、如权利要求4所述的半导体装置的制造方法，其特征在于：还包括：形成覆盖形成在所述沟槽上部的氧化硅膜的上部，并且与所述源极区域接触的电极膜的工序。
7、如权利要求1所述的半导体装置的制造方法，其特征在于：所述掩模层由氧化硅构成。
8、一种半导体装置，包括：形成在半导体基板的表层部的第1导电型的沟道区域；形成在贯穿过该沟道区域而形成的沟槽的边缘部的第2导电型的源极区域；形成在所述半导体基板的表层部并与所述源极区域邻接的第1导电型的基极区域；形成在所述沟槽的内侧壁上的栅极绝缘膜；在所述沟槽内，隔着所述栅极绝缘膜、与所述沟道区域对向配置的栅极电极；以及在该栅极电极的上方，配置成从所述沟槽的内部跨越到外部，并且具有沿着所述沟槽的内侧壁面从所述沟槽的内部延伸到外部的侧面的绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002137517A JP3939195B2 (ja) | 2002-05-13 | 2002-05-13 | 半導体装置の製造方法および半導体装置 |
| JP2002137517 | 2002-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1458676A true CN1458676A (zh) | 2003-11-26 |
| CN1323429C CN1323429C (zh) | 2007-06-27 |
Family
ID=29544870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031251536A Expired - Fee Related CN1323429C (zh) | 2002-05-13 | 2003-05-12 | 半导体装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6833304B2 (zh) |
| JP (1) | JP3939195B2 (zh) |
| CN (1) | CN1323429C (zh) |
| TW (1) | TWI262602B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471261B (zh) * | 2007-12-27 | 2012-02-08 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
| CN111164740A (zh) * | 2017-09-29 | 2020-05-15 | 株式会社田村制作所 | 场效应晶体管 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826067B2 (ja) * | 2004-04-28 | 2011-11-30 | ソニー株式会社 | 固体撮像装置の製造方法および半導体装置の製造方法 |
| JP4807768B2 (ja) * | 2004-06-23 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | パワートランジスタ装置及びそれを用いたパワー制御システム |
| JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| JPH06267985A (ja) * | 1993-03-17 | 1994-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6380026B2 (en) * | 1997-08-22 | 2002-04-30 | Micron Technology, Inc. | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks |
| TW362289B (en) * | 1997-12-22 | 1999-06-21 | United Microelectronics Corp | Manufacturing method of metal oxide semiconductor field effect transistor |
| US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| US6372595B1 (en) * | 1999-12-03 | 2002-04-16 | Legerity, Inc. | Lateral bipolar junction transistor with reduced parasitic current loss |
| JP3449998B2 (ja) * | 2000-10-05 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置におけるコンタクトホールの形成方法 |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US7701001B2 (en) * | 2002-05-03 | 2010-04-20 | International Rectifier Corporation | Short channel trench power MOSFET with low threshold voltage |
-
2002
- 2002-05-13 JP JP2002137517A patent/JP3939195B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-12 CN CNB031251536A patent/CN1323429C/zh not_active Expired - Fee Related
- 2003-05-12 US US10/435,658 patent/US6833304B2/en not_active Expired - Fee Related
- 2003-05-12 TW TW092112798A patent/TWI262602B/zh not_active IP Right Cessation
-
2004
- 2004-11-10 US US10/984,925 patent/US7259424B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471261B (zh) * | 2007-12-27 | 2012-02-08 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
| CN111164740A (zh) * | 2017-09-29 | 2020-05-15 | 株式会社田村制作所 | 场效应晶体管 |
| US11616138B2 (en) | 2017-09-29 | 2023-03-28 | Tamura Corporation | Field effect transistor |
| CN111164740B (zh) * | 2017-09-29 | 2024-02-13 | 株式会社田村制作所 | 场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400646A (en) | 2004-01-01 |
| US7259424B2 (en) | 2007-08-21 |
| US20050085036A1 (en) | 2005-04-21 |
| US6833304B2 (en) | 2004-12-21 |
| JP3939195B2 (ja) | 2007-07-04 |
| CN1323429C (zh) | 2007-06-27 |
| JP2003332348A (ja) | 2003-11-21 |
| TWI262602B (en) | 2006-09-21 |
| US20040007757A1 (en) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1205658C (zh) | 具有多厚度栅极氧化层的槽型半导体器件的制造方法 | |
| CN1311526C (zh) | 掩模数目减少的mos栅控器件生产工艺 | |
| JP3481287B2 (ja) | 半導体装置の製造方法 | |
| EP1085577A2 (en) | Power field-effect transistor having a trench gate electrode and method of making the same | |
| CN1645628A (zh) | 绝缘栅极型半导体装置及其制造方法 | |
| CN1661785A (zh) | 场效应晶体管及其制造方法 | |
| KR19990022910A (ko) | 반도체장치의 제작 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1375880A (zh) | 半导体器件及其制造方法 | |
| CN102386100A (zh) | 制造碳化硅半导体器件的方法 | |
| CN1805153A (zh) | 半导体器件及其制造方法 | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN1823424A (zh) | 半导体装置制造方法和半导体装置 | |
| CN108428743A (zh) | 金属/多晶硅栅极沟槽功率mosfet及其形成方法 | |
| CN1742378A (zh) | 半导体装置及其制造方法 | |
| CN1770468A (zh) | 绝缘栅型半导体装置及其制造方法 | |
| CN1320653C (zh) | 半导体集成电路器件 | |
| KR19980042422A (ko) | 접점 윈도우를 통해 베이스 주입한 ｐ-채널 ｍｏｓ 게이트 소자제조 공정 | |
| CN1458676A (zh) | 半导体装置及其制造方法 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| CN1941386A (zh) | 半导体器件 | |
| JP2005045123A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| US6878997B2 (en) | Compensation component and method for fabricating the component | |
| CN100343994C (zh) | 半导体存储装置及其制造方法 | |
| CN1926671A (zh) | 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070627 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |