TWI255041B - MOSFET threshold voltage tuning with metal gate stack control - Google Patents

MOSFET threshold voltage tuning with metal gate stack control Download PDF

Info

Publication number
TWI255041B
TWI255041B TW093101057A TW93101057A TWI255041B TW I255041 B TWI255041 B TW I255041B TW 093101057 A TW093101057 A TW 093101057A TW 93101057 A TW93101057 A TW 93101057A TW I255041 B TWI255041 B TW I255041B
Authority
TW
Taiwan
Prior art keywords
metal
thickness
metal layer
work function
layer
Prior art date
Application number
TW093101057A
Other languages
English (en)
Other versions
TW200417015A (en
Inventor
Wei Gao
Yoshi Ono
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200417015A publication Critical patent/TW200417015A/zh
Application granted granted Critical
Publication of TWI255041B publication Critical patent/TWI255041B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1255041 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種互補金氧半導體（CM0S)製造 過程，更詳而言之，係關於使用堆疊金屬閘極控制閘極功 函數以及電晶體臨限電壓之C Μ 0 S裝置。 【先前技術】 於互補金氧半導體（CMOS)電路中NMOS與PMOS 構件之臨限電壓（Vth )大抵上支配著速度、待命電流、 以及操作電流性能特性。必須設定Vth使'' on 〃電流最 大化，同時最小化'' off〃電流。通常這是由電路設計與 應用所決定之取捨。一般而言，使用V th調整佈植物來微 調電晶體之通道區域中摻雜程度，藉此調整Vth。當電晶 體之特徵尺寸持續縮小，試圖努力將短通道效應最小化以 及衝穿效應與隨著佈値與退火降低汲極誘發阻障之減少， 最終限制了裝置的速度。 另一種代替Vth調整之方法係控制閘極之功函數。通 常藉由佈植閘極多晶矽，其中施體（donor )摻質係置於 NM0S之鬧極中，以及受體（acceptor)摻質係置於 NM0S之閘極中。惟，使用佈植多晶矽閘極產生另一系列 的問題。透過閘極介電質至通道之摻質擴散影響接近閘極 介電質之Vth與多晶矽耗竭，並限制電晶體性能。使用金 屬閘極材料來解決此擴散問題。 金屬閘極技術中，需要選擇適合N與P Μ 0 S F E T s功 (2) 1255041 函數材料。功函數係從費米能階（ 電子到真空中所需之能量。不同材 同的功函數。因爲NMOS與PMOS 係不同金屬材料。 習知製程已利用通道佈植與多 選擇的結合。因此，閘極功函數通 選擇。製造不同閘極功函數之材料 如互補NMOS與PMOS電晶體之需 。NMOS與PMOS閘極使用完全不 步驟增加以及不希望得到的複雜度 若能令CMOS裝置中PMOS | 同金屬材料係有益的。 若相同閘極金屬材料能產生不 【發明內容】 本發明允許依照閘極介電質上 之調整來微調電晶體Vth。藉由修 中底部金屬，可變更閘極之功函數 値之間。 依此，本發明提供一種設定 Μ Ο S F E T電晶體臨限電壓之方法。 形成一閘極氧化層於一通道區域之 之第一金屬層於該閘極氧化層上； 二金屬層於該第一金屬層上；以及 level )移除一個 料，甚至不同金屬有不 功函數需求不同，通常 晶矽或金屬鬧極材料之 常支配閘極金屬材料的 於同樣一片晶圓上，例 求，需要不同閘極材料 同之金屬材料導致製造 〇 N Μ 0 S之閘極使用共 同功函數係有好處的。 雙金屬堆疊中金屬厚@ 改例如雙金屬閘極堆4 自一金屬値到另一金屬 :具有金屬閘極堆疊& 該方法包括下列步驟： 上；形成具有第一厚度 形成具有第二厚度之第 建立閘極功函數，依據 -5- (3) 1255041 第一金屬第一厚度與第二金屬第二厚度之結合。 於一實施例中，形成第一金屬包括第一厚度約小於 1.5奈米（nm)，以及形成第二金屬包括第二厚度約大於 1 0奈米（nm )。接著，建立閘極功函數包括建立主要對 應於該第二金屬第二厚度之閘極功函數。或者，形成第一 金屬包括第一厚度約大於20奈米（nm )，以及建立閘極 功函數包括建立主要對應於該第一金屬第一厚度之閘極功 函數。 又另一種方式爲，形成第一金屬包括具有低功函數之 第一金屬，以及形成第二金屬包括具有高功函數之第二金 屬。接著，建立閘極功函數包括建立主要對應於該高功函 數與低功函數之結合的功函數。或者，第一金屬能具有高 功函數而第二金屬能具有低功函數。 將由下說明上述方法的其他細節以及具有雙金屬閘極 之MOSFET裝置。 【實施方式】 第1圖至第5圖顯不於完成本發明金屬閘極堆疊 MOSFET之過程中的步驟。第1圖爲在製造聞極前，本發 明之MOSFET 100之部分剖面圖。於沉積所希望之雙金屬 閘極前，Μ 0 S F E T結構係用任何習知方法形成。一範例方 法顯示閘極代替過程。惟，本發明之過程亦可應用於自動 對準閘極過程。顯示有一矽（S i )基板1 〇 2、場效氧化區 域104、以及位於基板102與場效氧化區域1〇4之上的一 -6- (4) 1255041 閘極介電質1 06。閘極介電質可爲任何能被沉積或生成々 傳統材料。 第2圖顯不第1圖之M〇SFET在沉積第一金屬層之 後的部分剖面圖。利用習知技術沉積一層具有約5 〇人々 所希望厚度之薄的第一金屬層200(或其他金屬材料> 。 根據結構設計，該薄膜之成分可譬如爲W、Ti、^ — i a之兀 件式薄膜、譬如Ta- N或Ti— N之雙材料、或由兩種以 上的元件組成之化合物。本發明並不限於特定種類的材米斗 〇 第3圖顯示第2圖之MOSFET在沉積第二金屬層之 後的部分剖面圖。利用習知技術沉積一層具有約2 〇 〇 〇人 之所希望厚度之薄的第二金屬層300 (或其他金屬材料） 。根據結構設計，該薄膜之成分可譬如爲Al、Pt、或Cu 之兀件式薄膜、譬如W—N或Ti 一 N之雙材料、或由兩種 以上的元件組成之化合物。同樣的，本發明並不限於特定 材料。 第4圖顯示第3圖之MOSFET在蝕刻過程後的部分 剖面圖。金屬堆疊200 / 3 00。該金屬堆疊200 / 3 00係由 蝕刻或化學機械拋光（CMP’d )以形成所要的金屬閘極堆 疊。可依需要熱處理、電處理、電處理、或機械處理所得 之結構。 第5圖顯示完成之MOSFET的部分剖面圖。MOSFET 100包括砂通道區域500以及位於該通道區域500之上的 閘極氧化層106。閘極502包括具有第一厚度504之第一 (5) 1255041 金屬層200，覆蓋於閘極氧化層106之上。具有第二 506之第二金屬層300，不與第一金屬層200相互擴 non-diffused)，並覆於第一金屬層 200之上。該 502具有對應第一金屬第一厚度504與第二金屬第二 506之閘極功函數。 如在此所用， '' 不相互擴散〃意指並不故意利用 確保兩金屬完全的混合達到平衡狀態之退火過程退火 兩金屬層互相擴散。大體而言，金屬會於接觸時相互 。但在某些情況下，例如當使用如TiN/ Pt之化合物 屬時，可能會發生並不顯著之擴散量。覆蓋之金屬具 顯著之擴散量可被視爲不相互擴散者。換句話說，當 如Ti/ Pt之金屬組合時，其中無可避免會有小量的 ，但此部份地擴散並不至於與金屬之較籠統的不相互 狀態矛盾。在某些態樣中，當組成改變時，可形成介 於兩金屬層之間。因而形成兩層不相互擴散之金屬層 及自一小部份不相互擴散金屬堆疊厚度形成之介面層 某些M0SFET態樣中，第一金屬層第一厚度5 04小 1.5奈米（nm)以及第二金屬層第二厚度506大於| nm。用 ''大約〃 一詞來形容這些厚度（以及下述之 厚度）係由於習知IC製造公差。於上個範例中，閘 函數主要對應第二金屬第二厚度，因爲考慮到第一金 一厚度相對較薄。如在此所用之''主要〃一詞意指γ 部分〃。例如，若閘極功函數係主要對應第二金屬第 度時，則第一金屬第一厚度之相對較大的改變，於整 厚度 散（ 閘極 厚度 譬如 ，使 擴散 /金 有不 使用 擴散 擴散 面層 ，以 。在 於約 ^ 1 0 其他 極功 屬第 絕大 二厚 體功 -8- (6) 1255041 函數中產生相對較小的改變。實際上，第一金屬第一厚度 504範圍在0至20 nm內。當第一金屬第一厚度504大於 2 00 nm時，第一厚度被視爲相對地厚且閘極功函數則主 要地對應第一金屬第一厚度。這些由第一或第二金屬厚度 主導爲極端的狀況。當第一金屬第一厚度5 04範圍在1·5 至20 nm內時，功函數變成取決於兩金屬層厚度。當第一 金屬第一厚度5 04範圍在1.5至10 nm內時，此結合的效 果更突出。 通常Al、Ti、Ta、Hf、Zr、’ TaN、以及等效之金屬具 有低功函數，而Pt、Ir、Ni、Co、WN、以及等效之金屬 具有高功函數。於MOSFET之某些態樣中，第一金屬層 200具有低功函數，而第二金屬層300具有高功函數。則 閘極功函數取決於高與低功函數之結合。例如，第一金屬 層2 00可爲譬如爲W、Ti、Ta之元件金屬材料或譬如Ta —N或Ti— N之雙金屬。第二金屬層300可爲譬如爲Ir、 Pt、或Cii之元件金屬材料或譬如爲w— Ν或Ti— Ν之雙 金屬。或者，第一金屬層200具有高功函數，而第二金屬 層300具有低功函數。例如，第二金屬層3⑽可爲譬如爲 W、Ti、Ta之元件金屬材料或譬如Ta__N或Ti—N之雙 金屬。第一金屬層200可爲譬如爲Ir、pt、或Cu之元件 金屬材料或譬如爲W-N或Ti— ν之雙金屬。上述列舉之 金屬並非列舉全部可能包括之材料，亦可使用其他材料。 第6圖顯示本發明具有金屬閘極堆疊之雙閘極 MOSFET 600之部分剖面圖。m〇SFET 600包括閘極氧化 (7) 1255041 層602 / 6 04，分別覆於NMOS與PMOS通道區域606/ 6〇8之上。具有第一厚度 612之第一金屬層 610，覆於 NM0S閘極氧化層602上。具有第二厚度616之第二金屬 層614，並不擴散至第一金屬層610，並且覆於NM0S閘 極氧化層6 0 2上。N Μ 0 S閘極功函數取決於第一金屬第一 厚度612與第二金屬第二厚度616之結合。 第一金屬層610具有第三厚度618覆於PM0S閘極氧 化層604上。第二金屬層614具有第四厚度620，並不擴 散至第一金屬層610，並且覆於第一金屬第三厚度618上 。PM0S閘極功函數取決於第一金屬第三厚度618與第二 金屬第四厚度620之結合。 於某些態樣中，NM0S閘極功函數主要取決於第一金 屬第一厚度以及PM0S閘極功函數主要取決於第二金屬第 四厚度。例如，當第一厚度大於2 0 nm且第三厚度小於 1·5 nm。或者，NM0S閘極功函數主要取決於第二金屬第 二厚度（當第一厚度小於1 .5 nm )以及PM0S閘極功函數 主要取決於第一金屬第三厚度（當第三厚度相對地較厚， 例如，大於1 0 n m )。 第一金屬層610具有低功函數，而第二金屬層614具 有高功函數，使NM0S與PM0S閘極功函數取決於高與低 功函數之結合。例如，第一金屬層6 1 0可爲譬如爲W、Ti 、丁a之元件金屬材料或譬如Ta-N或Ti— N之雙金屬。 第二金屬層614可爲譬如爲ir、pt、或Cll之元件金屬材 料或譬如爲W - N或Ti 一 N之雙金屬。 -10- (8)1255041 或者，第一金 6 1 4具有低功函數 高與低功函數之結 w、T i、τ a之元件 金屬。第一金屬層 金屬材料或譬如爲 於某些態樣中 nm，第二金屬第二 功函數主要取決於 一金屬第三厚度 6 6 2 0約大於1 〇 n m 金屬第四厚度620 | 於某些態樣中 nm，貝ij NMOS 閘？ 6 1 2。同樣的，當_ 則Ρ Μ Ο S閘極功函 因此，由第一金屬 內，以及第一金屬 內，來大致上控制 功能描述 第7圖顯示臨 據兩金屬之間不同 控制電晶體之臨限 屬層61〇具有高功函數，而第二金屬層 ’使NMOS與pM〇s閘極功函數取決於 合。例如’第二金屬層6丨4可爲譬如爲 金屬材料或譬如Ta—N或Ti—N之雙 61〇可爲譬如爲Ir、pt、或Cu之元件 W—N或Ti— n之雙金屬。 ’虽第一金屬第一厚度6 1 2約小於1 . 5 厚度6 1 6約大於I 〇 n m，則Ν Μ Ο S閘極 第二金屬第二厚度616。同樣的，當第 18約小於！·5 nm，第二金屬第四厚度 ’則PMOS閘極功函數主要取決於第二 〇 ，當第一金屬第一厚度 612約大於20 函功函數主要取決於第一金屬第一厚度 ^一金屬第三厚度618約大於20 nm， 數主要取決於第一金屬第三厚度618。 層第一厚度612位於0至20 nm之範圍 層第三厚度618位於0至20 nm之範圍 Ν Μ Ο S與Ρ Μ Ο S閘極功函數。 限電壓爲第一閘極金屬厚度之函數。根 功函數，可藉由調整第一金屬之厚度’ 電壓。例如，閘極金屬堆疊可爲TiN / -11 - (9) 1255041 A1堆疊，其中TiN爲第一金屬。當TiN非常薄 （ nm ) 時’功函數與由 A1完全構成之閘極一致。當 層厚度朝6 nm增加時，臨限電壓增加。當τιν層厚 加到超過20 nm時，TiN層主導功函數，而功函數 T i N完全構成之金屬閘極一致。因此，對於變更有效 功函數，使功函數同時取決於第一與第二金屬厚度兩 1至1 0 nm之低（第一）金屬厚度係非常關鍵的。 第8圖顯示本發明一種設定具有一個金屬閘極堆 Μ Ο S F E T電晶體臨限電壓之方法的流程圖。雖然該方 以及以下之第9圖的方法）係由一系列的依照數字排 步驟來淸楚說明，除非特別說明否則不應將其視爲特 序。應了解，可能省略某些步驟，而係平行執行，或 維持嚴格先後順序之需要來執行。該方法從步驟8 0 0 〇 步驟8 0 2形成覆於通道區域上之閘極氧化層。 8 04形成具有第一厚度之第一金屬層於該閘極氧化層 步驟806形成具有第二厚度之第二金屬層於該第一金 上。步驟8 08建立閘極功函數，取決於第一金屬第一 與第二金屬第二厚度之結合。於本方法之某些態樣中 立取決於第一金屬第一厚度與第二金屬第二厚度之結 閘極功函數包括建立臨限電壓（Vth )。 於某些態樣中，於步驟8 04中形成具有第一厚度 一金屬層於該閘極氧化層上包括該第一厚度小於約1 · 米（nm)。於步驟806中形成具有第二厚度之第二 <1.5 TiN 度增 與由 堆疊 者， 疊之 法（ 列的 定順 無須 開始 步驟 上。 屬層 厚度 ，建 合的 之第 5奈 金屬 -12- (10) 1255041 層於該第一金屬層上包括該第二厚度大於約l 0 ，於步驟808中建立取決於第一金屬第一厚度與 第二厚度之結合的閘極功函數包括建立主要取決 屬第二厚度之閘極功函數。 或者，於步驟804中形成具有第一厚度之第 於該閘極氧化層上包括該第一厚度大於約2 0奈 。因此，於步驟8 0 8中建立取決於第一金屬第一 二金屬第二厚度之結合的閘極功函數包括建立主 第一金屬第一厚度之閘極功函數。 於某些態樣中，於步驟8 04中形成具有第一 一金屬層於該閘極氧化層上包括該第一金屬具有 ，以及於步驟8 06中形成具有第二厚度之第二金 第一金屬層上包括該第二金屬具有高功函數。因 驟8 0 8中建立閘極功函數包括建立主要取決於高 數之結合。例如，於步驟8 0 4中形成具有具有低 第一金屬層可包括使用譬如爲 W、Ti、Ta之元 料或譬如爲Ta — N或Ti — N之雙金屬。於步驟 成具有局功函數之第二金屬層可包括使用譬如爲
或Cu之元件金屬材料或譬如爲w— N或Ti— N 〇 或者，於步驟804中形成第一金屬層包括具 數之第一金屬層，可使用譬如爲Ir、Pt、或Cu 屬材料或譬如爲W-N或Ti-N之雙金屬。於步 形成第二金屬層包括具有低功函數之第二金屬層 nm ε 因此 第二金屬 於第二金 一金屬層 米（nm ) 厚度與第 要取決於 厚度之第 低功函數 屬層於該 此，於步 與低功函 功函數之 件金屬材 8 0 6中形 I r、P t、 之雙金屬 有高功函 之元件金 驟8 06中 ，可使用 -13- (11 ) 1255041 譬如爲W、Ti、Ta之元件金屬材料或譬爲如Ta — - N之雙金屬。因此，於步驟808中建立閘極功函 建立主要取決於高與低功函數之結合。 於該方法某些態樣中，於步驟8 0 6中形成具有 度之第一金屬層於第一金屬層上包括次步驟。步| 沉積第二金屬至一大於第二厚度之初始厚度。步馬 藉由如化學蝕刻或化學機械硏磨（CMP )之處理， 第二金屬層厚度，其厚度等於初始厚度減去第二厚 於一些態樣中，於步驟8 04中形成具有第一厚 一金屬層於閘極氧化層上包括次步驟。步驟804a 一金屬至一大於第一厚度之初始厚度。步驟804b 化學蝕刻或CMP之處理，移除一第一金屬層厚度 度等於初始厚度減去第一厚度。 第9圖顯示本發明一種設定具有多個金屬閘極 雙金屬MOSFET電晶體臨限電壓之方法的流程圖 900開始。步驟902形成覆於NMOS與PMOS通道 之一閘極氧化層。步驟904形成具有第一厚度之第 層於該NMOS閘極氧化層上。步驟906形成具有第 之第一金屬層於該PMOS閘極氧化層上。步驟908 有第二厚度之第二金屬層於該第一金屬第一厚度上 910形成具有第四厚度之第二金屬層於該第一金屬 度上。步驟912建立取決於第一金屬第一厚度與第 第二厚度之結合的NMOS閘極功函數。步驟914建 於第一金屬第三厚度與第二金屬第四厚度之結合的
N或T i 數包括 第二厚 1 8 0 6a 聚 8 06b 移除一 度。 度之第 沉積第 藉由如 ，其厚 堆疊之 。步驟 區域上 一金屬 三厚度 形成具 。步驟 第三厚 二金屬 立取決 PMOS -14- (12) 1255041 閘極功函數。 於某些態樣中，於步驟906中形成具有 一金屬層於Ρ Μ Ο S閘極氧化層上包括次步驟 步驟906a沉積第一金屬至第一厚度。步驟 金屬至第三厚度。例如，第一厚度可能厚於 區分Ν Μ Ο S與Ρ Μ Ο S閘極功函數。例如，於 步驟906b可蝕刻第一金屬至第三厚度，等 情控，第一厚度可能小於第三厚度，或第一 三厚度。 於某些態樣中，於步驟9 1 2中建立取決 一厚度與第二金屬第二厚度之結合的NMOS 括建立一功函數主要取決於第一金屬第一厚 第一厚度相對地厚（如上定義）。於一些實 驟914中建立取決於第一金屬第三厚度與第 度之結合的PMOS閘極功函數包括建立一功 於第二金屬第四厚度，例如，當第三厚度相 定義）。 或者，於步驟912中建立NMOS閘極功 一功函數主要取決於第二金屬第二厚度（當 地薄，例如小於1 . 5 n m )。於步驟9 1 4中建 功函數包括建立一功函數主要取決於第一金 當第三厚度相對地厚，例如，大於20 nm ) 於某些態樣中，於步驟904及步驟906 屬層於NMOS與PMOS閘極氧化層上包括該 第三厚度之第 (未圖不）。 9 0 6 b蝕刻第一 第三厚度，以 某些態樣中， 於零。於某些 厚度可等於第 於第一金屬第 閘極功函數包 度，例如，當 施例中，於步 二金屬第四厚 函數主要取決 對地薄（如上 函數包括建立 第一厚度相對 立Ρ Μ Ο S閘極 屬第三厚度（ 〇 中形成第一金 第一金屬具有 -15- (13) 1255041 低功函數，使用譬如爲 w、Ti、Ta之元件金屬材料或譬 爲如Ta— N或Ti— N之雙金屬。於步驟908與步驟910 中形成具有第二金屬層於該第一金屬層上包括該第二金屬 具有高功函數，使用譬如爲Ir ' Pt、或Cu之元件金屬材 料或譬如爲W—N或Ti— N之雙金屬。 或者，於步驟904及步驟906中形成第一金屬層於 NMOS與PMOS閘極氧化層上包括該第一金屬具有高功函 數，以及於步驟908與步驟910中形成具有第二金屬層於 該第一金屬層上包括該第二金屬具有低功函數。可使用上 述例子之高與低功函數金屬。 於某些態樣中，於步驟9 0 4中形成具有第一厚度之第 一金屬層於該NMOS閘極氧化層上包括第一厚度小於約 1.5 nm。於步驟908形成具有第二厚度之第二金屬層於該 第一金屬第一厚度上包括第二厚度大於約10 nm。接著， 於步驟912中建立取決於第一金屬第一厚度與第二金屬第 二厚度之結合的NMOS閘極功函數包括建立主要取決於第 二金屬第二厚度之閘極功函數。 同樣的，於步驟906中形成具有第三厚度之第一金屬 層於該PM0S閘極氧化層上包括第三厚度小於約1.5 nm。 於步驟910中形成具有第四厚度之第二金屬層於該第一金 屬第三厚度上包括第四厚度大於約1 0 nm。接著，於步驟 914建立取決於第一金屬第三厚度與第二金屬第四厚度之 結合的P Μ 0 S閘極功函數包括建立主要取決於第二金屬第 四厚度之閘極功函數。 -16- (14) 1255041 於某些態樣中，於步驟9 0 4中形成具有第一厚度之第 一金屬層於該 Ν Μ Ο S閘極氧化層上包括第一厚度大於約 2 0 nm。接著，於步驟9 1 2中建立取決於第一金屬第一厚 度與第二金屬第二厚度之結合的NMOS鬧極功函數包括建 立主要取決於第一金屬第一厚度之NM0S閘極功函數。同 樣的，當（步驟906 )第三厚度大於約20 nm時，於步驟 914建立取決於第一金屬第三厚度與第二金屬第四厚度之 結合的PMOS閘極功函數包括建立主要取決於第一金屬第 三厚度之PMOS閘極功函數。 通常，於步驟904中形成具有第一厚度之第一金屬層 於該NMOS閘極氧化層上包括第一厚度於0至20 nm範 圍內。同樣的，於步驟906中形成具有第三厚度之第一金 屬層於該PMOS閘極氧化層上包括第三厚度於0至20 nm 範圍內。 已於上揭露堆疊金屬閘極 M0SFET裝置與相關製程 。對於完整的CMOS應用，其中NM0SFET之金屬堆疊不 同於PMOS FET之金屬堆疊，第一金屬層通常沉積於整個 晶圓表面上。接著執行圖形化與蝕刻步驟。因爲第一（較 低）金屬層係極薄，於1 〇奈米等級，可用施或乾過程輕 易地蝕刻。若第一金屬層被完全的蝕刻移除，電晶體則輕 而易舉的使用第二金屬閘極材料作爲其閘極。 已揭露各種閘極金屬以及第一和第二閘極金屬之結合 之範例。但本發明並不僅限於這些例子。再者，這些範例 僅使用金屬閘極材料來說明。本發明亦可使用其他材料或 •17- (15) 1255041 金屬與其他材料之結合來據以實施。例如，第一層可爲金 屬而第二層可爲多晶矽。熟悉該項技藝者應可了解本發明 之其他變化與實施例。 【圖式之簡單說明】 第1圖至第5圖顯示於完成本發明金屬閘極堆疊 MOSFET之過程中的步驟。 第 6圖顯示本發明具有金屬閘極堆疊之雙閘極 MOSFET之部分剖面圖。 第7圖顯示臨限電壓爲第一閘極金屬厚度之函數。 第8圖顯示本發明一種設定具有一個金屬閘極堆疊之 MOSFET電晶體臨限電壓之方法的流程圖。 第9圖顯示本發明一種設定具有多個金屬閘極堆疊之 雙金屬MOSFET電晶體臨限電壓之方法的流程圖。 [元件符號說明] 100 金氧半導體場效電晶體 1 02 矽基板 104 場效氧化區域 106 閘極電介質 2 00 第一金屬層 3 00 第二金屬層 5 00 通道區域 5 02 閘極 -18- (16) 1255041 5 04 第一厚度 5 06 第二厚度 6 00 金氧半導體場效電晶體 6 02 Ν Μ Ο S閘極氧化層
604 PMOS閘極氧化層 6 0 6 NMOS通道區域 6 0 8 PMOS通道區域 6 10 第一金屬層 612 第一厚度 6 14 第二金屬層 6 16 第二厚度 6 18 第三厚度 620 第四厚度
-19-

Claims (1)

  1. (1) 1255041 拾、申請專利範圍 1 . 一種於具有金屬閘極堆疊之M 0 S F E T中的設定臨 限電壓之方法，該方法包括步驟如下： 形成一閘極氧化層於一通道區域上； 形成一具有一第一厚度之第一金屬層於該閘極氧化層 上； 形成一具有一第二厚度之第二金屬層於該第一金屬層 上；以及 建立取決於第一金屬第一厚度與第二金屬第二厚度之 結合的閘極功函數。 2 ·如申請專利範圍第1項之方法，其中，形成一具 有一第一厚度之第一金屬層於該閘極氧化層上包括第一厚 度小於約1 · 5奈米（n m ); 其中形成一具有一第二厚度之第二金屬層於該第一金 屬層上包括第二厚度約大於1 〇 nm ;以及 建立取決於第一金屬第一厚度與第二金屬第二厚度之 結合的閘極功函數包括建立主要取決於第二金屬第二厚度 之閘極功函數。 3 .如申請專利範圍第1項之方法，其中，形成一具 有一第一厚度之第一金屬層於該閘極氧化層上包括第一厚 度大於約2 0奈米（n m );以及 建立取決於第一金屬第一厚度與第二金屬第二厚度之 結合的閘極功函數包括建立主要取決於第一金屬第一厚度 之閘極功函數。 -20· (2) 1255041 4.如申請專利範圍第1項之方法，其中，形成一具 有一第一厚度之第一金屬層於該閘極氧化層上包括該第一 金屬層具有低功函數； 其中形成一具有一第二厚度之第二金屬層於該第一金 屬層上包括該第二金屬層具有高功函數；以及 建立取決於第一金屬第一厚度與第二金屬第二厚度之 糸口曰的聞極功函數包括建I取決於筒與低功函數之結合的 閘極功函數。 5 ·如申請專利範圍第4項之方法，其中，形成第一 金屬層具有低功函數包括第一金屬材料選自包括譬如爲w 、Τι、Ta之兀件金屬材料以及譬如爲Ta— N或了丨―n之 雙金屬的群組中；以及 其中形成第一金屬層具有高功函數包括第二金屬材料 選自包括譬如爲Ir、Pt、或Cu之元件金屬材料以及譬如 爲W— N或Ti 一 N之雙金屬的群組。 6 ·如申請專利範圍第1項之方法，其中，形成一具 有一第一厚度之第一金屬層於該閘極氧化層上包括該第一 金屬層具有高功函數； 其中形成一具有一第二厚度之第二金屬層於該第一金 屬層上包括s亥第一亞屬層具有低功函數；以及 建立取決於第一金屬箄一厚度與第二金屬第二厚度之 結合的閘極功函數包括建立主要取決於高與低功函數之結 合的閘極功函數。 7.如申請專利範圍第6項之方法，其中，形成第一 -21 - (3) 1255041 金屬層具有高功函數包括第一金屬材料選自包括譬如爲h 、Pt、或C11之元件金屬材料以及譬如爲w—N或Ti— N 之雙金屬的群組；以及 其中形成第二金屬層具有低功函數包括第二金屬材料 選自包括譬如爲w、T i、T a之元件金屬材料以及譬如爲 Ta — N或Ti — N之雙金屬的群組中。 8. 如申請專利範圍第1項之方法，其中，形成一具 有一第二厚度之第二金屬層於該第一金屬層上包括： 沉積該第二金屬層至一大於該第二厚度之初始厚度； 以及 藉由選自包括化學蝕刻與化學機械硏磨（C Μ P )之群 組的處理過程，移除一層第二金屬層厚度等於該初始厚度 減去該第二厚度。 9. 如申請專利範圍第1項之方法，其中，形成具有 第一厚度之第一金屬層於閘極氧化層上包括： 沉積該第一金屬層至一大於第一厚度之初始厚度·，以 及 藉由選自包括化學蝕刻與化學機械硏磨（CMP )之群 組的處理過程，移除一層第一金屬層厚度等於該初始厚度 減去該第一厚度。 10. 如申請專利範圍第1項之方法，其中，形成具有 第一厚度之第一金屬層於該閘極氧化層上包括形成第一金 屬第一厚度於0至20 nm範圍內。 11. 如申請專利範圍第1項之方法，其中，建立取決 -22- (4) 1255041 於第_金屬第一厚度與第二金屬第二厚度之結合的閘極功 函數包括建立一臨限電壓（Vth)。 12 _ _於具有複數個金屬閘極堆疊之雙金屬 MOSFET中的設定臨限電：壓之力丨去’ _力？去包1括步''驟如下* 形成一閱極氧化層於NMOS與PMOS通道區域上； 形成一具有一第一厚度之第一金屬層於該NMOS閘極 氧化層上； 形成一具有一第三厚度之第一金屬層於該PMOS閘極 氧化層上； 形成一具有一第二厚度之第二金屬層於該第一金屬層 第一厚度上； 形成一具有一第四厚度之第二金屬層於該第一金屬層 第三厚度上； 建立取決於第一金屬第一厚度與第二金屬第二厚度之 結合的NMOS閘極功函數；以及 建立取決於第一金屬第三厚度與第二金屬第四厚度之 結合的PMOS閘極功函數。 1 3 ·如申請專利範圍第1 2項之方法，其中，形成一 具有一第三厚度之第一金屬層於該PMOS閘極氧化層上包 括： 沉積該第一金屬至該第一厚度；以及 蝕刻該第一金屬至第三厚度。 14.如申請專利範圍第12項之方法，其中，形成一 -23- (5) 1255041 具有一第三厚度之第一金屬層於該PMOS閘極氧化 括： 沉積該第一金屬至該第一厚度；以及 蝕刻該第一金屬至等於零之第三厚度。 1 5 .如申請專利範圍第1 2項之方法，其中建 於第一金屬第一厚度與第二金屬第二厚度之結合的 閘極功函數包括建立主要取決於該第一金屬第一厚 函數；以及 其中建立取決於第一金屬第三厚度與第二金屬 度之結合的PM0S閘極功函數包括建立主要取決於 金屬第四厚度之功函數。 1 6 .如申請專利範圍第1 2項之方法，其中建 於第一金屬第一厚度與第二金屬第二厚度之結合的 閘極功函數包括建立主要取決於該第二金屬第二厚 函數；以及 其中建立取決於第一金屬第三厚度與第二金屬 度之結合的PM0S閘極功函數包括建立主要取決於 金屬第三厚度之功函數。 1 7 ·如申請專利範圍第1 2項之方法，其中形 金屬層於該NM0S與該PM0S閘極氧化層包括第一 具有低功函數；以及 其中形成第二金屬層於該第一金屬層包括第二 具有高功函數。 1 8 ·如申請專利範圍第1 7項之方法，其中， 層上包 立取決 NM0S 度之功 第四厚 該第二 立取決 NM0S 度之功 第四厚 該第一 成第一 金屬層 金屬層 形成第 -24- 1255041 (6) 一金屬層具有低功函數包括第一金屬材料選自包养 w、Ti、Ta之元件金屬材料以及譬如爲Ta— N或 之雙金屬的群組中；以及 其中形成第二金屬層具有高功函數包括第二爸 選自包括譬如爲Ir、Pt、或Cu之元件金屬材料t 爲W—N或Ti 一 N之雙金屬的群組。 1 9 .如申請專利範圍第1 2項之方法，其中死 金屬層於該NMOS與該PMOS閘極氧化層包括第一 具有高功函數；以及 其中形成第二金屬層於該第一金屬層包括第二 具有低功函數。 20·如申請專利範圍第19項之方法，其中， ~金屬層具有高功函數包括第一金屬材料選自包控 、Pt、或Cu之元件金屬材料以及譬如爲w — N g &雙金屬的群組；以及 其中形成第二金屬層具有低功函數包括第二 選自包括譬如爲W、Ti、Ta之元件金屬材料以 Ta〜N或Ti-N之雙金屬的群組中。 2 1 ·如申請專利範圍第1 2項之方法，其中 有〜第一厚度之第一金屬層於該NMOS閘極氧化 第〜厚度小於約1.5奈米（nm)； 其中形成一具有一第二厚度之第二金屬層於 屬層上包括該第二厚度約大於10 nm;以及 建立取決於第一金屬第一厚度與第二金屬第 譬如爲 Ti— N 屬材料 及譬如 成第一 金屬層 金屬層 形成第 譬如爲 Ti— N 屬材料 譬如爲 成一具 包括該 第~金 厚度之 -25- (7) 1255041 結合的NMOS閘極功函數包括建立主要取決於第 二厚度之閘極功函數。 22. 如申請專利範圍第12項之方法，其中 有一第三厚度之第一金屬層於該PMOS閘極氧化 第三厚度小於約1.5奈米（nm)； 其中形成一具有一第四厚度之第二金屬層於 屬層上包括第四厚度約大於1〇 nm;以及 建立取決於第一金屬第三厚度與第二金屬第 結合的PM0S閘極功函數包括建立主要取決於第 四厚度之閘極功函數。 23. 如申請專利範圍第12項之方法，其中 有一第一厚度之第一金屬層於該NM0S閘極氧化 第一厚度大於約20奈米（nm);以及 建立取決於第一金屬第一厚度與第二金屬第 結合的NM0S閘極功函數包括建立主要取決於第 一厚度之閘極功函數。 24. 如申請專利範圍第12項之方法，其中 有一第三厚度之第一金屬層於該PM0S閘極氧化 第三厚度大於約20奈米（nm):以及 建立取決於第一金屬第三厚度與第二金屬第 結合的PM0S閘極功函數包括建立主要取決於第 三厚度之閘極功函數。 25. 如申請專利範圍第12項之方法，其中 有第一厚度之第一金屬層於該NM0S閘極氧化層 二金屬第 形成一具 層包括該 該第一金 四厚度之 二金屬第 形成一具 層包括該 二厚度之 一金屬第 形成一具 層包括該 四厚度之 一金屬第 ，形成具 上包括形 -26- 1255041 (8) 成第一金屬第一厚度於0至2〇11111範圍內；以及 形成具有第三厚度之第一金屬層於該PMOS閘極氧化 層上包括形成第一金屬第三厚度於0至20 11111範圍內。 26. —種具有雙金屬閘極之M〇SFET，包括： 一矽通道區域； 一聞極氧化層於一通道區域上， 一聞極，包括： 一具有一第一厚度之第一金屬層於該閘極氧化層 上； 一具有一第二厚度之第二金屬層於該第一金屬層 上；以及 一取決於第一金屬第一厚度與第二金屬第二厚度之結 合的閘極功函數。 27. 如申請專利範圍第26項之MOSFET，其中，該 第一金屬層第一厚度小於約1.5奈米（nm)； 其中該第二金屬層第二厚度約大於1 0 nm ;以及 其中閘極功函數主要取決於第二金屬第二厚度。 28·如申請專利範圍第26項之MOSFET，其中，該 第一金屬層第一厚度大於約20奈米（nm);以及 其中該閘極功函數主要取決於第一金屬第一厚度。 29·如申請專利範圍第26項之MOSFET，其中，該 第一金屬層具有低功函數； 其中該第二金屬層具有高功函數；以及 其中該閘極功函數取決於高與低功函數之結合。 -27- (9) 1255041 30·如申請專利範圍第29項之MOSFET，其中，第 一金屬材料選自包括譬如爲W、Ti、Ta之元件金屬材料 以及譬如爲Ta—N或Ti— N之雙金屬的群組中；以及 其中第一金屬材料選自包括譬如爲lr、pt、或Cu之 元件金屬材料以及譬如爲W - N或Ti-N之雙金屬的群組
    3 1 *如申請專利範圍第26項之M0SFET，其中，該 第一金屬層具有高功函數； 其中該第二金屬層具有低功函數；以及 其中該閘極功函數取決於高與低功函數之結合。 32·如申請專利範圍第31項之M0SFET，其中，該 第一金屬材料選自包括譬如爲Ir、Pt、或Cu之元件金屬 材料以及譬如爲W—N或Ti—N之雙金屬的群組；以及
    其中該第二金屬材料選自包括譬如爲W、Ti、Ta之 元件金屬材料以及譬如爲Ta-N或Ti-N之雙金屬的群 組中。 33·如申請專利範圍第26項之M0SFET，其中，該 第一金屬層第一厚度於0至20 nm範圍內。 34. —種具有金屬閘極堆疊之雙閘極M0SFET，包括 一閘極氧化層於NM0S與PM0S通道區域上； 一具有一第一厚度之第一金屬層於該NM0S閘極氧化 層上； 一具有~第二厚度之第二金屬層於該第一金屬層第一 -28- 1255041 (10) 厚度上，該第二金屬層並不擴散至該第一金屬層中； 一具有一第三厚度之第一金屬層於該PMOS閘極氧化 層上； 一具有一第四厚度之第二金屬層於該第一金屬層第三 厚度上，該第二金屬層並不擴散至該第一金屬層中； 取決於第一金屬第一厚度與第二金屬第二厚度之結合 的NMOS閘極功函數；以及 取決於第一金屬第三厚度與第二金屬第四厚度之結合 的Ρ Μ Ο S閘極功函數。 35.如申請專利範圍第 34項之MOSFET，其中該 NMOS閘極功函數主要取決於該第一金屬第一厚度；以及 其中該PMOS閘極功函數主要取決於該第二金屬第四 厚度。 36·如申請專利範圍第34項之MOSFET，其中該 NMOS閘極功函數主要取決於該第二金屬第二厚度；以及 其中該PMOS閘極功函數主要取決於該第一金屬第三 厚度。 37·如申請專利範圍第34項之MOSFET，其中該第 一金屬層具有低功函數； 其中該第二金屬層具有高功函數；以及 其中該NMOS與PMOS閘極功函數取決於高與低功函 數之結合。 38·如申請專利範圍第37項之MOSFET，其中，該 第一金屬材料選自包括譬如爲w、Ti、Ta之元件金屬材 -29- (11) 1255041 料以及譬如爲Ta— N或Ti—N之雙金屬的群組中；以及 其中該第二金屬材料選自包括譬如爲^、…、或Cu 之元件金屬材料以及譬如爲W-N或Ti- N之雙金屬的群 組。 39·如申請專利範圍第34項之MOSFET，其中該第 一金屬層具有高功函數；以及 其中該第二金屬層具有低功函數；以及 其中該NMOS與PMOS閘極功函數取決於高與低功函 數之結合。 40. 如申請專利範圍第39項之MOSFET，其中，該 第一金屬材料選自包括譬如爲Ir、Pt、或Cu之元件金屬 材料以及譬如爲W - N或Ti — N之雙金屬的群組；以及 其中該第二金屬材料選自包括譬如爲 W、Ti、Ta之 元件金屬材料以及譬如爲Ta- N或Ti - N之雙金屬的群 組中。 41. 如申請專利範圍第34項之MOSFET，其中該第 一金屬層第一厚度小於約1 .5奈米（nm )； 其中該第二金屬層於該第一金屬層第二厚度約大於 1 〇 n m ;以及 NMOS閘極功函數主要取決於該第二金屬第二厚度。 42. 如申請專利範圍第34項之MOSFET，其中該第 〜金屬層第三厚度小於約1.5奈米（nm)； 其中該第二金屬層第四厚度約大於1〇 nm;以及 PMOS閘極功函數主要取決於第二金屬第四厚度。 -30- (12) 1255041 43. 如申請專利範圍第34項之MOSFET，其中該第 一金屬層第一厚度大於約20奈米（urn);以及 該NMOS閘極功函數主要取決於第一金屬第一厚度。 44. 如申請專利範圍第34項之MOSFET，其中該第 一金屬層於該PMOS閘極氧化層第三厚度大於約20奈米 (nm );以及 該PMOS閘極功函數主要取決於第一金屬第三厚度。
    45. 如申請專利範圍第34項之MOSFET，其中，該 第一金屬層第一厚度於〇至20 nm範圍內；以及 第一金屬第三厚度於〇至20 nm範圍內。
    31 -
TW093101057A 2003-01-15 2004-01-15 MOSFET threshold voltage tuning with metal gate stack control TWI255041B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/345,744 US6861712B2 (en) 2003-01-15 2003-01-15 MOSFET threshold voltage tuning with metal gate stack control

Publications (2)

Publication Number Publication Date
TW200417015A TW200417015A (en) 2004-09-01
TWI255041B true TWI255041B (en) 2006-05-11

Family

ID=32711993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093101057A TWI255041B (en) 2003-01-15 2004-01-15 MOSFET threshold voltage tuning with metal gate stack control

Country Status (4)

Country Link
US (1) US6861712B2 (zh)
JP (1) JP4513087B2 (zh)
KR (1) KR100644114B1 (zh)
TW (1) TWI255041B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849509B2 (en) * 2002-12-09 2005-02-01 Intel Corporation Methods of forming a multilayer stack alloy for work function engineering
US7473640B2 (en) * 2003-01-15 2009-01-06 Sharp Laboratories Of America, Inc. Reactive gate electrode conductive barrier
US7018883B2 (en) * 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work function gate electrodes
JP4885431B2 (ja) * 2004-06-07 2012-02-29 三星電子株式会社 半導体装置
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
JP2006324342A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2007019400A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置およびその製造方法
US7317229B2 (en) * 2005-07-20 2008-01-08 Applied Materials, Inc. Gate electrode structures and methods of manufacture
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7495290B2 (en) * 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8101485B2 (en) * 2005-12-16 2012-01-24 Intel Corporation Replacement gates to enhance transistor strain
US7910488B2 (en) * 2007-07-12 2011-03-22 Applied Materials, Inc. Alternative method for advanced CMOS logic gate etch applications
US7790541B2 (en) * 2007-12-04 2010-09-07 International Business Machines Corporation Method and structure for forming multiple self-aligned gate stacks for logic devices
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
US8274116B2 (en) * 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
JP5721952B2 (ja) * 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
KR101282343B1 (ko) 2010-07-30 2013-07-04 에스케이하이닉스 주식회사 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR101781620B1 (ko) * 2010-09-01 2017-09-25 삼성전자주식회사 모오스 트랜지스터의 제조방법
JP5626010B2 (ja) 2011-02-25 2014-11-19 富士通株式会社 半導体装置及びその製造方法、電源装置
CN103311281B (zh) * 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
KR101923946B1 (ko) * 2012-08-31 2018-11-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103715134B (zh) * 2012-09-29 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20140121634A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
WO2016028267A1 (en) * 2014-08-19 2016-02-25 Intel Corporation Transistor gate metal with laterally graduated work function
CN105470256B (zh) * 2014-09-05 2019-02-01 中国科学院微电子研究所 Cmos器件及其制造方法
JP2016072454A (ja) * 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10121797B2 (en) 2016-02-22 2018-11-06 Toshiba Memory Corporation Semiconductor memory device
US10177226B2 (en) 2016-11-03 2019-01-08 International Business Machines Corporation Preventing threshold voltage variability in stacked nanosheets
KR102293127B1 (ko) 2017-06-23 2021-08-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11121131B2 (en) 2017-06-23 2021-09-14 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR102316293B1 (ko) * 2017-09-18 2021-10-22 삼성전자주식회사 반도체 장치
KR102418061B1 (ko) 2018-01-09 2022-07-06 삼성전자주식회사 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223909A (ja) * 1997-02-08 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP3287403B2 (ja) * 1999-02-19 2002-06-04 日本電気株式会社 Ｍｉｓ型電界効果トランジスタ及びその製造方法
US6410376B1 (en) * 2001-03-02 2002-06-25 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal CMOS transistors for sub-0.1 μm ULSI integration

Also Published As

Publication number Publication date
TW200417015A (en) 2004-09-01
JP2004221596A (ja) 2004-08-05
US20040137703A1 (en) 2004-07-15
US6861712B2 (en) 2005-03-01
JP4513087B2 (ja) 2010-07-28
KR100644114B1 (ko) 2006-11-10
KR20040066040A (ko) 2004-07-23

Similar Documents

Publication Publication Date Title
TWI255041B (en) MOSFET threshold voltage tuning with metal gate stack control
US10707319B2 (en) Gate electrode having a capping layer
TWI230440B (en) System and method for integrating multiple metal gates for CMOS applications
US7737015B2 (en) Formation of fully silicided gate with oxide barrier on the source/drain silicide regions
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
US7291527B2 (en) Work function control of metals
KR101036771B1 (ko) 반도체 장치 및 그 제조 방법
WO2008127484A2 (en) Structure and method for dual work function metal gate electrodes by control of interface dipoles
EP1965435A1 (en) Semiconductor device and method for manufacturing same
JP2008192822A (ja) 半導体装置およびその製造方法
US6987061B2 (en) Dual salicide process for optimum performance
US8269286B2 (en) Complementary semiconductor device with a metal oxide layer exclusive to one conductivity type
JP2005244186A (ja) 反応性ゲート電極導電性バリア
JP2007173412A (ja) 半導体装置
US20080206973A1 (en) Process method to optimize fully silicided gate (FUSI) thru PAI implant
EP1784857B1 (en) Cmos semiconductor device
JP2006108355A (ja) 半導体装置およびその製造方法
KR20070045268A (ko) 반도체 디바이스 및 그 제조 방법
JP2007287793A (ja) 半導体装置の製造方法
US20090050976A1 (en) Process method to fully salicide (fusi) both n-poly and p-poly on a cmos flow
JP2009170762A (ja) 半導体装置および半導体装置の製造方法
JP2005268272A (ja) 半導体装置およびその製造方法
US20120068275A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees