JP2005268272A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005268272A
JP2005268272A JP2004074242A JP2004074242A JP2005268272A JP 2005268272 A JP2005268272 A JP 2005268272A JP 2004074242 A JP2004074242 A JP 2004074242A JP 2004074242 A JP2004074242 A JP 2004074242A JP 2005268272 A JP2005268272 A JP 2005268272A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
region
silicidation reaction
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004074242A
Other languages
English (en)
Inventor
Hisaki Hara
寿樹 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004074242A priority Critical patent/JP2005268272A/ja
Publication of JP2005268272A publication Critical patent/JP2005268272A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】
【解決手段】 本発明の半導体装置100は、半導体層10と、
前記半導体層10の上方に設けられたゲート絶縁層20と、
前記ゲート絶縁層20の上方に設けられたゲート電極22と、
少なくとも前記半導体層10に設けられたソース領域またはドレイン領域を構成する不純物層26と、
前記ソース領域またはドレイン領域の上方に設けられたシリサイド層40と、
前記不純物層26の内部に設けられたシリサイド化反応抑制領域30と、を含む。
【選択図】 図1

Description

本発明は、ソース領域またはドレイン領域に低抵抗で薄膜のシリサイド層を有する半導体装置およびその製造方法に関する。
近年、半導体装置の微細化に伴い、ゲート長が短くなるために起こるパンチスルーを抑制するため、浅いソース領域またはドレイン領域(以下、「ソース/ドレイン領域」という)が形成されることがある。
また、近年、低消費電力で高速動作性を実現できる半導体装置として、SOI層に絶縁ゲート型トランジスタを形成する技術が注目されている。このような、SOI構造を有する半導体装置においても、さらなる特性の向上の要求に応じて、SOI層が薄膜化され、それに伴い、浅いソース/ドレイン領域が形成されるようになっている。ソース/ドレイン領域には、低抵抗化を図るためにシリサイド層が形成されることがあるが、上述のように、ソース/ドレイン領域の浅くなるにつれ、シリサイド層の薄膜化の要請も大きくなってきている。
特開2002−261274号公報
上述のように、シリサイド層の薄膜化が望まれているが、シリサイド化の反応は、熱処理の温度、時間または、ソース/ドレイン領域の半導体層に導入されている不純物の種類や濃度等の影響を受けるため、特性(低抵抗など)を維持しつつ膜厚の制御をすることは困難である。
本発明の目的は、ソース/ドレイン領域に、低抵抗で薄膜であるシリサイド層を有する半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
少なくとも前記半導体層に設けられたソース領域またはドレイン領域を構成する不純物層と、
前記ソース領域またはドレイン領域の上方に設けられたシリサイド層と、
前記不純物層の内部に設けられたシリサイド化反応抑制領域と、を含む。
通常、シリサイド層は、半導体層の半導体と金属とをシリサイド化反応させて形成される。本発明の半導体装置では、ソース領域またはドレイン領域を構成する不純物層の内部にシリサイド化反応抑制領域が設けられている。そのため、シリサイド層を形成する際に必要以上にシリサイド化反応が起きることが抑制されることとなる。その結果、所望の膜厚のシリサイド層を有する半導体装置を提供することができる。
なお、本発明において、「特定のA層の上方に設けられたB層」というときには、A層の上に直接B層が設けられている場合の他、A層の上に他の層を介してB層が設けられている場合を含む。また、シリサイド化反応抑制領域とは、シリサイド化反応が起こりにくい半導体の層のことをいい、シリサイド層とは、半導体層の半導体と金属との化合物のことをいうものとする。
本発明の半導体装置は、さらに、下記の態様をとることができる。
本発明の半導体装置において、前記不純物領域は、前記半導体層の上方に設けられ、所定の導電型の不純物が導入された堆積半導体層をさらに含むことができる。この態様によれば、ソース領域またはドレイン領域は、前記半導体層の上に設けられた堆積半導体層にも形成された、いわゆるエレベーテッドソース/ドレイン構造を有する半導体装置を提供することができる。この場合は、チャネル領域の半導体層と比して、ソース/ドレイン領域の半導体層の膜厚を厚くすることができる。そのため、短チャネル効果を抑制しつつ、低抵抗化の図られたソース領域またはドレイン領域を有する半導体装置を提供することができる。
本発明の半導体装置において、前記シリサイド化反応抑制領域は、シリコンゲルマニウム層であることができる。この態様によれば、シリコンゲルマニウム層は、シリサイド化反応が起こりくい層であるため、シリサイド化反応を抑制することができ、所望の膜厚のシリサイド層を有する半導体装置を提供することができる。
本発明の半導体装置において、前記半導体層は、SOI層であることができる。この態様によれば、低消費電力化および高速動作性を備えた半導体装置を提供することができる。
本発明の半導体装置は、(a)半導体層の上方に、ゲート絶縁層を形成し、
(b)前記ゲート絶縁層の上方に、ゲート電極を形成し、
(c)前記半導体層のうちソース領域またはドレイン領域が形成される領域において、該半導体層の上面から所定の深さを有する位置にシリサイド化反応抑制領域を形成することにより、該シリサイド化反応抑制領域の上方にシリサイド用半導体層を形成し、
(d)少なくとも前記半導体層および前記シリサイド化反応抑制領域に不純物を導入することにより、前記ソース領域またはドレイン領域を構成する不純物層を形成し、
(e)前記シリサイド用半導体層をシリサイド化することにより、前記ソース領域およびドレイン領域の上方にシリサイド層を形成すること、を含む。
本発明の半導体装置の製造方法によれば、(c)では、ソース領域またはドレイン領域が形成される領域において、前記半導体層の上面から所望の深さの位置にシリサイド化反応抑制領域が形成される。つまり、シリサイド化反応抑制領域が半導体層中に埋め込まれ、シリサイド化反応抑制領域の上方にシリサイド用半導体層が残存することとなる。このとき、シリサイド化反応抑制領域を形成する深さを制御することで、その上方に残存するシリサイド用半導体層の膜厚を制御できる。その後、シリサイド用半導体層をシリサイド化することで、膜厚の制御されたシリサイド層が形成される。このとき、下方にシリサイド化反応抑制領域があることで、必要以上にシリサイド化反応が起きることが抑制される。つまり、本発明の半導体装置の製造方法によれば、シリサイド化反応抑制領域を所望の位置に形成した後にシリサイド化を行なうことで、所望の膜厚のシリサイド層が得られた半導体装置を製造することができる。
本発明の半導体装置に製造方法は、さらに下記の態様をとることができる。
本発明の半導体装置の製造方法において、前記(c)は、
(c−1)前記半導体層のうちソース領域またはドレイン領域が形成される領域において、該半導体層の上に堆積半導体層を形成し、
(c−2)前記堆積半導体層の上面から深さ方向に所定の距離をおいてシリサイド化反応抑制領域を形成することにより、該シリサイド化反応抑制領域の上方にシリサイド用半導体層を形成すること、を含むことができる。この態様によれば、いわゆる、エレベーテッドソース/ドレイン構造を有する半導体装置を製造することができる。
本発明の半導体装置の製造方法において、前記(d)は、さらに、前記堆積半導体層に不純物を導入すること、を含むことができる。この態様によれば、前記堆積半導体層にもソースまたはドレイン領域の一部が形成されることになる。
本発明の半導体装置の製造方法において、前記シリサイド化反応抑制領域の形成は、前記半導体層を構成する元素とは異なる元素を該半導体層に導入すること、を含むことができる。この態様によれば、前記半導体層を構成する元素と異なる元素を導入することで、半導体層とは組成のことなるシリサイド化反応抑制領域を形成することができる。組成が異なることで、シリサイド化反応の速度も異なるため、シリサイド化反応を抑制できる層を形成することができるのである。
本発明の半導体装置の製造方法において、前記シリサイド化反応抑制領域の形成は、さらに、導入を終えた後に結晶化処理を行なうこと、を含むことができる。この態様によれば、前記半導体層を構成する元素とは異なる元素を導入した後に結晶化処理を施すことで、良好な混晶状態を形成することができる。このように、シリサイド化反応抑制領域が、混晶層である場合には、単に異元素が混入されている場合と比してよりシリサイド化反応が起こりにくくなる。そのため、良好にシリサイド化反応を抑制することができ、所望の膜厚のシリサイド層を有する半導体装置を提供することができる。
以下、本発明の実施の形態の一例について述べる。
1.第1の実施の形態
1.1.半導体装置
図1は、第1の実施の形態にかかる半導体装置を模式的に示す断面図である。第1の実施の形態にかかる半導体装置は、半導体層10にMOSトランジスタ100が設けられている。MOSトランジスタ100は、半導体層10の上に設けられたゲート絶縁層20、ゲート絶縁層20の上に設けられたゲート電極22およびゲート電極22の側面に設けられたサイドウォール絶縁層24を含む。サイドウォール絶縁層24の側方の半導体層10には、ソース領域またはドレイン領域(以下、「ソース/ドレイン領域」という)26が設けられ、サイドウォール絶縁層24の下方の半導体層10には、エクステンション領域28が設けられている。
ソース/ドレイン領域26は、その内部にシリサイド化反応抑制領域30を有する。つまり、ソース/ドレイン領域26は、半導体層10に不純物が導入された領域と、シリサイド化反応抑制領域30に不純物が導入された領域とが積層されてなる。ソース/ドレイン領域26の上方には、シリサイド層40が設けられている。つまり、シリサイド層40は、シリサイド化反応抑制領域30の上方に設けられることになる。また、図1に示す半導体層装置のように、ゲート電極22を多結晶シリコン層で形成した場合には、ゲート電極22の上面より所定の深さの位置にもシリサイド化反応抑制領域30が設けられることになる。
本実施の形態の半導体装置において、シリサイド化反応抑制領域30とは、シリサイド化反応が起こりにくい半導体からなる層のことをいい、具体的には、半導体層10の半導体と金属とをシリサイド化反応させる場合と比してシリサイド化反応の反応速度が低下した層のことをいう。たとえば、シリコンとゲルマニウムとの混合層もしくは混晶層(以下「シリコンゲルマニウム層」という)などを用いることができる。シリサイド化反応抑制領域30として、シリコンゲルマニウム層を用いる場合のシリコンとゲルマニウムの組成比などについては、半導体装置の製造方法の説明の際に詳細を説明する。
本実施の形態の半導体装置によれば、ソース/ドレイン領域26を構成する不純物層の内部にシリサイド化反応抑制領域30が設けられている。そのため、シリサイド層40を形成する際に必要以上にシリサイド化反応が起きることが抑制されることとなる。その結果、薄膜のシリサイド層40であっても所望の膜厚のシリサイド層40を有する半導体装置を提供することができる。
1.2.半導体装置の製造方法
次に、本実施の形態の半導体装置の製造方法について、図2〜5を参照しながら説明する。図2〜5は、本実施の形態の半導体装置の製造工程を模式的に示す断面図である。
(1)まず、図2に示すように、半導体層10の上にゲート絶縁層20、ゲート電極22、ゲート電極22の側面に設けられたサイドウォール絶縁層24、エクステンション領域28を形成する。ここまでの工程の一例を下記に示す。まず、LOCOS法、STI法などの公知の素子分離技術により半導体層10の素子分離を行なう。半導体層10の上に、ゲート絶縁層20をたとえば、熱酸化法、CVD法などにより形成する。ついで、ゲート絶縁層20の上に、ゲート電極22となる導電層(図示せず)を形成する。この導電層をパターニングすることにより、ゲート電極22が形成される。ついで、少なくともゲート電極22をマスクとして、エクステンション領域28となる不純物領域を形成するために、所定の導電型の不純物を半導体層10に導入する。ついで、ゲート電極22の側面にサイドウォール絶縁層24を形成する。サイドウォール絶縁層24は、半導体層10の全面を覆うように絶縁層(図示せず)を形成した後、この絶縁層に異方性エッチングを施すことにより形成されることができる。
(2)次に、図3に示すように、半導体層10においてソース/ドレイン領域26が形成される領域で、半導体層10の上面から所望の深さの位置にシリサイド化反応抑制領域30を形成する。シリサイド化反応抑制領域30として、たとえば、シリコンゲルマニウム層を形成することができる。シリコンゲルマニウム層を形成する場合には、たとえば、ゲルマニウムをイオン注入法により半導体層10に導入することで形成することができる。また、ゲルマニウムをイオン注入法により導入した後に、熱処理を行なってもよい。このように熱処理を行なう場合、シリコンとゲルマニウムとの混晶層を形成することができる。シリサイド化反応抑制領域30が混晶層である場合には、単に異元素が混入されている場合と比してよりシリサイド化反応が起こりにくくなる。そのため、良好にシリサイド化反応を抑制することができるという利点がある。このように、半導体層10において、所望の深さの位置にシリサイド化反応抑制領域30を形成することで、シリサイド化反応抑制領域30の上方にシリサイド用半導体層10aを残存させることができる。また、シリサイド化反応抑制領域30が形成される深さを制御することで、その上方に残存するシリサイド用半導体層10aの膜厚を制御することができる。シリサイド用半導体層10aは、後の工程で金属層と反応することができる半導体層であり、この膜厚を制御することにより、結果的にシリサイド層40の膜厚を制御することができる。たとえば、シリサイド用半導体層10aの膜厚を薄くする場合には、それに応じて、薄膜のシリサイド層40を形成することができる。
シリサイド化反応抑制領域30としては、シリコンゲルマニウム層に限定されることなく、次の条件を満たすことができる材質であればよい。シリサイド化反応抑制領域30上に金属層を形成しシリサイド化させた時に、シリコン層等の半導体層10と金属層とをシリサイド化させる場合と比してシリサイド化反応を抑制できる層である。シリサイド化反応が抑制された状態とは、具体的には、シリサイド化反応の反応速度が低下する場合をいう。シリサイド化反応抑制領域30の厚さは、シリコンゲルマニウム層の場合、たとえば、3〜40nmであることができる。また、このときのゲルマニウム組成比は10〜50%であることができる。シリサイド化反応抑制領域30としては、シリコンゲルマニウム層に限定されることなく、半導体層10に、F,O,Nなどの不純物が導入された層を挙げることができる。
(3)次に、図4に示すように、所定の導電型の不純物を半導体層10およびシリサイド化反応抑制領域30に導入する。ついで、導入した不純物を熱処理により拡散することで、ソース/ドレイン領域26が形成される。
(4)次に、図5に示すように、半導体層10の全面にシリサイドを形成するための金属層42を形成する。この金属層42としては、コバルト、タンタル、チタンなどを挙げることができる。また、金属層42は、図示はしないが、金属層とその金属を含む高融点金属化合物層とが積層されたものでもよい。このような金属層と、高融点金属化合物層との組み合わせとしては、たとえば、Ti/TiNなどを挙げることができる。
なお、この金属層42の形成の前に、シリサイド用半導体層10aが単結晶の層である場合には、少なくともシリサイド用半導体層10aの表面をアモルファス化する処理を行なうことができる。このように、金属層42を形成する前にシリサイド用半導体層10の表面をアモルファス化することにより、シリサイド化反応を良好に行なう事ができる。この単結晶シリコン層のアモルファス化の工程は、イオン化したArや、Siをシリコン層に注入することで行なうことができる。
次に、シリサイド化するための熱処理を行なう。この熱処理は、2段階の熱処理により行われる。1段目の熱処理は、処理温度が650〜750℃で行われ、これにより、シリサイド用半導体層10aと金属層42とがシリサイド化反応を起し、シリサイド層40(図1参照)が形成される。この第1段目の処理は、前述のソース/ドレイン領域26を形成するための熱処理と比して低い温度で行われることが好ましい。この場合には、ソース/ドレイン領域26に導入されているn型およびp型不純物や、シリサイド化反応抑制領域30に含まれているゲルマニウムなどのシリサイド層40の構成元素以外の元素種がシリサイド層40に拡散することを抑制できる。そのため、低抵抗で良好なシリサイド層40を形成することができるのである。
ついで、未反応の金属層42を除去する。未反応の金属層42の除去は、NHOH,H,HOの混合液を用いたウェットエッチングにより行なうことができる。その後、2段目の熱処理を行ない、シリサイド層の抵抗をさらに低下させる。2段目の熱処理は、たとえば、800〜850℃の温度で行なうことができる。以上の工程により、本実施の形態の半導体装置にかかるMOSトランジスタ100が製造される。
本実施の形態の半導体装置の製造方法によれば、工程(2)では、ソース/ドレイン領域26が形成される領域において、前記半導体層10の上面から所望の深さの位置にシリサイド化反応抑制領域30が形成される。つまり、シリサイド化反応抑制領域30が半導体層10中に埋め込まれ、その上方にシリサイド用半導体層10aが残存することとなる。このとき、シリサイド化反応抑制領域30を形成する深さを制御することで、その上方に残存するシリサイド用半導体層10aの膜厚が制御されることになる。その後、シリサイド用半導体層10aをシリサイド化することで、膜厚の制御されたシリサイド層40が形成されるが、このとき、下方にシリサイド化反応抑制領域30があることで、必要以上にシリサイド化反応が起きることが抑制されている。つまり、本発明の半導体装置の製造方法によれば、シリサイド化反応抑制領域30を所望の位置に形成した後にシリサイド化を行なうことで、薄膜のシリサイド層40であっても所望の膜厚を有し、かつ低抵抗であるシリサイド層40が得られたMOSトランジスタ100を製造することができる。
2.第2の実施の形態
2.1.半導体装置
図6は、第2の実施の形態にかかる半導体装置110を模式的に示す断面図である。第2の実施の形態では、半導体層10として、SOI層を用いた場合を例として説明する。支持基板6の上に絶縁層8が設けられ、半導体層10にMOSトランジスタ110が設けられている。MOSトランジスタ110は、半導体層10の上に設けられたゲート絶縁層20、ゲート絶縁層20の上に設けられたゲート電極22およびゲート電極22の側面に設けられたサイドウォール絶縁層24を含む。本実施の形態の半導体装置は、いわゆるエレベーテッドソース/ドレイン構造をとり、サイドウォール絶縁層24の側方の半導体層10の上には堆積半導体層12が設けられている。ソース/ドレイン領域26は、半導体層10と堆積半導体層12との積層部に所定の導電型の不純物が導入されて構成されている。サイドウォール絶縁層24の下方の半導体層10には、エクステンション領域28が設けられている。
ソース/ドレイン領域26は、その内部で堆積半導体層12の上面から所定の深さを有する位置にシリサイド化反応抑制領域30を有する。ソース/ドレイン領域26の上には、シリサイド層40が設けられている。つまり、シリサイド層40は、シリサイド化反応抑制領域30の上方に設けられることになる。シリサイド化反応抑制領域30としては、第1の実施の形態と同様のものを用いることができる。なお、本実施の形態では、シリサイド化反応抑制領域30が堆積半導体層12に設けられている場合を図示したが、堆積半導体層12の上面から所定の深さの位置に設けられていればよく、これに限定されることはない。
第2の実施の形態の半導体装置によれば、第1の実施の形態の半導体装置と同様の利点を有し、薄膜のシリサイド層40であっても所望の膜厚の制御されたシリサイド層40を有する半導体装置を提供することができる。
また、本実施の形態の半導体装置によれば、いわゆるエレベーテッドソース/ドレイン構造の半導体装置を提供することができる。この場合は、チャネル領域の半導体層10の膜厚が小さい場合であっても、ソース/ドレイン領域26の半導体層の膜厚を大きくすることができる。短チャネル効果を抑制するために、膜厚の小さい半導体層10を有するSOI基板10Aを用いることがあるが、この場合、十分な深さを有するソース/ドレイン領域を形成できず、ソース/ドレイン領域の抵抗が上がってしまうことがある。しかし、この態様によれば、短チャネル効果の抑制を図りつつ低抵抗なソース/ドレイン領域26を有する半導体装置を提供することができる。
また、本実施の形態の半導体装置によれば、SOI基板10Aを用いているため、低消費電力化および高速動作性が実現された半導体装置を提供することができる。
2.2.半導体装置の製造方法
次に、本実施の形態の半導体装置の製造方法について、図7,8を参照しながら説明する。図7,8は、本実施の形態の半導体装置の製造工程を模式的に示す断面図である。なお、第1の実施の形態と共通する工程については、図面および詳細な説明を省略する。
(1)まず、図2に参照されるように、半導体層10の上にゲート絶縁層20、ゲート電極22、ゲート電極22の側面に設けられたサイドウォール絶縁層24およびエクステンション領域28を形成する。
(2)次に、図7に示すように、半導体層10においてソース/ドレイン領域26が形成される領域の上方に堆積半導体層12を形成する。堆積半導体層12としては、単結晶もしくは多結晶シリコン層などを挙げることができる。堆積半導体層12の形成方法としては、エピタキシャル成長法を用いて選択的にソース/ドレイン領域26が形成される領域の上方に形成する方法や、半導体層10の上方の全面にCVD法などにより半導体層(図示せず)を堆積し、リソグラフィおよびエッチング技術を用いてパターニングして形成する方法などを挙げることができる。
ついで、図7に示すように、堆積半導体層12の上面から所望の深さの位置にシリサイド化反応抑制領域30を形成する。シリサイド化反応抑制領域30の形成方法や材質については、前述の第1の実施の形態と同様にすることができる。また、本実施の形態では、堆積半導体層12にシリサイド化反応抑制領域30を設けた場合を例として説明したがこれに限定されない。堆積半導体層12の膜厚や、シリサイド化反応抑制領域30が形成される深さに応じて半導体層10や、半導体層10と堆積半導体層12との双方にまたがるように形成されていてもよい。このように、堆積半導体層12の上面から所定の深さの位置にシリサイド化反応抑制領域30を形成することで、その上方には所望の膜厚のシリサイド用半導体層10aを残存させることができる。
(3)次に、図8に示すように、所定の導電型の不純物を半導体層10およびシリサイド化反応抑制領域30に導入する。ついで、導入した不純物を熱処理により拡散することで、ソース/ドレイン領域26が形成される。
(4)次に、図5に参照されるように、半導体層10の全面にシリサイドを形成するための金属層42を形成する。金属層42の材質および形成方法については、第1の実施の形態と同様にすることができる。ついで、シリサイド用半導体層10aと金属層42とをシリサイド化することにより、シリサイド層40(図1参照)が形成される。このシリサイド層40の形成は、第1の実施の形態と同様に行なうことができる。
本実施の形態の半導体装置の製造方法によれば、第1の実施の形態と同様の利点を有し、薄膜のシリサイド層であっても、低抵抗で良好なシリサイド層を有する半導体装置を製造することができる。
また、本実施の形態の半導体装置の製造方法では、工程(2)において、ソース/ドレイン領域26が形成される領域の半導体層10の上に堆積半導体層12を形成している。そのため、いわゆるエレベーテッドソース/ドレイン構造を有するMOSトランジスタ110を製造することができる。この態様の製造方法は、たとえば、半導体層10が膜厚の薄いSOI層からなる場合などに利点がある。つまり、ソース/ドレイン領域26をチャネル領域の半導体層と比して厚く形成することができる。そのため、短チャネル効果を抑制しつつ、低抵抗化の図られたソース領域またはドレイン領域を有する半導体装置を提供することができる。
なお、本実施の形態の半導体装置およびその製造方法は、上述の実施の形態に限定されることはなく、本発明の要旨の範囲内で変形が可能である。たとえば、第1および第2の実施の形態ともに、エクステンション領域28を設けたMOSトランジスタ100,110について説明したが、エクステンション領域28が設けられていなくともよい。また、第1の実施の形態のMOSトランジスタ100は、バルク状の半導体層10に設けられている場合について説明したが、SOI層であってもよい。同様に第2の実施の形態のMOSトランジスタ110は、半導体層10がSOI層である場合について説明したが、バルク状の半導体層であってもよい。
第1の実施の形態にかかる半導体装置を模式的に示す断面図。 第1の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第1の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第1の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第1の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第2の実施の形態にかかる半導体装置を模式的に示す断面図。 第2の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第2の実施の形態の半導体装置の製造工程を模式的に示す断面図。
符号の説明
10 半導体層、12 堆積半導体層、 20 ゲート絶縁層、 22 ゲート電極、 24 サイドウォール絶縁層、 26 ソース/ドレイン領域、 28 エクステンション領域、 30 シリサイド化反応抑制領域、 40 シリサイド層、 100,110 MOSトランジスタ

Claims (9)

  1. 半導体層と、
    前記半導体層の上方に設けられたゲート絶縁層と、
    前記ゲート絶縁層の上方に設けられたゲート電極と、
    少なくとも前記半導体層に設けられたソース領域またはドレイン領域を構成する不純物層と、
    前記ソース領域またはドレイン領域の上方に設けられたシリサイド層と、
    前記不純物層の内部に設けられたシリサイド化反応抑制領域と、を含む、半導体装置。
  2. 請求項1において、
    前記不純物領域は、前記半導体層の上方に設けられ、所定の導電型の不純物が導入された堆積半導体層をさらに含む、半導体装置。
  3. 請求項1または2において、
    前記シリサイド化反応抑制領域は、シリコンゲルマニウム層である、半導体装置。
  4. 請求項1〜3のいずれかにおいて、
    前記半導体層は、SOI層である、半導体装置。
  5. (a)半導体層の上方に、ゲート絶縁層を形成し、
    (b)前記ゲート絶縁層の上方に、ゲート電極を形成し、
    (c)前記半導体層のうちソース領域またはドレイン領域が形成される領域において、該半導体層の上面から所定の深さを有する位置にシリサイド化反応抑制領域を形成することにより、該シリサイド化反応抑制領域の上方にシリサイド用半導体層を形成し、
    (d)少なくとも前記半導体層および前記シリサイド化反応抑制領域に不純物を導入することにより、前記ソース領域またはドレイン領域を構成する不純物層を形成し、
    (e)前記シリサイド用半導体層をシリサイド化することにより、前記ソース領域およびドレイン領域の上方にシリサイド層を形成すること、を含む、半導体装置の製造方法。
  6. 請求項5において、
    前記(c)は、
    (c−1)前記半導体層のうちソース領域またはドレイン領域が形成される領域において、該半導体層の上に堆積半導体層を形成し、
    (c−2)前記堆積半導体層の上面から深さ方向に所定の距離をおいてシリサイド化反応抑制領域を形成することにより、該シリサイド化反応抑制領域の上方にシリサイド用半導体層を形成すること、を含む、半導体装置の製造方法。
  7. 請求項5または6において、
    前記(d)は、さらに、前記堆積半導体層に不純物を導入すること、を含む、半導体装置の製造方法。
  8. 請求項5〜7のいずれかにおいて、
    前記シリサイド化反応抑制領域の形成は、前記半導体層を構成する元素とは異なる元素を該半導体層に導入すること、を含む、半導体装置の製造方法。
  9. 請求項5〜8のいずれかにおいて、
    前記シリサイド化反応抑制領域の形成は、さらに、導入を終えた後に結晶化処理を行なうこと、を含む、半導体装置の製造方法。
JP2004074242A 2004-03-16 2004-03-16 半導体装置およびその製造方法 Withdrawn JP2005268272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004074242A JP2005268272A (ja) 2004-03-16 2004-03-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074242A JP2005268272A (ja) 2004-03-16 2004-03-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005268272A true JP2005268272A (ja) 2005-09-29

Family

ID=35092552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074242A Withdrawn JP2005268272A (ja) 2004-03-16 2004-03-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005268272A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055095A1 (ja) * 2005-11-14 2007-05-18 Nec Corporation 半導体装置およびその製造方法
JP2009523326A (ja) * 2006-01-11 2009-06-18 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲートの頂部が拡張された半導体トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055095A1 (ja) * 2005-11-14 2007-05-18 Nec Corporation 半導体装置およびその製造方法
US7786537B2 (en) 2005-11-14 2010-08-31 Nec Corporation Semiconductor device and method for manufacturing same
JP5056418B2 (ja) * 2005-11-14 2012-10-24 日本電気株式会社 半導体装置およびその製造方法
JP2009523326A (ja) * 2006-01-11 2009-06-18 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲートの頂部が拡張された半導体トランジスタ

Similar Documents

Publication Publication Date Title
US7078285B1 (en) SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
US6806534B2 (en) Damascene method for improved MOS transistor
JP2007214481A (ja) 半導体装置
KR20090019693A (ko) 스트레인된 반도체 장치 및 이의 제조 방법
US8994125B2 (en) Semiconductor device including a field effect transistor
JP2007067225A (ja) 半導体装置およびその製造方法
JP2004172541A (ja) 半導体装置の製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP2006156807A (ja) 半導体装置およびその製造方法
JP2006511083A (ja) 半導体装置の製造方法並びにそのような方法で得られる半導体装置
JP2008103644A (ja) 半導体装置およびその製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP4951950B2 (ja) 半導体装置およびその製造方法
JP5034332B2 (ja) 半導体装置の製造方法
JP2007129038A (ja) 半導体装置およびその製造方法
JP4525896B2 (ja) 半導体装置の製造方法
JP2005311058A (ja) 半導体装置及びその製造方法
JP2005268272A (ja) 半導体装置およびその製造方法
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置
JPWO2009084376A1 (ja) 半導体装置及びその製造方法
JP2007288051A (ja) 半導体装置及びその製造方法
JP2007142036A (ja) 半導体装置およびその製造方法
JP4828982B2 (ja) 半導体装置の製造方法
JP2008085306A (ja) 半導体装置および半導体装置の製造方法
JP2009094395A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605