TWI252949B - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- TWI252949B TWI252949B TW093117448A TW93117448A TWI252949B TW I252949 B TWI252949 B TW I252949B TW 093117448 A TW093117448 A TW 093117448A TW 93117448 A TW93117448 A TW 93117448A TW I252949 B TWI252949 B TW I252949B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrically connected
- type transistor
- output
- drain
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Description
1252949案號93117448 R牛年3月$〇曰 修正_ 五、發明說明(1) 【發明所屬之技術領域】 本發明是有關於一種包括一個輸出放大器的半導體積 體電路。 【先前技術】 液晶顯示器(Liquid Crystal Display, LCD)的顯示是 由一個LCD驅動器所控制。而且,驅動器的一個輸出級 (output stage)具有一個用於輸出訊號的輸出放大器。常 見的是使用一種其輸出振幅(a m p 1 i t u d e )可在電源供應電 壓範圍之間完全擺動(swing)的執對執放大器(Rai 1 —t〇-Rail amplifier),當成該輸出放大器。 1 9 9 4年5月1 0日所發表的美國專利案編號第5,3丨丨,1 4 5號, 其中描述一種包括一個差動放大器(differential amplifier),用來執行軌對執動作(Ran-t0 — Rail operation)的一個放大器電路。 此外,因為LCD驅動器也需要高速動作,所以放大器 也需要一個高轉換速度(Slew Rate,SR)。 在20 0 3年三月於IEEE JSSC期刊5 0 3到510頁,由T. Itakura等人所發表的標題為”a 40 2 -Output TFT-LCD Driver IC With Power Control Based on the Number 〇 Colors Selected”的文章中,描述一個其SR經過提升過的 放大器電路,該S R提升包括在一個輸出訊號的下降邊緣 (falling edge)風力運作的一個C級放大器(Class-C amplifier) ° 然而,該S R提升會造成在下降邊緣終點(e n d )所產生
13994pifl.ptc 第6頁 1252949 里號 93117448 五'發明說明(2) 修正 的訊號波形失真(distorting)的問題。當在輸出訊號的下 降邊緣時,C級放大器會關閉,此刻因為放大器的驅動力 (driving force)急速降低,所以會發生上述問題。 此外,必須在輸出電晶體的汲及閘極(gate)之 間’插入一個電容器(condenser ),藉以補償輸出放大器 的相位(phase)。為了獲得足夠的相位補償,該電容器必 須具備相當大的電容量。然而,為得到高SR,必須以大電 流對電容器充電(charge),並且再對電容器放電 (discharge)。因此,放大器的消耗功率會大增。對需要 使用低消耗功率動作的可攜式裝置而言,這將是一個嚴重 問題。 【發明内容】 因此,本發明提供一種半導體積體電路。該半導體積 體電路包括·一個第一差動放大電路(differential amplification circuit),該第一差動放大電路具有一第 一極性(first polarity),且係架構來放大分別從一正輸 入端點及一負輸入端點所輸入的兩輸入訊號之間的一電壓 差;一個第二差動放大電路,該第二差動放大電路具有與 第一極性相反的一第二極性(s e c 0 n d p 〇 1 a r i t y ) ’且係架 構來放大分別從一正輸入端點及一負輸入端點所輸入的兩 輸入訊號之間的一電壓差;一個第一添加裝置(f i r s ΐ addition device),係架構來將第一差動放大電路的一非 反向輸出,與第二差動放大電路的一反向輸出相加;一個 第二添加裝置(second addition device),係架構來將第
13994pifl.ptc 第7頁 1252949 案號 93117448 9牛年9月曰 修正 五、發明說明(3) 二差動放大電路的一非反向輸出,與第一差動放大電路的 一反向輸出相加;一個輸出級控制裝置,具有一第一切換 元件(first switching element)及一第二切換元件 (second switching element),其中具第一極性的第一切 換元件,是由第二添加裝置的一輸出訊號所控制,而具第 二極性的第二切換元件,則是由第一添加裝置的一輸出訊 號所控制;一個輸出級,該輸出級具有一第三切換元件 (third switching element)及一第四切換元件(fourth switching element),且具第一極性的第三切換元件,是 由輸出級控制裝置的第一切換元件的一輸出訊號所控制, 而具第二極性的第四切換元件,則是由輸出級控制裝置的 第二切換元件的一輸出訊號所控制;以及一個輸出端點, 係架構來將第三切換元件的一輸出端點,與第四切換元件 的一輸出端點,連接在一起。 根據本發明的一觀點,本發明提供一種半導體積體電 路。該半導體積體電路包括:一個正輸入端點;一個負輸 入端點;一個具有一第一極性的第一差動放大電路,該第 一差動放大電路包括電性連接至正輸入端點的一第一正輸 入端點,電性連接至負輸入端點的一第一負輸入端點,一 個用來輸出一輸出訊號的第一非反向輸出端點,且該輸出 訊號係為從第一正輸入端點及第一負輸入端點所輸入的兩 輸入訊號之間的一電壓差的放大訊號,以及一個第一反向 輸出端點,用來輸出第一非反向輸出端點輸出訊號的一反 向訊號;一個具有與第一極性相反的一第二極性的第二差 動放大電路,該第二差動放大電路包括電性連接至正輸入
13994pi fl.ptc 第8頁 1252949 案號 93117448_年 R 月 曰 修正_ 五、發明說明(4) 端點的一第二正輸入端點,電性連接至負輸入端點的一第 二負輸入端點,一個用來輸出一輸出訊號的第二非反向輸 出端點,且該輸出訊號係為從第二正輸入端點及第二負輸 入端點所輸入的兩輸入訊號之間的一電壓差的放大訊號, 以及一個第二反向輸出端點,用來輸出第二非反向輸出端 點輸出訊號的一反向訊號;一個第一電流添加裝置,係架 構來將流經第一差動放大電路的第一非反向輸出端點的一 電流,與流經第二差動放大電路的第二反向輸出端點的一 電流相加;一個第二電流添加裝置,係架構成用來將流經 第二差動放大電路的第二非反向輸出端點的一電流,與流 經第一差動放大電路的第一反向輸出端點的一電流相加; 一個輸出級控制裝置,具有一第一切換元件及一第二切換 元件,其中第一切換元件具有第一極性,且包括電性連接 至第二電流添加裝置的一輸出端點的一控制端點,而第二 切換元件則具有第二極性,且包括電性連接至第一電流添 加裝置的一輸出端點的一控制端點;一個輸出級,具有一 第三切換元件及一第四切換元件,其中第三切換元件具有 第一極性,且包括電性連接至第一切換元件的一輸出端點 的一控制端點,第四切換元件具有第二極性,且包括電性 連接至第二切換元件的一輸出端點的一控制端點;一個輸 出端點,係架構來將第三切換元件的一輸出端點,與第四 切換元件的一輸出端點,連接在一起;一個第一相位補償 電路,係連接在第三切換元件的輸出端點,與第三切換元 件的控制端點之間;以及一個第二相位補償電路,係連接 在第四切換元件的輸出端點,與第四切換元件的控制端點
13994pi fl.ptc 第9頁 1252949案號93117448_叫年9月如日__ 五、發明說明(5) 之間。 根據本發明的一觀點,本發明提供一種半導體積體電 路。該半導體積體電路包括:一個第一偏壓端點(first bias voltage terminal); — 個第二偏壓端點(second bias voltage terminal); —個正輸入端點;一個負輸入 端點;一個具有一第一極性的第一差動放大電路,該第一 差動放大電路包括電性連接至正輸入端點的一第一正輸入 端點,電性連接至負輸入端點的一第一負輸入端點,一個 用來輸出一輸出訊號的第一非反向輸出端點,且該輸出訊 號係為從第一正輸入端點及第一負輸入端點所輸入的兩輸 入訊號之間的一電壓差的放大訊號,以及一個第一反向輸 出端點,用來輸出第一非反向輸出端點輸出訊號的一反向 訊號;一個具有與第一極性相反的一第二極性的第二差動 放大電路,該第二差動放大電路包括電性連接至正輸入端 點的一第二正輸入端點,電性連接至負輸入端點的一第二 負輸入端點,一個用來輸出一輸出訊號的第二非反向輸出 端點,且該輸出訊號係為從第二正輸入端點及第二負輸入 端點所輸入的兩輸入訊號之間的一電壓差的放大訊號,以 及一個第二反向輸出端點,用來輸出第二非反向輸出端點 輸出訊號的一反向訊號;一個第一電流添加裝置,係架構 來將流經第一差動放大電路的第一非反向輸出端點的一電 流,與流經第二差動放大電路的第二反向輸出端點的一電 流相加;一個第二電流添加裝置,係架構成用來將流經第 二差動放大電路的第二非反向輸出端點的一電流,與流經 第一差動放大電路的第一反向輸出端點的一電流相加;一
13994pifl.ptc 第10頁 1252949 案號 93117448_年 9 月 曰_^_ 五、發明說明(6) 個輸出級控制裝置,具有一第一切換元件、一第二切換元 件、一第三切換元件、以及一第四切換元件,其中第一切 換元件具有第一極性,且包括電性連接至第二電流添加裝 置的一輸出端點的一控制端點,第二切換元件具有第二極 性,且包括電性連接至第一電流添加裝置的一輸出端點的 一控制端點,第三切換元件具有第一極性,且係用來控制 第二切換元件的一輸出電壓,並且包括電性連接至第一偏 壓端點的一控制端點,第四切換元件具有第二極性,且係 用來控制第一切換元件的一輸出電壓,並且包括電性連接 至第二偏壓端點的一控制端點;一個輸出級,具有一第五 切換元件及一第六切換元件,其中第五切換元件具有第一 極性,且包括電性連接至第一切換元件的一輸出端點的一 控制端點,第六切換元件具有第二極性,且包括電性連接 至第二切換元件的一輸出端點的一控制端點;一個輸出端 點,係架構來將第五切換元件的一輸出端點,與第六切換 元件的一輸出端點,連接在一起;一個第一相位補償電 路,係連接在第五切換元件的輸出端點,與第五切換元件 的控制端點之間;以及一個第二相位補償電路,係連接在 第六切換元件的輸出端點,與第六切換元件的控制端點之 間。
13994pi fl.ptc 第11頁 1252949 案號93117448___9屮年3月 曰 修正 五、發明說明(7) 請參考第1圖所示,輸出放大器10包括兩個輸入端點 (亦即正輸入端點1 4及負輸入端點1 5 )、一個輸出端點1 6、 一個差動放大電路1 1、一個輸出級控制電路2 〇、以及一個 輸出級30。 其中,差動放大電路11包括一個N型(n type)差動放大 電路12,具有用來組成一個輸入級(input stage)的複數 個η通道電晶體(n channei transistors);以及一個P型 (P type)差動放大電路13,具有複數個p通道電晶體(p channel transistors) 〇 如果第一電源供應器(first power suppiyH設定為 ον,且第二電源供應器(second power supply)2設定為 5V,則N型差動放大電路12會在lv(伏特)到5V的範圍之 内,執行差動放大動作,而且P型差動放大電路13會在 到4 V的範圍之内,執行差動放大動作。因此,可經由將這 兩個差動放大電路結合,而對〇 V到5 v做軌對軌(丨^七〇 Rail)放大。 N型差動放大電路i2包括N型MOS電晶體(以下簡稱題〇s 電晶體)M1及M2、P型M0S電晶體(以下簡稱PM〇s電晶體)M3 及M4、以及一個電流源丨j。 P型差動放大電路13包括pm〇S電晶體M5及M6、NM0S電晶 體M7及M8、以及一個電流源丨2。
13994pi fl<ptc 第12頁 正輸入端點(+輸入端點)14,係分別電性連接至N型差 動放大電路12中的NM0S電晶體M2的閘極(gate electrode),以及p型差動放大電路13中的pM〇s電晶體 的閘極。 1252949 案號 93117448 修正 q屮年q月祁曰 五、發明說明(8) 同樣地,負輸入端點(—輸入端點)1 5,係分別電性連接 至N型差動放大電路12中的NMOS電晶體Ml的閘極,以及P型 差動放大電路13中的PMOS電晶體M5的閘極。
一個N型差動放大電路12的反向輸出電流,會流經PMOS 電晶體M4。此外,與PMOS電晶體M4 —起,共同組成第一電 流鏡射電路(first current mirror circuit)CMl 的 PMOS 電晶體M9 ’係電性連接至p型差動放大電路13的非反向輸 出端點1 8。
一個P型差動放大電路13的反向輸出電流,會流經NM0S 電晶體M8。此外,與NM0S電晶體M8 —起,共同組成第二電 流鏡射電路(second current mirror circuit)CM2 的NMOS 電晶體Μ1 0,係電性連接至n型差動放大電路1 2的非反向輸 出端點1 7。 輸出級控制電路20包括兩個PMOS電晶體Mil及M12,以 及兩個關08電晶體^113及们4。 P Μ 0 S電晶體Μ 1 1及Μ1 2的兩個閘極,係電性連接至n型差 動放大電路12的非反向輸出端點17,且PMOS電晶體M11及 M12的兩個源極(source electrodes),係電性連接至第二 電源供應器2。 N Μ 0 S電晶體Μ 1 3及Μ1 4的兩個閘極,係電性連接至p型差 動放大電路13的非反向輸出端點18,且NM0S電晶體Μ13及 Μ1 4的兩個源極,係電性連接至第一電源供應器1。 PMOS電晶體Mil的;:及極(drain electrode),係電性連 接至NM0S電晶體Ml 3的汲極,且PMOS電晶體M12的沒極,係 電性連接至NM0S電晶體Μ 14的汲極。 、
1252949 案號 93117448_年 q 月 日_^_____ 五、發明說明(9) 如第1圖所示,輸出級30包括NMOS電晶體M15及PMOS電 晶體Ml 6。 NMOS電晶體M15包括電性連接至第一電源供應器1的一 個源極,以及電性連接至PMOS電晶體M16汲極的一個沒 才虽 〇 PMOS電晶體Μ 1 6的源極,係電性連接至第二電源供應器 2。 ^ NMOS電晶體Μ 1 5的閘極’係電性連接至輸出級控制電路 20中的NMOS電晶體Μ13的汲極。 同樣地’ P Μ 0 S電晶體Μ1 6的閘極,係電性連接至輸出級 控制電路20中的PMOS電晶體Μ12的汲極。 ' 輸出級30中的NMOS電晶體M15的沒極,與PMOS電晶體 Μ1 6的汲極,係與輸出放大器1 〇的輸出端點丨6,連接在一 起。 第一相位補償電容器C1是插在NMOS電晶體Ml 5的汲極與 閘極之間,且第二相位補償電容器C2是插在pM〇s電晶體 Μ1 6的汲極與閘極之間。 接下來,將詳細說明如第1圖所示的實施例中的輸出放 大器1 0的訊號處理。 在彳之+輸入端點1 4所輸入的電壓,與從-輸入端點丨5所 輸入的電壓之間的一個電壓差,會經由Ν型差動放大電路 12放大,並且從PM0S電晶體Μ3的汲極輸出。 同樣地,在從+輸入端點1 4所輸入的電壓,與從—輸入 端點1 5所輸入的電壓之間的一個電壓差,會經由ρ型差動 放大電路13放大,並且從NMOS電晶體Μ7的汲極輪出。
E52949案號⑽117448_#年3月j◦曰_修正_ 五、發明說明(10) 一個N型差動放大電路12的反向輸出電流,會流經pM〇s 電晶體M4。 此外’與PMOS電晶體M4 —起,共同組成第一電流鏡射 電路CM1的PMOS電晶體M9的一個汲極電流,即為N型差動放 大電路1 2的一個反向輸出訊號。 因為P Μ 0 S電晶體Μ 9的汲極,係電性連接至本身為p型差 動放大電路13非反向輸出端點18的NMOS電晶體Μ7的汲極, 所以可將Ν型差動放大電路1 2的一反向輸出電流,與ρ型差 動放大電路1 3的一非反向輸出電流相加。 同樣地’ 一個Ρ型差動放大電路1 3的反向輸出電流,會 流經NMOS電晶體Μ8。 θ 此外’與弟1圖的NMOS電晶體Μ8 —起,共同組成第二電 流鏡射電路C Μ 2的Ν Μ 0 S電晶體Μ1 0的一個汲極電流,即為ρ 型差動放大電路13的一個反向輸出訊號。 因為NMOS電晶體Μ10的汲極,係電性連接至本身為Ν型 差動放大電路12非反向輸出端點17的PMOS電晶體M3的汲 極,所以可將P型差動放大電路1 3的一反向輸出電流,與ν 型差動放大電路1 2的一非反向輸出電流相加。 上述相加結果的兩個輸出訊號,會輸入至輸出級控制 電路20。 PMOS電晶體Mil及M12,不僅是由N型差動放大電路12的 非反向輸出訊號所控制,而且亦由ρ型差動放大電路1 3的 反向輸出訊號所控制。 同樣地,NMOS電晶體M13及M14,不僅是由P型差動放大 電路1 3的非反向輸出訊號所控制,而且亦由N型差動放大
13994pifl.ptc 第15頁 1252949 案號 93117448 饵年3 Θ 3〇曰 修正 五、發明說明(11) 電路1 2的反向輸出訊號所控制。 NM0S電晶體Μ15及PM0S電晶體Μ16,共同組成輸出級 30。其中,NM0S電晶體Μ15係由輸入至其閘極的NM0S電晶 體Ml 3的汲極電壓所控制。而且pm〇S電晶體Ml 6係由輸入至 其閘極的PM0S電晶體M12的汲極電壓所控制。 換言之,可藉由分別調整PMOS電晶體M3,Ml 1,及Ml 2的 電流鏡射電路的電流比(c u r r e n t r a t i 〇 ),以及N Μ 0 S電晶 體M7,Μ13,及Μ14的電流鏡射電路的電流比,控制nm〇S電 晶體Ml 5及PM0S電晶體Ml 6。 在第1圖所示的實施例中,N型差動放大電路12及p型差 動放大電路13兩者的輸出訊號,不只被用來當成輸出級3 〇 的PM0S電晶體16的直接控制訊號,而且也被當成輸出級3〇 的NM0S電晶體15的直接控制訊號,藉此可實現輸出級3〇的 線性控制。 因此,不需用到在習知技藝中,執行C級動作(c i as s_c ο p e r a t i ο η )以彳工制一輸出電晶體的改良電路,且可省略在 習知技藝中’所用到的電流放大動作。 笛;^ ΐ汾糟f :換C級動作’可避免輸出波形失真。 ΓΛ7:/ 明第二實施例的-個包括-輸出放 大即的半V體積體電路的電路圖。 似在於本屮發:士的第二實施例中’與上述的第-實施例相 ^山,益1 0包括兩個輸入端點(亦即正輸入端點1 4 及負輸入端點1 5 )、-個齡山 > 山机1 n 輸出知點16、一個差動放大電路 11、以及一個輪出級3 〇。此冰认 加认, 此外,輪出放大器11 0更加包括 一個輸出級控制電路1 2 〇。
第16頁 1252949案號93117448_S屮年气月3〇曰_修正___ 五、發明說明(12) 因為第2圖所示的差動放大電路11與第一及第二電流鏡 射電路CM 1及CM2,係與第1圖所示的第一實施例相同,所 以其詳細說明在此不再贅述。 在第2圖所示的實施例中,輸出級控制電路丨2 〇包括三 個PMOS電晶體Mil, M12,及M17、三個NMOS電晶體M13,
Ml 4,及Ml 8、以及一個閘極電壓控制電路40。 P Μ 0 S電晶體Μ 1 1及Μ1 2的兩個閘極,係電性連接至ν型差 動放大電路1 2的非反向輸出端點1 7,且PMOS電晶體M1 !及 Μ1 2的兩個源極,係電性連接至第二電源供應器2。 NMOS電晶體Ml 3及Μ14的兩個閘極,係電性連接至ρ型差 動放大電路13的非反向輸出端點18,且NM〇s電晶體M13及 Μ1 4的兩個源極,係電性連接至第一電源供應器^。 PMOS電晶體Ml 7的源極,係電性連接至pm〇s電晶體mi 1 的〉及極’且P Μ 0 S電晶體Μ 1 7的〉及極’係電性連接至n μ q s電 晶體Μ1 3的〉及極。 NMOS電晶體Μ18的源極,係電性連接至PM〇s電晶體Μ12 的〉及極’且NMOS電晶體1118的>及極’係電性連接至n Μ 0 S電 晶體Ml 4的汲極。 PM0S電晶體Μ 17及NMOS電晶體M18的兩個閘極,係電性 連接至閘極電壓控制電路4 〇。 閘極電壓控制電路40是由PM0S電晶體M19&M2()、NM〇s 電晶體Μ 2 1及Μ 2 2、以及一個電流源i 3所組成。 P Μ 0 S電晶體Μ 1 9的源極,係電性連接至第二電源供鹿哭 2 ’且Ρ Μ 0 S電晶體Μ 1 9的没極,係電性連接至ρ μ q g電晶體 M20的源極。此外’ PMOS電晶體M20的汲極,係電性連接至
13994pi fl.ptc 第17頁 案號 93117448 月 曰 1252949 修-五、發明說明(13) 電流源I 3的一個端點。 Ν Μ 0 S電晶體Μ 2 1的〉及極’係電性連接至電流源I 3的另一 點’且Ν Μ 0 S電晶體Μ 2 1的源極’係電性連接至ν Μ 0 S電晶 體Μ22的源極。此外,NMOS電晶體Μ22的源極,係電性連接 至第一電源供應器1。 PMOS電晶體Μ19及Μ20與NMOS電晶體Μ21及Μ22的每一閘 極,係電性連接至每一電晶體的汲極。 Ρ Μ 0 S電晶體Μ 1 7的閘極,係電性連接至ρ μ 〇 $電晶體% 2 〇 的沒極’且Ν Μ 0 S電晶體Μ 1 8的閘極,係電性連接至ν μ 〇 s電 晶體Μ 2 1的沒極。 輸出級30包括NMOS電晶體Μ15及PMOS電晶體Μ16。 NMOS電晶體Μ 1 5的源極,係電性連接至第一電源供應器j, NMOS電晶體Μ 1 5的汲極,係電性連接至pM〇s電晶體μ 1 6的汲 極。此外’PM0S電晶體Μ16的源極,係電性連接至第二電 源供應器2。 輸出級30中的NM0S電晶體Μ15的沒極,盘pm〇s電晶體 Μ1 6的汲極’兩者都係電性連接至輸出放大器j J 〇的輸出端 點16。 如第2圖所示,第一相位補償電容器以是插在NM〇s電晶 體M15的汲極與PM0S電晶體M17的源極之間,且第二相位補 償電容器C2是插在PM0S電晶體Ml 6的汲極與NM0S電晶體Ml 8 的源極之間。 因此’ Ν Μ 0 S電晶體Μ1 5的相位補償電路,係包括第一相 位補償電容器C1及PM0S電晶體Ml 7。PM0S電晶體Ml 6的相位 補償電路,係包括第二相位補償電容器以及題〇3電晶體
13994pi fl.ptc 第18頁
-1 號 9311 7448 五、發明說明(14) M18 接下來詳細說明本發明第二實施例的輸出放大器丨丨〇的 訊號處理。 。如β第1圖所不的第一實施例,在從+輸入端點丨4所輸入 的電【與攸—輸入端點15所輸入的電壓之間的一個電壓 差’會經由Ν型差動放大電路12放大,並且從PM〇s電晶體 Μ 3的沒極輸出。 同樣地,在從+輸入端點丨4所輸入的電壓,與從—輸入 端點1 5所輸入的電壓之間的一個電壓差,會經由ρ型差動 放大電路13放大,並且從NMOS電晶體Μ7的汲極輸出。 们Ν型差動放大電路1 2的反向輸出電流,會流經ρ μ 〇 s 電晶體Μ 4。 此外,與PMOS電晶體Μ4 —起,共同組成第一電流鏡射 電路CM1的PMOS電晶體Μ9的一個汲極電流,即為Ν型差動放 大電路1 2的一個反向輸出訊號。 因為PMOS電晶體Μ9的汲極,係電性連接至本身為ρ型差 動放大電路13非反向輸出端點18的NMOS電晶體Μ7的汲極, 所以可將Ν型差動放大電路12的一反向輸出電流,與ρ型差 動放大電路1 3的一非反向輸出電流相加。 同樣地,一個ρ型差動放大電路1 3的反向輸出電流,會 流經NMOS電晶體Μ8。 此外,與NMOS電晶體M8 —起,共同組成第二電流鏡射 電路C Μ 2的Ν Μ 0 S電晶體Μ1 0的一個汲極電流,即為ρ型差動 放大電路1 3的一個反向輸出訊號。 因為NMOS電晶體Ml 0的汲極,係電性連接至本身為ν型
13994pi fl.ptc 第19頁
案號93117448_9屮年3月扣曰 倏^___ 五、發明說明(16) 的閘極電壓,即為N Μ 0 S電晶體Μ 2 1的汲極電壓。 當輸出放大器1 1 0被用來當成一個電壓隨偶器 (voltage follower),且+輸入端點14及-輸入端點15具相 同電位(potential)時,NM0S電晶體M13及M14的每一個汲 極電流,會幾乎與PM0S電晶體Ml 1及M12的每一個沒極電流 相等,因此在直流動作(D C 〇 p e r a t i ο η )中,會保持穩定。 在穩定的直流動作(D C c ο n d i t i ο η )下,在共同組成輸出級 30的NM0S電晶體Ml 5及PM0S電晶體Ml 6的每一閘極與每一源 極之間的一個源極-閘極(s 〇 u r c e — g a t e )電壓V G s,可定義 為Va。
在此例中’因為在N Μ 0 S電晶體Μ1 3的沒極與源極之間的 一個汲極-源極(drain-source)電壓VDS為Va,所以可將 PM0S電晶體M12的VDS,以(VDD-Va)代表(其中第一電源供應 器1係設成0 V,且第二電源供應器2係設成VDD ) ^ Λ C 當適當控制電流源I 3 ’以使得閘極電壓控制電路4 〇在 DC動作中保持穩定時,所有pm〇S電晶體Μ19及Μ20,以及 NM0S電晶體M21及M22的VDS都為Va。 接下來,PM0S電晶體M2 0的汲極電壓會變為(VDD- Va -Va) = (VDD-2Va),並且被輸入至pm〇S電晶體Ml 7的閘極。 因為在直流動作中保持穩定的PM0S電晶體Ml 7的VDS亦為 Va ’所以PM0S電晶體Mil的沒極電壓會變為(vdD-2 Va) +
Va二(VDD- Va)。因此,PM0S電晶體Ml 1的VDS會變為VDD-(VDD- Va)二 Va 。 同樣地’NM0S電晶體M21的沒極電壓會變為Va + Va = 2 Va,並且被輸入至NM0S電晶體M18的閘極。
13994pi f1.ptc 第21頁 T252949 案號931171 ^士年3月曰 修正 五、發明說明(17) 因為在直流動作中保持穩定的NM0S電晶體Ml 8的VDS亦 為Va ’所以NM0S電晶體M14的汲極電壓會變為2va-Va = Va。 因此,NM0S電晶體Ml 4的VDS會變為Va。 因為PM0S電晶體mi 1的VDS與NM0S電晶體M14的VDS,兩 者都變成Va ’所以可在輸出級控制電路丨2 〇的兩輸出端點 之間’保持電壓平衡,並且可提供穩定電壓給輸出級3 〇。 考慮一個在輸出級控制電路丨2〇中非使用pM〇s電晶體M1 7及 NM0S電晶體M18的範例,NM0S電晶體M14的VDS可為VDD-Va ’且PM0S電晶體Μ 1 1的VDS可為Va。接下來,在此例中, 可能必須仔細調整由PM〇s電晶體M3, M1丨,及M12所組成的 電流鏡射電路,與由NM0S電晶體M7,M13,及M14所組成的 電流鏡射電路之間的一個電流比。 另一方面’在輸出級控制電路丨2〇中的pM〇s電晶體M1 7 及NMOS電晶體M18,會共同運作,以保持輸出級3〇的輸出 穩定,藉此可不需調整PM0S電晶體Mu及们2與關〇3 M13及M14之間的電流比。 接下來,NM0S電晶體Ml 5的相位補償,是由第一相位 補償電容器C1及PM0S電晶體M17的組合所決定。因此,因 為相位補彳貝不儘是由第一相位補償電容器c 1的容量,而且 也是由PM0S電晶體M17的電阻值所決定,所以可降低第一 相位補償電容器C i的容量。 同樣地,在PMOS電晶體M16的相位補償中,亦可降低 弟一相位補償電容器C 2的容量。
修正 案號 93117448 巧屮年 9 貝 π 五、發明說明(18) 此外’與上述的第一實施例相似,Ν型差動放大電路 12及ρ型差動放大電路13兩者的輸出訊號,不只被用來當 成輸出級3 0的Ρ Μ 0 S電晶體1 6的直接控制訊號,而且也被當 成輪出級3 0的Ν Μ 0 S電晶體1 5的直接控制訊號,藉此可實現 輸出級3 0的線性控制。 此外’閘極電壓控制電路4 〇並未受限於上述電路。只 要能提供如上述實施例的控制PM0S電晶體Μ17及NM〇s電晶 體Μ1 8功能即可。 第3圖係繪示根據本發明第三實施例的一個包括一輸 出放大器的半導體積體電路的電路圖。 本發明第三實施例的輸出放大器2丨〇包括兩個輸入端 點(亦即正輸入端點14及負輸入端點15)、一個輸出端點 1 6、一個差動放大電路2 11、一個輸出級控制電路2 2 〇、以 及一個輸出級3〇。 因為第3圖所示的閘極電壓控制電路4 〇盘第一及第二 電流鏡射電路CM1及CM2,係與第2圖所示的第二實施例^ 同,所以其詳細說明在此不再贅述。 本實施例的差動放大電路211包括差動放大電路 212,以及P型差動放大電路213。雖然不像本發明第二 施例的N型差動放大電路12,對N型差動放大電路。〗^、 言,N^IOS電晶體M7係經由電阻器R2,電性連接至第一電源 供應器1,且其動作係與N型差動放大電路丨2相似。雖缺不 像本發明第二實施例的P型差動放大電路13,對ρ型差動放 大電路213而言,PM0S電晶體M3係經由電阻器ri ,電性連 接至第二電源供應器2,且其動作係與ρ型差動放大電路i 3 案號 93117448 修正 1252949 五、發明說明(19) 相似。有關差動放大電路21 1的詳細說明,在此不再贅 另一方面’對本實施例的輪出級控制電路2 2 〇而言, 其電路組合係與本發明第二實施例的輸出級控制電路1 2 〇 不同。較明確地說,輸出級控制電路丨2 〇具有用來分別控 制組成輸出級30的NMOS電晶體Ml 5及PMOS電晶體Μ16的複數 個電路。然而,輸出級控制電路2 2 〇卻儘具有一個可用來 共同控制NMOS電晶體Ml 5及PMOS電晶體Ml 6的電路。 在本較佳實施例的輸出級控制電路22〇中,pM〇s電晶 體Μ1 7的源極及N Μ 0 S電晶體Μ 1 8的没極,係共同電性連接至 PMOS電晶體Ml 1的汲極,且該pmos電晶體Ml 1的閘極,係電 性連接至N型差動放大電路2 1 2的非反向輸出端點丨7。此 外,PMOS電晶體Ml 7的汲極、NMOS電晶體M18的源極、以及 NMOS電晶體Μ 1 8的汲極,係共同電性連接至NM〇s電晶體M1 3 的汲極,且該NMOS電晶體Ml 3的閘極,係電性連接至p型差 動放大電路213的非反向輸出端點18。 接下來,PMOS電晶體Ml 1的汲極,係電性連接至輸出 級30的PMOS電晶體Ml 6的閘極,且NMOS電晶體Ml 3的汲極, 係電性連接至輸出級30的NM〇s電晶體M15的閘極。 另一方面’ PMOS電晶體M17的閘極及NMOS電晶體Ml 8的 閘極’係共同電性連接至閘極電壓控制電路4〇的pM〇s電晶 體M20的汲極與NMOS電晶體M21的汲極。 此外,在本實施例中,與PM0S電晶體Mn 一起,共同 組成一個電流鏡射電路的PM0S電晶體M11的源極,以及 PMOS電晶體M3的源極,係分別經由電阻器R3及R 1,電性連
13994pifl.ptc
第24頁 接至第二電源供應器2。 同樣地,與題0S電晶體M13 —起,共同組成—〆a 鏡射電路的NMOS電晶體M13的源極,以及NM〇s電:個電流 源極,係分別經由電阻器R4及R2,電性連接i晶體M7的 應器1。 …安至弟-電源供 該些電阻器R1〜R4可將電流鏡射電路的特性尚 θ 制在電阻器臨界值的變動範圍之内。 1ζ_ 此外,在本實施例中,第一相位補償電容哭 NM0S電晶體M1 5的汲極與題〇3電晶體们3的源極二C疋插,
=才曰目位補償電容器C2是插在PM〇s電晶體M16的沒極盘二弟 電日日體Ml 1的源極之間。 /、PM0S 因此,NM0S電晶體M15的相位補償電路,係包 相位補償電容1C1及腿〇3電^ ^ ^ 第 的相仿社热_ 日篮以3而且1^〇3電晶體祕16 晶體Ml 1。貝’路,係包括第二相位補償電容器C2 APM0S電 6 Φ ^本實施例中的動作中,輪入至NM0S電晶體M15閘極 "^ 可由一個㈣⑽電晶體Ml 7的閘極電壓控制’且輸 =os電晶體M16閘極的電壓,可由一個nm〇s電晶體Mi8 白^甲亟電壓控制。因此,本實施例的輸出級3 0可穩定運 作。 。曰在本1施例中,因為用來組成輸出級控制電路22〇的 ,曰日體個數可減少,所以半導體積體電路的消耗電流亦可 降低。 ^卜’在本實施例中的相位補償,是使用第一相位補 貝—谷」LCl及關⑽電晶體Ml 3,以及第二相位補償電容器
13994pi f1.ptc 第25頁 1252949 案號 93117448_4屮年 3 月如曰___ 五、發明說明(21) C2及PMOS電晶體Ml 1所執行。 因此,相位補償是由NM0S電晶體Μ 1 3的電阻值,以及 PMOS電晶體Μ 1 1的電阻值所共同控制。所以在本實施例中 的每一個第一及第二相位補償電容器C1及C 2的容量都可降 低0 第4圖係繪示根據本發明第四實施例的一個包括一輸 出放大器的半導體積體電路的電路圖。 本發明第四實施例的輸出放大器3 1 〇,是與第3圖所示 的本發明第三實施例相似,其包括兩個輸入端點(亦即正 輸入端點1 4及負輸入端點1 5 )、一個輸出端點1 6、一個差 動放大電路3 11、一個輸出級控制電路32 0、以及一個輸出 級3 0。此外,輸出放大器3 1 〇更加包括兩個輸入端點(亦即 偏壓端點5 0及偏壓端點6 〇 )。本實施例中與第三實施例相 同的部分,係以相同號碼代表,因此其細節在此不再贅 述0 本實施例的差動放大電路3η,係包括Ν型差動放大電 路312及Ρ型差動放大電路313。雖然不像第三實施例的1^型 差動放大電路212,在本實施例的Ν型差動放大電路312 中,NMOS電晶體Μ7係經由NM〇s電晶體Μ24,電性連接至第 :電源供應器1,但其動作則與Ν型差動放大電路212相 似。,者,雖然不像第三實施例的ρ型差動放大電路2丨3, f ptnV:例的Ρ型是動放大電路313 _,PM〇S電晶體Μ3係經 由PMOS電晶體Μ23,電性連接至第二電源供應器 作則與Ν型差動放大雷攸9彳9 + / & - ^ m 雷㈣相似。接下來,有關差動放大 $ &311的砰細說明在此將於省略。
13994pifl.ptc 第26頁 1252949案號93117448_9屮年气月3。曰 倏1_ 五、發明說明(22) 另一方面,不像第三實施例,本實施例的輸出級控制 電路320,可不包含一個閘極電壓控制電路4〇,而在第三 貫施例的輸出級控制電路2 2 0中,則必須包含閘極電壓控 制電路40。 輸出放大器3 1 0配備一個偏壓端點5 〇及一個偏壓端點 6 〇,當成其輪出端點。接下來,偏壓端點5 〇提供一個偏壓 給NMOS電晶體,且偏壓端點6〇提供一個偏壓給pM〇s電晶 體。 輸出級控制電路320的PMOS電晶體M17的閘極,係電性 連接至偏壓端點6 〇,且p Μ 0 S電晶體Μ 1 8的閘極,係電性連 接至偏壓端點50。此外,第四實施例更加包括pM〇s電晶體 M23及M25,而非如第三實施例的電阻器R1及以,且其每一 問極都係電性連接至偏壓端點6〇,並且包括NM〇s電晶體 M2 4及M26,而非如第三實施例的電阻器R2及^,且其每一 閘極都係電性連接至偏壓端點5 〇。 口此P Μ 〇 S電晶體Μ 2 3的〉及極係電性連接至ρ μ 〇 g電晶 體M3的源極,且PM〇s電晶體Μ23的源極係電性連接至第= 電源供應器2。此外,PM0S電晶體Μ2 5的汲極係電性連 PMOS^晶體M11的源極,且pM〇s電晶體Μ25的源極係電性 接至第二電源供應器2。 曰=Γί,NM0S電晶體Μ24的沒極係電性連接至刪s電 曰曰體Μ7的源極,且NM〇s電晶體Μ24的源極係電性連 連接至第晶體Μ13的源才亟,且NM〇S電晶體_的源極係電性 連接至弟一電源供應器1。 庄
13994pifl.Ptc 第27頁 器1。此外,NM0S電晶體Μ26的汲極係電性連接 1252949 案號 93117448 曰 修j 五、發明說明(23) 在本實施例中,係使用?%03電晶體祕23及^125與題08電 晶體M2 4及M26的每一個” ON"的電阻值,而非使用第三實施 例的每一個電阻器R 的電阻值。 在本貫施例中’與第三實施例相似,第一相位補償電 容器C1,係配置在N Μ 〇 s電晶體Μ1 5的;:及極與n Μ 0 S電晶體Μ1 3 的源極之間’且第二相位補償電容器C 2,係配置在ρ μ 〇 s電 晶體Μ1 6的 >及極與ρ Μ 0 S電晶體Μ11的源極之間。 因此,一個NM0S電晶體Μ15的相位補償電路,係具有 一個第一相位補償電容器C1及NM0S電晶體Μ13。而且一個 PM0S電晶體Μ 1 6的相位補償電路,係具有一個第二相位補 償電容器C2及PM0S電晶體Mil。 在本實施例的動作中,輸入至NM0S電晶體Μ 1 5閘極的 電壓’是由PM0S電晶體Μ 1 7的閘極電壓所控制,且輸入至 PM0S電晶體Μ 1 6閘極的電壓,是由NM0S電晶體Ml 8的閘極電 壓所控制。因此,本實施例的輸出級3 〇可穩定地動作。 根據本實施例,因為閘極電壓控制電路4 〇並非為内建 (bu 1 1 ΐ 1 η ),所以可降低用來組成輸出放大器3丨〇的電晶 體個數。一般而言,一個LCD驅動器可能需要多個相同組 合成分的輸出放大器,藉以同時驅動LCD的多個像素 (p i xe 1 s )。因此,使用本發明的輸出放大器3 j 〇,可顯著 降低如LCD驅動器中組成一積體電路的電晶體個數。 此外,因為在本實施例中,係將PM0S電晶體M23及M25 與NM0S電晶體M24及M26,當成電阻性元件使用,所以相較 於使用一多晶石夕層(ρ 〇 1 y — s i 1 i c 0 η 1 a y e r)所建構的電阻性 元件的積體電路晶片面積,本實施例的積體電路的晶片面
13994pifl.ptc
第28頁 1252949 案號 93117448 ^年卩月'◦曰 修正 五、發明說明(24) 積可顯著地縮小。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
13994pi fl.ptc 第29頁 1252949 案號 93117448 气屮年 3 月 '0 日__ 圖式簡單說明 【圖式簡單說明】 第1圖係繪示根據本發明第一實施例的一個包括一輸出放 大器的半導體積體電路的電路圖。 第2圖係繪示根據本發明第二實施例的一個包括一輸出放 大器的半導體積體電路的電路圖。 第3圖係繪示根據本發明第三實施例的一個包括一輸出放 大器的半導體積體電路的電路圖。 第4圖係繪示根據本發明第四實施例的一個包括一輸出放 大器的半導體積體電路的電路圖。 【主要元件符號說明】 1 :第一電源供應器 2 :第二電源供應器 10 出 放大 器 11 差 動 放大 電路 12 N型差動放大電路 13 P型差動放大電路 14 正 入端 點 15 負 fm 入端 點 16 輸 出 端點 17 非 反 向輸 出端 點 18 非 反 向輸 出端 點 20 輸 出 級控 制電 路 30 輸 出 級
13994pi f1.ptc 第30頁
13994pifl.ptc 第31頁
Claims (1)
- 六、申請專利範圍 1. 一種半導體積體電路,包括: 一第一差動放大電路,具有一第一極性,係架構來放 大分別從一正輸入端點及一負輸入端點所輸入的兩輸入訊 號之間的一電壓差; 一第二差動放大電路,具有與該第一極性相反的一第 二極性,係架構來放大分別從該正輸入端點及該負輸入端 點所輸入的兩輸入訊號之間的該電壓差, 一第一添加裝置,係架構來將該第一差動放大電路的 一非反向輸出,與該第二差動放大電路的一反向輸出相 加; 一第二添加裝置,係架構來將該第二差動放大電路的 一非反向輸出,與該第一差動放大電路的一反向輸出相 加; 一輸出級控制裝置,具有一第一切換元件及一第二切 換元件,具有該第一極性的該第一切換元件,係由該第二 添加裝置的一輸出訊號所控制,且具有該第二極性的該第 二切換元件,係由該第一添加裝置的一輸出訊號所控制; 一輸出級,具有一第三切換元件及一第四切換元件’ 具有該第一極性的該第三切換元件,係由該輸出級控制裝 置的該第一切換元件的一輸出訊號所控制,且具有該第二 極性的該第四切換元件,係由該輸出級控制裝置的該第二 切換元件的一輸出訊號所控制;以及 一輸出端點,係架構來將該第三切換元件的一輸出端 點,與該第四切換元件的一輸出端點,電性連接在一起。13994pi fl.ptc 第32頁 1252949 案號 93117448_^[+年 1 月 曰_iMz_ 六、申請專^利範圍 2. 如申請專利範圍第1項所述之半導體積體電路,其中 該輸出級控制電路包括一輸出穩定電路,且該輸出穩定電 路係架構來控制該第一切換元件及該第二切換元件的每一 操作電流,而且該輸出穩定電路具有一該輸出級的相位補 償功能。 3. —種半導體積體電路,包括: 一正輸入端點; 一負輸入端點; 一第一差動放大電路,具有一第一極性,並且包括電 性連接至該正輸入端點的一第一正輸入端點、電性連接至 該負輸入端點的一第一負輸入端點、架構來輸出一輸出訊 號的一第一非反向輸出端點,其中該輸出訊號係放大分別 從該第一正輸入端點及該第一負輸入端點所輸入的兩輸入 訊號之間的一電壓差所得、架構來輸出一反向輸出訊號的 一第一反向輸出端點,且該反向輸出訊號係為該第一非反 向輸出端點的該輸出訊號的一反向訊號; 一第二差動放大電路,具有與該第一極性相反的一第 二極性,並且包括電性連接至該正輸入端點的一第二正輸 入端點、電性連接至該負輸入端點的一第二負輸入端點、 架構來輸出一輸出訊號的一第二非反向輸出端點,其中該 輸出訊號係放大分別從該第二正輸入端點及該第二負輸入 端點所輸入的兩輸入訊號之間的一電壓差所得、架構來輸 出一反向輸出訊號的一第二反向輸出端點,且該反向輸出 訊號係為該第二非反向輸出端點的該輸出訊號的一反向訊13994pi f1.ptc 第33頁 1252949 案號 93117448_9十年 1 月 曰__ 六、申請專利範圍 號; 一第一電流添加裝置,係架構來將流過該第一差動放 大電路的該第一非反向輸出端點的一電流,與流過該第二 差動放大電路的該第二反向輸出端點的一電流相加; 一第二電流添加裝置,係架構來將流過該第二差動放大電 路的該第二非反向輸出端點的一電流,與流過該第一差動 放大電路的該第一反向輸出端點的一電流相加; 一輸出級控制裝置,具有一第一切換元件及一第二切 換元件,且該第一切換元件具有該第一極性,並且包括電 性連接至該第二電流添加裝置的一輸出端點的一控制端 點,而且該第二切換元件具有該第二極性,並且包括電性 連接至該第一電流添加裝置的一輸出端點的一控制端點; 一輸出級,具有一第三切換元件及一第四切換元件,且該 第三切換元件具有該第一極性,並且包括電性連接至該第 一電流添加裝置的一輸出端點的一控制端點,而且該第四 切換元件具有該第二極性,並且包括電性連接至該第二電 流添加裝置的一輸出端點的一控制端點; 一輸出端點,係架構來將該第三切換元件的一輸出端 點,與該第四切換元件的一輸出端點,電性連接在一起; 一第一相位補償電路,係電性連接在該第三切換元件的該 輸出端點,與該第三切換元件的該控制端點之間;以及 一第二相位補償電路,係電性連接在該第四切換元件的該 輸出端點,與該第四切換元件的該控制端點之間。 4. 一種半導體積體電路,包括:13994pi fl.ptc 第34頁 1252949 案號 93117448_巧屮年 1 月’^曰__ 六、申請專利範圍 一第一偏壓端點; 一第二偏壓端點; 一正輸入端點; 一負輸入端點; 一第一差動放大電路,具有一第一極性,並且包括電 性連接至該正輸入端點的一第一正輸入端點、電性連接至 該負輸入端點的一第一負輸入端點、架構來輸出一輸出訊 號的一第一非反向輸出端點’其中該輸出訊號係放大分別 從該第一正輸入端點及該第一負輸入端點所輸入的兩輸入 訊號之間的一電壓差所得、架構來輸出一反向輸出訊號的 一^第一反向輸出端點’且該反向輸出訊號係為該第一非反 向輸出端點的該輸出訊號的一反向訊號; 一第二差動放大電路,具有與該第一極性相反的一第 二極性,並且包括電性連接至該正輸入端點的一第二正輸 入端點、電性連接至該負輸入端點的一第二負輸入端點、 架構來輸出一輸出訊號的一第二非反向輸出端點,其中該 輸出訊號係放大分別從該第二正輸入端點及該第二負輸入 端點所輸入的兩輸入訊號之間的一電壓差所得、架構來輸 出一反向輸出訊號的一第二反向輸出端點,且該反向輸出 訊號係為該第二非反向輸出端點的該輸出訊號的一反向訊 號; 一第一電流添加裝置,係架構來將流過該第一差動放 大電路的該第一非反向輸出端點的一電流,與流過該第二 差動放大電路的該第二反向輸出端點的一電流相加;13994pi fl.ptc 第35頁 1252949 案號 93117448 修正 六、申請專利範圍 一第二電流添加裝置,係架構來將流過該第二差動放 大電路的該第二非反向輸出端點的一電流,與流過該第一 差動放大電路的該第一反向輸出端點的一電流相加; 一輸出級控制裝置包括:一第一切換元件,該第一切 換元件具有該第一極性,並且包括電性連接至該第二電流 添加裝置的一輸出端點的一控制端點;一第二切換元件, 該第二切換元件具有該第二極性,並且包括電性連接至該 第一電流添加裝置的一輸出端點的一控制端點;一第三切 換元件,用來控制該第二切換元件的一輸出電壓,具有該 第一極性,並且包括電性連接至該第一偏壓端點的一控制 端點;以及一第四切換元件,該第四切換元件具有該第二 極性,並且包括電性連接至該第二偏壓端點的一控制端 點; 一輸出級,具有一第五切換元件及一第六切換元件, 且該第五切換元件具有該第一極性,並且包括電性連接至 該第一電流添加裝置的一輸出端點的一控制端點,而且該 第六切換元件具有該第二極性,並且包括電性連接至該第 二電流添加裝置的一輸出端點的一控制端點; 一輸出端點,係架構來將該第五切換元件的一輸出端 點,與該第六切換元件的一輸出端點,電性連接在一起; 一第一相位補償電路,係電性連接在該第五切換元件的該 輸出端點,與該第五切換元件的該控制端點之間;以及 一第二相位補償電路,係電性連接在該第六切換元件的該 輸出端點,與該第六切換元件的該控制端點之間。13994pi fl.ptc 第36頁 1252949 案號 93117448_年巧月、0 曰__ 六、申請專利範圍 5.如申請專利範圍第3項所述之半導體積體電路,其 中該第一差動放大電路包括: 一第一 N型電晶體,具有一閘極,係電性連接至該正 輸入端點; 一第二N型電晶體,具有一閘極,係電性連接至該負 輸入端點; 一第一電流源,具有一端點,係與該第一 N型電晶體 的一源極與該第二N型電晶體的一源極電性連接,以及一 反向端點,係電性連接至一第一電源供應器; 一第一 P型電晶體,具有一汲極與一閘極,係共同電 性連接至該第一 N型電晶體的一汲極,以及一源極,係電 性連接至一第二電源供應器; 一第二P型電晶體,具有一汲極,係為該第一非反向 輸出端點,一閘極,係電性連接至該第二N型電晶體的一 汲極,以及一源極,係電性連接至該第二電源供應器;以 及 一第三P型電晶體,具有一閘極,係電性連接至該第 一 P型電晶體的該閘極,一源極,係電性連接至該第二電 源供應器,以及一汲極,係為該第一反向輸出端點,以及 其中,該第二差動放大電路包括: 一第四P型電晶體,具有一閘極,係電性連接至該正 輸入端點; 一第五P型電晶體,具有一閘極,係電性連接至該負 輸入端點,13994pi fl.ptc 第37頁 1252949 案號 93117448_q屮年 3 月 日__ 六、申請專利範圍 一第二電流源,具有一端點,係與該第四p型電晶體 的一源極與該第五p型電晶體的一源極電性連接,以及一 反向端點,係電性連接至該第二電源供應器; 一第三N型電晶體,具有一汲極與一閘極,係共同電 性連接至該第四P型電晶體的一汲極,以及一源極,係電 性連接至該第一電源供應器; 一第四N型電晶體,具有一汲極,係為該第二非反向 輸出端點,一閘極,係電性連接至該第五P型電晶體的一 汲極,以及一源極,係電性連接至該第一電源供應器;以 及 一第五N型電晶體,具有一閘極,係電性連接至該第 三N型電晶體的該閘極,一源極,係電性連接至該第一電 源供應器,以及一汲極,係為該第二反向輸出端點。 6.如申請專利範圍第3項所述之半導體積體電路,其 中該第一差動放大電路包括: 一第一 N型電晶體,具有一閘極,係電性連接至該正 輸入端點; 一第二N型電晶體,具有一閘極,係電性連接至該負 輸入端點; 一第一電流源,具有一端點,係與該第一 N型電晶體 的一源極與該第二N型電晶體的一源極電性連接,以及一 反向端點,係電性連接至一第一電源供應器; 一第一 P型電晶體,具有一汲極與一閘極,係共同電 性連接至該第一 N型電晶體的一汲極,以及一源極,係電13994pifl.ptc 第38頁 1252949案號93117448_气屮年3月、0曰 修正_ 六、申請專利範圍 性連接至一第二電源供應器; 一第二p型電晶體,具有一汲極,係為該第一非反向 輸出端點,一閘極,係電性連接至該第二N型電晶體的一 汲極,以及一源極,係經由一第一電阻器,電性連接至該 第二電源供應器;以及 一第三P型電晶體,具有一閘極,係電性連接至該第 一 P型電晶體的該閘極,一源極,係電性連接至該第二電 源供應器,以及一汲極,係為該第一反向輸出端點,以及 其中,該第二差動放大電路包括: 一第四P型電晶體,具有一閘極,係電性連接至該正 輸入端點; 一第五P型電晶體,具有一閘極,係電性連接至該負 輸入端點; 一第二電流源,具有一端點,係與該第四P型電晶體 的一源極與該第五P型電晶體的一源極電性連接,以及一 反向端點,係電性連接至該第二電源供應器; 一第三N型電晶體,具有一汲極與一閘極,係共同電 性連接至該第四P型電晶體的一汲極,以及一源極,係電 性連接至該第一電源供應器; 一第四N型電晶體,具有一汲極,係為該第二非反向 輸出端點,一閘極,係電性連接至該第五P型電晶體的一 汲極,以及一源極,係經由一第二電阻器,電性連接至該 第一電源供應器;以及 一第五N型電晶體,具有一閘極,係電性連接至該第13994pifl.ptc 第39頁 1252949 案號 93Π7448_年 3 月 3◦曰__ 六、申請專利範圍 三N型電晶體的該閘極,一源極,係電性連接至該第一電 源供應器,以及一汲極,係為該第二反向輸出端點。 7 .如申請專利範圍第4項所述之半導體積體電路,其 中該第一差動放大電路包括: 一第一 N型電晶體,具有一閘極,係電性連接至該正 輸入端點, 一第二N型電晶體,具有一閘極,係電性連接至該負 輸入端點; 一第一電流源,具有一端點,係與該第一 N型電晶體 的一源極與該第二N型電晶體的一源極電性連接,以及一 反向端點,係電性連接至一第一電源供應器; 一第一 P型電晶體,具有一汲極與一閘極,係共同電 性連接至該第一 N型電晶體的一汲極,以及一源極,係電 性連接至一第二電源供應器; 一第二P型電晶體,具有一閘極,係電性連接至該第 二偏壓端點,以及一源極,係電性連接至該第二電源供應 器; 一第三P型電晶體,具有一汲極,係為該第一非反向 輸出端點,一閘極,係電性連接至該第二N型電晶體的一 汲極,以及一源極,係電性連接至該第二P型電晶體的一 汲極;以及 一第四P型電晶體,具有一閘極,係電性連接至該第 一 P型電晶體的該閘極,一源極,係電性連接至該第二電 源供應器,以及一汲極,係為該第一反向輸出端點,以及13994pi f1.ptc 第40頁 1252949 案號 93117448_1 七年 ^ 月 3〇 曰__ 六、申請專利範圍 其中,該第二差動放大電路包括: 一第五p型電晶體,具有一閘極,係電性連接至該正 輸入端點; 一第六p型電晶體,具有一閘極,係電性連接至該負 輸入端點; 一第二電流源,具有一端點,係與該第五p型電晶體的一 源極與該第六p型電晶體的一源極電性連接,以及一反向 端點,係電性連接至該第二電源供應器; 一第三N型電晶體,具有一汲極與一閘極,係共同電 性連接至該第五P型電晶體的一汲極,以及一源極,係電 性連接至該第一電源供應器; 一第四N型電晶體,具有一閘極,係電性連接至該第 一偏壓端點,以及一源極,係電性連接至該第一電源供應 32. · 為 , 一第五N型電晶體,具有一汲極,係為該第二非反向 輸出端點,一閘極,係電性連接至該第穴P型電晶體的一 沒極,以及一源極,係電性連接至該第四N型電晶體的一 汲極;以及 一第六N型電晶體,具有一閘極,係電性連接至該第 三N型電晶體的該閘極,一源極,係電性連接至該第一電 源供應器,以及一汲極,係為該第二反向輸出端點。 8.如申請專利範圍第3項所述之半導體積體電路,其 中該第一電流添加裝置具有一輸出端點,係電性連接至該 第一差動放大電路的該第一非反向輸出端點,以及該第二13994pi fl.ptc 第41頁 1252949 案號 93117448_?冬年?月 3。曰__ 六、申請專利範圍 差動放大電路的該第二反向輸出端點,且其中該第二電流 添加裝置具有一輸出端點,係電性連接至該第二差動放大 電路的該第二非反向輸出端點,以及該第一差動放大電路 的該第一反向輸出端點。 9.如申請專利範圍第4項所述之半導體積體電路,其 中該第一電流添加裝置具有一輸出端點,係電性連接至該 第一差動放大電路的該第一非反向輸出端點,以及該第二 差動放大電路的該第二反向輸出端點,且其中該第二電流 添加裝置具有一輸出端點,係電性連接至該第二差動放大 電路的該第二非反向輸出端點,以及該第一差動放大電路 的該第一反向輸出端點。 1 0 .如申請專利範圍第3項所述之半導體積體電路,其 中該輸出級控制裝置包括: 一第六N型電晶體及一第七N型電晶體,其中每一電晶 體都具有一源極,係電性連接至該第一電源供應器,以及 一閘極,係電性連接至該第二電流添加裝置的該輸出端 點;以及 一第六P型電晶體及一第七P型電晶體,其中每一電晶 體都具有一源極,係電性連接至該第二電源供應器,一閘 極,係電性連接至該第一電流添加裝置的該輸出端點,以 及一汲極,係分別電性連接至該第六及該第七N型電晶體 的每一沒極,以及 其中,該輸出級包括: 一第八N型電晶體,具有一源極,係電性連接至該第13994pifl.ptc 第42頁 1252949 案號 93117448_年?月 曰__ 六、申請專利範圍 一電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第六N型電晶體的該汲極,以 及; 一第八P型電晶體,具有一源極,係電性連接至該第 二電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第七P型電晶體的一汲極。 1 1 .如申請專利範圍第3項所述之半導體積體電路,其 中該輸出級控制裝置包括: 一第六N型電晶體及一第七N型電晶體,其中每一電晶 體都具有一源極,係電性連接至該第一電源供應器,以及 一閘極,係電性連接至該第二電流添加裝置的該輸出端 點;以及 一第六p型電晶體及一第七p型電晶體,其中每一電晶 體都具有一源極,係電性連接至該第二電源供應器,一閘 極,係電性連接至該第一電流添加裝置的該輸出端點,以 及一汲極,係分別電性連接至該第六及該第七N型電晶體 的每一沒極; 一第八N型電晶體,具有一源極,係電性連接至該第 七N型電晶體的一汲極,以及一汲極,係電性連接至該第 七P型電晶體的一汲極; 一第八P型電晶體,具有一源極,係電性連接至該第 六P型電晶體的一汲極,以及一汲極,係電性連接至該第 六N型電晶體的一汲極;以及 一閘極電壓控制電路,具有一第一輸出端點,係電性13994pi f1.ptc 第43頁 1252949 案號 93117448_年?月 曰__ 六、申請專利範圍 連接至該第八N型電晶體的一閘極,以及一第二輸出端 點,係電性連接至該第八P型電晶體的一閘極,藉以分別 控制每一閘極電壓,以及 其中,該輸出級包括: 一第九N型電晶體,具有一源極,係電性連接至該第 一電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第六N型電晶體的該汲極,以 及; 一第九P型電晶體,具有一源極,係電性連接至該第 二電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第七P型電晶體的一汲極。 1 2.如申請專利範圍第3項所述之半導體積體電路,其 中該輸出級控制裝置包括: 一第六N型電晶體,具有一源極,係經由一第三電阻 器,電性連接至該第一電源供應器,以及一閘極,係電性 連接至該第二電流添加裝置的該輸出端點; 一第六P型電晶體,具有一源極,係經由一第四電阻 器,電性連接至該第二電源供應器,以及一閘極,係電性 連接至該第一電流添加裝置的該輸出端點; 一第七N型電晶體,具有一源極,係電性連接至該第 六N型電晶體的一汲極,以及一汲極,係電性連接至該第 六P型電晶體的一沒極; 一第七P型電晶體,具有一源極,係電性連接至該第 六P型電晶體的該汲極,以及一汲極,係電性連接至該第13994pifl.ptc 第44頁 1252949 案號93117448_7爷年7月 > 曰 修正_ 六、申請專利範圍 六N型電晶體的該 >及極,以及 一閘極電壓控制電路,具有一第一輸出端點,係電性 連接至該第七N型電晶體的一閘極,以及一第二輸出端 點,係電性連接至該第七P型電晶體的一閘極,藉以分別 控制每一閘極電壓,以及 其中,該輸出級包括: 一第八N型電晶體,具有一源極,係電性連接至該第 一電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第六N型電晶體的該汲極,以 及; 一第八P型電晶體,具有一源極,係電性連接至該第 二電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第六P型電晶體的一汲極。 1 3.如申請專利範圍第1 1項所述之半導體積體電路, 其中該閘極電壓控制電路包括: 一第十N型電晶體,具有一汲極及一閘極,係電性連 接至該第一輸出端點, 一第十一 N型電晶體,具有一汲極及一閘極,係電性 連接至該第十N型電晶體的一源極,以及一源極,係電性 連接至該第一電源供應器, 一第十P型電晶體,具有一汲極及一閘極,係電性連 接至該第二輸出端點, 一第十一 P型電晶體,具有一汲極及一閘極,係電性 連接至該第十p型電晶體的一源極,以及一源極,係電性13994pifl.ptc 第45頁 1252949 案號 93117448_年 3 月 曰__ 六、申請專利範圍 連接至該第二電源供應器,以及 一第三電流源,具有一端點,係連接至該第十N型電 晶體的該汲極,以及一反向端點,係連接至該第十P型電 晶體的該 >及極。 1 4 .如申請專利範圍第1 2項所述之半導體積體電路, 其t該閘極電壓控制電路包括: 一第十N型電晶體,具有一汲極及一閘極,係電性連 接至該第一輸出端點, 一第十一 N型電晶體,具有一汲極及一閘極,係電性 連接至該第十N型電晶體的一源極,以及一源極,係電性 連接至該第一電源供應器, 一第十P型電晶體,具有一汲極及一閘極,係電性連 接至該第二輸出端點, 一第十一 P型電晶體,具有一汲極及一閘極,係電性 連接至該第十p型電晶體的一源極,以及一源極,係電性 連接至該第二電源供應器,以及 一第三電流源,具有一端點,係連接至該第十N型電 晶體的該汲極,以及一反向端點,係連接至該第十P型電 晶體的該汲極。 1 5 .如申請專利範圍第4項所述之半導體積體電路,其 中該輸出級控制裝置包括: 一第七N型電晶體,具有一閘極,係電性連接至該第 一偏壓端點,以及一源極,係電性連接至該第一電源供應 為,13994pifl.ptc 第46頁 1252949 案號 93117448_7笋年?月)0 曰__ 六、申請專利範圍 一第八N型電晶體,具有一源極,係電性連接至該第 七N型電晶體的一沒極,以及一閘極,係電性連接至該第 二電流添加裝置的該輸出端點, 一第七P型電晶體,具有一閘極,係電性連接至該第 二偏壓端點,以及一源極,係電性連接至該第二電源供應 3S · σσ , 一第八ρ型電晶體,具有一源極,係電性連接至該第 七ρ型電晶體的一汲極,以及一閘極,係電性連接至該第 一電流添加裝置的該輸出端點; 一第九ν型電晶體,具有一閘極,係電性連接至該第 一偏壓端點,一源極,係電性連接至該第八Ν型電晶體的 一汲極,以及一汲極,係電性連接至該第八Ρ型電晶體的 一汲極;以及 一第九Ρ型電晶體,具有一閘極,係電性連接至該第 二偏壓端點,一源極,係電性連接至該第八Ρ型電晶體的 該汲極,以及一汲極,係電性連接至該第八Ν型電晶體的 該〉及極’以及 其中,該輸出級包括: 一第十Ν型電晶體,具有一源極,係電性連接至該第 一電源供應器,一汲極,係電性連接至該輸出端點,以及 一閘極,係電性連接至該第八Ν型電晶體的該汲極,以 及; 一第十Ρ型電晶體,具有一源極,係電性連接至該第 二電源供應器,一汲極,係電性連接至該輸出端點,以及13994pifl.ptc 第47頁年?月? 〇B_ 修正 閘3 /系由電^生連接至該第八p型電晶體的一波極。 豆中‘第°相:專二乾園第10項所述之半導體積體電路, 二相位補償電路具有連接在該第八N型雷曰俨的 該没極與該閘極t ^ ^弟八N型電曰曰體的 償電路,且該第二相你弟一電令益,以及一第二相位補 曰俨的44 , 仅補償電路具有連接在該第八P型電 Λ與該間杨之間的-第二電容器。 豆中兮筮_ 4月專利.範圍第11項所述之半導體積體電路, 該汲極與該第八Ρ型電電曰路/有連接在該第則電晶㈣ 哭, ^ 电日日體的該閘極之間的一第一電容 右、鱼垃户分ΐ 一相彳立補償電路’且該第二相位補償電路具 δΛ第九Ρ型電晶體的該汲極與該第八Ν型電晶體的 邊閘極之間的一第二電容器。 甘士 I8 ^如申凊專利範圍第1 2項所述之半導體積體電路, 八中該第一相位補償電路型電晶體的 ;沒極與該” Ρ型電晶體的該問極之間的-第-電容 °σ以及一第一相位補償電路,且該第二相位補償電路具 有連接在該第八Ρ型電晶體的該沒極與該第六Ν蜜電晶體的 該閘極之間的一第二電容哭。 1 9 ·如申請專利範園第1 5項所述之半導體積體電路, 其中該第一相位補償電路具有連接在該第十Ν塑電晶體的 該汲極與該第八Ν型電晶體的該閘極之間的一第一電容 器’以及4二相位補償電路,且該第二相位補償電路二 有連接在該第十Ρ型電晶體的該汲極與該第八Ρ裂電晶體的 該閘極之間的一第二電容哭。13994pifl.ptc 第48頁 1252949案號93117448_年9月3〇曰 修正 六、指定代表圖 (一) 、本案代表圖為:第_ι_圖 (二) 、本案代表圖之元件代表符號簡單說明: 1 :第一電源供應器 2 :第二電源供應器10 出放 大 器 11 差 動放 大 電路 12 N型差動放大電路 13 P型差動放大電路 14 正 輸入 端 點 15 負 輸入 端 點 16 出端 點 17 非 反向 m 出端點 18 非 反向 fm 出端點 20 輸 出級 控 制電路 30 出級 13994pifl.ptc 第4頁
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176079 | 2003-06-20 | ||
JP2004172157A JP4564285B2 (ja) | 2003-06-20 | 2004-06-10 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200500726A TW200500726A (en) | 2005-01-01 |
TWI252949B true TWI252949B (en) | 2006-04-11 |
Family
ID=34082292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093117448A TWI252949B (en) | 2003-06-20 | 2004-06-17 | Semiconductor integrated circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US7057459B2 (zh) |
JP (1) | JP4564285B2 (zh) |
KR (1) | KR100550596B1 (zh) |
TW (1) | TWI252949B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048675B2 (en) | 2012-01-12 | 2015-06-02 | Anpec Electronics Corporation | Charging circuit for capacitor |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067525A (ja) * | 2005-08-29 | 2007-03-15 | Toshiba Corp | 増幅回路 |
JP5226248B2 (ja) * | 2006-08-02 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | 温度検出回路及び半導体装置 |
US7312598B1 (en) * | 2006-08-25 | 2007-12-25 | National Semiconductor Corporation | Capacitor free low drop out regulator |
JP2008092106A (ja) * | 2006-09-29 | 2008-04-17 | Nec Electronics Corp | 差動増幅回路 |
JP4861791B2 (ja) * | 2006-10-27 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 演算増幅器及び表示装置 |
KR100804637B1 (ko) | 2006-11-02 | 2008-02-20 | 삼성전자주식회사 | 저전압 연산 증폭기 및 연산 증폭 방법 |
TWI342113B (en) * | 2007-06-11 | 2011-05-11 | Realtek Semiconductor Corp | Signal processing circuit |
KR100869859B1 (ko) | 2007-06-29 | 2008-11-24 | (주)엠씨테크놀로지 | 증폭 회로 및 이를 이용하는 표시 장치의 구동 장치 |
JP5130857B2 (ja) | 2007-10-01 | 2013-01-30 | ヤマハ株式会社 | 差動増幅器 |
KR100893392B1 (ko) * | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
JP5237715B2 (ja) * | 2008-07-29 | 2013-07-17 | 新日本無線株式会社 | 出力回路 |
JP5075051B2 (ja) * | 2008-08-05 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | Ab級増幅回路、及び表示装置 |
TWI355799B (en) * | 2008-08-08 | 2012-01-01 | Orise Technology Co Ltd | Output stage circuit and operational amplifier |
EP2154783B1 (en) * | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
US8508515B2 (en) * | 2009-08-05 | 2013-08-13 | Himax Technologies Limited | Buffering circuit with reduced dynamic power consumption |
JP5281520B2 (ja) * | 2009-08-31 | 2013-09-04 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
JP2011142173A (ja) * | 2010-01-06 | 2011-07-21 | Sumitomo Electric Ind Ltd | 制御回路及びレーザダイオード駆動回路 |
JP5606345B2 (ja) | 2011-01-25 | 2014-10-15 | セイコーインスツル株式会社 | 出力回路 |
US8400220B1 (en) * | 2011-08-16 | 2013-03-19 | Adtran, Inc. | Quiescent current control for class AB output stages |
US9984624B2 (en) * | 2015-12-28 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, driver IC, and electronic device |
US10033361B2 (en) * | 2015-12-28 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Level-shift circuit, driver IC, and electronic device |
CN107819446B (zh) * | 2016-09-14 | 2024-07-30 | 成都锐成芯微科技股份有限公司 | 高电源抑制比运算放大电路 |
CN109903730B (zh) * | 2019-02-13 | 2021-04-06 | 奕力科技(开曼)股份有限公司 | 缓冲电路 |
JP7338279B2 (ja) * | 2019-07-11 | 2023-09-05 | 富士電機株式会社 | パワー半導体モジュール及びその漏れ電流試験方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773170B2 (ja) * | 1983-07-18 | 1995-08-02 | ソニー株式会社 | 差動増幅回路 |
US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
JPS6174406A (ja) * | 1984-09-20 | 1986-04-16 | Sony Corp | 差動増幅回路 |
JPH0758872B2 (ja) * | 1986-03-31 | 1995-06-21 | 株式会社東芝 | 電力増幅回路 |
CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
US4797631A (en) * | 1987-11-24 | 1989-01-10 | Texas Instruments Incorporated | Folded cascode amplifier with rail-to-rail common-mode range |
KR930009702B1 (ko) * | 1991-04-17 | 1993-10-08 | 삼성전자 주식회사 | 외부 바이어스를 이용한 광대역 선형 이득 조절증폭기 |
US5311145A (en) * | 1993-03-25 | 1994-05-10 | North American Philips Corporation | Combination driver-summing circuit for rail-to-rail differential amplifier |
JPH07142940A (ja) * | 1993-11-17 | 1995-06-02 | New Japan Radio Co Ltd | Mosfet電力増幅器 |
JP2927729B2 (ja) * | 1995-05-11 | 1999-07-28 | 松下電器産業株式会社 | 演算増幅装置 |
US6107883A (en) * | 1998-09-10 | 2000-08-22 | Seiko Epson Corporation | High gain, high speed rail-to-rail amplifier |
US6262633B1 (en) * | 2000-04-27 | 2001-07-17 | Analog Devices, Inc. | High output current operational amplifier output stage |
JP4029958B2 (ja) * | 2001-04-16 | 2008-01-09 | 日本電信電話株式会社 | 半導体回路 |
US6798292B1 (en) * | 2003-03-07 | 2004-09-28 | Texas Instruments Incorporated | Highly linear low voltage rail-to-rail input/output operational amplifier |
-
2004
- 2004-06-10 JP JP2004172157A patent/JP4564285B2/ja not_active Expired - Fee Related
- 2004-06-17 TW TW093117448A patent/TWI252949B/zh not_active IP Right Cessation
- 2004-06-18 US US10/869,863 patent/US7057459B2/en not_active Expired - Fee Related
- 2004-06-18 KR KR1020040045581A patent/KR100550596B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048675B2 (en) | 2012-01-12 | 2015-06-02 | Anpec Electronics Corporation | Charging circuit for capacitor |
TWI565185B (zh) * | 2012-01-12 | 2017-01-01 | 茂達電子股份有限公司 | 電容之充電電路 |
Also Published As
Publication number | Publication date |
---|---|
KR100550596B1 (ko) | 2006-02-09 |
JP4564285B2 (ja) | 2010-10-20 |
TW200500726A (en) | 2005-01-01 |
KR20040111168A (ko) | 2004-12-31 |
US7057459B2 (en) | 2006-06-06 |
JP2005033780A (ja) | 2005-02-03 |
US20050017809A1 (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI252949B (en) | Semiconductor integrated circuit | |
TWI325223B (en) | Amplifier with common-mode feedback circuit | |
TWI330455B (en) | Low voltage low power class a/b output stage | |
US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
JP3824989B2 (ja) | 集積アナログマルチプレクサ | |
JP2665025B2 (ja) | 増幅器回路 | |
US6150884A (en) | Multistage amplifier circuit with improved nested transconductance capacitance compensation | |
Pourashraf et al. | Super class AB OTA without open‐loop gain degradation based on dynamic cascode biasing | |
TWI321775B (en) | Operational amplifier for output buffer and signal processing circuit using the same | |
JP2007110460A (ja) | 四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器 | |
JP2007116568A (ja) | 差動増幅器 | |
JP2011142402A (ja) | 出力回路 | |
US4563654A (en) | MOS-Transistor amplifier | |
JP2012023616A (ja) | スイッチドキャパシタ型d/aコンバータ | |
JPS60158708A (ja) | 通信用演算増幅器 | |
TW201539974A (zh) | 放大器及其放大方法 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
US8164383B1 (en) | Circuits and methods for amplifying signals | |
JP4479309B2 (ja) | 基準電流発生回路及び基準電圧発生回路 | |
TW200527832A (en) | High-speed receiver for high I/O voltage and low core voltage | |
JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
CN114424455A (zh) | 恒定电平偏移缓冲放大器电路 | |
CN110601670A (zh) | 一种麦克风可编程增益放大器集成电路 | |
TW567661B (en) | Rail-to-rail AB output series circuit | |
US7417483B2 (en) | Wide-band wide-swing CMOS gain enhancement technique and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |