TWI565185B - 電容之充電電路 - Google Patents
電容之充電電路 Download PDFInfo
- Publication number
- TWI565185B TWI565185B TW101101215A TW101101215A TWI565185B TW I565185 B TWI565185 B TW I565185B TW 101101215 A TW101101215 A TW 101101215A TW 101101215 A TW101101215 A TW 101101215A TW I565185 B TWI565185 B TW I565185B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- circuit
- branch circuit
- mos
- current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
本發明係指一種用於一電容之充電電路,尤指利用一反轉電容值及一空乏電容值所決定之電流比值,對電容進行一充電動作之充電電路。
一般來說,金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)由上而下依序為一金屬層(現多以多晶矽Polycrystalline Silicon來取代)、一氧化物層、一半導體層(P/N-type Semiconductor)構成,結構上形成一金氧半電晶體(MOS)電容。氧化物層的材料常見為二氧化矽,透過氧化物層形成電容器之中介電質(dielectric material),並根據氧化層的厚度和二氧化矽之介電常數(dielectric constant),進一步來決定電容器之電容值,最後由閘極的多晶矽與基極的矽(半導體層)形成金氧半電晶體電容的兩個端點。
請參考第1A圖、第1B圖以及第2圖,其中第1A圖為習知技術對一金氧半電晶體電容MOS_C進行充電之示意圖,第1B圖為金氧半電晶體電容MOS_C於不同工作狀態下所對應之電容值,而第2圖為金氧半電晶體電容MOS_C之一端點電壓VC1隨時間變化之示意圖。如第1A圖和第1B圖所示,金氧半電晶體電容MOS_C係透過一穩定電流源CS持續進行充電,隨著輸入金氧半電晶體電容MOS_C之閘極的電壓值增加,金氧半電晶體電容MOS_C於不同工作狀態下所對應之電容值,亦轉換於一空乏電容值C_del以及一反轉電容值C_inv之間。請再參考第2圖,由於金氧半電晶體電容MOS_C之電容值可為空乏電容值C_del或反轉電容值C_inv,因此,端點電壓VC1於金氧半電晶體電容MOS_C之閥值電壓Vth處可分別對應至兩條不同斜率的線段,在此情況下,特別於閥值電壓Vth處金氧半電晶體電容MOS_C的電容值將發生劇烈變化。因此,提供一種用於電容之充電電路,避免於金氧半電晶體電容MOS_C之電容值於閥值電壓Vth處不連續或是劇烈變化,已成為本領域之重要議題。
因此,本發明之主要目的即在於提供一種用於一電容之充電電路,以對電容進行一充電動作。
本發明揭露一種用於一電容之充電電路,包含有一電流鏡模組,包含一第一分支電路、一第二分支電路以及一第三分支電路,分別用來提供複數個輸出電流;一切換模組,耦接於該第一分支電路以及該第二分支電路,用來根據該第一分支電路以及該第二分支電路之該複數個輸出電流,決定該切換模組之導通情形;以及一主動負載電路,耦接於該第三分支電路以及該切換模組,用來根據該切換模組之導通情形,調整流經該主動負載電路之電流;其中該電容之一端耦接於該第一分支電路以及該切換模組,根據該第一分支電路之該輸出電流,來進行一充電動作。
請參考第3圖,第3圖為本發明實施例之一充電電路3之示意圖。如第3圖所示,充電電路3係用於一金氧半電晶體電容MOS_C,用來進行一充電動作。充電電路3包含有一電流鏡模組30、一切換模組32以及一主動負載電路34。電流鏡模組30包含一第一分支電路300、一第二分支電路302、一第三分支電路304以及一第四分支電路306,其中第一分支電路300、第二分支電路302、第三分支電路304以及第四分支電路306係分別以金氧半電晶體實現,透過第四分支電路306之穩定電流源CS,第一分支電路300、第二分支電路302以及第三分支電路304係分別提供穩定的輸出電流I_1、I_2、I_3。切換模組32包含一第一電晶體M1以及一第二電晶體M2,透過第一電晶體M1以及第二電晶體M2,切換模組32耦接於第一分支電路300以及第二分支電路302。主動負載電路34包含一第三電晶體M3以及一第四電晶體M4,利用第三電晶體M3之汲極來耦接於第二電晶體M2之源極,且利用第四電晶體M4之汲極與閘極來耦接於第三分支電路304。至於金氧半電晶體電容MOS_C係利用其閘極,同時耦接於第一分支電路300和切換模組32,並輸出一端點電壓VC2。上述電路實現的方式,亦可利用相似元件進行組合/取代,故非用以限制本發明之範疇。
除此之外,根據元件的製程特性,電路設計者可預知金氧半電晶體電容MOS_C的反轉電容值C_inv以及空乏電容值C_del,進一步可預設主動負載電路34中第三電晶體M3以及第四電晶體M4之面積比值,例如反轉電容值C_inv和空乏電容值C_del之大小為3比1,再根據算式(C_inv-C_del)/C_del所得之比值,預設第三電晶體M3和第四電晶體M4之面積比值為2/3,藉以決定一電流比值,用來分配流經第三電晶體M3的電流大小。此外,利用第一分支電路300輸出之輸出電流I_1,可控制切換模組32之第一電晶體M1以及第二電晶體M2之導通情形,據以產生一固定斜率之充電波形以對金氧半電晶體電容MOS_C進行充電。
請繼續參考第4圖,第4圖為第3圖中端點電壓VC2相較於習知技術(第1A、1B圖)端點電壓VC1之示意圖。詳細來說,在此實施例中,隨著端點電壓VC2開始遞增,首先,第一電晶體M1尚未導通而第二電晶體M2已導通,第一分支電路300之輸出電流I_1根據電流比值為2/3,分配流經金氧半電晶體電容MOS_C以及主動負載電路34之第三電晶體M3的電流比值為1/2,即1/3的輸出電流I_1流經金氧半電晶體電容MOS_C,而2/3的輸出電流I_1流經第三電晶體M3。相較於習知技術,因為充電電路3產生更小的充電電流通過金氧半電晶體電容MOS_C之閘極,所以相較於端點電壓VC1,較小的充電電流能提供較平緩之充電斜率,對金氧半電晶體電容MOS_C進行充電。當端點電壓VC2的遞增至第一電晶體M1導通而第二電晶體M2不導通的情形(即金氧半電晶體電容MOS_C之操作電壓處於閥值電壓Vth時),第一分支電路300之輸出電流I_1將完全流進金氧半電晶體電容MOS_C之閘極,且不再分配部份之輸出電流I_1流經主動負載電路34之第三電晶體M3,在此情況下,輸出端點VC2已恢復為原本之電流大小(即與通過端點電壓VC1之電流大小相同),因此將恢復為原本的充電斜率,對金氧半電晶體電容MOS_C進行充電。
簡單來說,本發明之充電電路3根據第一分支電路300之輸出電流I_1,來控制第一電晶體M1或第二電晶體M2之導通情形,用以適性地調整金氧半電晶體電容MOS_C在低於閥值電壓Vth時的導通電流,對應減小金氧半電晶體電容MOS_C之充電斜率,一旦金氧半電晶體電容MOS_C已操作於高於閥值電壓Vth後,則恢復金氧半電晶體電容MOS_C之充電斜率,用以完成針對金氧半電晶體電容MOS_C之兩個階段的充電動作。因此,本領域具通常知識者可增設/修改其他邏輯電路或比較電路,用以結合本發明之充電電路3,於不同閥值電壓Vth、特定導通電壓或是不同的導通時間下,適性地調整通過金氧半電晶體電容MOS_C之充電電流,皆為本發明之範疇。
值得注意地,本發明實施例提供之充電電路3來進行金氧半電晶體電容MOS_C的充電動作,可歸納為一充電流程50,如第5圖所示。充電流程50包含以下步驟:
步驟500:開始。
步驟502:根據反轉電容值C_inv及一空乏電容值C_del,決定電流比值。
步驟504:根據第一分支電路300之輸出電流I_1,決定切換模組32中第一電晶體M1或第二電晶體M2之導通情形,並於第一電晶體M1導通而第二電晶體M2不導通時,進行步驟506,以及於第一電晶體M1不導通而第二電晶體M2導通時,進行步驟508。
步驟506:根據電流比值分配流過金氧半電晶體電容MOS_C以及主動負載電路34之第三電晶體M3的電流大小,來對金氧半電晶體電容MOS_C進行充電。
步驟508:第一分支電路300之輸出電流I_1將完全流進金氧半電晶體電容MOS_C,來對金氧半電晶體電容MOS_C進行充電。
步驟510:結束。
充電流程50之相關步驟已於充電電路3之相關段落、第3圖和第4圖中詳述,故在此不贅述,以求簡潔。值得注意地,本發明所提供之充電流程50,利用切換模組32於步驟506以及步驟508,動態地調整金氧半電晶體電容MOS_C之充電電流,用以產生連續的充電斜率。相較於習知技術中,由於無法事前得知充電波形之斜率,將不利於後端電路的使用者。
總而言之,本發明所提供之充電電路,利用一電流鏡模組產生複數個輸出電流,再透過一切換模組切換複數個電路開關(好比本實施例中之第一電晶體以及第二電晶體),適性地改變通過金氧半電晶體電容之電流大小,用以提供連續的充電斜率來對金氧半電晶體電容進行充電,不需增加金氧半電晶體電容的面積,同時又能避免瞬間電流的產生。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
3...充電電路
30...電流鏡模組
300...第一分支電路
302‧‧‧第二分支電路
304‧‧‧第三分支電路
306‧‧‧第四分支電路
32‧‧‧切換模組
34‧‧‧主動負載電路
50‧‧‧充電流程
500、502、504、506、508、510‧‧‧步驟
CS‧‧‧穩定電流源
C_del‧‧‧空乏電容值
C_inv‧‧‧反轉電容值
I_1、I_2、I_3‧‧‧輸出電流
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
MOS_C‧‧‧金氧半電晶體電容
VC1、VC2‧‧‧端點電壓
Vth‧‧‧閥值電壓
第1A圖為習知技術對金氧半電晶體電容進行充電之示意圖。
第1B圖為金氧半電晶體電容於不同工作狀態下所對應之電容值。
第2圖為金氧半電晶體電容之一端點電壓隨時間變化之示意圖。
第3圖為本發明實施例之一充電電路之示意圖。
第4圖為本發明端點電壓相較於習知技術端點電壓之示意圖。
第5圖為本發明實施例之一充電流程示意圖。
3...充電電路
30...電流鏡模組
300...第一分支電路
302...第二分支電路
304...第三分支電路
306...第四分支電路
32...切換模組
34...主動負載電路
CS...穩定電流源
I_1、I_2、I_3...輸出電流
M1...第一電晶體
M2...第二電晶體
M3...第三電晶體
M4...第四電晶體
MOS_C...金氧半電晶體電容
VC2...端點電壓
Claims (5)
- 一種用於一電容之充電電路,包含有:一電流鏡模組,包含一第一分支電路、一第二分支電路以及一第三分支電路,分別用來提供複數個輸出電流;一切換模組,包含有一第一電晶體與一第二電晶體,且耦接於該第一分支電路以及該第二分支電路,用來根據該第一分支電路以及該第二分支電路之該複數個輸出電流,決定該第一電晶體與該第二電晶體之導通情形;以及一主動負載電路,耦接於該第三分支電路以及該切換模組,用來根據該第一電晶體與該第二電晶體之導通情形,調整流經該主動負載電路之電流;其中該電容係為一金氧半電晶體電容,該電容之一端直接耦接於該第一分支電路、該第一電晶體與該第二電晶體,根據該第一分支電路之該輸出電流,來進行一充電動作;當該第一電晶體不導通且該第二電晶體導通時,該第一分支電路之該輸出電流根據一電流比值分配傳送至該電容以及該主動負載電路;以及該金氧半電晶體電容包含一反轉電容值C_inv及一空乏電容值C_del,且該電流比值係根據一算式(C_inv-C_del)/C_del來決定。
- 如請求項1所述之充電電路,其中該第一分支電路、該第二分支電路及該第三分支電路分別包含一電晶體,用來根據一穩定 電源來提供該複數個輸出電流。
- 如請求項1所述之充電電路,其中該主動負載電路更包含一第三電晶體,當該第一電晶體不導通且該第二電晶體導通時,根據該電流比值來調整通過該第三電晶體之電流。
- 如請求項3所述之充電電路,其中該主動負載更包含一第四電晶體,耦接於該第三分支電路以及該第三電晶體。
- 如請求項1所述之充電電路,其中當該第一電晶體導通且該第二電晶體不導通時,該第一分支電路之該輸出電流全部流過該電容。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101215A TWI565185B (zh) | 2012-01-12 | 2012-01-12 | 電容之充電電路 |
US13/409,109 US9048675B2 (en) | 2012-01-12 | 2012-03-01 | Charging circuit for capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101215A TWI565185B (zh) | 2012-01-12 | 2012-01-12 | 電容之充電電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201330447A TW201330447A (zh) | 2013-07-16 |
TWI565185B true TWI565185B (zh) | 2017-01-01 |
Family
ID=48779528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101101215A TWI565185B (zh) | 2012-01-12 | 2012-01-12 | 電容之充電電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9048675B2 (zh) |
TW (1) | TWI565185B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106026616A (zh) * | 2016-06-15 | 2016-10-12 | 中山大学 | 一种无电容结构的自适应斜坡补偿电路 |
TWI692173B (zh) * | 2018-04-09 | 2020-04-21 | 茂達電子股份有限公司 | 非窄電壓直流充電器及其控制方法 |
US11600967B2 (en) | 2021-04-12 | 2023-03-07 | Silanna Asia Pte Ltd | Pulsed resonant laser diode array driver |
US11894656B2 (en) | 2022-03-03 | 2024-02-06 | Silanna Asia Pte Ltd | Configurable high-frequency pulsed laser diode driver |
US11901697B2 (en) | 2022-04-05 | 2024-02-13 | Silanna Asia Pte Ltd | Single-FET pulsed laser diode driver |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612639A (en) * | 1992-05-01 | 1997-03-18 | Analog Devices, Incorporated | Capacitor charging circuit with process variation compensation |
US6753720B2 (en) * | 1998-04-02 | 2004-06-22 | Renesas Technology Corp. | Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor |
TWI252949B (en) * | 2003-06-20 | 2006-04-11 | Toshiba Corp | Semiconductor integrated circuit |
US7728678B2 (en) * | 2007-11-16 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device outputting oscillation signal |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
-
2012
- 2012-01-12 TW TW101101215A patent/TWI565185B/zh not_active IP Right Cessation
- 2012-03-01 US US13/409,109 patent/US9048675B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612639A (en) * | 1992-05-01 | 1997-03-18 | Analog Devices, Incorporated | Capacitor charging circuit with process variation compensation |
US6753720B2 (en) * | 1998-04-02 | 2004-06-22 | Renesas Technology Corp. | Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor |
TWI252949B (en) * | 2003-06-20 | 2006-04-11 | Toshiba Corp | Semiconductor integrated circuit |
US7728678B2 (en) * | 2007-11-16 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device outputting oscillation signal |
Also Published As
Publication number | Publication date |
---|---|
TW201330447A (zh) | 2013-07-16 |
US9048675B2 (en) | 2015-06-02 |
US20130181685A1 (en) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI565185B (zh) | 電容之充電電路 | |
JP4216299B2 (ja) | 非対称のcmosを介した、ノーマリーオン、ノーマリーオフカスコード接続構成デバイスのアクティブ駆動 | |
TWI454032B (zh) | 充電電路 | |
JP4257971B2 (ja) | 二重ゲート電界効果トランジスタのゲート信号印加方法 | |
JP2010051165A (ja) | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 | |
JP2009260909A (ja) | 電圧ストレスを低減したゲート制御回路のための回路および方法 | |
US10401891B2 (en) | Reference voltage circuit and semiconductor device | |
TW200813444A (en) | Negative voltage detector | |
TW201222195A (en) | Reference voltage circuit | |
Narendar et al. | Design of high-performance digital logic circuits based on FinFET technology | |
JPWO2020044168A5 (zh) | ||
TWI596898B (zh) | 功率模組與其控制方法 | |
JP2012075092A (ja) | 発振回路およびそれを用いた半導体装置 | |
JP2019096931A (ja) | ゲート駆動回路 | |
Zhang et al. | Gain-enhanced monolithic charge pump with simultaneous dynamic gate and substrate control | |
CN102447248A (zh) | 可下拉电流输入输出电路 | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
US9337816B2 (en) | Delay circuit using capacitor as delay element | |
US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
JP2006271032A (ja) | 半導体集積回路及びチャージポンプ回路 | |
CN101286692A (zh) | P型功率晶体管控制电路 | |
JP2020027949A (ja) | スイッチング回路 | |
US11811313B2 (en) | Switched capacitor converter and switch circuit and switch thereof | |
CN103560779A (zh) | 输入缓冲器 | |
TW200826494A (en) | Output signal driving circuit and method of driving output signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |