TWI251314B - Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment - Google Patents

Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment Download PDF

Info

Publication number
TWI251314B
TWI251314B TW093139473A TW93139473A TWI251314B TW I251314 B TWI251314 B TW I251314B TW 093139473 A TW093139473 A TW 093139473A TW 93139473 A TW93139473 A TW 93139473A TW I251314 B TWI251314 B TW I251314B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
manufacturing
semiconductor wafer
semiconductor
Prior art date
Application number
TW093139473A
Other languages
English (en)
Other versions
TW200527612A (en
Inventor
Motohiko Fukazawa
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200527612A publication Critical patent/TW200527612A/zh
Application granted granted Critical
Publication of TWI251314B publication Critical patent/TWI251314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Description

1251314 ⑴ 九、發明說明 【發明所屬之技術領域】 本發明關於半導體裝置之製造方法，半導體裝置，電 路基板，電子機器。 【先前技術】 近年來行動電話、筆記本型個人電腦、PDA ( Personal data assistance)等之具有攜帶性之電子機器、 感測器、微型機器、印表機之列印頭等，爲達成小型、輕 量化，需要求內部設置之半導體晶片等各種電子元件之小 型化。另外，彼等之電子元件之安裝空間極其被限制。 因此’近年來使用稱爲CSP ( Chip Scale Package)或 W — CSP (Wafer level Chip Scale Package)之技術製造超 小型半導體晶片之硏究、開發被進行（例如專利文獻1 ) 。W - CSP技術，係於晶圓狀態同時進行再配置配線（再 配線）及樹脂封裝之後分離各個半導體晶片，因此可製造 具有和晶片面積大約相同面積之半導體裝置。 另外，爲求更高之積體化有人提出將相同機能之各個 半導體晶片或不同之半導體晶片予以積層，取得各半導體 晶片間之電連接而達成半導體晶片之高密度安裝的三次元 安裝技術。 (專利文獻1 )特開2002 — 5073 8號公報 【發明內容】 -4- (2) (2)1251314 (發明所欲解決之課題） 但是，最近嘗試將此種三次元安裝於W - CSP基板之 主動面上進行據以實現更高密度化。亦即，於此方法中， 係於電子電路形成之晶圓之主動面側埋入形成作爲外部電 極之連接端子之後，介由該連接端子積層半導體晶片，最 後硏磨晶圓背面而露出連接端子之一部分。如此則，可於 晶片被安裝於晶圓之狀態切斷晶圓，而分割各個半導體裝 置。 但是，此方法中，半導體裝置被安裝於具有不同端子 配列之電路基板上，因此需於晶圓背面側製作再配置配線 ，但是於硏磨面製作配線等有其技術上之困難，而且新配 線層之形成步驟變爲繁雜。 本發明有鑑於上述問題，目的在於提供可實現更簡單 高密度安裝之半導體裝置之製造方法、該半導體裝置、以 及具備該半導體裝置之電路基板及電子機器。 (用以解決課題的手段） 爲解決上述問題，本發明之半導體裝置之製造方法， 其特徵爲具備以下步驟：在具有主動面用於形成多數個電 子電路的基板之該主動面側，塡埋而形成連接端子作爲上 述電子電路之外部電極的步驟；硏磨上述基板背面使上述 連接端子之一部分露出的步驟；於上述基板背面側介由上 述連接端子安裝半導體晶片的步驟；藉由封裝構件對上述 基板上安裝之上述半導體晶片進行封裝的步驟：及將上述 -5- (3) (3)1251314 基板依據各電子電路形成區域之每一區域切割成多數個半 導體裝置的步驟。 本方法中，基板之主動面最後成爲安裝面，因此藉由 預先將再配置配線等和連接端子等同時形成於主動面側， 則步驟可以較習知（亦即於基板主動面側將晶片以三次元 安裝，以基板背面側作爲安裝面之情況）更省略。又，本 方法中，再配置配線等被形成於基板主動面側，因此和形 成於基板背面側（硏磨面）之習知情況比較，形成變爲更 容易。 又，本方法中較好是，上述基板之切割係由上述基板 之主動面側進行。 如此則，和由基板背面側進行切斷之情況比較，不容 產生晶片切削屑。亦即，由基板背面側進行切斷時，因爲 基板主動面側被切割黏帶固定，該切割黏帶被要求薄型化 結果，無法充分保持被接著構件之基板（亦即被接著劑與 切割黏帶間會發生搖動），於切斷時發生此種搖動則在切 刃之前端部由基板穿過切割黏帶側時，基板之一部分會產 生切口（晶片切削屑）。 相對於此，本方法中，基板被封裝半導體晶片用之厚 膜之封裝構件確實保持，切刃之前端部由基板穿過封裝構 件側時，兩者之間不會發生搖動。另外，於上述基板之切 割步驟，可以另外準備支撐構件用於支撐基板，但是，本 方法中基板主動面側被厚膜之封裝樹脂保護，因而可以該 封裝構件作爲支撐構件切割上述基板。如此則，不需要支 -6 - (4) 1251314 撐構件之安裝步驟，步驟變爲更簡單。 又，本方法中較好是，於上述基板之切割步驟之前， 具備檢測步驟可以統合檢測各半導體裝置。+如此則，和 該檢測步驟於基板切割步驟之後進行時（亦即分割成各個 半導體裝置狀態下進行）比較，該檢測變爲容易。 又，本方法中較好是，於上述半導體晶片安裝步驟之 前，具備檢測步驟可以檢測上述主動面上形成之各電子電 路，於上述半導體晶片安裝步驟，僅針對上述電子電路檢 測步驟中設爲良品之電子電路進行上述半導體晶片之安裝 。如此則，可以預先篩選良品，其後之晶片之搭載不致於 浪費。此情況下較好是，於上述半導體晶片安裝步驟中， 針對上述電子電路檢測步驟中未設爲良品之電子電路進行 虛擬晶片之安裝。如此則，可使封裝構件之流動均勻化， 氣泡不容易捲入封裝構件中。 又，本方法中，上述半導體晶片之安裝步驟可設爲， 在上述基板背面側介由上述連接端子將個半導體晶片進行 三次元安裝之步驟。此情況下，半導體晶片具有貫通電極 ，於上述半導體晶片安裝步驟中，多數個半導體晶片介由 該貫通電極被積層。 又，本方法中，本發明之半導體裝置，其特徵爲：藉 由上述方法所製造。又，本方法中，本發明之電路基板或 電子機器，其特徵爲具備上述半導體裝置。依此則，可便 移地提供高性能之裝置。 (5) 1251314 【實施方式】 以下參照圖面說明本發明之一實施形態之半導體裝置 之製造方法、半導體裝置及電子機器。本實施形態之半導 體裝置之製造方法，其特特槪略爲在薄板化晶圓（基板） 上積層各個半導體晶片之點，全體之製造步驟可以大類分 爲：處理半導體晶片被積層之基板的第1處理步驟··製造 積層有半導體晶片之第2處理步驟；及於基板上安裝晶片 的第3處理步驟。彼等之步驟可依序進行，或者第丨處理 步驟與第2處理步驟並列進行亦可◦就製造良品率觀點而 言，預先藉由第2處理步驟形成半導體晶片，於第1處理 步驟結束後進行第3處理步驟較好。以下詳細說明彼等之 各步驟。 (第1處理步驟） 圖1爲本發明之一實施形態之半導體裝置之製造方法 中作爲處理對象之基板（半導體基板）之上面圖。處理對 象之基板1 〇例如爲s i (矽）基板，於主動面1 〇 a被設定 多數個分隔區域SA。於各個分隔區域SA內，形成由電晶 體、記憶體元件、其他電子元件以及電氣配線、電極焊墊 1 6 (參照圖3 )等構成之電子電路。另外，於基板1 〇之背 面側1 0 b (參照圖2 )未形成彼等之電子電路。 圖2爲本發明之一實施形態之半導體裝置之製造方法 中應力緩和層2 6及連接端子2 4之形成步驟之步驟圖。圖 3 - 6爲本發明之一實施形態之半導體裝置之製造方法所處 -8- (6) (6)1251314 理之基板10之表面部分之詳細之斷面圖。圖2(a)爲圖 1中之A — A線之槪略斷面圖。基板1 0之厚度例如約爲 5 0 0 // m 〇 詳細說明基板1 0之主動面1 〇a側之構成。圖3 ( a ) 爲圖2 ( a )之俯號B處之擴大圖。如圖3 ( a )所示，於 基板1 0上依序形成基板1 〇之基本材料之S i之氧化膜（ Si02 )構成之絕緣膜12及B PS G (硼磷矽酸玻璃）構成 之層間絕緣膜1 4。 於層間絕緣膜1 4之一部分，於未圖示之處形成電極 焊墊16用於電連接基板10之主動面l〇a上形成之電子電 路。該電極焊墊16係依序將Ti構成之第1層16a，TiN 構成之第2層16b，AlCu構成之第3層16c，及TiN構成 之第4層（帽蓋層）16d積層而形成。又，需注意者爲於 電極焊墊1 6下方未形成電子電路。 電極焊墊1 6，係藉由例如濺射法將第1層1 6a〜第4 層1 6d之積層構造形成於層間絕緣膜1 4上之全面，使用 阻劑等施予圖型化成爲特定形狀（例如圓形形狀）而形成 。又，本方法中，本實施形態中，電極焊墊1 6以藉由上 述積層構造形成爲例做說明，但是電極焊墊1 6亦可以僅 以A1形成，使用低電阻之銅形成較好。又，電極焊墊1 6 不限於上述構成，可依必要之電氣特性、物理特性、及化 學特性適當變更。 又，於上述層間絕緣膜1 4上覆蓋電極焊墊1 6之一部 分而形成鈍化膜18。該鈍化膜18，較好是由Si02(氧化 -9- (7) (7)1251314 矽）、S iN (氮化矽）、聚醯亞胺樹脂等構成，或者於 SiN上積層Si〇2之構成’或者相反之構成。又，鈍化膜 1 8之膜厚較好是約爲2 // m以上、6 # m以下。 鈍化膜1 8之膜厚設爲約2 // m以上係爲確保上述選擇 比，鈍化膜1 8之膜厚設爲約6 // m以下係因爲，後述步驟 於電極焊墊1 6上形成之連接端子2 4 (參照圖6 ( b ))與 電極焊墊1 6之電連接時，需要蝕刻電極焊墊1 6上之鈍化 膜1 8，膜厚太厚時有可能降低製造步驟。 對上述構成之基板1 〇，首先如圖2 ( b )所示，進行 於基板1 〇之主動面1 〇 a形成孔部H3之步驟。圖2 ( b ) 爲基板1 〇上形成孔部H3之狀態之斷面圖。。該孔部H3 之形成，係爲使基板1 〇之主動面1 0 a側形成之成爲電子 電路外部端子的連接端子2 4之一部分埋入基板1 〇內。該 孔部Η 3，係於圖3 ( a )所示電極焊墊1 6之位置貫穿電極 焊墊1 6地被形成。以下參照圖3〜5詳細說明孔部Η 3之 形成步驟。 首先，藉由旋轉塗敷法、浸漬法、噴塗法等習知方法 將阻劑（未圖示）塗敷於鈍化膜1 8上之全面。又，該阻 劑用於在覆蓋電極焊墊1 6上之鈍化膜1 8設置開口，可爲 光阻劑、電子線阻劑、X線阻劑之任一，可爲正型或負_ 〇 於鈍化膜1 8上塗敷阻劑進行前置烘乾後，使用特定 圖型之遮罩進行曝光、顯像處理，使阻劑塗敷爲特定形狀 。又，阻劑之形狀可依電極焊墊1 6之開口形狀以及基板 -10- (8) (8)1251314 i 〇上形成之孔之斷面形狀而設定。阻劑之圖型化結束後， 進行後段烘乾，如圖3 ( b )所示蝕刻覆蓋電極焊墊1 6之 鈍化膜1 8之一部分而形成開口部Η 1。圖3 ( b )爲鈍化膜 1 8設置開口部Η 1之狀態之斷面圖。 又，鈍化膜1 8之蝕刻較好是使用乾蝕刻。乾鈾刻亦 可爲反應性離子触刻（RIE: Reactive Ion Etching)。又 ，鈍化膜1 8之蝕刻亦可使用溼蝕刻。鈍化膜1 8上形成之 開口部Η 1之斷面形狀，可依後述步驟形成之電極焊墊1 6 之開口形狀以及基板1 0上形成之孔之斷面形狀而設定， 其孔徑設爲電極焊墊1 6上形成之開口之孔徑與基板1 0上 形成之孔之孔徑大約相同，例如設爲約5 0 // m。 以上步驟結束後，以形成有開口部Η 1之鈍化膜1 8上 之阻劑作爲遮罩，藉由乾蝕刻於電極焊墊1 6上設置開口 。圖3 ( c )爲於電極焊墊1 6形成開口部Η2之狀態之斷 面圖。又，於圖3(a)〜3(c)省略阻劑。如圖3(c) 所示，鈍化膜1 8上形成之開口部Η 1之孔徑與電極焊墊 1 6上形成之開口部Η2之孔徑約爲相同。又，乾飩刻可使 用 RIE。 又，以上述步驟使用之阻劑作爲遮罩蝕刻層間絕緣膜 14與絕緣膜12，如圖4(a)所示露出基板10。圖4(a) 爲蝕刻層間絕緣膜1 4與絕緣膜1 2而露出基板10之一部 分的狀態斷面圖。之後，將作爲開口遮罩使用之鈍化膜1 8 上形成之阻劑藉由剝離液或去灰等予以剝離。 又，於上述製程中使用同一阻劑遮罩重複進行蝕刻， -11 - (9) 1251314 但亦可於各蝕刻步驟結束後重新圖型化阻劑。又，於電極 焊墊1 6形成之開口部H2設置開口後剝離阻劑’以電極焊 墊1 6最表面之TiN作爲遮罩蝕刻層間絕緣膜1 4與絕緣膜 1 2，而如圖4 ( a )所示露出基板1 〇亦可。另外，需附加 ’ 說明的是，需考慮各蝕刻時之選擇比，使阻劑厚膜化。 / 上述步驟結束後，以鈍化膜1 8爲遮罩，藉由乾蝕刻 進行圖4 ( b )之穿孔。又，乾蝕刻除RIE以外可使用ICO (Inductively Coupled Plasma)。圖 4(b)爲基板 10 被 穿孔形成孔部H3之狀態斷面圖。 如圖4 ( b )所示以鈍化膜1 8爲遮罩對基板1 〇穿孔， 因此基板1 〇上形成之孔部H3之孔徑和鈍化膜1 8上形成 之開口部Η 1之孔徑大約相同。結果，鈍化膜1 8上形成之 開口部Η1之孔徑、電極焊墊1 6上形成之開口部Η2之孔 徑，與基板1 〇上形成之孔部Η3之孔徑成爲大略相同。又 ，孔部Η3之深度可依最後形成之半導體晶片厚度適當設 定。 馨 又，如圖4 ( b )所示於基板10形成孔部Η3時，鈍 化膜1 8之一部分會因爲乾蝕刻而被蝕刻掉，膜厚會變薄 。於此，孔部H3形成時，鈍化膜1 8會因爲鈾刻被除去， 電極焊墊1 6或層間絕緣膜1 4成爲露出狀態，此時進行後 續步驟對半導體裝置之信賴性確保較不好。因此，於圖3 (a )所示狀態將鈍化膜1 8之膜厚設爲2 // m以上。 ^ 上述步驟結束後，於鈍化膜1 8上以及孔部H3之內壁 、 及底面形成絕緣膜2 0。圖5 ( a )爲在電極焊墊1 6上方以 -12- (10) (10)1251314 及孔部Η 3之內壁及底面形成絕緣膜2 0之狀態斷面圖。該 絕緣膜2 0，係爲防止漏電流產生、氧以及水分對基板i 〇 之侵鈾等而設置，絕緣膜2 0可用：使用P E C V D ( P1 a s m a Enhanced Chemical Vapor Deposition )幵多成之 Si(〇C2H5 )4:以下稱TEOS)、亦即PE — TEOS，使用臭氧CVD形 成之TEOS、亦即03 — TEOS，或者使用CVD形成之氧化 矽。又，絕緣膜2 0之厚度例如爲1 // m。 之後，藉由旋轉塗敷法、浸漬法、噴塗法等方法於鈍 化膜1 8全面塗敷阻劑（未圖示），或者使用乾式薄膜阻 劑亦可。又，該阻劑爲在電極焊墊1 6之一部分之上方設 置開口使用，可爲光阻劑、電子線阻劑、X線阻劑之任一 ，可爲正型或負型。 於鈍化膜1 8上塗敷阻劑，進行前置烘乾處理後，使 用形成於特定圖型之遮罩進行曝光及顯像處理，使成爲僅 在電極焊墊1 6上方以外部分及孔部H3以及其周邊部殘留 阻劑之形狀，例如圖型化阻劑成爲以孔部H3爲中心之圓 環形狀。阻劑之圖型化結束後進行後段烘乾後’藉由蝕刻 除去覆蓋電極焊墊1 6之一部分的絕緣膜20與鈍化膜1 8， 而於電極焊墊1 6之一部分設置開口。又，鈾刻較好是使 用乾蝕刻。乾飩刻可爲RIE (反應性離子蝕刻）。另外’ 蝕刻亦可用溼触刻，此時構成電極焊墊1 6之第4層1 6d 亦被除去。 圖5 ( b )爲覆蓋電極焊墊1 6之絕緣膜20與鈍化膜 1 8之一部分被除去之狀態斷面圖。如圖5 ( b )所示’電 -13- (11) (11)1251314 極焊墊1 6之上方成爲開口部H4，電極焊墊1 6之一部分 呈露出狀態。藉由開口部H4可連接後續步驟形成之連接 端子（電極部）24與電極焊墊1 6。因此，開口部H4只要 形成於孔部H3之形成部位以外之部位即可，或者相鄰接 亦可。 本實施形態之例係於電極焊墊1 6之大略中央形成孔 部H3 (開口部Η1 )，因此，就縮小電極焊墊1 6與後續 形成之連接端子間之連接電阻而言，較好是使開口部Η4 包圍該孔部Η3;亦即增大電極焊墊16之露出面積。又， 孔部Η3之形成位置可以不在電極焊墊1 6之大略中央，亦 可形成多數個孔。又，覆蓋電極焊墊1 6之絕緣膜20與鈍 化膜1 8之一部分被除去，使電極焊墊1 6之一部分露出時 ’除去時使用之阻劑可用剝離液予以剝離。 藉由上述說明之步驟形成如圖2 ( b )所示孔部H3。 於基板1 〇形成孔部H3後，於基板1 0之主動面1 〇a全面 塗敷感光性聚醯亞胺進行前置烘乾後，使用特定圖型之遮 罩進行感光性聚醯亞胺之曝光與顯像處理，將感光性聚醯 亞胺圖型化爲特定形狀。之後，進行後段烘乾形成應力緩 和層2 6。該應力緩和層2 6用於緩和包含基板1 〇之半導體 晶片之熱膨脹係數與搭載半導體晶片之基板等之間之熱膨 脹係數差者。 上述步驟結束之後，之後如圖2 ( d )所示，進行於形 成有應力緩和層26之基板10上形成底層膜22之步驟。 圖2 ( d )所示爲基板1 〇上形成應力緩和層2 6之狀態斷面 -14- (12) (12)1251314 圖。底層膜22形成於基板10之上面全面，因而如圖5(b )所示，於電極焊墊1 6之露出部以及孔部Η 3之內壁及底 部亦形成底層膜22。底層膜22由阻障層及屏蔽層構成， 首先，形成阻障層後，於阻障層上形成屏蔽層。阻障層例 如由TiW形成，屏蔽層由Cu形成。彼等係藉由例如IMP (Ion Metal Plasma )法、真空蒸鍍、濺射法、離子電鍍 法等之 PVD ( Physical Vapor Deposition)法形成。 圖6 ( a )爲於孔部H3內形成底層膜22之狀態斷面 圖。如圖6 ( a )所示，底層膜22，係連續形成於電極焊 墊1 6之上與絕緣膜20之上（包含孔部H3之內部），能 充分覆蓋電極焊墊1 6與絕緣膜20間之段差。又，構成底 層膜22之阻障層之膜厚例如約lOOnm，屏蔽層之膜厚例 如約數百nm。如上述說明，本實施形態中後述連接端子 2 4與再配置配線3 2之形成上鰾之底層膜2 2係藉由一次步 驟形成於基板1 〇上，因此可以簡略製造步驟。 底層膜2 2形成後，於基板1 〇之主動面1 〇 a塗敷鍍層 阻劑，於連接端子24之形成部分被開口狀態下施予圖型 化形成鍍層阻劑圖型2 8。圖2 ( e )爲鍍層阻劑圖型形成 後之狀態斷面圖。之後，進行Cu電解電鍍，之後如圖2 (f)所示，於基板1 〇之孔部H3及鍍層阻劑圖型28之開 口部埋入Cu (銅），形成連接端子24。如圖2 ( f)所示 爲進行Cu電解電鍍形成連接端子24之狀態斷面圖。 連接端子2 4形成後，如圖2 ( g )所示’剝離基板1 0 上形成之鍍層阻劑圖型28。圖2 ( g )所示爲連接端子24 -15- (13) (13)1251314 形成後剝離鍍層阻劑圖型2 8之狀態斷面圖。如圖6 ( b ) 所示爲形成之連接端子24之構成詳細斷面圖。如圖2 ( g )所示，連接端子24爲突出於基板10之主動面10a的突 起狀之形狀之同時，一部分被埋入基板1 0內的形狀。又 ，如圖6 ( b )所示，於符號C之處，連接端子2 4電連接 於電極焊墊1 6。 於基板1 〇之主動面1 0 a側形成應力緩和層2 6與連接 端子24之後，進行再基板1 〇之主動面1 〇a側形成再配置 配線之步驟。圖7爲本實施形態之一實施形態之半導體裝 置製造方法中形成再配置配線3 2之步驟之步驟圖。於該 步驟中，首先，於基板1 〇上之全面、亦即於連接端子2 4 與底層膜22上塗敷鍍層阻劑’僅於欲形成再配置配線32 之部分設置開口狀態下施予圖型化’形成如圖7 ( a )所示 再配置鍍層阻劑圖型3 〇。 之後，進行Cu電解電鍍，如圖7 ( b )所示介由底層 膜22於應力緩和層26上形成再配置配線。如圖7 ( b )所 示爲形成再配置配線3 2之狀態斷面圖。該再配置配線3 2 ，並非僅形成於應力緩和層2 6上’而是形成爲由應力緩 和層26延伸至連接端子24之形成位置的形狀，電連接於 連接端子24。 再配置配線3 2形成後，剝離基板1 0上形成之再配置 鍍層阻劑圖型3 0。之後，飩刻包含再配置配線3 2之基板 1 〇之主動面1 〇 a側全體，對屏蔽層施予回鈾。又’再配置 配線32之膜厚約爲屏蔽層之層厚之20倍，藉由回餓刻則 -16- (14) (14)1251314 再配置配線3 2不致於完全被蝕刻。 之後，C u構成之再配置配線3 2不會被RIE蝕刻掉， 亦即可以再配置配線3 2爲遮罩而使用RIE蝕刻屏蔽層。 依此則，僅殘留再配置配線、3 2正下方之阻障層，不要部 分之阻障層被蝕刻掉。又，藉由溼蝕刻蝕刻阻障層及屏蔽 層時，需使用對形成再配置配線3 2之C u具有抗蝕性之蝕 刻液。 底層膜2 2之不要部分係指例如連接端子2 4與再配置 配線3 2之形成部分以外之部分，亦即底層膜2 2露出之部 分。如上述說明，本實施形態中連接端子2 4與再配置配 線3 2之各個形成上必要之底層膜2 2之蝕刻僅需進行一次 步驟，因此製造步驟可以簡化。 如圖7 ( c )所示爲形成再配置配線3 2將底層膜22之 不要部分蝕刻掉之狀態斷面圖。於如圖7 ( c )所示例中， 再配置配線3 2間之底層膜22被蝕刻除去。圖8爲本發明 之一實施形態中形成有再配置配線3 2之基板1 0之上面圖 。於圖8僅圖示基板10之主動面l〇a上設定之多數個分 隔區域S A之其中一個。如圖8所示，連接端子24沿著分 隔區域之對向之一對之邊被配列形成，於一端連接於各個 連接端子24之狀態形成再配置配線3 2。又，再配置配線 3 2之各個之另一端形成焊墊3 4。 上述步驟結束後，鈾刻基板1 0之背面1 Ob進行減少 基板1 〇厚度之步驟。圖9爲蝕刻基板1 0背面、減少基板 1 〇之厚度的步驟圖。本實施形態中基板1 0之厚度減少至 -17- (15) (15)1251314 約5 Ο // m，但是基板1 〇之厚度減少至此程度時，會發生 基板1 〇之強度降低、產生彎曲或基板1 〇破損等之情況。 因此，即使減少基板1 〇之厚度情況下。爲能確保基板1 〇 之強度而於基板之主動面l〇a (形成再配置配線32之 側）安裝支撐構件。 如圖9 ( a )所示爲在基板1 0之主動面側安裝支撐構 件之狀態之斷面圖。 本實施形態中，支撐構件使用黏著樹脂40與平坦之 玻璃基板4 2。黏著樹脂4 0用於吸收基板1 〇之主動面1 〇 a 形成之連接端子24、應力緩和層26與再配置配線32等之 凹凸，較好是使用熱硬化性樹脂或U V (紫外線）硬化性 樹脂等之硬化性樹脂。又，玻璃基板4 2，係用於保持基板 1 〇之強度之同時，對薄片化基板1 0背面進行處理時較容 易進行。又，基板1 〇較好是使用強度高、在後續步驟處 理中不會發生基板1 〇之破裂、兩面平坦性高者。 於基板10之主動面l〇a安裝黏著樹脂40與玻璃基板 4 2時，首先使用旋轉塗敷法等之塗敷方法於基板1 〇之主 動面1 0 a塗敷液狀之黏著樹脂4 0。之後，對塗敷之黏著樹 脂4 0加熱、或照射U V使黏著樹脂4 0硬化。黏著樹脂4 0 硬化後，於黏著樹脂4 0上塗敷接著劑將玻璃基板4 2接著 於黏著樹脂40。 黏著樹脂40與玻璃基板42之安裝結束後進行基板i 〇 之薄板化步驟。此步驟係藉由硏磨或蝕刻基板1 〇之背面 1 0 b。如圖9 ( b )所示爲基板1 〇薄板化之狀態斷面圖。藉 -18- (16) 1251314 由此步驟可使基板1 〇之厚度成爲約50 // m之薄板 接端子24之一部分成爲約由基板10之背面l〇b突 m之狀態。又’此步驟中，具有絕緣膜2 0與底層1 詳細請參照圖6 )，因此連接端子2 4本身不會成爲 狀態。因此，於次一步驟，對由基板1 〇背面呈突 之絕緣膜2 0與底層|吴2 2依序被進行飽刻步驟。絕 係藉由氧化膜乾鈾刻進行鈾刻，底層膜22係藉由 蝕刻或溼蝕刻進行蝕刻。圖9 ( c )爲絕緣膜2 0與 22之蝕刻狀態斷面圖。 基板1 〇之薄板化結束後，進行於基板1 〇之背 形成定位用標記之對準標記（未圖示）的步驟。該 記爲在基板1 0上積層半導體晶片時作爲標準之標 每一分隔區域SA形成。 如上述對積層有半導體晶片之基板1 0之處理 另外’於基板1 0上形成電子電路及連接端子24之 要時進行各分隔區域SA上形成之電子電路之動作 如此則，於後續半導體晶片6〇之安裝步驟可以僅 之域SA女裝良品之晶片。 (第2處理步驟） 以下說明基板1 0上積層之半導體晶片之製造用 處理步驟。 國10爲在第1處理步驟進行處理完成之基板： 層之半導體晶片之製造步驟圖。半導體晶片，除形 :化，連 出 20// 膜22 ( 露出之 出狀態 緣膜20 金屬乾 底層膜 面10b 對準標 記，依 結束， 後，必 檢測。 在正常 的第2 〇上積 成應力 -19- (17) (17)1251314 緩和層26、再配置配線32、及對準標記以外，係進行和 上述第1處理步驟大略相同之步驟而被製造。因此，以下 說明中簡單說明步驟順序而省略其詳細說明。 圖1 1 〇 ( a )之基板5 0例如爲s i (砂）基板，和圖1 0 所示基板1 0同樣地，於主動面5 0 a被設定多數個分隔區 域SA。於各個分隔區域SA內，形成由電晶體、記憶體元 件、其他電子元件以及電氣配線、電極焊墊等構成之電子 電路。另外，於基板50之背面側50b未形成彼等之電子 電路。 對上述構成之基板50，和第1處理步驟同樣地，首先 ，進行電極焊墊之開口設置，進行基板5 0之穿孔形成孔 部Η1 0之步驟。圖1 0 ( b )爲基板5 0上穿孔形成孔部 Η 1 0之狀態之斷面圖。又，電極焊墊之開口與孔部Η 1 0之 形成，係藉由和圖3、4所示步驟同樣之步驟進行。 之後，包含孔部Η10之底面及內壁而於基板50之主 動面5 0a側依序形成絕緣膜、以及阻障層與屏蔽層構成之 底層膜。圖10 ( c)爲於基板50之主動面50a側形成絕緣 膜及底層膜之狀態斷面圖。於圖1 〇 ( c )僅圖示底層膜5 2 ，省略絕緣膜之圖示。又，絕緣膜及底層膜5 2之形成， 係藉由和圖5〜6 ( a )所示步驟同樣之步驟進行。 之後，於基板50之主動面50a塗敷鍍層阻劑，於連 接端子54之形成部分被開口狀態下施予圖型化形成鍍層 阻劑圖型5 6。圖1 〇 ( d )爲鍍層阻劑圖型形成後之狀態斷 面圖。之後，進行C u電解電鍍，如圖1 0 ( e )所示，於 -20- (18) (18)1251314 基板50之孔部H10及鍍層阻劑圖型56之開口部埋入Cu (銅），形成作爲貫通電極的連接端子5 4。圖1 0 ( e )所 示爲進行Cu電解電鍍形成連接端子54之狀態斷面圖。 連接端子54形成後，如圖1 0 ( f)所示，剝離基板 50上形成之鍍層阻劑圖型56。圖10(f)所示爲連接端子 54形成後剝離鍍層阻劑圖型56之狀態斷面圖。之後，於 形成之連接端子5 4上形成無鉛焊錫（S n / A g ) 5 8 (參照 圖1 〇 ( f))。該無鉛焊錫5 8，係於上述第1處理步驟進 行處理的基板1 〇上積層半導體晶片時，用於接合半導體 晶片之貫通電極的連接端子5 4與基板1 0之連接端子24。 上述步驟結束後，於基板50之主動面50a側安裝和 圖9所示黏著樹脂40與玻璃基板42相同之支撐構件，進 行和圖9之步驟相同的步驟使基板5 0薄板化。薄板化步 驟結束後拆除支撐構件，藉由雷射或切刃切斷基板50，分 割成爲各個半導體晶片60。經由上述步驟製成半導體晶片 60 ° 經由上述可製造於基板10上被積層之半導體晶片60 。以下說明將半導體晶片60積層於基板1 0上之第3處理 步驟。 (第3處理步驟） 第1處理步驟結束後之基板1 〇 ’係如圖9 ( d )所不 ，於基板1 〇之主動面1 〇 a安裝有黏著樹脂4 0與玻璃基板 42，於基板1 0之背面1 〇b形成有對準標記之狀態。對該 -21 - (19) 1251314 基板1〇積層第2處理步驟所製造之半導體晶片60時，首 先於作爲半導體晶片6 0之貫通電極的連接端子5 4上所形 成之無鉛焊錫5 8塗敷接合或性劑（助焊劑）。助焊劑之 黏度以及量，於半導體晶片6 0積層於基板1 〇時需能保持 半導體晶片60。 之後，依據上述對準標記將1個或多數個半導體晶片 60積層於各分隔區域SA。積層之半導體晶片60藉由無鉛 焊錫5 8上塗敷之助焊劑之黏著力被保持。 又，於上述第1處理步驟中進行各分隔區域SA之動 作檢測時，僅於視爲良品之分隔區域SA積層良品之半導 體晶片亦可。如此則不會浪費良品之半導體晶片。此時視 爲不良之分隔區域SA設爲空區域亦可，或者就提升後述 封裝步驟之信賴性觀點而言，較好是於該分隔區域SA安 裝虛擬晶片。不設置空區域（亦即於全分隔區域S A至少 搭載1個以上之晶片）時，可使封裝樹脂62之流動均勻 化，氣泡難以進入樹脂內。 半導體晶片60之積層結束後，進行基板1 〇上形成之 連接端子24與半導體晶片60上形成之連接端子54之結 合，以及半導體晶片60上形成之連接端子54之間之接合 ’於該接合步驟，將積層有半導體晶片60之基板60放入 回流裝置，藉由無鉛焊錫5 8接合連接端子24與連接端子 54、以及連接端子54彼此之間。依此則，連接端子24與 連接端子5 4被電連接。圖1 1爲基板1 〇上形成之連接端 子24與半導體晶片60上形成之連接端子54被接合，於 -22- (20) 1251314 基板1 〇上半導體晶片60被接合之狀態斷面圖。 上述步驟結束後，藉由傳遞模塑法同時對積層之半導 體晶片60與基板丨〇進行封裝步驟。圖12 ( & )爲基板i 〇 與半導體晶片6 0被封裝之狀態斷面圖。如圖1 2 ( a )所示 - ’封裝係於基板1 〇安裝黏著樹脂4 〇與玻璃基板4 2之狀 · 態下被進行。封裝樹脂6 2之形成，係能覆蓋基板1 〇之背 面全體’而且使半導體晶片60全部被封裝。 基板10與半導體晶片60之封裝結束後，由基板10 φ 拆除黏著樹脂40與玻璃基板42，依據各個分隔區域SA 切斷基板1 0分割成各個半導體裝置1 (參照圖丨4 )。該 切割步驟係以封裝樹脂62爲支撐構件而由基板1 〇之主動 面1 〇a側進行，基板1 〇之切割方法，可使用例如雷射或 切刃等之切斷方法。此時，基板i 〇與封裝樹脂62不以相 同之切斷構件進行同時切斷，較好是依據個別材質選擇適 當之切割方法。 例如本例中，首先如圖1 2 ( b )所示，於基板1 〇之分 φ 隔區域S A間插入切刃僅切斷基板1 〇。此時較好是以基板 1〇之背面10b形成之封裝樹脂62爲支撐構件。當然，另 外準備支撐基板丨0之支撐構件亦可，但以封裝樹脂6 2取 β 件’則可以省略支撐構件之安裝步驟。 $口 Η 1 3 ( a )所示，於再配置配線3 2前端部設置之焊 塾3 4形成凸塊3 6，同時檢測各分隔區域s a上形成之半 · 導體裝置（切片前之各個半導體裝置）之電氣特性。 · 之後’如圖1 3 ( b )所示，以和切斷基板1 0爲不同之 -23- (21) (21)1251314 切刃或雷射切斷封裝樹脂62。 如上述說明，依據被切割構件之材質（基板1 〇與封 裝樹脂62等）適當選擇切斷方法，則可縮短步驟時間之 同時，切割構件之消耗變少。又，於該步驟被切片之半導 體裝置1，係依據上述檢測結果近尋良品、不良品之檢測 ，僅選取良品之半導體裝置。 圖1 4爲本發明之一實施形態所製造之半導體裝置1 之斷面圖。 如圖14所示，本例之半導體裝置1具備：形成有連 接端子24之作爲第1半導體晶片的基板1 0，與形成有作 爲貫通電極之連接端子54且作爲第2半導體晶片的半導 體晶片60被多數個積層而成之構造。基板10、半導體晶 片60，以及半導體晶片60彼此之間介由連接端子24或連 接端子5 4被積層，互相電連接。又，於基板1 0之主動面 1 〇 a側形成應力緩和層2 6、再配置配線3 2及凸塊3 6。又 ，於圖1 4，符號64爲基礎補強樹脂用於提高凸塊3 6對於 焊墊3 4之固接強度。 如上述說明，本發明之半導體裝置之製造方法，係在 不切斷基板1 0之狀態、亦即所謂晶圓狀態之基板1 0上積 層半導體晶片60，將積層之半導體晶片60同時施予封裝 之後，切割分離爲各個半導體裝置，和在內層基材（ Uterposer)上積層半導體晶片比較，可以簡化步驟。 又，依據本方法，基板1 〇之主動面1 〇 a最後成爲安 裝面，因此預先將再配置配線32和連接端子24同時形成 -24- (22) 1251314 於主動面側時，更能簡化製造步驟。另外，本方法中，再 配置配線3 2被形成於基板1 0之主動面側，和其被形成於 基板背面（硏磨面）之習知技術比較，形成變爲更容易。 又，本方法中，基板1 〇之切割由主動面1 〇 a側進行 ，因此和例如由基板背面側切割之情況比較，不容產生晶 片切削屑。亦即，由基板背面側進行切斷時，因爲基板主 動面側被切割黏帶固定，該切割黏帶被要求薄型化之結果 ，無法充分保持被接著構件之基板（亦即被接著劑與切割 黏帶間會發生搖動），於切斷時發生此種搖動則在切刃之 前端部由基板穿過切割黏帶側時，基板之一部分會產生切 口（晶片切削屑）。相對於此，本方法中，基板1 〇被封 裝半導體晶片60用之厚膜之封裝樹脂62確實保持，切刃 之前端部由基板穿過封裝樹脂62側時，兩者之間不會發 生搖動。 又，本方法中，於基板1 0之切割步驟之前（亦即晶 圓狀態）同時進行各半導體裝置之電氣檢測，因此，和分 割爲各個半導體裝置之狀態下進行檢測比較，該檢測變爲 容易。 又，本方法中，於基板切割步驟中，基板10本體與 其上形成之封裝樹脂62之切割方法可依其材質適當選擇 ，因此更能縮短步驟之時間之同時，切割構件之消耗變少 〇 以下說明具備本發明之半導體裝置1的電路基板及電 子機器。 -25- (23) (23)1251314 圖1 5爲本發明電路基板之一例之斜視圖。如圖i 5所 示，於該電路基板2搭載半導體裝置1，該半導體裝置i 爲將具備上述再配置配線之1C晶片施予三次元安裝而構 成者。電路基板2爲由例如玻璃環氧基板等之有機系基板 構成，例如銅等構成之配線圖型（未圖示）被形成爲所要 之電路，另外於彼等配線圖型連接有焊墊（未圖示）。於 該焊墊連接半導體裝置1之焊錫球而將半導體裝置1安裝 於電路基板2上。 圖1 6爲本發明電子機器之一實施形態之行動電話之 槪略構成之斜視圖。如圖1 6所示，行動電話3，系於其內 部框體具備上述半導體裝置1或上述電路基板2。 又，電子機器不限於上述行動電話，可適用於各種電 子機器。例如適用於筆記本型電腦、液晶投影機、多媒體 用個人電腦（PC )、以及EWS (工程用工作站）、呼叫 器、文字處理機、電視機、觀景型、監控直視型攝錄放映 機、電子記事本、計算機、汽車導航裝置、P 0 S終端機、 具觸控面板之裝置等之電子機器。 以下係參照圖面說明本發明較佳實施形態，但本發明 不限於該些實施形態。又，上述實施形態所示各構成構件 之各種形狀或組合等僅爲一例，在不脫離本發明要旨情況 下可依設計要求等做各種變更。 【圖式簡單說明】 圖1:本發明之半導體裝置之製造方法使用之基板之 - 26- (24) (24)1251314 平面圖。 圖2 :該半導體裝置之製造方法之一例之步驟圖。 圖3:該半導體裝置之製造方法之中’連接端子之形 成步驟說明用之步驟圖。 圖4 :接續圖3之步驟圖。 圖5 :接續圖4之步驟圖。 圖6 :接續圖5之步驟圖。 圖7 :接續圖2之步驟圖。 圖8 :形成有再配置配線之基板之平面構造之模式圖 〇 圖9 :接續圖7之步驟圖。 圖1〇:基板上積層之半導體晶片之製造用步驟圖。 圖11 :於基板背面側，多數個半導體晶片介由連接端 子或貫通電極被積層之狀態圖。 圖1 2 :基板之封裝步驟及切割步驟之步驟圖。 圖1 3 :接續圖1 2之步驟圖。 圖14:藉由該半導體裝置之製造方法製造的三次元安 裝型半導體裝置之槪略構成之斷面圖。 SI 1 5 ·本發明之電路基板之一例之斜視圖。 圖1 6 :本發明之電子機器之一例之斜視圖。 【主要元件符號說明】 1 :半導體裝置 2 :電路基板 -27- (25)1251314 3 :電子機器 1 0 :基板 1 〇 a :主動面 l〇b :背面 24 :連接端子 60 :半導體晶片 62 :封裝樹脂（封裝構件）
SA :分隔區域（電子電路之形成區域）
-28·

Claims (1)

  1. (1) (1)1251314 十、申請專利範圍 1· 一種半導體裝置之製造方法，其特徵爲具備以下 步驟： 在具有主動面用於形成多數個電子電路的基板之該主 動面側，塡埋而形成連接端子作爲上述電子電路之外部電 極的步驟； 硏磨上述基板背面使上述連接端子之一部分露出的步 驟； 於上述基板背面側介由上述連接端子安裝半導體晶片 的步驟； 藉由封裝構件對上述基板上安裝之上述半導體晶片進 行封裝的步驟：及 將上述基板依據各電子電路形成區域之每一區域切割 成多數個半導體裝置的步驟。 2 ·如申請專利範圍第1項之半導體裝置之製造方法 ，其中 於上述基板之切割步驟，係由上述基板之主動面側進 行該切割。 3. 如申請專利範圍第2項之半導體裝置之製造方法 ，其中 於上述基板之切割步驟，係以上述封裝構件作爲支撐 構件而切斷上述基板。 4. 如申請專利範圍第1至3項中任一項之半導體裝 置之製造方法，其中 -29- (2) (2)1251314 於上述基板之切割步驟之前，具備檢測步驟可以統合 檢測各半導體裝置。 5 .如申請專利範圍第1至3項中任一項之半導體裝 置之製造方法，其中 於上述半導體晶片安裝步驟之前，具備檢測步驟可以 檢測上述主動面上形成之各電子電路；於上述半導體晶片 安裝步驟，係僅針對上述電子電路檢測步驟中設爲良品之 電子電路進行上述半導體晶片之安裝。 6 ·如申請專利範圍第5項之半導體裝置之製造方法 ，其中 於上述半導體晶片安裝步驟中，係針對上述電子電路 檢測步驟中未設爲良品之電子電路進行虛擬晶片之安裝。 7 ·如申請專利範圍第1至3項中任一項之半導體裝 置之製造方法，其中 上述基板背面側安裝之半導體晶片具有貫通電極，於 上述半導體晶片安裝步驟中，多數個半導體晶片介由該貫 通電極被積層。 8. —種半導體裝置，其特徵爲： 藉由申請專利範圍第1至7項中任一項之方法所製造 〇 9. 一種電路基板，其特徵爲具備：申請專利範圍第8 項之半導體裝置。 1 〇 . —種電子機器，其特徵爲具備：申請專利範圍第 8項之半導體裝置。 -30-
TW093139473A 2003-12-18 2004-12-17 Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment TWI251314B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003420807A JP3821125B2 (ja) 2003-12-18 2003-12-18 半導体装置の製造方法、半導体装置、回路基板、電子機器

Publications (2)

Publication Number Publication Date
TW200527612A TW200527612A (en) 2005-08-16
TWI251314B true TWI251314B (en) 2006-03-11

Family

ID=34675253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093139473A TWI251314B (en) 2003-12-18 2004-12-17 Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment

Country Status (5)

Country Link
US (1) US7109060B2 (zh)
JP (1) JP3821125B2 (zh)
KR (1) KR100594669B1 (zh)
CN (1) CN1333434C (zh)
TW (1) TWI251314B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282246C (zh) * 2003-09-01 2006-10-25 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
KR100617941B1 (ko) * 2005-07-18 2006-08-30 삼성전자주식회사 두 개 이상의 집적회로 칩으로 이루어지는 복합 칩 및 이를이용한 반도체 패키지
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US8308053B2 (en) 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
EP1818987B1 (de) * 2006-02-10 2011-12-07 ELMOS Semiconductor AG Halbleiterbauelementanordnung
CN100447981C (zh) * 2006-06-17 2008-12-31 铜陵三佳科技股份有限公司 表面贴装类集成电路产品的分离方法及其模具
US7405139B2 (en) * 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
JP5103861B2 (ja) * 2006-10-13 2012-12-19 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
KR100838491B1 (ko) * 2006-12-27 2008-06-16 동부일렉트로닉스 주식회사 반도체 소자 제조방법
JP2009049051A (ja) 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
JP5588601B2 (ja) * 2008-05-14 2014-09-10 ローム株式会社 半導体装置の製造方法
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
KR20100109241A (ko) 2009-03-31 2010-10-08 삼성전자주식회사 칩 적층 패키지 및 그 제조방법
JP5984394B2 (ja) * 2010-01-15 2016-09-06 東レエンジニアリング株式会社 ３次元実装方法および装置
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
KR20130130524A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 비아 패드를 갖는 반도체 소자
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2013168679A (ja) * 2013-05-27 2013-08-29 Ebara Corp 導電材料構造体の形成方法
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
US9385080B2 (en) * 2014-08-15 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
CN109037259B (zh) * 2018-09-21 2023-12-12 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages

Also Published As

Publication number Publication date
KR20050061357A (ko) 2005-06-22
JP2005183580A (ja) 2005-07-07
US7109060B2 (en) 2006-09-19
US20050136568A1 (en) 2005-06-23
KR100594669B1 (ko) 2006-06-30
CN1333434C (zh) 2007-08-22
JP3821125B2 (ja) 2006-09-13
CN1638020A (zh) 2005-07-13
TW200527612A (en) 2005-08-16

Similar Documents

Publication Publication Date Title
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
JP4016984B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
KR100618543B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
KR101157726B1 (ko) 극박 적층 칩 패키징
JP3880602B2 (ja) 半導体装置の製造方法、半導体装置
JP2010212297A (ja) 半導体装置および半導体装置の製造方法
JP2002353402A (ja) 半導体装置およびその製造方法
WO2004064159A1 (ja) 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
KR100664825B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2003273155A (ja) 半導体装置及びその製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP4764710B2 (ja) 半導体装置とその製造方法
JP4509486B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
TW202131472A (zh) 半導體裝置以及其製造方法
JP4127095B2 (ja) 半導体装置の製造方法
JP7435635B2 (ja) 貫通電極基板
JP6658846B2 (ja) 貫通電極基板
JP3687436B2 (ja) 半導体装置の製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
JP6435893B2 (ja) 貫通電極基板の製造方法
JP2005167134A (ja) 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器