TWI247484B - Timing generator, solid-state imaging device and camera system - Google Patents
Timing generator, solid-state imaging device and camera system Download PDFInfo
- Publication number
- TWI247484B TWI247484B TW093120952A TW93120952A TWI247484B TW I247484 B TWI247484 B TW I247484B TW 093120952 A TW093120952 A TW 093120952A TW 93120952 A TW93120952 A TW 93120952A TW I247484 B TWI247484 B TW I247484B
- Authority
- TW
- Taiwan
- Prior art keywords
- pulse
- register
- data
- unit
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
1247484 九、發明說明: 【發明所屬之技術領域】 本發明係關於一時脈產生裝置,用來產生供固態攝影 元件驅動用的定時脈衝。 【先前技術】 已知有使用CCD(Charge Coupled Device)等固態攝影 元件之攝影機及數位相機。這些攝影機之開發期間變短, 低價格化也正在加速。當然,使用於該製品上之零件亦多 有同樣之需求,故需要縮短開發期間及低成本化。 k脈產生裝置(時脈產生器),係用來產生供固態攝影 元件驅動用之多數料脈衝的重要零件。為實現攝影機之 手振動防止功能及電子變焦功能,需要有對應於固態攝影 元件之垂直兩速轉送模式的定時脈衝。 曰本專利特開昭63_61 560號公報中揭示之時脈產生哭 ;備及=體’用來預先儲存代表定時脈衝模式之時序; 址;俾可對規格變更作簡單地處理。“㈣予位 。。日本專利特開平9_2Q5591號公報中揭示 益,係以減少記憶體容量為 得在水平方h舌+ 刀別從各個記憶體來獲 衝。重硬之定時脈衝與在垂直方向重複之定時脈 器具備··用來㈣上昇 ^報中揭示之時脈產 衝之解碼器,俾斤以^ 解碼卜及用來解碼下降 俾㈣微電腦可程式地設定定時脈衝。 -1247484 哭日本專利特開2〇〇2-5127〇號公報中揭示之時脈產生 Γ徂糸用t以減少應儲存於記憶體内設型時脈產生器(用來產 -固悲攝影7L件驅動用的定時脈衝) 多種活用功能。 τ Λ ^ 生哭按:::專利特開2002_5127。號公報中記載之時脈產 °谷易地產生供固態攝影元件驅動用之多數複雜波 改變脈衝定時。因此: 1化後,無法 在規格變更等之情形,雖鈇脈衝定 時之改變容易,但需另广„政τοτ '、、、脈衝疋 上的問題。 丁開务LSI,故會有開發期間與成本 【發明内容】 本發明之目的在於提供—時脈產 記憶體之時脈產生脊^ 便用α存於 貝讯,可容易地來產生使用在固態攝影 凡件之驅動所需之浙彳 、 訊之重寫。衝疋時,並可從外部進行時脈產生資 為解決上述閉吾首 .. 第’“明之時脈產生裝置,係具備: ^ 思“,用以記憶時脈產生資訊; 訊;第1暫存器,用以保持該第1記憶電路之時脈產生資 第1外部輸入 料重寫; ^用來對該第1暫存n進行存取及資 選擇器,用以選擇該第 以對該第1暫存器進或弟1外部輸入部, 脈衝產生部,用 以產生按照與保持於該第1暫存 。。進仃貧料寫入;及 器之 •1247484 時脈=資訊對應的脈衝定時,並輪出單數或複數個脈衝。 [貫施方式】 依本發明之時脈產味获署 記憶電路,藉此可容易地η阳 產生資訊設定於第1 考if耸晰+ 心攝衫兀件之驅動及信號 二、而之脈衝定時,並可從外部重寫時脈產生資訊, 二曹對於作為時脈產生裝置而LSI化後之規格變更等, 不舄重新製作Lsi。 的二:具有記憶電路,按照來自外部之時脈產生資訊 二二:T程式時脈產生裝置之情形,相較於電源啟動時 :將時^脈羞生資訊所需之時間的增加,依本發明,由 更以外:不t資訊:定於第記憶電路,故除了時脈有變 入後之啟動脈產生貢訊,亦縮短攝影機於電源輸 月之時脈產生裝置中,可進一步具備用以供應 = 號:第…輸入部。藉此,按照第2 訊。 π可從第1外部輸入部重寫時脈產生資 又, 部之資料 外部輸入 訊0 進=步具備選擇器控制部,依據該第】外部輸入 j來產生該選擇器之選擇信號。藉此,按照第工 部之資料,可從第】外部輸入部重寫時脈產生資 又,較佳 與N(N為自然 生資訊包含,· 之構成如下。亦即’該帛"己憶電路記憶有 數)種模式相對應之脈衝產生資訊;該脈衝產 各模式共通之資料(C0M),與依模式而異之資 1247484 料(D卜DN);該第1暫存器,保持該資料區域c〇M,及該資 料D1〜DN内之至少1個。在該選擇器選擇該第}記憶電路 之情形,將相當於依據該資料D1〜DNm設定之模式的資料, 寫入該第i暫存器;當該選擇器選擇該第i外部輸入部之 情形’將相當於所設定之模式的資料,從㈣丨夕卜部輸入 部寫入第1暫存器。 依此構成, 之時脈產生資訊 定時。 對於複數種之驅動模式,只需重寫一部份 ’即可產生對應於所要之驅動模式的脈衝 產生" …:第2暫存器,用以保持時脈 破置之控制功能資訊並供應至該脈衝產生部;及第2 外部輸入部,用以供庫兮、登裡叩 r入… 應5亥4擇益之選擇信號;該第1外部 第1暫存器與第2暫存器分別獨立存取並 仃邛貝料重寫。藉此,可共用對第 入資料時之外部輸入部。…1及弟2暫存器輸 在以上之構成,較佳為:在對該第j暫 料期間,將哕|方 时之寫入貧 业&士 Μ 、^產生邛之輸出,固定為高、低、古阻〆 狀悲中任—個邏輯, -回抗 輸出與保持於^薪六。1暫存益之貧料寫入完成後, ' μ第1暫存斋之時脈產 藉此,可將時脈產生資訊寫Μ Μ :對應的脈衝。 裝置的輪出^ ‘ 暫存器期間之脈衝產生 询出邏輯,任意地設定。 又,較佳為··在從該第 該第1暫存器寫入期間1了=或幻外部輸入對 存器以外,將a”r $ 除了该弟1記億電路與該第]暫 將㈣產生裝置初始化。藉此,於對第】暫存 1247484 器之資料輸入期間,除了第1記憶電路與第1暫存器外, 可從脈衝產生部將時脈產生裝置初始化。 又,較佳為進一步具備··第2暫存器,用以保持時脈 產生裝置之控制功能資訊並供應至該脈衝產生部,透過該 第1外部輸入部從外部重寫資料;輸入控制部,將來自該 第1外部輸入部之輸入資料,選擇性地寫入該第1暫存器 或該第2暫存器;第2外部輸入部,用以供應該選擇器之 選擇信號;及第3外部輸入部,用以供應該輸入控制部之 選擇信號;該輸入控制部,將從該第1外部輸入部所輸入 之資料,按照該第3外部輸入部之資料,對該選擇器與該 第2暫存器之任一個輸出;該選擇器,按照該第2外部輸 入部之資料,從該第1記憶電路與該輸入控制部之輸出來 選擇對該第1暫存器輸入之資料。 依此構成,可將從外部重寫第1與第2暫存器資料所 用之資料輸入部共用。 在該構成中較佳為:以該輸入控制部將該第1外部輸 入部之資料,對該選擇器輸出,以該選擇器選擇該輸入控 制部之輸出,將該第1外部輸入部之資料對該第1暫存器 寫入期間,除了該第1記憶電路與該第1暫存器外,將時 脈產生裝置初始化。 依此構成,可將從外部重寫第1與第2暫存器之資料 所需之資料輸入部共用,又,對第1暫存器之資料輸入期 間,除了第1記憶電路與第1暫存器外,可將時脈產生裝 置初始化。又,使用對第3外部輸入部之資料輸入與第2 丄247484 外部輪入部之資 蚪# 抖’可將從第1外邱鈐入加 對弟1與第2暫存器重寫資料。輸人錢輸人之資料, 外部輸二:成中較佳為進一步具備計數電路,將從兮第3 P輪入部所輪入之脈衡邊 將“第3 與初始狀態相反而保持^田乍觸务,而將輪出改變成 態;該輪入控制部,將第\二定期間計數後返回初始狀 照該計數電路 部輸入部所輸入之資料,按 個輸出。路之輪出’對該選擇器與該第2暫存器之任一 依此構成,可將從外部重 所需之資料輸入部共用,又蕤-第2暫存器之資料 衝輸入鱼第2 碡由對第3外部輸入部之脈 部所輸入之資料,可重、:’並猎由從第1外部輸入 暫存器之資料輸入期間,除了楚, 對弟1 外,可將時脈產生裝置初始化。 货存。。 及 在亡述構成中較佳為進-步具備:第2記憶電路; W ^ ^ ^ - 〇 竹隹°亥弟2暫存斋之控制功能 Γ 弟記憶電路之資料;按照該資料比較器之比較 :果’可變更保持在該帛2暫存器之控制功能資訊。在該 構成中較佳為:按照該資料比較器之輸出,將該第2暫存 盗之資料’重寫為L或Η之任意邏輯。 依此構成’可避免设定錯誤之資料,當作第2暫存器 之特定位址的資料。 α 〜可構成具備:具有以上任一構成之時脈產生裝置的固 悲、拍攝裝置或攝影機系統。 10 1247484 本發明之實施形態的時脈 機系統。 以下,參照圖式具體地說明 產生I置、固態攝影裝置及攝影 (實施形態1 )
百^針對應用實施形態1之時脈產生裝置的固態攝 .置。兄明其構成及動作。圖工,係表示固態攝影袭置、 /、P CCD攝衫機之概略構成例的方塊圖。在圖丄巾,符號1 “為乂錯知描(lnterlace咖心型之固態攝影元件 ⑽),其輸出係以前處王里咖㈣⑽(相關雙重取樣) 及ADC(類比/數位轉換)之處理。前處理lsi2之輸出,係以 ^立信號處理(DSP)LSI3,進行像素插入及亮度、色差處理 等,s作影像信號來輸出。時脈產生器(TG)LSI4,產生供 固態攝影元件1驅動用的定時脈衝Η1、Η2、π〜ν4及a/'、 CH2。柃麵驅動裔(dr)lsi5,係將從n〜V4及CH1、CH2所 產生之驅動脈衝φν 1〜4供應至固態攝影元件}。
時脈產生器4,接收數位信號處理LSI3供應之水平同 步信號HD、垂直同步信號VD及時鐘信號MCK之各脈衝,產 生上述定時脈衝HI、H2、V卜V4及CHI、CH2後,將信號處 理脈衝PROC供應至前處理LSI2及數位信號處理LSI3。惟, 亦有使時脈產生器4產生水平及垂直同步信號之脈衝的情 形0 、 圖2,係表示圖1中固態攝影元件1之閘構成例。在圖 2中,6為光敏二極體(PD),7為4相閘GV1、GV2、GV3、 GV4所構成之垂直轉送部,8為2相GH1、GH2所構成之水 平轉送部,9為電荷檢測部。在圖2中,光敏二極體6與垂 11 1247484 直轉送部7為簡化後之圖式,在實際之固態攝影元件}中, 光敏二極體6與垂直轉送部7的組合僅以水平像素數目排 列。垂直轉送部7之閘,從水平轉送部8側,以GV3、gv2、 GV1 GV4之順序重複排列。於圖i之驅動脈衝紗卜,分 別供應至垂直轉送部7之閘GV1〜⑽。又,於圖i之定時脈 衝HI、H2,分別供應至水平轉送部8之閘ghi、g们。 〃圖2之固態攝影元件!之讀取方法如下。亦即,分別 施加回電屢(約15V)之驅動脈衝州及㈣於垂直轉送部7 及GV3’藉此,從光敏二極體6將電荷讀出至垂直轉 GV1之讀出電荷與鄰接水平轉送部8側之GV3的 相混合,當作1段份之信號電荷後,或將GV3: :出當電二與鄰,水二轉送部8側之⑺的讀出電荷相混 垂直轉送部7之GH至GV4的閘。藉此, 逐一將光敏二極體6之2行份的電荷,同時往水平二 轉运。在水平轉送部8,施加定時脈衝HI、H2並轉^ 7平:达部8之電荷後,以電荷檢測部9輸出信號。、 圖3 1中主要信號之波侧_衝附近)。 在時鐘驅動器5進二從時脈產生器4所輸出之定時脈衝, 衝W。省略a_ T 3進位化及電麼轉換後,成為驅動脈 電㈣換I成二^ 現攝影機之手振=,4。圖3之波形例,係表示:為實 掃描期間内混合存在有 電子變焦功能,而在1垂直 仔在有一般轉送模式與垂直高速轉送模式 12 1247484 之情形。具體而言,在第〗7妙r0 1ςν 弟17線(唬碼17之掃描線)施加約 UV之φνι及φν3,藉此,將 、、勺 古^ 將電何仗先敏二極體6讀出至垂 直轉送部7。將電荷讀出並以 4 ^ 娣 逆,進仃垂直高速轉送 :,再進行-般轉送。接著,在VD脈衝輪入前,以‘ 行一般轉送後,再:欠地開始垂直高速轉送。將圖3之時 序圖的驅動模式當作驅動模式丨。 、 圖4’係與圖3同樣地表示將驅動模式2中圖】 ㈡虎的波形例⑽脈衝附近)。與圖3駆動模式!之不同處 在於:垂直轉送之—般轉送部,在驅動模式㈣送, 相對於此,在驅動模式2為2段轉送。 驅動模式!之-般轉送部的細部波形表示於圖5,驅動 模式2之一般轉送部的細部、、古你车—#门 丨曰]、、田砟波形表不於圖6。在圖5及圖6 中’T表示時鐘信EMCK之週期。又,w i個步驛來表示從 某個脈衝之變化點起至下一個脈衝變化點之期間的長产、 亦即邏輯變化單位。在圖5所示之驅動模4 i之—般料 部的波形,係邏輯變化單位為12T,之脈衝變化的週 期、亦即垂直轉送1段份的步驟數為8,垂直轉送為】段。 又,垂直轉送i段的週期為96時脈。於圖6所示之驅動模 式2之一般轉送部的波形,係邏輯變化單位為ι〇τ,垂直轉 送1段份的步驟數為8,垂直轉送為2段。 圖7’係表示實施形態!之時脈產生裝置的構成。在本 實施形態’說明適用在圖i之時脈產生器4之情形的構成 及動作。在圖7中,10為用以記憶時脈產生資訊之第i記 憶電路’ 11為用以保持第1記憶電路i 〇資訊之第i暫存器。 13 1247484 第1暫存器11’可藉由第i外部輸入部 以選擇器13,從第! w 攸外。P末重寫。 輸出,選擇當作對第Γ: 與第1外部輪入部12之 Γ衝:產生與第1暫存器11之時脈產生資訊對應之定0 ::脈衝輸出部15,將脈衝產生部14之輪出,當作時脈 產生裝置之輸出來輸出。 义
:照圖8來說明依據儲存於第i記憶電路】。之 生貝机,從脈衝產生部14產生定時脈衝之動作。圖8所示 :構成’係將圖7之第1暫存器11與脈衝產生部14之功 此刀解’使動作能容易理解而排列的。因此,實質上 成與動作,係與第1暫存器U及脈衝產生部14之組合同 樣又’在此僅就VI〜4之產生動作來說明。 士 圖8之裝置具備:計數部30、驅動模式控制部31、 及時序資料ROM32。計數部30具備:第1R〇M33、第丨計數 裔34、第1比較器35、第2R〇M36、第2計數器37、第2 比較器38、第3ROM39、第3計數器4〇、第3比較器41 ;
將HD脈衝當作觸發而輸入至第}計數器%為條件,執行 MCK脈衝之多重計數。在第1、第2及第3ROM33、36、39, 分別儲存著控制值。 第1計數器34,回應HD脈衝而開始MCK脈衝之計數, 口應初始化脈衝CP1而將計數值初始化,並回應停止脈衝 CP3而停止計數。第1比較器35,將從第1R〇M33所讀出之 控制值DT1與第1計數器34之計數值CNT1作比較,每當 兩者一致時,則在下一個MCK脈衝之時序,輸出控制脈衝 14 1247484 CP1 °控制脈衝CPI 計數器34當作初始化脈衝 第2計數器37’計數從第1比較器35所輸出之控制脈 衝cpi,且回應初始化脈衝CP2而將計數值初始化。第2比 較器38’將從第2R0M36所讀出之控制值Dn與第2計數哭 37之計數值CNT2作比較,每當兩者一致時,則在下一 ^ CP1脈衝之時序,輸出控制脈衝cp2。控制脈衝,供應 至第3計數器40,並供應至第2計數器37當作初始化脈衝二
、第3計數器4〇,計數從第2比較器38所輸出之控制脈 衝CP2,且回應初始化脈衝cp3而將計數值初始化。第3比 較器4丨’將從第补關39所讀出之控制值Dn鱼第3叶數哭 4〇之計數值CNT3作比較’當兩者一致時,則在下一個c;; 脈衝之時序’輸出控制脈衝CP3。控制脈衝c 至第3計數器40當作初始化脈 U、應 當作停止脈衝。 就應至Η計數器34
ΐΐ.1、第2及第3計數器34、37、40,在肋脈衝輸入 止狀態’在HD脈衝輸入後開始動作,持續動 哭4】 較器41之⑽脈衝輸出為止。在第3比較 輸入為止又广持續動作停止狀態直到HD脈衝再次 _本實施形態之第〗、第2及第"數器… 4 〇之初始值皆設為1。 式控’以按照一般轉送模式與 轉^式之任-個來切換從第】、第2及第咖n 15 1247484 39所讀出之控制值的方式供應位址。在 直高速轉送模式,位址2表示一般轉送模式。1表不垂 邏輯::ΓΖ_’係供儲存時序資料(表示輸出脈衝之 ,之複杈式)的圮憶體,接收第2計數哭 數值⑶Τ2當作讀出位址,供声依 7之计 作Vl〜4之脈衝。 應依據皆貧料之輪出脈衝當
Mai 係表示館存於圖8之第剛33、第 咖、4咖9、及時序資料_ 相當於用以產生在圖5及圖6所示之垂直轉送之一;二 =物衝定時之資料。關於圖5中;二 脈衝定時,由於邏輯變化單位為m,故料著圖= 咖進位)當作第麵3的時脈產生資訊。由於 :位:"又如之步驟數為8,故儲存著圖9(B)所示之8(1〇 :位),作第聊36的時脈產生資訊。由於垂直轉送為丨 :產1^著圖_斤示之1(10進位)當作第_9的時 =Λ儲存者圖9(D)之時序資料RGM32之垂直轉送 ^田下Vi V4之垂直轉送波形模式。 接者’關於圖6中,驢叙指斗、 ”動核式2之V1〜V 4的脈衝定時, 於邏輯變化單位為i〇T,故儲存著圖9(A)所示之10(10 進位)當作第聊3的時脈產生資訊。由於垂直轉 :之步驟數為8’故儲存著目9⑻所示之80。進位)當; W_36的時脈產生資訊。由於垂直轉送為2段,故儲存 者圖9(C)所示之1(1〇進位)當作第細39的時脈產生資 讯。儲存著圖9⑻之時序資料_2之垂直轉送波形模式、, 16 -1247484 當作VI〜V4之垂直轉送波形模式。以上為依據時脈產生資 訊以產生脈衝之動作說明。 接著,關於本實施形態之時脈產生裝置,將具體之電 路構成表示於圖10。在圖1 〇之第1記憶電路1 〇、第i暫 存器11、第1外部輸入12、選擇器13、脈衝產生部14、 及脈衝输出部15,係對應於圖7所示之各要件。
在圖10之脈衝產生部14之第丨計數器34、第丨比較 器3?第2計數器37、第2比較器38、第3計數器、及第 3比較器41 ’分別對應於圖8所示者,其功能、動作與圖8 之f月形同樣。另—方面’在圖1〇之脈衝產生部“中,去 除了圖8之第1R〇M33、第2ROM36、及第3ROM39。與這些 歷所供應之資料相當之資料,從第ι暫存器u,分別供 應至第1比較器35、第2比較器38、及第3比較器41。又, 圖8之時序資料R〇M32, 文更馮具有攸第1暫存裔11寫入 垂直轉送波形模式功 飞力月b之4序貧料RAM32A。
動模式控制部q〗A
^ w ,技制將對應於驅動模式之時脈產 生貝料由第1暫存哭〗 σ〇 11仏應至第1比較器35、第2比較器 3 8、弟3比較器41、及眭皮次、如η τ序1料RAM32A之動作。 以下,依據儲存於筮 逄吐η士 jt ^ 、 5己憶電路1 〇之時脈產生資訊以 產生時脈之情形、與依 姦吐次ι . 第1外部輸入部12所輸入之時脈
產生貧訊以產生時脈之 T 動作。 ^ 〜刀別說明該時脈產生裝置之 首先,參照表示於圖u 竦資4 + Μ 口 11之弟1記憶電路10之時脈產 生貝矾,來說明依據儲存 座 存於弟1記憶電路10之時脈產生資 17 •1247484 讯以產生時脈之情形。圖11之時脈產生資訊,係用以產生 圖5所不之驅動模式i之一般轉送部的脈衝定時, ^圖6所示之驅動模式2之—般轉送部之旧4的脈衝定 吩,其數值及資料與圖9所示者相同。亦即在驅動模式i 之-般轉送部之V卜V4的脈衝定時,係儲存著12(1〇進 當作邏輯變化單位,儲存著8(1()進位)當作垂直轉送π 份之步驟數,儲存著1(1G進位)#作垂直轉送段數。又广 儲存著VW4之垂直轉送波形模式。在驅動模式2之VH4 之脈衝定時亦同樣地’儲存著WIG進位)當作邏輯變化單 位,儲存著8(10進位)當作垂直轉送】段份之步驟數,儲 存著2U0進位)當作垂直轉送段數。又,儲存著v卜^之 垂直轉送波形模式。 若選擇器13選擇第!記憶電路1〇,則第"己憶電路 1〇之時脈產生資訊,會原封不動地寫入第1暫存器。亦 J寫入第1暫存器! i之時脈產生資訊,因為與圖11所 不者相同,故參照圖u來說明。 寫入第1暫存器11之時脈產生資訊當令,邏輯變化單 位=貝料輸入至第i比較器35,垂直轉送!段份之步驟數 :貝料輸人至第2比較器38,垂直轉送段數之資料輸入至 =3比較器41 ’ VI〜V4之垂直轉送波形模式輸入至時序資 料RAM32A。又’藉由驅動模式控制部3U之控制,選擇性 地輪入福動模式1或驅動模式2之時脈產生資訊。 藉由4等#脈產生資訊,可產生圖5之驅動模式1之 奴轉运部之VI〜V4的脈衝定時,與圖6之驅動模式2之 18 !247484 —般轉送部之V1 v 由於與圖8之情形衝定時。脈衝產生部14之動作, ^ 度形冋樣,故省略說明。 資訊以U月依據第1外部輸入部12所輸入之時脈產生 貝:以產生時脈之情形。 外部輪入部12,可對笛】精、擇W選擇第1 產生資訊。 暫存益11任意地寫入所要之時脈 資訊;I2/在表二在圖U所示之第1暫存器11的時脈產生 從】 ^動私式1之n~V4脈衝之邏輯變化單位, 進位)重寫為5(10進位)之情形的時脈產生資訊。 :13係表示從圖12所示之時脈產生 得二 動模式i之—般轉送部V1〜V4_衝料。4之驅 依該時脈產生資訊,驅動模式】之一般轉送部Η, 2衝定時’其邏輯變化單位變成5(1()進位),例如心 衝從H位準往l位準之變化為5T,i 、 輪出邏輯會改變,為其後V1,之脈衝每5Τ, —如上述’依本實施形態,由於可容易地產生依據 °己憶電路1 〇之時脈產生資訊的脈衝定時,且可從第1外告 輸入部12重寫時脈產生資訊,故即使LSI化後,亦可C 脈衝定時之規格變更。 又’第1記憶電路10與第」暫存器u之資料形式, >又有特別限制。 (實施形態2) 圖14,係表示實施形態2之時脈產生裝置的構成々 1記憶電路10、第1暫存器n、第1外部輸入部12、= 19 -1247484 器13、脈衝產生部14、及脈衝輸出部15,係與圖7所示之 實施形態1之時脈產生裝置的構成同樣。在本實施形態^, 設有用以控制選擇器13之第2外部輸入部16。藉由第2外 部輸入部16之邏輯,從第i記憶電路1〇與第1輸入部Μ 選擇對第1暫存器11之寫入資料。 士依本實施形態,可容易地產生依據第丨記憶電路1〇之 時脈產生資訊的脈衝定時,且藉由從第2外部輸入部⑺所 輸入之資料的邏輯,從第!外部輸入部12輸入資料,藉此 可容易地重寫時脈產生資訊。故即使LSI化後,亦可容易 地對應脈衝定時之規格變更。 (實施形態3 ) 圖15,係表示實施形態3之時脈產生裝置的構成。第 1記憶電路10、第1暫存器U、第1外部輸入部12、選擇 器13、脈衝產生部14、及脈衝輸出部15,係與圖7所干之 實施形態丨之時脈產生裝置的構成同樣。在本實施形態中, 設有用以控制選擇器13之選擇器控制部17。藉由選擇器控 制部Π所輸入之第"卜部輸入部12之資料,從第"己憶 電路10與第1輸入部12選擇對第1暫存器η之寫入資料: 對第i暫存器卩之寫入資料雖係時脈產生資訊,惟,例如 可分成MSB與其以下之資料’將_當作選擇器13 邏輯,將其以下之資料當作時脈產生資訊。 依本實施形態’可容易地產生依據第】記憶電路10之 %脈產生資訊的脈衝定時’且藉由第1外部輪入部12之資 料’從第1外部輸入部12輪入資料,藉此可容易地重寫時 20 -I247484 亦可谷易地對應脈衝定時 脈產生資訊,故即使LSI化後 之規袼變更。 又 選擇器 數量。 ,相對於上述實施形態2之時脈產生裝置,供控制 13之第2外部輸入部16是不需要的,可減少端子 (實施形態4 ) 15 脈 圖16,係表示實施形態4之時脈產生裝置的構成。第 外部輸入部12、選擇器13、脈衝產生部14、脈衝輸出部
、及選擇器控制部17,係與圖15所示之實施形態3之時 產生裝置的構成同樣。 在本實施形態中,供儲存時脈產生資訊之第丨記憶 路10A與圖7之第1記憶電路! 〇之資料形式不同。又, :堵存時脈產生資訊之第i暫存器lu亦與圖7之第】暫 器11之資料形式不同。
第1記憶電路1GA,係記憶與N#(N為自然數)驅動模 士對應之時脈產生資訊,其具備:f料區域⑶瞧a,儲存 著N種驅動核式之共通資料、亦即資料⑽:及資料區域 (1〜N)l〇Ab,儲存著N種驅動模式不同的資料(i~n)。第工 暫存器1U具備4資料⑽之暫存器⑽、及供保持資料 (1〜N)内之任意一個的暫存器A。 當選擇H 13選擇f 1記憶電路1〇A之情形,第i纪憶 電路1〇A之資料區$ c〇M1〇Aa的時脈產生資訊,寫入第 暫存器1U的暫存器⑽’資料區域(卜N)議之時脈產生 資訊按照驅動模式,將資料(卜中之任意—個寫入第j暫 21 1247484 存器11A之暫存器a。 在本實施形態中,說明產生圖5之驅動模式i之一般 轉达部Π〜4的脈衝定時’與圖6之驅動模式2之一般轉送 〜4的脈衝定時的2種情形。將第1記憶電路10A之時 二貝:表不於圖17。又,將第1暫存器11A之驅動模 =1的時脈產生資訊與驅動模式2的時脈產生資訊 表示於圖18與圖19。 :圖:7所示之第〗記憶電路10A,相對於2種驅動模 4脈產生資訊、亦即垂直轉送波形模式,當 =㈣於資料區域⑽將在驅動模式…驅動模 =2中日,脈產生f^同之邏輯變化單位與垂直轉送段 數,及在驅動模式丨與驅動 φ吉錄、、,, 勳松式2中時脈產生資訊相同之 垂直轉达1段份的步驟數,當 料區域U〜N)難。 44(η)(ν=2)儲存於資 ::對:該第i記憶電路1〇Α之時脈產 =1時之第1暫存器山的時脈產生資訊如圖18所干= 曰存器區域COM中,寫入有驅動模式ι與驅動模式… ::了訊、亦即垂直轉送波形模 變: 早位之暫存器仙、健存垂直轉送段數之暫存*2 1 儲存垂直轉送!段份之步驟數的暫存器 -(士)、及 生資訊之1個驅動模式份的暫 〔’具備時脈產 電…刪式〗的時脈::二別寫入有第1記憶 圖19,係表示驅動模式2時之 產生裝置。從驅動模式i變為 暫存益11A的時脈 文為驅動槟式2時,暫存器 22 1247484 之邏輯變化單位、暫存器A(3)之儲存垂直轉送段數、及暫 存器A(2)之儲存垂直轉送1段份之步驟數的時脈產生資 訊,會分別更新。此時,暫存器C0M之時脈產生資訊沒有 更新。 如上述,依本實施形態,可容易地產生依據第i記憶 電路1 Ο A之時脈產生資訊的脈衝定時,且可從第丨外部輸 入部12重寫時脈產生資訊。進而,第!暫存器lu,對^j 1記憶電路10A之時脈產生資訊、亦即N種模式不同的資料 區域(1〜N),以供保持資料(1〜N)内之任一個的暫存器A來 構成,藉此,可減少暫存器,有助於縮小晶片尺寸、降低 成本。 又’在本發明中’選擇器13之控制形態’沒有特別限 定0 又’在本實施形態中,構成第i暫存器11A之暫存哭 ㈣來保持資料U〜N)内之任—個’但亦可保持複數資料 (實施形態5 ) '
圖20,係表示實施形態5之時脈產生裝置的構成 ^記憶電路10、第1暫存器1卜第1外部輸入部12、選 器13、脈衝產生部14、脈衝輸出部15、及第2外部輸入 .係與圖14所示之實施形態2之時脈產生裝置的‘ 樣。在本實施形‘態中,設有第2暫存胃18,复 2 機等之電子快門功能等、在使用者側控制之功能一 料。相對於此,第i暫存器u,主要是儲存著時脈二 置之電路資料。脈衝產生部14,依據第】暫存 : 23 1247484 暫存器18所供應之資料,來 第2暫存器18連接於第!外:。 功能設定資訊。亦即第二Γ輸入部12,從外部寫入 與第2暫存器兩者。第!暫;入部12連接於選擇器U 位址分別獨立。因此 …1與第2暫存器18之 從第1外部輪入部12所钤:之次選擇第1外部輸入部12, 器11與第2暫“ 18二 ,即使輪入至第1暫存 第1暫存器= 入。 存益18之任-個所要之暫存器寫 ° 依本實施形態’藉由分 器η與第2暫存器18之位址,可妓用對第二1暫存 笼9鉍十即 J /、用對弟1暫存器11盥 旦胃存盗18輸入資料所要之外部輸入部,減少端子數 里。又,同時可減少連接於外部輸入部之微電腦等之 控制信號的信號數。 (實施形態6) 圖2卜係表示實施形態6之時脈產生裝置的構成。圖 21之裝置’係將本實施形態,應用在圖2〇所示之實施形態 5之時脈產生裝置之情形的構成。 第1記憶電路1〇、第1暫存器U、第1外部輸入部12、 選擇1 3、脈衝產生部14、脈衝輸出部丨5、第2外部輸入 部1 6、及第2暫存器18,係與圖2 0所示之實施形態5之 時脈產生裝置的構成同樣。在本實施形態中,設置有脈衝 輸出控制部1 9。脈衝產生部14之輸出脈衝,經由脈衝輸出 控制部1 9 ’輸入至脈衝輸出部1 5。 24 1247484 14之;t制部19#作該輸出,可輸出與脈衝產生部 :出邏輯等效或H位準、L位準、高阻抗狀態之任— '、-則態而言,在對第】暫存器 輸_部19,將H、L、或高阻抗狀= =成後,以脈衝輸出控制部19,將與脈衝產生部η = 城輯等效之邏輯輸出至脈衝輸出部15。 雨 依本實施形態,在將時脈產生資訊寫入 之期間,脈衝產生部14之輸出邏輯不 子益1 出控制部19,可獲得!1位準、L * ϋ由脈衝輪 的輸出。藉此,於將時脈產生資訊寫^之所要 脈衝產生部14之輸出邏輯確定前的期間;;:接至 脈衝輪出部15之數位信號處理部3等 士連接於 不確定脈衝的輸入。藉此,:為疾動作要因的 性。 了鈥汁攝影機系統之可靠 (實施形態7) 圖22 ’係表示實施形態7之時脈產 i記憶電路以…暫存器u、第 、:構成。第 器⑴脈衝產生部14、脈衝輸出部15、=#12、選擇 16、及第2暫存器18,係與圖2。所 :部輸入部 產生裝置的構成同樣。在本實施形態中,二:5之時脈 部2 0、为黛9々k j&r? A/v °又置有輸入控制 2。之資:)M輸入部21(供輸入用以控制輪入控制部 輸入控制部2〇’係將第1外部輪入部12所輸入之資 25 1247484 與第;輸入部21之資料來切換後,對選擇器13 入之資料包含'對輪。出。第1外部輸入部12所輸 及對第2暫存器18耷 益U寫人用之時脈產生資訊、 制之功能設定資訊。’人用之電子快門功能等在使用者侧控 部2°,係依據第:外:入時脈產生資訊之情形’輸入控讳 料,將第 部輸入部21所輸入之Η或L位準的| 又,選擇Ί /輸入^ 1 2所輸入之資料輸出至選擇器1 3
位準的::依據第2外部輸入部16所輸入之Η或】 輪二Si、:由,入控制部2°,將第1外部輸…所 著,對第2:2脈產生育訊,輸出至第1暫存器11。接 部2〇,係依據第子::寫入功能設定資訊之情形,輸入控制 料,將第】k外部輸入部21所輸入之Η或L位準的資 訊,鈐 片夕冑輸入冑12所輸入之資料當作功能設定資 °輸出至第2暫存器18。
々依本實施形態’藉由控制輸入控制部2〇與第3外部輸 ::2卜可共用對第1暫存器11與第2暫存器18輸入資 :〜,外部輸入部’可減少輸入時脈產生資訊與功能設定 貧讯%之端子數量。又,同時可減少與外部輸人部連接之 微電腦等之外部控制信號的信號數量。 然而’在實施形‘態5之時脈產生裝£,目㈣與本實 施形態同樣’惟在實施形態5中,從第1外部輸入部12所 輸入之資料,係利用位址指定,來控制對第1暫存器Η與 第2暫存器、18之寫入。相對於此,在本實施形態中,並非 26 1247484 从徂址而是以輸入 ,丨叶输入部21,來控制 …· 對第1暫存器11與第2暫存器18之寫入u 在本實施形悲中,相對於實施形能 /心5之時脈產生裝置 進-步需要第3外部輸入部2卜 屋生哀里 立丄处 , 在貫施形態5之時用 產生裝置中,從第1外部輸入部12 I以又貝枓輸入中,若受n 訊等之影響位址而未正確地輸 铷入之情形,則會產生誤重 作。特別是,將功能設定資訊寫筮 貝甙舄入弟2暫存器18之際,詞 寫入供儲存時脈產生資訊之第1暫在 Λ^^ 乐11存态U之情形等,在崔
攝影機電源OFF之前,無法恢復正當 伋止吊動作之可能性高。 在本實施形態中,利用控制* 4 ^ π m ?工剌輸入控制部2〇與第3外苟 幸別入部21 ’可極有效地減低對第]斬 阪对弟1暫存益11與第2暫存器 1 8之寫入錯誤。因此,比實 曰 ^ t 〜心b更棱歼了時脈產生資 汛與功能設定資訊之資料輸入的可靠性。 又,藉由共用時脈產生資訊與功能設定情報之資料輸 入部,可減少端子數量。
妙進而,貫施形態5之時脈產生裝置,係以位址來區別 第1曰存A 11與帛2暫存器18,故位元長度變長,記憶體 :量與通訊時間增大。依本實施形態,不需增加記憶體容 夏與通訊時間’即可進行第!暫存器U肖第2暫存器U (實施形態8) 圖23,係表示實施形態8之時脈產生裝置的構成。第 °己饫電路1 0、第1暫存器11、第1外部輸入部12、選擇 器13、脈衝產生部14、脈衝輸出部15、第2外部輸入部 27 1247484 16、第2暫存器 係與圖22所示之制部2°、及第3外部輪入部21 在本實施形態中,第77之時脈產生裝置的構成同樣。 料,不僅供應至實施形熊;^輸:部21之H(或l)位準之:貞 至脈衝產生部14邀第^所7F之輸人控制部2G ’亦供應 ,、弟2暫存器18。 當對第3外部輸入部21輸入L 形,輸入控制部20會按照該U或H)位準,:第^的情 :部_入之資料輸出至選擇器輪 …、第2外σρ輸人部16所輸人之h(或位 备 輸入控制部20將第1外部輸入部12所輸入之;::= 脈產生資訊,輪出至第!暫存器11β 讀虽作時 又,在第3外部輸入部21輸入L(或 期間,會初始化脈衝產生部Η與第2暫存器18广貝料的 當第3外•人部21輸人Η(或l 輸入控制部2°係將第1外部輸入部12所輪入= 功能設定資訊,輸出至第2暫存器18。 貝枓虽作 又’第3外部輸人部21在取L)位準之 間:脈衝產气部14成為用以產生依據儲存於第1暫存 之牯脈產生資訊的脈衝的動作狀態。第2暫存。 寫入之狀態。 裔 成為可 依本實施形態’與實施形態7同樣地,不 體容量與通訊時間’而可進行第)暫存器"與;;:己憶 18之設定。又,在將當作時脈產生資訊之資料輸入至 暫存器11期間’由於將脈衝產生部14初始化,故在將時 28 1247484 脈產生貧訊寫入第】暫存器】】、且脈 M ii ^ ^ 產生部〗4之輪出 —…期間,與實施形態6同樣地 “出 於脈衝輸出部1 5之數j ♦連接 6— “虎處理部3等之成為誤動作要田 的不確定脈衝的輸入。 ο失動作要因 進而’可將輸入至第3外部輸入部21之 脈產生裝置之重置芦梦击 田作B宁 部來共用。亦即也可當作重置信號輸入 〗外二’即使在上述各實施形態,從第1記憶電路10或第 ::入部12對第】暫存器u之寫入期間 電路10與第1暫存器以外之要件初始化來構成 错此,可獲得與本實施形態同樣之效果。 筹成 (實施形態9) 圖24,係表示實施形態9之時脈產生褒置的構成 :二電路1〇、帛1暫存器11、第1外部輸入部12、選擇 脈衝產生部H、脈衝輸出部15、第2外部輪入部 夕弟2暫存器I8、輸入控制部20、及第3外部輸入 係與圖23所示之實施形態8之時脈產生裝置的構成同樣。 在本實施形態中進一步設置有:邊緣檢測電路&,用 二檢測輸入至第3外部輸入部21之脈衝邊緣;及計數電路 用以進行邊緣檢測電路22之輸出的觸發計數。計數電 路23之輸出’係與在實施形態8之第3外部輸 : 同等作用。 有 立亦即,以邊緣檢測電路22檢測出輸入至第3外部輸入 部21之脈衝邊緣’將邊緣檢測電路22之輸出當作觸發, 29 1247484 在計數電路23至少對第】暫存器u之資料輪… 的期間,改變成L(哎[Πμ、隹# 、 , 70成之刖 …, 準並加以保持。藉此,可將脈徐 產生部14與第2暫存器以初始化。 了將脈衝 又,特別是若系統上沒問題,待初始化之區塊可任立 選擇。又,就計數電路23之計數期間而言,二 第1暫存器U之寫入期間為長之任意的計數期;。對 接著,計數電路23,於對第1暫存器u之資㈣入+ 後’改變成Η(或L)位準,脈衝產生部14,成為用-據儲存於第1暫存哭η 生依 態。又,第2塹广„ ,產生資訊的脈衝的動作狀 〜 暫存益18成為可寫入之狀態。 :上述,依本實施形態’與實施形態8同樣地 二::產生資訊之資料寫入至第1暫存器U之期一 Γ:=生部14初始化。因此,在將時脈產生資訊寫入; 門曰11、且在脈衝產生部14之輸*邏輯確^前之期 4 ’可抑制對連接於脈衝輸出部15之數位信號處理部^ 之成為誤動作要因的不確定脈衝的輸入。 又,在將脈衝產生部14與第2暫存器18初始化 :有充份之期間來抑制對連接於脈衝輸出部15之數二號 ^里部^等之成為誤動作要因的不確定脈衝的輸入,料 系要對第1暫存哭】〗 杳粗 、 存。。11之貝科輸入完成之期間。例如,亦可 心貝料輪入完成至既定期間前解除初始化。 進而’依本實施形態’不必控制輸入至第3外部輸入 的L(或H)期間,藉由檢測出脈衝邊緣,時脈產生裝 即可自動地判別對第丨暫存器料輸人是否 、 30 1247484 — 由於不會輸出不確定脈衝,可產生依據時脈產生資 A之脈衝,故可減少控制側的負荷。 (實施形態1〇) 圖25 ’係表示實施形態10之時脈產生裝置的構成。在 立本貫施形態中,第i記憶電路1〇、帛i暫存器u、第"卜 輸入12、選擇器13、脈衝產生部14、脈衝輸出部15、 弟2外部輸入部16、第2暫存器18、輸入控制部2。、及第 :輸入部21’係與圖23所示之實施形態8之構成同樣、 貫施形態’在時脈產生裝置之使用方法上具有特 部24:: ’ Ϊ時脈產生裝置之外部設置有:第1資料產生 資料仏二2產貝:產生部25、及第3資料產生部26,以供應 貝丁十、、,口 4脈產生裝置。第 第1暫存器η宜 胃枓產生24,係用以產生對 ° 1寫入之時脈產生資料。篦9次也L立丄 係用以產生對第2暫存二部25, , f 3 ^ ^ 弟1貧枓產生部24與第2資料姦 生25之輸出狀態。 、乐Z貝科產 々資料產生部2 4,按Β3第3 f 4 入,來輪出對第!暫存,u;入:枓產生部26之資料輸 狀態。第2資料產在卹 $用之貧料’或成為高阻抗
輪入t 部25,按照第3資料產生部2…U 輸入’來輪出對第2暫存 1·十屋生。P 26之貢料 抗狀態。 D° 8輸入用之資料,或成為高阻 出,:至=生部24之輪出與第2資料產生部25之幹 、應至弟1外部輸入部1?③卜 I 〇之輸 出對第1暫存哭u 2。弟1貢料產生部24,在輸 之資料時’第2資料產生部25成 31 1247484 為高阻抗狀態。第2資料產生部25,在 18輪入之資料時,第丨資料產生部:成輪:對第2暫存器 ^ u、+、 > 1 4成為鬲阻抗狀態。 如上述’依本實施形態,供產生第】暫存器"用之次 4的第1資料產生部24、及供產生第二 的第2資料產生部25,即子°。18用之貝料 從外部重寫第1暫存器u與第2暫存器18之== 料輪入部當作第1外部輸入部12來共用。 了第!暫存器U、第2暫存器18,進一步具備 可胳* 個之情形也是同樣地, “枓輸入部當作第1外部輸入部12來共用。 (實施形態11) 圖2 6,係表示實施带能1 j ,.^ 只靶开八癌11之時脈產生裝置的構成。第 :電㈣、第1暫存器U、第!外部輸入部心 ib、及弟2暫存器18,俏盥 產生裝置的構成相同。、"不之““態5之時脈 供貫施形態中’進一步設置:第2記憶電路27、及 仏比較弟2暫存器丨8盥第 …。在第2暫存;中::,之資料的資料比 為測試模式、及電路構成上::"設定而言’會存在著成 設定而言,儲存ίΐ;?」在第2記憶電路27中,就功能 f f4 th r - 9 °又疋在弟2暫存器18之邏輯資訊, 以貝:比較.28來執行與第2暫存器18之資料比較。 錯誤地將不可設定在第2暫存器18之邏輯資訊寫入之 32 1247484 情形,與第2記憶電路27之資料比較結果,資料比較器28 幸别出一致之結果,將該輸出,輸入至第2暫存器18,以使 該邏輯翻轉。如此,就第2暫存器18之位址的資料而言, 可避免設定不適當之資料。 又在上述構成中,就功能設定而言,雖以將不可設 疋於第2暫存器18之邏輯資訊,儲存於第2記憶電路u 為例來說明,但亦可儲存於第!記憶電路1〇。進而,可從 外部重寫儲存於第2記憶電路2 7之資訊。 士又,在以上各實施形態中,從脈衝產生部14輸出之定 :脈衝並不限定$ j種序列,也可輸出複數種序列。在 柃脈產生裝置内之信號的輸入/出也是同樣情形。 _又,在以上各實施形態中,就時脈產生裝置而言,雖 5兒明了具有獨立構成之裝置,但作為固態攝影元件或攝影 機系統,亦可且女m _ 力J具有同等之功能。 【圖式簡單說明】 圖1 ’係表不本發明之實施形態中,固態攝影裝置、亦 即CCD攝影機之概 U略構成例的方塊圖。 圖2,係表+ $ 双不圖1中固態攝影元件(CCD)之閘構成例的 概念圖。 圖3,係夺-国 'τ。1中主要信號之驅動模式1之波形例的 時序圖。 圖 4,传'奢_闽 μ ^不圖1中主要信號之驅動模式2之波形例的 時序圖。 圖5 ’係表示圖^ 士 園3中一般轉送部之波形例的詳細時序圖。 33 1247484 圖6’係表示圖4中一般轉送部之波形例的詳細時序圖。 — 圖7,係表示實施形態丨中時脈產生裝置之方塊圖γ 圖8,係用來說明時脈產生裝置之動作的方塊圖。 圖9(A)〜(D),係表示儲存於圖8各R〇M之時脈 訊的表。 貝 圖10,係將圖7之脈衝產生部的構成,具體 塊圖。 方 圖11,係表示儲存於圖丨〇第丨記憶電路丨〇中之時脈 產生資訊的資料表。 t _ 一圖12,係表示將寫入在圖1 〇第1暫存器中之圖丨丨的 貝料,從外部重寫之情形之資料例的表。 圖13,係表示依據圖12之時脈產生資訊之驅動模式工 之一般轉送部的波形例之詳細時序圖。 圖1 4,係表示實施形態2之時脈產生裝置的方塊圖。 圖丨5,係表示實施形態3之時脈產生裝置的方塊圖。 圖丨6,係表示實施形態4之時脈產生裝置的方塊圖。 圖I7,係表示儲存於圖16第i記憶電路1〇A中之時脈 _ 產生資訊的表。 圖I8,係表示儲存於圖16第1暫存器11A中之驅動模 式1的時脈產生資訊的表。 圖19,係表示儲存於圖16第i暫存器11A中之驅動模 式2的時脈產生資訊的表。 圖2 0 ’係表不實施形態5之時脈產生裝置的方塊圖。 圖21 ’係表不實施形態6之時脈產生裝置的方塊圖。 34 1247484 圖22,係表示實施形態7之時脈產生裝置的方塊圖。 圖23,係表示實施形態8之時脈產生裝置的方塊圖。 圖24,係表示實施形態9之時脈產生裝置的方塊圖。 圖25,係表示實施形態1 0之時脈產生裝置的方塊圖。 圖26,係表示實施形態11之時脈產生裝置的方塊圖。 【主要元件符號說明】 1固態攝影元件(CCD) 2 前處理(CDS/ADC)LSI 3數位信號處理(DSP)LSI 4時脈產生器(TG)LSI 5時鐘驅動器(DR)LSI 6光敏二極體(PD) 7垂直轉送部 8水平轉送部 9電荷檢測部 1 0第1記憶電路 11第1暫存器 1 2第1外部輸入部 13選擇器 1 4脈衝產生部 1 5脈衝輸出部 1 6第2外部輸入部 18第2暫存器 19脈衝輸出控制部 1247484 2 0輸入控制部 21第3外部輸入部 2 2邊緣檢測電路 23計數電路 24第1資料產生部 25第2資料產生部 26第3資料產生部 2 7第2記憶電路 28資料比較器 30計數部
3 1、31Α驅動模式控制部 32時序資料ROM 32A時序資料RAM 33 第 1R0M 34第1計數器 35第1比較器 36 第 2R0M 37第2計數器 38第2比較器 39 第 3R0M 40第3計數器 41第3比較器 36
Claims (1)
- J247484 、申請專利範圍: 】·種時脈產生裝置,係具備·· 第1記憶電路’用以記憶時脈產生資訊; 訊 第〗暫存器,用以保持該第】記憶電路之時脈產生資 料重ί :1外部輸入部’用來對該第1暫存器進行存取及資 以對::7暫:以選擇該第1記憶電路或第1外部輸入部, 封该弟1暫存器進行資料寫入;及 脈衝產生部,用y # 〜η - 生按照與保持於該帛1暫存器之 =對應的脈衝定時,並輸出單數或複數個脈衝。 且備第2外γΓ]錢帛1項之時脈產生裝置,其進一步 '如由二’以供應該選擇器之選擇信號。 且供、ρ_ σ 4專利範圍帛1項之時脈產生裝置,其進一步 該選擇…J 外部輸入部之資料來產生 成璉擇裔之選擇信號。 4 ·如申凊專利範圍第1 第1 W咅貝之4脈產生裝置,其中,該 弟口己L电路記憶有對應N 資訊;該脈衝產生資訊包含各tr 衝產生 4而里夕m 紅3各核式共通之資料(COM)與依模 ⑽、與該資料D1, :…㈣ ^ 個,在該選擇器選擇該第1 忑匕電路之情形,將相當於 式的資料,寫入該第i暫存哭所設定之模 邱鈐入部少a 存。。,在该選擇器選擇該第1外 ’障形,將相當於所設定之模式的資料,從該第】 37 -1247484 外部輸入部寫入該第】暫存器。 具備專利範圍第1項之時脈產生裝置,其進-步 氘 9存益’用以保持時脈產生裝置之控制功能資 吼並供應至該脈衝產生部; ^力恥貝 iP if - 第2外部輸入部,用以供庫 °亥逆擇斋之選擇信號; m 該第1外部輸入部,能對 分別獨立存取並進行内部資料:寫。#與第2暫存器 該第請專利範圍第1項之時脈產生裝置,其係在對 定為古/低^之㈣寫人期間’將該脈衝產生部之輸出固 . 個邏輯,於對該第1暫存 ::貝枓寫入元成後’輸出與保持 產生資訊對應的脈衝。 曰仔。.之才脈 7.如申請專利筋图笛 ^ ^ 1 ^ ^ ^ 圍第1項之時脈產生裝置,其係在從 «亥弟1 S己憶電路或第1外 間,除了判w 卜^輪入對該第1暫存器之寫入期 裝置初始化。 …玄弟1暫存器外,將時脈產生 8 ·如申晴專利筋圖笛 具備: 項之時脈產生裝置,其進一步 並供:二= 寫資料; 透k忒弟1外部輸入部從外部重 輸入控制部,將來 選擇性地寫入該第外部輪入部之輸入資料, 示1暫存杰或該第2暫存 第2外部輪入部 $仔裔, 七、應遠選擇器之選擇信號;及 38 1247484 該輸入控:二部:以供應該輸入控制部之選擇信號; 按昭兮第3外1 該第1外部輸入部所輸入之資料, 妆…、4弟3外部輸入 器之任-個輪#料擇11與該第2暫存 料,從鲸第擇為,按照該第2外部輸入部之資 第αλί $憶電路與該輸人控制部之輸出來選擇對該 弟i暫存益輸入之資料。 請專利範圍帛8項之時脈產生裝置,其係以該 輸:“"將該第"卜部輸入部 入n 輪入控制部之輸出,在將該第"卜部輸 入部之貧料對該第 ^ ^ 1 ^ 暫存态寫入期間,除了該第1記憶電 Λ 曰存态外,將時脈產生裝置初始化。 1〇·如中請專利範圍第9項之時脈產生裝置,其中進一 2 =計數電路’將從㈣3外部輸入部所輸入之脈衝 :作觸發’而將輸出改變成與初始狀態相反並保持, 在既疋期間計數後返回初始狀態; 該輸入控制部,脾筮^ 將弟1外部輸入部所輸入之資料,按 照該計數電路之輪屮,斟&、肢加 對5亥選擇器與該第2暫存器之任一 個輸出。 U.如申請專利範圍第5項之時脈產生裝置,其中進一 γ :、備f 2 δ己憶電路;及資料比較器,用以比較保持在 忒第2 θ存益之控制功能資訊與該第2記憶電路之資料; 按照《料比較器之比較結果’可變更保持在該第2暫存 器之控制功能資訊。 1 2·如申印專利範圍第丨丨項之時脈產生裝置,其係按 39 1247484 照該資料比較器之輸出,將該第2暫存器之資料重寫為L 或Η位準之任意邏輯。 1 3. —種固態攝影裝置,其特徵在於,具備申請專利範 圍第1項之時脈產生裝置。 14. 一種攝影機系統,其特徵在於,具備申請專利範圍 第1項之時脈產生裝置。十一、圖式: 如次頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003275551 | 2003-07-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200518464A TW200518464A (en) | 2005-06-01 |
TWI247484B true TWI247484B (en) | 2006-01-11 |
Family
ID=34056125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093120952A TWI247484B (en) | 2003-07-16 | 2004-07-14 | Timing generator, solid-state imaging device and camera system |
Country Status (4)
Country | Link |
---|---|
US (1) | US7420606B2 (zh) |
KR (1) | KR100676236B1 (zh) |
CN (1) | CN1578421A (zh) |
TW (1) | TWI247484B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178401B2 (ja) * | 2003-10-15 | 2008-11-12 | ソニー株式会社 | タイミング信号発生装置 |
US20060249652A1 (en) * | 2005-05-03 | 2006-11-09 | Kyle Schleifer | Methods and systems for pixilation processing of precision, high-speed scanning |
JP2006352723A (ja) * | 2005-06-20 | 2006-12-28 | Eastman Kodak Co | 撮像装置、撮像システムおよび同期方法 |
KR100675361B1 (ko) * | 2005-08-24 | 2007-01-30 | 삼성전자주식회사 | 영상표시장치 및 디지털 lcd 제어방법 |
JP4407621B2 (ja) * | 2005-11-14 | 2010-02-03 | ソニー株式会社 | 信号発生装置 |
US7593040B2 (en) * | 2006-01-30 | 2009-09-22 | Omnivision Technologies, Inc. | Image anti-shake in digital cameras |
EP2153431A1 (en) * | 2007-06-14 | 2010-02-17 | Eastman Kodak Company | Active matrix display device |
JP2010004240A (ja) * | 2008-06-19 | 2010-01-07 | Yamaha Corp | Cmos固体撮像装置 |
CN101740131B (zh) * | 2008-11-21 | 2014-06-04 | 群创光电股份有限公司 | 寄存器电路及显示装置驱动电路 |
TWI411988B (zh) * | 2008-11-21 | 2013-10-11 | Innolux Corp | 寄存器電路及顯示裝置電路 |
TW201031190A (en) * | 2009-02-13 | 2010-08-16 | Altek Corp | Driving module for imaging apparatus and method thereof |
JP4450861B1 (ja) * | 2009-08-19 | 2010-04-14 | 日本アート・アナログ株式会社 | 撮像素子制御信号発生装置およびその方法 |
JP6478467B2 (ja) * | 2013-03-28 | 2019-03-06 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法、撮像システム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0054159A3 (en) * | 1980-12-15 | 1982-07-28 | BURROUGHS CORPORATION (a Michigan corporation) | Programmable timing pulse generator |
JPS6361560A (ja) | 1986-09-01 | 1988-03-17 | Fuji Photo Film Co Ltd | イメ−ジセンサ−の駆動回路 |
JP2687384B2 (ja) * | 1988-01-14 | 1997-12-08 | ソニー株式会社 | タイミングパルス発生回路 |
US5293080A (en) * | 1990-10-09 | 1994-03-08 | Hewlett-Packard Company | Method and apparatus for generating test waveforms to be applied to a device under test |
JPH07274074A (ja) | 1994-03-25 | 1995-10-20 | Advantest Corp | Ccdイメージセンサ駆動回路 |
FR2754606B1 (fr) * | 1996-10-14 | 1998-10-30 | Commissariat Energie Atomique | Dispositif et procede de collection et de codage de signaux issus de photodetecteurs |
KR19980050611A (ko) * | 1996-12-21 | 1998-09-15 | 구자홍 | 디지탈 카메라의 씨씨디 구동 제어 장치 |
JP2943750B2 (ja) | 1997-01-13 | 1999-08-30 | ソニー株式会社 | タイミングパルス発生回路 |
JPH10257398A (ja) | 1997-03-07 | 1998-09-25 | Sony Corp | 固体撮像素子駆動タイミング信号発生装置 |
US6285399B1 (en) * | 1997-07-09 | 2001-09-04 | Flashpoint, Technology, Inc. | System and method for generating timing signals in an electronic imaging device |
JPH1175122A (ja) | 1997-09-01 | 1999-03-16 | Nec Corp | 撮像装置 |
US20010050713A1 (en) * | 2000-01-28 | 2001-12-13 | Naoki Kubo | Device and method for generating timing signals of different kinds |
JP2001238138A (ja) | 2000-02-21 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 固体撮像素子のためのタイミングジェネレータ |
JP2001245218A (ja) | 2000-02-29 | 2001-09-07 | Fuji Film Microdevices Co Ltd | タイミング信号発生装置 |
JP2003169261A (ja) | 2001-11-29 | 2003-06-13 | Fuji Film Microdevices Co Ltd | 駆動用集積回路 |
JP3917428B2 (ja) * | 2002-01-07 | 2007-05-23 | 富士フイルム株式会社 | 撮像装置および撮像素子駆動パルス生成方法 |
-
2004
- 2004-07-14 US US10/891,868 patent/US7420606B2/en not_active Expired - Fee Related
- 2004-07-14 TW TW093120952A patent/TWI247484B/zh not_active IP Right Cessation
- 2004-07-15 KR KR1020040055135A patent/KR100676236B1/ko not_active IP Right Cessation
- 2004-07-16 CN CNA2004100716215A patent/CN1578421A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7420606B2 (en) | 2008-09-02 |
CN1578421A (zh) | 2005-02-09 |
KR100676236B1 (ko) | 2007-01-30 |
KR20050009208A (ko) | 2005-01-24 |
US20050012822A1 (en) | 2005-01-20 |
TW200518464A (en) | 2005-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI247484B (en) | Timing generator, solid-state imaging device and camera system | |
US11832014B2 (en) | Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same | |
US7460432B2 (en) | Sequential access memory with system and method | |
US7830292B2 (en) | High density row RAM for column parallel CMOS image sensors | |
EP0276870B1 (en) | Dual port video memory system having semi-synchronous data input and data output | |
JP5251592B2 (ja) | 固体撮像装置、撮像装置、半導体装置 | |
JP2009159331A (ja) | 固体撮像装置、その駆動方法およびカメラ | |
WO1999027708A1 (en) | Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion | |
TW200839710A (en) | Driving device of display device and related method | |
TW201246929A (en) | A/d converter, solid-state imaging device and drive method, as well as electronic apparatus | |
JP2002014651A5 (zh) | ||
TW478282B (en) | Programmable incremental A/D converter for digital camera and image processing | |
TW202249479A (zh) | 低功率靜態隨機存取記憶體 | |
JPH07141871A (ja) | 半導体記憶装置 | |
US11146749B2 (en) | Image sensor, electronic system including the same, and method of operating the same | |
WO2020059294A1 (ja) | 固体撮像素子、撮像装置、及び、固体撮像素子の制御方法 | |
JP4283014B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
JP2005198239A (ja) | 感度に優れたイメージセンサ及びその駆動方法 | |
EP1622159B1 (en) | Bit line precharging of a sequential access memory | |
CN115835039A (zh) | 模数转换电路、图像感测装置及其操作方法 | |
JP4041101B2 (ja) | タイミング発生装置、固体撮像装置およびカメラシステム | |
JP2003274291A (ja) | 固体撮像装置およびその駆動方法、並びに携帯端末 | |
JPS62249574A (ja) | ビデオメモリ | |
JP2004260827A (ja) | プリズム型cmosイメージャを単一データバスへの多重化 | |
JPH0556404A (ja) | デジタル映像信号のパラレルシリアル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |