JP4178401B2 - タイミング信号発生装置 - Google Patents

タイミング信号発生装置 Download PDF

Info

Publication number
JP4178401B2
JP4178401B2 JP2003354509A JP2003354509A JP4178401B2 JP 4178401 B2 JP4178401 B2 JP 4178401B2 JP 2003354509 A JP2003354509 A JP 2003354509A JP 2003354509 A JP2003354509 A JP 2003354509A JP 4178401 B2 JP4178401 B2 JP 4178401B2
Authority
JP
Japan
Prior art keywords
counter
parameter
pulse
timing
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003354509A
Other languages
English (en)
Other versions
JP2005123758A (ja
Inventor
匡伸 伊藤
孝一 蔦村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003354509A priority Critical patent/JP4178401B2/ja
Priority to US10/963,246 priority patent/US7126402B2/en
Publication of JP2005123758A publication Critical patent/JP2005123758A/ja
Application granted granted Critical
Publication of JP4178401B2 publication Critical patent/JP4178401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明はタイミング信号発生装置に関する。詳しくは、固体撮像装置に設定情報に応じたタイミング信号を供給するタイミング信号発生装置に係るものである。
ＣＣＤなどの固体撮像素子を用いたビデオカメラやデジタルスチルカメラといった固体撮像装置が一般に知られている。この様な固体撮像装置は、撮像部、信号処理部及び記録処理部等の各機能を有機的に制御する制御回路を有し、更に各部の動作タイミングを規定するタイミング信号を生成するタイミング信号発生装置、いわゆるタイミングジェネレータを備えている。
以下、図面を参酌して従来のタイミングジェネレータについて説明する。
図２は従来のタイミングジェネレータを説明するための模式図である。ここで示すタイミングジェネレータは、垂直同期信号ＶＤをトリガとすると共に水平同期信号ＨＤをクロックとしてカウントを行うＶカウンタ１０１のカウント値より、第３デコーダ１０２によって垂直転送モード毎のタイミング変化分のデコード値を生成しタイミングパルスを発生する。第３デコーダからのタイミングパルスはマイクロコンピュータ（以下、マイコンと言う）からの制御データによって選択され、立ち上がりエッジパルス及び立ち下がりエッジパルスとして第２セレクタ１０３によって出力される。第２セレクタから出力された立ち上がりエッジパルス及び立ち下がりエッジパルスは第２ＪＫフリップフロップ１０４により垂直期間のマスク信号として出力される。
また、水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとして垂直転送モードの通常転送及び電荷読み出し転送の際にカウントを行うＨカウンタ１０５のカウント値より、第１デコーダ１０６によって垂直転送モードの通常転送及び電荷読み出し転送のタイミング変化のデコード値を生成しタイミングパルスを発生する。同様に、水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとして垂直転送モードの高速掃き出し転送、フレームシフト転送の際にカウントを行う高速カウンタ１０７のカウント値より、第２デコーダ１０８によって垂直転送モードの高速掃き出し転送、フレームシフト転送のタイミング変化のデコード値を生成しタイミングパルスを発生する。第１デコーダ及び第２デコーダからのタイミングパルスはマイコンからの制御データによって選択され、上記した第２ＪＫフリップフロップにより生成された垂直期間のマスク信号によりマスクされた立ち上がりエッジパルス及び立ち下がりエッジパルスとして第１セレクタ１０９によって出力される。第１セレクタから出力されるマスクされた立ち上がりエッジパルス及び立ち下がりエッジパルスは第１ＪＫフリップフロップ１１０により固体撮像装置のタイミング信号ＸＶ１〜４、ＸＳＧ１〜２として出力される。
ところで、近年は固体撮像装置の開発期間は短くなり、低価格化が進んでいる一方で、固体撮像素子の高画素化、高性能化への取り組みが進行しており、固体撮像素子の改良が図られた場合には、駆動用タイミングの互換性は確保されないのが一般的である。
しかしながら、上記した様な従来のタイミングジェネレータでは、カウンタ（Ｖカウンタ、Ｈカウンタ及び高速カウンタ）から直接デコード値を生成するために、数が多いと共に波形が複雑である固体撮像装置の駆動に用いられるタイミングパルスをデコーダ回路に組み込む場合に、ハードウェア記述言語の記述、或いはゲートレベルの回路が煩雑化してしまい、変更が発生した場合に修正が困難であった。
本発明は以上の点に鑑みて創案されたものであって、変更の容易化を図り、設計効率の向上を可能とするタイミング信号発生装置を提供することを目的とするものである。
上記の目的を達成するために、本発明に係るタイミング信号発生装置は、制御データに応じてパラメータを出力するワークエリアと、該パラメータが入力されるメインコアとを有するタイミング信号発生装置であって、前記ワークエリアには、第１のパラメータ及び第２のパラメータが記述されると共に、前記メインコアには、垂直同期信号の各パルスをトリガとして基準となるクロックを計数する第１のカウンタと、水平同期信号の各パルスをトリガとして基準となるクロックを第１の駆動モード時に計数する第２のカウンタと、水平同期信号の各パルスをトリガとして基準となるクロックを第２の駆動モード時に係数する第３のカウンタと、前記第１のカウンタにおける計数値と前記第１のパラメータを比較して前記第１のカウンタの計数値に応じて第１の制御パルスを出力する第１のコンパレータと、前記第２のカウンタにおける計数値と前記第２のパラメータを比較して前記第２のカウンタの計数値に応じて第２の制御パルスを出力する第２のコンパレータと、前記第３のカウンタにおける計数値と前記第２のパラメータを比較して前記第３のカウンタの計数値に応じて第３の制御パルスを出力する第３のコンパレータと、外部からの制御データに応じて前記第２の制御パルス若しくは前記第３の制御パルスを選択し出力する出力手段とを備える。
ここで、タイミング信号の変化点を表す数値データを記述するワークエリアによって、駆動用タイミングに変更が発生した場合における修正個所が明確になる。
また、ハードウェア記述言語レベルで標準化されたメインコアによって、駆動用タイミングに変更が発生した場合であっても最低限度の修正を行うことによって対応することが可能となる。
上記した本発明を適用したタイミング信号発生装置では、駆動用タイミングに変更が生じた場合であっても容易に修正することができ、設計効率の向上を図ることができる。
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用したタイミング信号発生装置の一例であるタイミングジェネレータを説明するための模式図であり、ここで示すタイミングジェネレータは、ＬＳＩ回路設計において論理合成前のハードウェア記述言語レベルで標準化されたメインコア１２と、通常転送、高速掃き出し転送、電荷読み出し転送、フレームシフト転送タイミングといった垂直転送モード毎のタイミングパルスの変化点を表す数値データを記述するワークエリア９とから成る。
ここで、ワークエリアはＶパラメータ６及びＨパラメータ７から成る。
また、メインコアは、垂直同期信号ＶＤをトリガとすると共に水平同期信号ＨＤをクロックとしてカウントを行うＶカウンタ１０、Ｖカウンタのカウント値とＶパラメータに格納された数値データを比較する第３コンパレータ１１、水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとしてカウントを行うＨカウンタ３、Ｈカウンタのカウント値とＨパラメータに格納された数値データのうち通常転送及び電荷読み出し転送に関する数値データを比較する第１コンパレータ１、Ｈカウンタと同様に水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとしてカウントを行う高速カウンタ８、高速カウンタのカウント値とＨパラメータに格納された数値データのうち高速掃き出し転送及びフレームシフト転送に関する数値データを比較する第２コンパレータ４、第１コンパレータ及び第２コンパレータからのタイミングパルスをマイコンからの制御データにより選択を行い立ち上がりエッジパルス及び立ち下がりエッジパルスとして出力を行う第１セレクタ２、第１セレクタからの立ち上がりエッジパルス及び立ち下がりエッジパルスから固体撮像装置を駆動するためのＸＶ１〜４及びＸＳＧ１〜２のタイミングを出力する第１ＪＫフリップフロップ５から成る。
以下、上記の様に構成されたタイミングジェネレータの動作について説明する。即ち、本発明を適用したタイミング信号発生装置の一例の動作について説明する。
先ず、第３コンパレータによって、垂直同期信号ＶＤをトリガとすると共に水平同期信号ＨＤをクロックとしてカウントを行うＶカウンタのカウント値とＶパラメータに格納された垂直転送モード毎のＨＤ単位の数値データの比較を行い、Ｖカウンタのカウント値に応じてタイミングパルスを発生する。なお、第３コンパレータからのタイミングパルスはワークエリアのＨパラメータの通常転送、電荷読み出し転送、高速掃き出し転送及びフレームシフト転送といった垂直転送モード毎のシーケンス動作を制御する。
次に、第１コンパレータによって、水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとしてカウントを行うＨカウンタのカウント値とＨパラメータに格納された通常転送及び電荷読み出し転送の垂直転送モード毎のＭＣＫ単位の数値データの比較を行い、Ｈカウンタのカウント値に応じてタイミングパルスを発生する。
同様に、第２コンパレータによって、水平同期信号ＨＤをトリガとすると共にマスタークロック信号ＭＣＫをクロックとしてカウンタを行う高速カウンタのカウント値とＨパラメータに格納された高速掃き出し転送及びフレームシフト転送の垂直転送モード毎のＭＣＫ単位の数値データの比較を行い、高速カウンタのカウント値に応じてタイミングパルスを発生する。
第１コンパレータ及び第２コンパレータからのタイミングパルスは、マイコンからの制御データによって選択され、立ち上がりエッジパルス及び立ち下がりエッジパルスとして第１セレクタから出力され、第１セレクタから出力された立ち上がりエッジパルス及び立ち下がりエッジパルスは第１ＪＫフリップフロップにより固体撮像装置のタイミング信号ＸＶ１〜４、ＸＳＧ１〜２として出力される。
上記した本発明を適用したタイミングジェネレータでは、ワークエリアの数値データのみを変更することによって駆動タイミング、垂直転送モード等の情報を容易かつ短期間で変更でき、設計効率の向上を実現できる。即ち、従来、設計スキルを有する設計者のみが行うことができた論理設計の段階が不要となり、複数のモードや複雑なタイミングを有する論理回路であっても、タイミング動作仕様を入力することにより論理回路設計を行うことが可能となり、設計効率の向上を図ることができる。
本発明を適用したタイミング信号発生装置の一例であるタイミングジェネレータを説明するための模式図である。 従来のタイミングジェネレータを説明するための模式図である。
符号の説明
１ 第１コンパレータ
２ 第１セレクタ
３ Ｈカウンタ
４ 第２コンパレータ
５ 第１ＪＫフリップフロップ
６ Ｖパラメータ
７ Ｈパラメータ
８ 高速カウンタ
９ ワークエリア
１０ Ｖカウンタ
１１ 第３コンパレータ
１２ メインコア

Claims (2)

  1. 制御データに応じてタイミング信号の変化点を表す数値データであるパラメータを出力するワークエリアと、該パラメータが入力されるメインコアとを有するタイミング信号発生装置であって、
    前記ワークエリアには、第１のパラメータ及び第２のパラメータが記述されると共に、
    前記メインコアには、垂直同期信号の各パルスをトリガとして基準となるクロックを計数する第１のカウンタと、
    水平同期信号の各パルスをトリガとして基準となるクロックを第１の駆動モード時に計数する第２のカウンタと、
    水平同期信号の各パルスをトリガとして基準となるクロックを第２の駆動モード時に計数する第３のカウンタと、
    前記第１のカウンタにおける計数値と前記第１のパラメータを比較して前記第１のカウンタの計数値に応じて第１の制御パルスを出力する第１のコンパレータと、
    前記第２のカウンタにおける計数値と前記第２のパラメータを比較して前記第２のカウンタの計数値に応じて第２の制御パルスを出力する第２のコンパレータと、
    前記第３のカウンタにおける計数値と前記第２のパラメータを比較して前記第３のカウンタの計数値に応じて第３の制御パルスを出力する第３のコンパレータと、
    外部からの制御データに応じて前記第２の制御パルス若しくは前記第３の制御パルスを選択し出力する出力手段とを備え、
    前記第１の制御パルスを前記ワークエリアに供給することで前記第１の駆動モード及び前記第２の駆動モードのシーケンス動作を制御する
    ことを特徴とするタイミング信号発生装置。
  2. 前記出力手段は、マイクロコンピュータによって制御される
    ことを特徴とする請求項１に記載のタイミング信号発生装置。
JP2003354509A 2003-10-15 2003-10-15 タイミング信号発生装置 Expired - Fee Related JP4178401B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003354509A JP4178401B2 (ja) 2003-10-15 2003-10-15 タイミング信号発生装置
US10/963,246 US7126402B2 (en) 2003-10-15 2004-10-12 Signal generation apparatus for supplying timing signal to solid state device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354509A JP4178401B2 (ja) 2003-10-15 2003-10-15 タイミング信号発生装置

Publications (2)

Publication Number Publication Date
JP2005123758A JP2005123758A (ja) 2005-05-12
JP4178401B2 true JP4178401B2 (ja) 2008-11-12

Family

ID=34509731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354509A Expired - Fee Related JP4178401B2 (ja) 2003-10-15 2003-10-15 タイミング信号発生装置

Country Status (2)

Country Link
US (1) US7126402B2 (ja)
JP (1) JP4178401B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272947A1 (en) * 2004-05-26 2008-11-06 Rohm Co., Ltd System Clock Generator Circuit
JP5578915B2 (ja) 2010-04-01 2014-08-27 キヤノン株式会社 固体撮像装置及びその駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142468B1 (ko) * 1995-01-27 1998-08-17 김광호 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
US5486868A (en) * 1995-05-19 1996-01-23 Winbond Electronics Corporation Generator for scan timing of multiple industrial standards
US6285399B1 (en) * 1997-07-09 2001-09-04 Flashpoint, Technology, Inc. System and method for generating timing signals in an electronic imaging device
JP3571242B2 (ja) * 1999-02-12 2004-09-29 株式会社メガチップス 画像入力装置のタイミングジェネレータ
JP2001238138A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子のためのタイミングジェネレータ
US7420606B2 (en) * 2003-07-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Timing generator, solid-state imaging device and camera system

Also Published As

Publication number Publication date
US20050083094A1 (en) 2005-04-21
JP2005123758A (ja) 2005-05-12
US7126402B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
JP6961392B2 (ja) 固体撮像素子、撮像装置及び撮像方法
EP2200270A2 (en) Solid-state imaging apparatus and imaging system using the solid-state imaging apparatus
US20090244303A1 (en) Imager, imaging circuit, and image processing circuit
JP6273126B2 (ja) Ａｄ変換器、固体撮像素子および撮像システム
JP2002185328A (ja) Ａ／ｄ変換器及びそれを用いた固体撮像装置
US20160173796A1 (en) Solid-state imaging apparatus, imaging system and method for driving solid-state imaging apparatus
JP6132506B2 (ja) 光電変換装置および撮像システム
US6873366B2 (en) Timing generator for solid-state imaging device
JP2001245218A (ja) タイミング信号発生装置
JP4260696B2 (ja) 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法
CN102905087A (zh) 固态成像装置和模数转换输出位计数控制方法
US8330834B2 (en) Signal processing method and solid-state image sensing device
JP4178401B2 (ja) タイミング信号発生装置
JP6164049B2 (ja) 駆動装置、駆動方法及び電子機器
JP2004040317A (ja) タイミング信号発生装置、システム及び撮像装置
JP2006318315A (ja) 画像処理パイプライン回路
US20050021865A1 (en) Method and system for data transfer
JP4407621B2 (ja) 信号発生装置
JP2000188720A (ja) 固体撮像素子の駆動装置
JP2002051270A (ja) 固体撮像装置
JP7026250B2 (ja) カメラ用ドライブ基板及び放送用カメラ
JP6043650B2 (ja) 撮像装置
JP4721529B2 (ja) 固体撮像装置の駆動方法
JP4432570B2 (ja) 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置
JP4041101B2 (ja) タイミング発生装置、固体撮像装置およびカメラシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees