KR100675361B1 - 영상표시장치 및 디지털 ｌｃｄ 제어방법 - Google Patents

영상표시장치 및 디지털 ｌｃｄ 제어방법 Download PDF

Info

Publication number
KR100675361B1
KR100675361B1 KR1020050077880A KR20050077880A KR100675361B1 KR 100675361 B1 KR100675361 B1 KR 100675361B1 KR 1020050077880 A KR1020050077880 A KR 1020050077880A KR 20050077880 A KR20050077880 A KR 20050077880A KR 100675361 B1 KR100675361 B1 KR 100675361B1
Authority
KR
South Korea
Prior art keywords
lcd
digital
mode
signal
digital lcd
Prior art date
Application number
KR1020050077880A
Other languages
English (en)
Inventor
이상문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050077880A priority Critical patent/KR100675361B1/ko
Application granted granted Critical
Publication of KR100675361B1 publication Critical patent/KR100675361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

영상표시장치 및 디지털 LCD 제어방법이 개시된다. 본 LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD에 백라이트를 주사하여 영상을 디스플레이하는 영상표시장치의 디지털 LCD 제어방법은 영상표시장치의 동작 모드를 판별하는 단계, 및판별된 동작 모드에 따라 LCD 패널 및 LCD 드라이버 칩의 레지스터를 각기 다른 초기값으로 설정하는 단계를 포함한다. 이에 의해, 디지털 LCD를 제어하기 위한 계층 구조 및 프레임워크 구조를 표준화함으로써, 디지털 LCD 제어의 안정성과 개발시의 효율성 및 재사용성이 증가된다.
디지털 LCD, 표준, 제어, 프레임워크

Description

영상표시장치 및 디지털 ＬＣＤ 제어방법{Image display apparatus and Digital LCD contralling method thereof}
도 1은 종래의 영상표시장치의 LCD 제어방법의 설명에 제공되는 흐름도,
도 2는 본 발명의 일 실시예에 따른 DVC의 블럭도,
도 3은 본 발명의 일 실시예에 따른 DVC의 디지털 LCD 제어 계층을 도시한 도면, 그리고
도 4는 본 발명의 일 실시예에 따른 DVC의 디지털 LCD 제어방법의 설명에 제공되는 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 촬상부 220 : 신호처리부
230 : 디지털 LCD 240 : 데크부
245 : 테이프 250 : 메모리 카드
260 : 플래쉬 메모리 270 : 제어부
본 발명은 영상표시장치 및 그 영상표시장치의 디지털 LCD(Liquid Crystal Display) 제어방법에 관한 것으로, 더욱 상세하게는, 디지털 LCD를 구비하는 영상표시장치에 있어서, 디지털 LCD 제어를 위한 통합환경과 계층화된 구조를 표준화하여 표준화한 디지털 LCD 제어방법으로 디지털 LCD를 제어하는 영상표시장치 및 그 디지털 LCD 제어방법에 관한 것이다.
영상표시장치는 외부로부터 입력되는 영상신호에 대응하는 영상, 및 기록매체에 저장되어 있는 영상 등을 디스플레이되도록 하는 장치이다. 통상적으로, 영상표시장치의 예로는, VCR(Video Cassette Recorder), DVD(Digital Versatile Disk) 재생기기, CD(Compact Disk) 재생기기, HDD(Hard Disk Driver) 재생기기, 캠코더, 모바일 폰, PDA(Personal Digital Assistant), TV(Television), 셋탑 박스, 및 PC(Personal Computer) 등이 있다.
영상표시장치는 수행하는 동작이 영상신호의 기록인지 재생인지에 따라 LCD의 전원을 제어하고, 영상신호의 특성에 따라 LCD 드라이버 칩 및 LCD 패널의 레지스터 값을 제어한다.
종래의 영상표시장치는 아날로그 기반의 LCD를 사용했다. 종래의 영상표시장치는 아날로그 기반의 LCD가 이미 아날로그 형태로 처리된 영상신호를 입력받아 단순히 디스플레이하기 때문에 레지스터 값을 제어할 레지스터의 수가 20 ~ 40개 정도였다.
도 1은 종래의 영상표시장치의 일 실시예에 따른 LCD 제어방법의 설명을 위해 제공되는 흐름도이다.
도 1을 참조하면, 종래의 영상표시장치는 전원이 인가되면 기설정된 LCD 드 라이버 칩 및 LCD 패널의 레지스터 값인 LCD 데이터를 읽어 온다(S100). 읽기 동작이 완료되면 영상표시장치는 LCD를 오프하고(S110), LCD 온 명령의 입력 여부를 판단한다(S120). LCD 온 명령이 입력된 것으로 판단되면, 영상표시장치는 S100단계에서 읽어 온 레지스터 값으로 LCD 레지스터를 설정한다(S130). 이때, 외부의 영향에 의해 LCD가 오동작을 일으킬 수 있으므로, 주기적으로 LCD 레지스터를 설정한다. 이 상태에서 LCD 오프 명령의 입력 여부를 판단하여(S140), LCD 오프 명령이 입력된 것으로 판단되면 종료한다.
그런데, 근래에는 영상표시장치에 디지털 LCD를 사용함으로써, 다양한 기능 및 여러 가지 효과를 제공한다. 그리고, 디지털 LCD의 경우에는 출력부에 적합하도록 아날로그 변환을 거치지않은 디지털 영상신호를 그대도 입력받기 때문에 디지털 LCD 드라이버 자체에서 동작 별 영상신호를 직접 조정해줘야 한다. 이로 인해, 아날로그 LCD에 비해 300개 이상의 레지스터 값을 제어해야 하므로 제어방법이 훨씬 복잡해진다.
따라서, 디지털 LCD를 구비한 영상표시장치에 있어서, 안정적이고 효율적으로 디지털 LCD를 제어하기 위한 표준화된 제어방법이 요구된다.
따라서, 본 발명의 목적은, 디지털 LCD를 제어하기 위한 표준 제어방법을 제시함으로써, 표준화한 디지털 LCD 제어방법에 의해 효율적으로 디지털 LCD를 제어하는 영상표시장치 및 그 디지털 LCD 제어방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD에 백라이트를 주사하여 영상을 디스플레이하는 영상표시장치의 디지털 LCD 제어방법은, 상기 영상표시장치의 동작 모드를 판별하는 단계, 및 상기 판별된 동작 모드에 따라 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 각기 다른 초기값으로 설정하는 단계를 포함한다.
또한, 상기 레지스터 설정 단계는, 상기 디지털 LCD 동작 중에 주기적으로 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 설정하는 것이 바람직하다.
그리고, 상기 영상표시장치의 초기화 동안 상기 LCD 드라이버 칩이 최소의 소비전력으로 동작하도록 파워 다운하는 단계, 상기 초기화가 완료되면, 상기 LCD 패널에 전원을 공급하고, 상기 LCD 패널의 레지스터를 최초 초기값으로 설정하는 단계, 및 상기 백라이트에 전원을 공급하는 단계를 더 포함하는 것이 바람직하다.
그리고, 상기 동작 모드는, 기본 모드, 테이프 재생 모드, 메모리 재생 모드, IEEE1394 모드, line-in 모드, 파워 다운 모드, 및 효과 모드 중 어느 하나인 것이 바람직하다.
한편, 본 발명의 LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD에 백라이트를 주사하여 영상을 디스플레이하는 영상표시장치는, LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD, 및 동작 모드를 판별하고, 상기 판별된 동작 모드에 따라 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 각기 다른 초기값으로 설정하는 제어부를 포함한다.
이하에서는 도면을 참조하여 본 발명을 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 DVC의 블럭도이다.
본 DVC(Digital Video Camcorder)는 DLCD(Digital Liquid Crystal Display : 이하 '디지털 LCD'라 함)(230)를 구비하며, 디지털 LCD(230)의 표준화된 제어를 위한 디지털 LCD 제어 프레임워크와 계층화된 구조를 이용해 디지털 LCD(230)를 제어하는 영상표시장치의 일 예이다.
도 2를 참조하면, 본 DVC는 촬상부(210), 신호처리부(220), 디지털 LCD(230), 데크부(240), 테이프(245), 메모리 카드(250), 플래쉬 메모리(260), 및 제어부(270)를 포함한다.
촬상부(210)는 렌즈를 통해 입사되는 광신호를 전기신호로 광전변환하고, 변환된 신호에 대해 소정의 신호처리를 수행하여 디지털 영상신호로 변환한다.
신호처리부(220)는 촬상부(210)로부터 인가받은 영상신호에 대해 소정의 신호처리를 하여, 신호처리된 영상신호를 디지털 LCD(230)에 인가한다. 그리고, DVC가 '테이프 재생'모드 또는 '메모리 재생'모드로 동작하는 경우, 신호처리부(220)는 후술할 데크부(240) 또는 메모리 카드(250)로부터 인가받은 영상신호를 신호처리하여 디지털 LCD(230)에 인가한다.
디지털 LCD(230)는 LCD 드라이버 칩에 의해 구동되며, 신호처리부(220)에서 출력되는 영상신호에 백라이트를 주사하여 LCD 패널에 영상을 디스플레이한다.
데크부(240)는 신호처리부(220)로부터 인가받은 영상신호를 테이프(245)에 기록하거나, 테이프(245)에 기록된 영상신호를 독출하여 신호처리부(220)로 인가한다.
메모리카드(250)에는 촬영된 영상신호가 기록된다. 플래쉬메모리(260)에는 디지털 LCD 제어를 위한 디지털 LCD 제어 프로그램이 저장되며, DVC에 적합하게 조정된 초기값이 저장된다.
제어부(270)는 플래쉬 메모리(260)에 저장된 디지털 LCD 제어 프로그램을 실행하여 디지털 LCD(230)를 제어한다.
도 3은 본 발명의 일 실시예에 따른 DVC의 디지털 LCD 제어 계층을 도시한 도면이다.
도 3에 도시된 바와 같이, 디지털 LCD 제어 계층은 3개의 계층으로 나눠진다.
가장 하위 계층은 장치 종속적 계층으로 장치에 따라 달라지는 제어 루틴들을 포함한다. 장치에 따라 LCD 드라이버 칩이나 LCD 패널의 제어 방법도 달라지기 때문에 장치가 바뀔 때마다 새롭게 구현해줘야 하는 부분이다. 일 예로, A-타입 LCD 드라이버, B-타입 LCD 드라이버, 및 C-타입 LCD 드라이버 등을 포함한다.
중간 계층은 장치 독립적 계층으로 일반적인 LCD 제어를 위해서 사용해야 하는 루틴들을 API(Application Program Interface) 형태로 구성한 계층이다. 이 중간 계층을 기반으로 상위 계층에서 디지털 LCD(230)를 제어하기 위한 표준 루틴이 동작하게 된다.
상위 계층은 프레임워크 계층으로 디지털 LCD 제어를 위한 표준 제어 루틴을 정립화한다. 이 디지털 LCD 제어 프레임워크는 아날로그 LCD 제어시보다 복잡한 LCD 전원 온/오프, 레지스터 설정 과정을 나타낸다. 또한, 추가적으로 이 프레임워 크는 디지털 LCD의 효과 기능을 사용하기 위한 효과 모드와 LCD 패널이 오프되어 있는 동안 LCD 드라이버가 최소한의 전원만을 사용하도록 하는 파워 다운 모드를 더 포함한다.
이때, 디지털 LCD 제어 프레임워크는 어느 DVC에서나 사용할 수 있는 디지털 LCD 제어 과정을 나타내므로 재사용성을 높이고, 하위 및 중간 계층의 디지털 LCD 제어 계층은 장치에 따라 변경이 필요없거나 최소한의 수정만이 필요하므로 유지 및 보수, 신규 디바이스 지원의 용이성을 높인다.
플래쉬 메모리(260)에 저장된 디지털 LCD 제어 프로그램은 디지털 LCD 제어 계층 구조를 구현하며, 디지털 LCD 제어 프레임워크에 나타난 표준 제어 루틴에 따라 디지털 LCD(230)를 제어한다.
도 4는 본 발명의 일 실시예에 따른 DVC의 디지털 LCD 제어방법의 설명에 제공되는 흐름도이다.
도 4를 참조하면, DVC의 디지털 LCD(230) 제어는 디지털 LCD 제어 프레임워크에 정립화된 표준 제어 루틴에 따른다.
전원이 인가되면, 제어부(270)는 DVC에 적합하게 조정되어 있는 초기값을 플래쉬 메모리(260)로부터 읽어온다(S400). 초기값으로는 디지털 LCD(230)가 온되어 정상적으로 동작할 수 있는 최초 초기값과 각 동작 모드에 따른 초기값이 있다.
초기값 읽기 작업이 완료되면, 제어부(270)는 LCD 드라이버 칩이 최소한의 소비전력으로 동작할 수 있는 상태로 파워 다운한다(S410).
제어부(270)는 LCD 온 명령이 입력되었는지 여부를 판단한다(S420). DVC의 초기화 동작이 완료되고 LCD 패널이 오픈되면, LCD 온 명령이 발생된다.
LCD 온 명령이 입력된 것으로 판단되면, 제어부(270)는 LCD 패널에 전원을 공급해 LCD 패널을 동작시킨다(S430).
LCD 패널에 전원을 공급하고 소정 지연시간이 경과한 후에, 제어부(270)는 LCD 패널이 정상적으로 동작할 수 있도록 최초 초기값으로 LCD 패널의 레지스터를 최초 설정한다(S440).
LCD 패널이 안정화되도록 소정 지연시간이 경과한 후에, 제어부(270)는 백라이트에 전원을 공급한다(S450). 이때, 제어부(270)는 백라이트가 온되기 전에 LCD 드라이버 칩의 레지스터를 최초 초기값으로 설정한다.
제어부(270)는 동작 모드에 따라 LCD 레지스터 즉, LCD 패널 및 드라이버 칩의 레지스터를 초기값으로 설정한다(S460). 구체적으로, 디지털 LCD(230)는 신호처리만을 수행하고 들어오는 디지털 신호를 받게 되므로, 각 동작 모드에 따라 디지털 신호를 조정해줘야 한다. 그러므로, 각 동작 모드에 따라 LCD 패널 및 드라이버 칩의 레지스터를 다르게 설정해줘야 한다.
이때, 제어부(270)는 동작 모드에 따라 LCD 레지스터 즉, LCD 패널 및 드라이버 칩의 레지스터를 초기값으로 설정하기 위해 선택된 동작 모드를 판별한다. 디지털 LCD 제어 프레임워크에서 지원하는 동작 모드로는 기본 모드, 테이프 재생 모드, 메모리 재생 모드, IEEE1394 모드, line-in 모드, 파워 다운 모드, 및 효과 모드가 있다.
한편, 제어부(270)는 계속 한 동작 모드로 동작할 경우 주기적으로 LCD 패널 및 드라이버 칩의 레지스터를 해당 동작 모드에 따른 초기값으로 설정한다. LCD 패널 및 드라이버 칩이 외부의 영향에 의해 오동작할 수 있기 때문에 이를 보완해주기 위해서이다..
제어부(270)는 LCD 효과 명령이 입력되었는지 여부를 판단한다(S470). 지원되는 효과로는 커튼(curtain) 효과가 있으며, 디지털 LCD(230)에 정지 화면을 캡처하는 동안 커튼이 쳐지는 듯한 효과를 낼 수 있도록 처리를 한다.
LCD 효과 명령이 입력된 것으로 판단되면, 제어부(270)는 S460단계에서 입력된 LCD 효과를 처리하기 위한 LCD 레지스터를 설정한다. 그리고, LCD 효과 명령이 입력되지 않은 것으로 판단되면, 제어부(270)는 LCD 오프 명령이 입력되었는지 여부를 판단한다(S480). 소정 시간 이상 어떤 명령도 입력되지 않거나 대기 상태가 유지되고 LCD 패널이 닫히면 LCD 오프 명령이 발생된다.
LCD 오프 명령이 입력된 것으로 판단되면, 제어부(270)는 LCD 패널 및 백라이트의 전원을 차단한다(S490). 그리고, 제어부(270)는 LCD 드라이버 칩을 S410단계의 파워 다운 상태로 유지한다.
LCD 오프 명령이 입력되지 않은 것으로 판단되면, 제어부(270)는 S460단계에서 주기적 또는 동작 모드에 따라 LCD 레지스터를 설정한다.
이상 설명한 바와 같이, 본 발명에 따르면, 디지털 LCD를 제어하기 위한 계층 구조 및 프레임워크 구조를 표준화함으로써, 디지털 LCD 제어의 효율성, 안정성, 및 재사용성이 증가된다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 실시예에 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 이해되어져서는 안 될 것이다.

Claims (5)

  1. LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD에 백라이트를 주사하여 영상을 디스플레이하는 영상표시장치의 디지털 LCD 제어방법에 있어서,
    상기 영상표시장치의 동작 모드를 판별하는 단계; 및
    상기 판별된 동작 모드에 따라 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 각기 다른 초기값으로 설정하는 단계;를 포함하는 것을 특징으로 하는 영상표시장치의 디지털 LCD 제어방법.
  2. 제 1항에 있어서,
    상기 레지스터 설정 단계는,
    상기 디지털 LCD 동작 중에 주기적으로 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 설정하는 것을 특징으로 하는 영상표시장치의 디지털 LCD 제어방법.
  3. 제 1항에 있어서,
    전원이 인가되면, 상기 영상표시장치의 초기화 동안 상기 LCD 드라이버 칩이 최소의 소비전력으로 동작하도록 파워 다운하는 단계;
    상기 초기화가 완료되면, 상기 LCD 패널에 전원을 공급하고, 상기 LCD 패널의 레지스터를 최초 초기값으로 설정하는 단계; 및
    상기 백라이트에 전원을 공급하는 단계;를 더 포함하며,
    상기 백라이트에 전원을 공급하고, 상기 영상표시장치의 동작모드를 판별하는 것을 특징으로 하는 영상표시장치의 디지털 LCD 제어방법.
  4. 제 1항에 있어서,
    상기 동작 모드는,
    기본 모드, 테이프 재생 모드, 메모리 재생 모드, IEEE1394 모드, line-in 모드, 파워 다운 모드, 및 효과 모드 중 어느 하나인 것을 특징으로 하는 영상표시장치의 디지털 LCD 제어방법.
  5. LCD 패널 및 LCD 드라이버 칩을 구비한 디지털 LCD; 및
    동작 모드를 판별하고, 상기 판별된 동작 모드에 따라 상기 LCD 패널 및 상기 LCD 드라이버 칩의 레지스터를 각기 다른 초기값으로 설정하는 제어부;를 포함하는 것을 특징으로 하는 영상표시장치.
KR1020050077880A 2005-08-24 2005-08-24 영상표시장치 및 디지털 ｌｃｄ 제어방법 KR100675361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077880A KR100675361B1 (ko) 2005-08-24 2005-08-24 영상표시장치 및 디지털 ｌｃｄ 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077880A KR100675361B1 (ko) 2005-08-24 2005-08-24 영상표시장치 및 디지털 ｌｃｄ 제어방법

Publications (1)

Publication Number Publication Date
KR100675361B1 true KR100675361B1 (ko) 2007-01-30

Family

ID=38015076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077880A KR100675361B1 (ko) 2005-08-24 2005-08-24 영상표시장치 및 디지털 ｌｃｄ 제어방법

Country Status (1)

Country Link
KR (1) KR100675361B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009208A (ko) * 2003-07-16 2005-01-24 마쯔시다덴기산교 가부시키가이샤 타이밍 발생 장치, 고체 촬상 장치 및 카메라 시스템
JP2005070232A (ja) 2003-08-21 2005-03-17 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
KR100502266B1 (ko) 2002-12-09 2005-07-20 전자부품연구원 디스플레이 컬러, 픽셀 및 동작 테스트를 위한 테스트패턴 생성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502266B1 (ko) 2002-12-09 2005-07-20 전자부품연구원 디스플레이 컬러, 픽셀 및 동작 테스트를 위한 테스트패턴 생성 방법
KR20050009208A (ko) * 2003-07-16 2005-01-24 마쯔시다덴기산교 가부시키가이샤 타이밍 발생 장치, 고체 촬상 장치 및 카메라 시스템
JP2005070232A (ja) 2003-08-21 2005-03-17 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法

Similar Documents

Publication Publication Date Title
KR200287395Y1 (ko) 여러 종류의 메모리 카드를 지원하는 미디어 플레이어
US20070053565A1 (en) Image processing apparatus, image processing method, and program
KR20050090804A (ko) 복합촬영장치 및 그것을 이용한 ｄｓｃ 렌즈 제어방법
US20050152677A1 (en) Playback system
JP2006243551A (ja) プロジェクタ及びプロジェクタのランプ制御
JP2005217908A (ja) 情報処理装置および同装置におけるコンテンツの表示方法
US20110261045A1 (en) Image reproducing device, image recording/reproducing device, image reproducing method, and image recording/reproducing method.
KR100675361B1 (ko) 영상표시장치 및 디지털 ｌｃｄ 제어방법
US7706221B2 (en) Information recording/reproducing apparatus
US20080279537A1 (en) Information Recording/Reproducing Apparatus
US7802035B2 (en) Information processing apparatus, imaging apparatus, information processing method and computer program
JP5011258B2 (ja) 映像表示システム及び映像記録再生装置
US7493022B2 (en) Video signal processing apparatus and method
JP4939338B2 (ja) 記録再生装置及び記録再生装置の記録モード設定方法
US8849098B2 (en) Recording apparatus
KR100662401B1 (ko) 피브이알 및 그 영상 저장 방법
JP2006179137A (ja) 光ディスク装置
JP2006221697A (ja) 光ディスク記録装置及び光ディスク記録方法
JP2007180938A (ja) ハードディスク搭載光ディスク再生装置
JPH11341339A (ja) ビデオカメラ装置
JP4333485B2 (ja) 光ディスク装置内蔵型テレビジョン装置
JP2006033398A (ja) 撮影装置
JP2021141494A (ja) 表示制御装置
JP2006059458A (ja) 再生装置
JP2005159861A (ja) 画像記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee