TWI246707B - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
TWI246707B
TWI246707B TW090116423A TW90116423A TWI246707B TW I246707 B TWI246707 B TW I246707B TW 090116423 A TW090116423 A TW 090116423A TW 90116423 A TW90116423 A TW 90116423A TW I246707 B TWI246707 B TW I246707B
Authority
TW
Taiwan
Prior art keywords
electronic device
bit
switch
layer
individual
Prior art date
Application number
TW090116423A
Other languages
English (en)
Inventor
Munehiro Azami
Mitsuaki Osame
Shou Nagao
Yutaka Shionoiri
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TWI246707B publication Critical patent/TWI246707B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

1246707 A7 B7 五、發明説明（1 ) 發明背景 (發明領域） (請先閱讀背面之注意事項再填寫本頁) 本發明係關於D / A轉換器（數位/類比轉換器）電 路（D A C ) ’特別地，關於用於主動矩陣型半導體裝置 之驅動電路的D A C。此外，發明係關於使用d A C之主 動矩陣型半導體顯示裝置。 (相關技藝） 近來’已快速發展生產具有形成於不貴的玻璃基底上 的半導體薄膜之諸如薄膜電晶體（T F T )等半導體裝置 的技術。 主動矩陣型液晶顯示裝置係像素T F T以陣列設置於 像素區上’像素區包含有像矩陣般配置的數以千計至數佰 萬像素，且藉由像素T F T的切換特徵，控制電荷被汲入 及取出連接至個別像素T F T的像素電極。 經濟部智慧財產局員工消費合作社印製 此外’能夠具有高速驅動之數位驅動系統的主動矩陣 型液晶顯示裝置於顯示裝置的高精細度及高影像準確度方 面已被認可。 數位類比轉換器電路（D A C )會將自週邊裝置輸入 之數位視頻資料轉換成類比訊號（灰度電壓），其爲數位 驅動系統之主動矩陣型液晶顯示裝置所需。有不同型式的 數位類比轉換器電路。但是，於此說明用於主動矩陣列液 晶顯示裝置之D A C實施例。 現在’參考圖2 5 ，圖式係顯示習知的D A C之實施 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）-4 - 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2 ) 例。圖2 5中所示的習知D A C具有η個切換開關（s W 〇 至S W η 1 )，它們係由η位元數位資料的個別位元（d 〇 至D n i )、連接至個別切換開關（S W 0至S W n i )之 電容（C，2 C，2 n 1 c )、及重設開關（R e s )所 控制。而且，電源V η及電源V L會連接至習知的D A C。 此外，電容C l係連接至輸出V u t之訊號線的負載電容。 此外，接地電源係以V。標示。但是，V c可爲何選加的固 定電源' 當對應於輸入的數位資料（D (3至D η — i ).之位元爲 0 ( L 0 )時，位元切換開關（S W 0至S W η - i )係分別 連接至電源V L，當對應的位元爲1 ( H i )時，分別連接 至電源V Η。 將依序說明習知的D A C。將習知D A C的作動分列 成重設週期（T r )及資料輸入週期（T B )以便說明。 首先，在重設週期TR中，重設開關Re s會關閉’數 位資料的所有位元（D。至D u 1 )爲0 ( L ◦) ’且所有 的開關（S W 〇至S W n i )會連接至電源V L °圖2 6 ( A )係顯示此狀態下的習知D A C之等效電路。在重設週 期T r終止之後，由於數位資料的所有位元（D °至D 11 一 1 )爲0 (L〇)。累積於圖26 (A)中所示之負載電容 C丄中的電荷之初始値（內定）Q l變成如下式（1 9 )所 示。 ql。二 Cl.(Vl-Vg) ...(19) 在重設週期T r終止之後，資料寫入週期Τ E開始’且 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）-5 - (請先閲讀背面之注意事項再填寫本頁) 蟄 4- 1246707 A7 _ B7 _ 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) 但是，α (在本說明書中，稱爲「電壓壓縮比」）係 輸出V ◦ U τ的最大電壓振幅對電壓振幅（V Η - V L )之比 例，其中α表示如下： a = -7.......... (25) 1 c L 1 +——-——.一-2 n- 1 c 如圖2 _ 6 ( C )所示，輸出V ◦ u τ與位址（◦至 2 η — 1 )係成線性關係。但是，由於根據式（2 4 )，輸 出V ◦ U T會視V Η與V k之間的差以及相對於數位資料的位 址與作爲參考電位之V I之間線性形式的改變而定，所以， 無法獨立地控制輸出V ◦ U τ之電壓振幅及參考電位。 接著，圖2 7顯示習知D A C的另一實施例。圖2 7 中所示的習知D A C具有“ η "個開關（S W 〇至S W n — i )，它們係由"η "位元數位資料（D ◦至D η . i )的個別位 元、連接至個別開關（S W 〇至S W n i )之電容（C、 2 C、· · · 2 111 1 C、C、2 C、· · . 2 11 in 1 C ) 經濟部智慧財產局員工消費合作社印製 、二重設開關（R e s 1及R e s 2 )、以及耦合電容所 控制。而且，電源V η及電源V l會連接至習知D A C。
‘而且，圖2 8顯示習知的D A C之又另一實施例。圖 2 8中所示的習知D A C具有11開關（3，。至3贾11 — 1) ，它們係由"η "位元數位資料（D 〇至D n i ).的個β別位元 、連接至個別開關（S W Q至S W η _ i )之電容（C、2 C 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -7 - 1246707 A7 B7 五、發明説明（5 ) 、· · · 2 m 1 C、C、2 C、· · · 2 11 m 1 C )、及 二重設開關（R e s 1及R e s 2 )所控制。而且，圖 2 8中所示之習知DAC與圖2 7中所示之習知DAC不 同之處在於電容C會連接至較低位元側電路，且連接對應 於較低位元之電路至對應於較高位元的電路之耦合電容不 同於圖2 7中所示之耦合電容。 在圖2 7中所示的習知D A C或圖2 8中所示的習知 D A C中，開關（S W Q至S W η — i )分別設計成當輸入的 數位資料（D 〇至D n i )爲0 ( L 〇 )時，連.接至電源 V t，而當輸入的數位資料·爲1 ( H i )時，連接至電源 V Η。 圖2 7中所示的習知D A C的輸出V (2 6 )所示； 變成如下示 (請先閲讀背面之注意事項再填寫本頁) K)··· (26) 經濟部智慧財產局員工消費合作社印製 此外，圖2 8中所示的習知D A C的輸出V ◦ υ τ變成 如下示（2 7 )所示； (27) 此處，C 1與上述表示式 及建立下述表示式，其中a a及 1 b )中之C 1相同’ 係電壓壓縮比。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -8 - 1246707 Β 明説 明發五 α ^ ^ D 的 知 習 些 這 在C . ， ( 2 且.7 至 而 1〇 圖 C 與址 習關 的性 示線 所成 中 } UT位示 V的表 V 料述 出資上 輸位據 到數根 解會於 瞭般由 可 一， ， C 是 中 A .但 C D 。 A 知係 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 式(2 6 )及（2 7 )，輸出V ◦ υ τ會視V η與V L之間的 差以及相對於作爲參考電壓之V L之數位資料的位址之線形 形式的改變而定，所以，不能獨立地控制輸出V 〇υ τ的電 壓振幅及參考電位。 發明槪述 因此，在慮及上述問題及缺點下，硏發本發明。所以 ，發明的目的係提供D A C，其能夠獨立地控制輸出 V ◦ υ T的電壓振幅及參考電位。將於下說明根據發明之 D A C 〇 本發明係關於數位類比轉換器電路，其能將η位元數 位資料轉換成類比訊號（其中η係自然數），其中η位元 數位資料的個別位元會控制開關及控制連接至開關之電容 中的電荷充電及放電，且數位類比轉換器電路會輸出具有 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）Γφ™ 一 1246707 Α7 Β7 五、發明説明（7 ) 偏移電壓之類比訊號，偏移電壓係作爲參考電壓。 (請先閲讀背面之注意事項再填寫本頁) 發明係關於數位類比轉換器電路，其能將η位元數位 資料轉換成類比訊號（其中η係自然數），其中數位類比 轉換器電路具有η個開關及η個對應於η位元數位資料的 個別位元之η電容，對應於η位元之η個開關會控制連接 至η個開關中的每一開關之電容中的電荷之充電及放電， 且數位類比轉換器電路會輸出具有偏移電壓之類比訊號， 偏移電壓係作爲參考電壓。 經濟部智慧財產局員工消費合作社印製 根據發明之數位類比轉換器電路，數位類.比轉換器電 路會將η位元數位資料轉換成類比訊號，包括由η位元數 位資料之較低m位元的個別位元（其中η及m係自然數， m < η )所控制之開關、以及由η位元數位資料之較高（ η - m )位元的個別位元所控制之開關；連接至較低m位 元的個別位元所控制之每一開關之電容，其中每一電容係 2 m 1乘上單位電容；連接至較高η - m位元的個別位元 所控制之每一開關之電容，其中每一電容係2 11 m - 1乘上 單位電容；耦合電容；及二重設開關；其中二電源及偏移 電源會連接至數位類比轉換器電路；開關會選取二電源中 的任一電源，二重設開關會控制電容之電荷充電；及數位 類比轉換器會從η位元數位視頻資料的較高（^ - m )位 元電容的共同連接端輸出具有偏壓電源的電位之類比訊號 ，偏壓電源的電位係作爲參考電位。 根據發明之數位類比轉換器電路包括：由.資料的較低 m位冗（其中η及m係自然數，m < n )所控制的較低位 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -1〇_ 1246707 A7 B7 五、發明説明（8 ) (請先閱讀背面之注意事項再填寫本頁) 元電路部份，其中較低位元部份係由個別位元所控制的開 關及連接至開關之電容所組成，其具有之電容係比單位電 容大2 m 1倍；由η位元數位資料的較高（η — m )位元 所控制的較高位元電路部份，其中較高位元電路部份係由 個別位元所控制之開關及連接至開關之電容所組成，其具 有之電容比單元電容大2 11 111 1倍；耦合電容，由上述單 位電容組成，用以連接較低位元電路部份至較高位元電路 ;及二重設開關；其中，二電源及偏壓電源會輸入其中； 二重設開關會控制較低位元電路部份以及較高.位元電路的 個別電容之電荷充電；偏壓電源會輸入至較高位元電路部 份之個別電容的共同連接端；較低電路部份的個別開關會 從個別位元的資訊選取二電源中的任一電源，及控制連接 至個別切換開關之電容的電荷充電及放電；較高位元電路 部份的個別開關會從個別位元的資訊選取二電源中的任一 電源，及控制連接至個別開關的電容之電荷充電及放電； 及使用偏壓電源的電位作爲參考電位之類比訊號會從較高 位元電路部份的共同連接端輸出。 經濟部智慧財產局員工消費合作社印製 在根據發明之DAC中，輸出V〇dt可藉由Vh與 之間的差以決定其振幅，及使用V l作爲參考電位下決定相 對於數位資料的位址之線性形式的改變。亦即，能夠獨立 地控制輸出V。U T之電壓振幅及參考電位。因此，假使V Η 與V L之間的差固定，則即使V Η與V k二者均小，仍能取 得相同的輸出V。U T。因此，能夠將電源電壓抑制至較低 値，因此，α可以爲小，亦即，電容可以小，且可減少電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -1 1 - 1246707 A7 __ B7 五、發明説明（9 ) 容邰彳分的佈局區。 (請先閱讀背面之注意事項再填寫本頁) 圖式簡述： 圖1係顯示根據發明之D A C (數位類比轉換電路） 圖2 ( A ) - 2 ( C )係顯示等效電路以說明根據發 明之D A C的作動，及顯示根據發明之D A C的輸出之圖 形， 圖3係顯示根據發明之D A C的實施例，. 圖4 ( A ) - 4 ( C )係顯示等效電路以說明根據發 明之DAC，及顯示根據發明之DAC的輸出， 圖5係顯示使用根據發明的D A C之主動矩陣型液晶 顯示裝置的實施例， 圖6係顯示選取電路之實施例， 圖7係選取電路之時序圖， 圖8係顯示根據發明之D A C的另一實施例， 圖9 ( A )及9 ( B )係顯示位準偏移電路及類比切 換電路， 經濟部智慧財產局員工消費合作社印製 圖1 0 ( A )及（B )係顯示數位視頻資料分割電路 5 圖1 1係數位視頻資料分割電路之時序圖， 圖1 2 ( A ) — 1 2 ( E )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一 1246707 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（10 ) 圖1 3 ( A ) — 1 3 ( C )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 4 ( A ) — 1 4 ( c )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 j 圖1 5 ( A ) - 1 5 ( c )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 6 ( A ) 一 1 6 .( E )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 7 ( A ) — 1 7 ( D )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 8 ( A )及1 8 ( B )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 9 ( A ) — 1 9 ( E )係顯示用以生產使用根據 發明之ϋ A C的主動矩陣型液晶顯示裝置之方法的實施例 圖2 0 ( A )及2 0 ( B )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐）—^7]^7 I. "訂 (請先閲讀背面之注意事項再填寫本頁)
其係構成使用根據發 其係構成使用根據發 1246707 五、發明説明（11 ) 圖2 1係顯示T F T的實施例， 明之D A C的動矩陣型液晶顯示裝置 圖2 2係顯示T F T的實施例， 明之D A C的動矩陣型液晶顯示裝置， 圖2 3 ( A )及2 3 ( B )係顯示投影機，其具有使 用根據發明之D A C的主動矩陣型液晶顯示裝置， 圖2 4 ( A )至2 4 ( E )係顯示電子裝置的實施例 ，其具有使用根據發明之D A c的主動矩陣型液晶顯示裝 置， 圖2 5係顯示習知的D A C， 圖26 (A) — 26 (C)係顯示習知的daC， 圖2 7係顯示習知的D A C， 圖2 8係顯示習知的D A C， 圖2 9係顯示根據發明的D A C之較佳實施例之相對 於數位視頻資料之輸出電壓， 圖30係顯示TFT特徵圖， 圖3 1係具有根據發明的D A C之主動矩陣型液晶顯 示裝置之顯示.實施例， 圖3 2係具有根據發明的D A C之主動矩陣型液晶顯 示裝置之顯示實施例， 圖3 3係顯示無臨限抗鐵電混合液晶之施加電壓一滲 透比的特徵圖， 圖3 4 ( A )至3 4 ( D )係顯示根據本.發明之較佳 實施例的製程， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-14 - I--------— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1246707 A7 B7 五、發明説明（12 ) 圖3 5 ( A )至3 5 ( D )係顯示根據本發明之較佳 實施例的製程’ (請先閲讀背面之注意事項再填寫本頁) 圖3 6 ( A )至3 6 ( D )係顯示根據本發明之較佳 實施例的製程’ .圖3 7 ( A )及3 7 ( B )係顯示根據本發明之較佳 實施例的製程’ 圖3 8係顯示根據本發明之液晶顯示裝置之剖面， 圖3. 9係顯不液晶材料的光學特徵， 圖4 Ο A係上視個，顯示主動矩陣E L顯示裝置的結 構，圖4 Ο B係其剖面視圖； 圖4 1 A係上視圖，顯示主動矩陣E丄顯示裝置的結 構，圖4 1 B係其剖面視圖； 圖4 2係視圖’顯示主動矩陣E L顯示裝置中的像素 部份之結構； 圖4 3 A係上視圖，顯示主動矩陣e L顯示裝置中的 像素部份之結構，圖4 3 B係其電路圖； 經濟部智慧財產局員工消費合作社印製 圖4 4係視圖’顯示主動矩陣E L顯示裝置中的像素 部份之結構；及 圖4 5 A至4 5 C係主動矩陣E L顯示裝置中的像素 部份之電路圖。 主要元件對照表 5 0 1 源極訊號線驅動電路A .
5 0 2 源極訊號線驅動電路B 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-15· 1246707 A7 B7 五、發明説明（13 ) 經濟部智慧財產局員工消費合作社印製 5 〇 3 閘訊 口 r老 線 驅 動 電 路 5 〇 4 主動 矩 陣 電 路 5 〇 5 數位 視 its 頻 資 料 分 割電路 5 〇 1 — 1 移位 電 阻 器 電 路 5 〇 1 — 2 佇鎖 電 路 1 5 0 1 — 3 佇鎖 電 路 2 5 〇 1 — 4 選取 器 電 路 1 5 〇 1 — 5 D / A 轉 換 器 電 路 5 〇 1 — 6 選取 器 電 路 2 4 〇 〇 1 石英 基 底 4 〇 〇 2 基層 4 〇 〇 3 非晶 矽 層 4 〇 〇 4 掩罩 絕 緣 膜 4 〇 〇 7 晶化 1^ 4 〇 〇 8 磷摻 雜 1E 4 〇 〇 9 主動 層 4 〇 1 0 主動 層 4 〇 1 1 主動 層 4 〇 1 2 閘絕 緣 層 4 〇 1 3 多孔 陽 極 氧 化 層 4 〇 1 4 多孔 陽 極 氧 化 層 4 〇 1 5 多孔 陽 極 氧 化 層 4 0 1 6 多孔 陽 極 氧 化 層 4 〇 1 7 多孔 陽 極 氧 化 層 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 - 1246707 A7 B7 五、發明説明（Μ ) 經濟部智慧財產局員工消費合作社印製 4 〇 1 8 多 孔 陽 極 氧 化 層 4 〇 1 9 多 孔 陽 極 氧 化 層 4 〇 2 〇 多 孔 陽 極 氧 化 層 4 〇 2 1 非 多 孔 陽 極 氧 化 層 4 〇 2 2 非 多 孔 陽 極 氧 化 層 4 〇 2 3 非 多 孔 陽 極 氧 化 層 4 〇 2 4 非 多 孔 陽 極 氧 化 層 4 〇 2 5 閘 電 極 4 0 2 6 閘 電 極 4 0 2 7 閘 電 極 4 〇 2 8 閘 電 極 4 0 2 9 閘 絕 緣 層 4 〇 3 〇 閘 絕 緣 層 4 〇 3 1 閘 絕 緣 層 4 〇 3 2 源 極 區 4 〇 3 3 汲 極 區 4 〇 3 4 源 極 4 〇 3 5 汲 極 區 4 0 3 6 低 濃 度 雜 質 is 4 〇 3 7 低 濃 度 雜 質 區 4 〇 3 8 低 濃 度 雜 質 4 〇 3 9 通 道 形 成 區 4 0 4 〇 通 道 形成 區 4 〇 4 2 光 阻 掩 罩 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 1246707 A7 B7 五 經濟部智慧財產局員工消費合作社印製
源極區 汲極區 (請先閱讀背面之注意事項再填寫本頁) 低濃度雜質區 通道形成區 第一中間層絕緣膜 源極電極 源極電極 源極電極 汲極電極 汲極電極 第二中間層絕緣膜 第三中間層絕緣膜 第四中間層絕緣膜 像素電極 玻璃基底 相對電極 對齊層 液晶 玻璃基底 氧化砂層 主動層 主動層 閘絕緣層 聞接線 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）-18- 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（16 ) 5 0 0 7 5 0 0 8 5 0 0 9 5 0 10 5 0 11 5 0 12 5 0 13 5 0 14 5 0 15 5 0 16 5 0 17 5 0 18 5 0 19 5 0 2 0 5 0 2 1 5 0 2 2 5 0 2 3 5 0 2 4 5 0 2 5 5 0 2 6 5 0 2 7 5 0 2 8 5 0 2 9 6 0 0 1 闊接線 第一雜質區 質區 成區 成區 第一雜 通道形 通道形 側壁 側壁 第二雜 第二雜 光阻掩 光阻掩 閘絕緣 第三雜 第三雜 光阻掩 閘絕緣 第四雜 第一中 源極接 源極接 汲極接 氮化矽 第二中 矽基底 質區 質區 罩 罩 層 質區 質區 罩 層 質區 間層絕緣膜 線 線 線 層 間層絕緣膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - 1246707 A7 B7 五、發明説明（I7 ) 經濟部智慧財產局員工消費合作社印製 6 〇 〇 2 氧 化 矽 層 7 〇 〇 1 基 底 7 〇 〇 2 基 層 7 〇 〇 3 半 導 體 主 動 層 7 〇 〇 4 半 導 體 主 動 層 7 〇 〇 5 半 導 體 主 動 層 7 〇 〇 6 閘 絕 緣 層 7 〇 〇 7 導 電 層 7 〇 〇 8 導 電 層 7 〇 〇 9 導 電 層 7 〇 1 〇 導 電 層 7 〇 1 1 接 線 電 極 7 0 1 2 第 —. 導 電 層 7 〇 1 3 第 一 導 電 層 7 〇 1 4 第 二 導 電 層 7 〇 1 5 第 一 導 電 層 7 〇 1 6 接 線 電 極 7 〇 1 7 低 濃 度 雜 質 區 7 〇 1 8 低 濃 度 雜 質 區 7 〇 1 9 低 濃 度 雜 質 1¾ 7 〇 2 〇 低 濃 度 雜 質 1^ 7 〇 2 1 低 濃 度 雜 質 區 7 0 2 2 低 濃 度 雜 質 7 〇 2 3 低 濃 度 雜 質 區 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -2〇- 1246707 A7 B7 五、發明説明（〗8 ) 經濟部智慧財產局員工消費合作社印製 7 〇 2 4 光 阻 掩 罩 7 〇 2 5 光 阻 掩 罩 7 〇 2 6 摻 雜 硼 的 1E 域 7 〇 2 7 摻 雜 硼 的 區 域 7 〇 2 8 第 一 閘 電 極 7 0 2 9 第 二 閘 電 極 7 〇 3 〇 第 — 聞 電 極 7 0 3 1 第 — 閘 電 極 7 〇 3 2 固 持 電 容 的 電 極 7 0 3 4 第 — 雜 質 丨品 7 〇 3 5 源 極 區 7 〇 3 6 汲 極 區 7 0 3 9 源 極 7 〇 4 〇 汲 極 區 7 〇 4 3 源 極 區 7 0 4 4 汲 極 區 7 〇 4 7 汲 極 區 7 〇 4 9 第 一 中 間 層 絕 緣膜 7 〇 5 〇 源 極 電 極 7 〇 5 1 汲 極 電 極 7 〇 5 2 源 極 電 極 7 〇 5 3 源 極 電 極 7 〇 5 4 汲 極 電 極 7 〇 5 5 被 動 層 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 1246707 A7 B7 五、發明説明（) 經濟部智慧財產局員工消費合作社印製 7 〇 5 6 第 —- 中間 層 絕緣膜 7 〇 5 7 里 ^ \ w 矩 陣 7 〇 5 8 第 二 絕緣 膜 7 〇 5 9 像 素 電極 7 〇 6 〇 對 齊 層 7 〇 7 1 相 對 基底 7 〇 7 2 相 對 電極 7 〇 7 3 對 齊 層 7 〇 7 4 液 晶 材料 8 〇 〇 1 基 底 8 〇 〇 2 氧 化矽層 8 〇 〇 3 閘 電 極 8 〇 〇 4 閘 絕 緣層 8 〇 〇 5 源 極 區 8 〇 〇 6 汲 極 8 〇 〇 7 低 濃 度雜 質 is 8 〇 〇 8 通 道 形成 區 8 〇 〇 9 通 道 保護 層 8 〇 1 〇 中 間 層絕 緣 膜 8 〇 1 1 源 極 電極 8 〇 1 2 汲 極 電極 9 〇 〇 1 基 底 9 〇 〇 2 氧 化石夕層 9 〇 〇 3 閘 電 極 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -22 - 1246707 經濟部智慧財產局員工消費合作社印製 五、發明説明（2〇 9 0 0 4 9 0 0 5 9 0 0 6 9 0 0 7 9 0 0 8 9 0 0 9 9 0 10 9 0 11 9 0 12 9 0 13 1 0 0 0 1 1 0 0 0 2 1 0 0 0 3 1 0 0 0 4 1 0 0 0 5 1 0 0 0 6 1 0 0 0 7 1 0 0 0 8 1 0 0 0 9 10 0 10 110 0 1 110 0 2 110 0 3 110 0 4 A7 B7 苯並環丁烯 氮化矽區 源極區 汲極區 低濃度雜質區 通道保護層 通道保護層 中間層絕緣膜 源極電極. 汲極電極 本體 主動矩陣型半導體顯示裝置 光源 光學系統 螢幕 本體 主動矩陣型半導體顯示裝置 光源 反射器 螢幕 本體 語音輸出部份 語音輸入部份 主動矩陣型半導體顯示裝置 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23 - 1246707 A7 B7 五、發明説明（21 ) 經濟部智慧財產局員工消費合作社印製 1 1 〇 〇 5 操 作 開 關 1 1 〇 〇 6 天 線 1 2 〇 〇 1 本 體 1 2 〇 〇 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 2 〇 〇 3 語 Tjfe 輸 入 裝 置 1 2 〇 〇 4 操 作 開 關 1 2 〇 〇 5 電 池 1 2 〇 〇 6 影 像 接 收部 份 1 3 〇 〇 1 本 體 1 3 〇 〇 2 相 機 部 份 1 3 〇 〇 3 影 像 接 收 部 份 1 3 〇 〇 4 操 作 開 關 1 3 〇 〇 5 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 4 〇 〇 1 本 體 1 4 〇 〇 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 0 〇 1 本 體 1 5 〇 〇 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 〇 〇 3 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 〇 〇 4 記 憶 介 質 1 5 〇 〇 5 操 作 開 關 1 5 〇 〇 6 天 線 1 6 〇 〇 1 基 底 1 6 〇 〇 2 基 層 1 6 0 〇 3 a 半 導 體 I--------^^衣-- (請先閱讀背面之注意事項再填寫本頁) 、11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24 - 1246707 A7 B7 五、發明説明（22) 1 6 0 0 3 b 結晶矽層 1 6 0 0 4 島狀半導體層 (請先閱讀背面之注意事項再填寫本頁) 16005 島狀半導體層 1 6 0 0 6 島狀半導體層 16007 島狀半導體層 16008 掩罩層 16009 光阻掩罩 1 6 0 1 0 島狀半導體層 16011 島狀半導體層 16012 島狀半導體層 16 0 13 光阻掩罩 16014 光阻掩罩 16015 光阻掩罩 16 0 16 光阻掩罩 16017 雜質區 16018 雜質區 16019 雜質區 16020 閘絕緣層 經濟部智慧財產局員工消費合作社印製 1 6 0 2 1 導電層（A ) 16022 導電層（B) 1 6 0 2 3 光阻掩罩 1 6 0 2 4 光阻掩罩 1 6 0 2 5 光阻掩罩 1 6 0 2 6 光阻掩罩 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -25 - 1246707 A7 B7 發明説明（23 1 6 〇 2 7 1 6 〇 2 8 1 6 〇 2 8 1 6 〇 2 8 1 6 〇 2 8 1 6 〇 2 9 1 6 〇 2 9 1 6 〇 2 9 1 6 〇 2 9 1 6 〇 3 〇 1 6 〇 3 〇 1 6 〇 3 〇 1 6 〇 3 〇 1 6 〇 3 1 1 6 〇 3 1 1 6 〇 3 1 1 6 〇 3 1 光阻掩罩 閘電極 導電層（A ) 導電層（B ) 導電層（C ) 閘電極 導電層（A ) 導電層（B ) 導電層（C ) 閘電極 導電層（A ) 導電層（B ) 導電層（C ) 閘電極 導電層（A ) 導電層（B ) 導電層（C ) 電容接線 導電層（A ) 導電層（B ) 導電層（C ) 光阻掩罩 雜質區 光阻掩罩 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 6 0 3 2 1 6 0 3 2 a 1 6 0 3 2 b 1 6 0 3 2 c 1 6 0 3 3 1 6 0 3 4 1 6 0 3 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26 - 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（24 ) 1 6 0 3 6 光阻掩罩 1 6 〇 3 7 光阻掩罩 1 6 〇 3 8 雜質區 1 6 〇 3 9 雜質區 1 6 〇 4 〇 雜質區 1 6 〇 4 1 雜質區 1 6 〇 4 2 雜質區 1 6 〇 4 3 雜質區 1 6 〇 4 4 雜質區 1 6 〇 4 5 第一中間層絕緣膜 1 6 〇 4 6 源極接線 1 6 〇 4 7 源極接線 1 6 〇 4 8 源極接線 1 6 0 4 9 源極接線 1 6 0 5 〇 汲極接線 1 6 〇 5 1 汲極接線 1 6 〇 5 2 汲極接線 1 6 〇 5 3 汲極接線 1 6 〇 5 4 被動層 1 6 〇 5 5 第二中間層絕緣膜 1 6 〇 5 9 第三中間層絕緣膜 1 6 〇 6 〇 像素電極 1 6 〇 6 5 對齊層 1 6 〇 6 2 玻璃基底 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27 - 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（25 ) 1 6 0 6 3 1 6 0 6 4 1 6 0 7 1 1 6 0 7 2 1 6 0 7 3 1 6 0 7 4 16 10 1 16 10 2 16 10 3 16 10 4 16 10 5 8 0 6 8 0 7 a 8 0 7 b 8 0 8 a 8 0 8 b 8 0 9 8 1〇 8 11 8 12 8 13 8 14 8 15 相對電極 液晶 閘電極 閘電極 像素T F T 電容接線 P通道型T F T 第一η通道型TFT 第二η通道型TFT 像素T F T 儲存電容 通道形成區 源極區 源極區 汲極區 汲極區 通道形成層 L D D區 源極區 汲極區 通道彤成區 L D D區 L D D區 源極區 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28 - 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（26) 817 8 18 8 19 8 2 0 8 2 1 8 2 2 8 2 3 8 24 8 2 5 8 2 6 8 2 7 14 0 10 14 0 11 14 0 12 14 0 13 14 0 14 14 0 15 14 0 16 1 4 0 2 1 1 4 0 2 2 1 4 0 2 3 1 4 0 2 6 1 4 0 2 7 1 4 0 2 8 汲極區 通道形成區 通道形成區 L 〇 : f f區 L 〇 : f f區 L 〇 : f f區 L 〇 : f f區 源極區或汲極區 源極區或汲極區 汲極區 半導體層 基底 像素部份 源極 閘極 接線 接線 接線 下塗層 薄膜電晶體 薄膜電晶體 中間層絕緣膜 像素電極 絕緣膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 1246707 A7 B7 279 /2 明〇 説 4 « 1 五
〇 3 ο 4 IX
2 3 〇 4 IX 〇 〇 〇 7 1 1—Η 〇 5 3 2 〇 5 3 3 ο 5 3 4 〇 5 3 6 〇 5 3 IX 〇 7 3 5 3 6 3 7 3 8 3 9 3 〇 4 經濟部智慧財產局員工消費合作社印製 IX 4 2 4 3 4 3 4 4 4 4 5 4 6 4 電發光層 陰極 導電膠材料 密封材料 基底 切換T F T 電流控制T F 丁 電容 電流供應線 電發光元件 汲極接線 接線 閘電極 聞接線 閘電極 閘電極 汲極接線 第一被動膜 平面化膜 像素電極 絕緣膜的堤 絕緣膜的堤 發光層 電洞注入層 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -30 - 1246707 A7 B7 五、發明説明（28 ) 陽極 第二被動膜 像素電極 絕緣膜的堤 絕緣膜的堤 發光層 電子注入層 陰極 源極接線 . 切換T F T 闊接線
電流控制T F T 電容 電流供應線 電發光裝置 電流供應線 較佳實施例詳述 經濟部智慧財產局員工消費合作社印製 4 7 4 8 5〇 5 1a 5 1b 5 2 5 3 5 4 3 8 0 1 3 8 0 2 3 8 0 3 3 8 0 4 3 8 0 5 3 8 0 6 3 8 0 7 3 8 0 8 (請先閲讀背面之注意事項再填寫本頁) 將於下述中說明根據發明之D A C的較佳實施例。此 外，根據發明之D A C不侷限於下述實施例。 ‘圖1係顯示根據發明之D A C的電路圖。圖1中所示 之發明的D A C能夠處理η位元的數位資料（D ◦至D η 一 i )。此外，D ◦可視爲L S B，而D η 1可視爲Μ S Β。而 且，假設η位元數位資料分成較低m位元（D 〇至D m i ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -31 - 1246707 A7 B7 五、發明説明（29 ) 及較高的η — m位元（D⑴至D n i )。 (請先閱讀背面之注意事項再填寫本頁) 如圖1所不，根據發明之D A C具有由η位元數位資 料（D 〇至D n i )之個別位元所控制的^個開關（s W 〇 至S W η - d )、連接至個別開關（S W Q至S W n . i )之電 g(C、2C、...2mlC，C、2C、··· 2 n m 1 C )、及二重設開關（r e s 1 及 R e s 2 )。 這些電容係製成單位電容C的整數倍。根據發明之D A C 具有電容以連接對應於較低m位元的電路部份至對應於較 咼η - m位兀之電路部份。如圖1所示，對應於較低m位 元的電路部份之個別電容的一端係製成共同連接端。而且 ，對應於較高η - m位元的電路部份之個別電容的一端也 製成共同連接端。此外，電容C L係連接至輸出V ◦ U T之訊 號線的負載電容。接地電壓係設定爲V。。但是，· V。可爲 任何選加的固定電源。 經濟部智慧財產局員工消費合作社印製 電源V Η、V L、偏壓電源V B及電源V A會連接至根據 發明之D A C。此外，在V Η > V L及V Η < V L的情形中， 相位反轉的類比訊號會經由輸出V。υ Τ輸出。而且，於此 ，當V Η > V L時，將輸出假設爲正常相位，當V Η < V L時 ，將輸出假設爲反轉相位。 當輸入的數位資料（D 0至D m i )爲0 ( L 〇 )時， 開關（S W。至S W n i )會分別連接至電源V L，且當輸 入的數位資料爲1 ( Η 1 )時，開關（S W。至S W η — i ) 會分別連接至電源V Η。重設開關R e s 1會控制電荷從 V η充電至對應於較高的η - m位元之電容（C、2 C、· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -32 - 1246707 A7 B7 五、發明説明（30 ) • · 2 n 111 1 C )，重設開關R e s 2會控制電荷從V a 充電至對應於較低的m位元之電容（C、2 C、· · · (請先聞讀背面之注意事項再填寫本頁) 2 m 1 C )。 此外，藉由連接重設開關R e s 2的一端至電源V l， 則不會有電壓從電源V a供應。 接著，將依序說明根據發明之D A C的作動。將以分 成重設週期T R及資料輸入週期T b之作動，說明發明的 D A C之作動。 首先，重設開關R e s 1及R e s 2會於重設週期T r 中關閉，其中數位資料的所有的位元（D ◦至D η — i )會變 成0 ( L 〇 )，而所有的開關（S W 〇至S W n i )會連接 至電源V L。在此狀態中，圖1中所，示之根據發明的d A C 之等效電路係顯示於圖2 ( A )中。 在重設週期丁 R終止之後，累積於圖2 ( A )中所示之 個別的合成電容中的電荷之內定値（初始値）Q Q Q、q i 〇 、Q2°、Q3°、Q°、及Qlq會變成如下式（1 a )至（ 1 f )示。 經濟部智慧財產局員工消費合作社印製 Q〇〇 = (2m -1) · c · ( Vl- VA ) (la) Q'° = 〇 (lb) Q2° = (2n'm -1) . C . ( Vl- V B ) (1 c) Q3° = 〇 (Id) Q =c. (Va-Vb) (1e)
Ql0 = Cl · ( V b - Vg ) (If) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） -33 - 1246707 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明说明（32 ) 此處，（1 a )至（1 f )及（2 a )至（2 f )代 入（4 a )及（4 b 並解出V " t，因此導出下式（5 ) ° {cQ+2"'c2 -(r -..........(5) υβ+ (277 -l).c十2/77 其中，由於建立下式（6a)及（6b) ’ c。+c 丨：c · (1 + 2 + 4+…+2m') = (2m _ D · c (6a) C2 +C3 · ( 1 + 2 + 4+...+2^1 ) =(2η·'1) · c (6b) 所以，可取得下式 c〇+ci+2m(C2+C3)=(2n-l)· c (7) 因此，將（6 a ) 、（ 6 b )及（7 )代入式（5 ) ，可得下式， (q + 2"7 - c3) v〇ut.vB+ 71—1.^ ^-{VH-VL).........(8) (2 -lye 其中，α變成如下式（9 )所示；且α係電壓壓縮比 〇 I--------- (請先閲讀背面之注意事項再填寫本頁) 、τ Γ ·—i. 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210X297公釐） -35 - 1246707 Α7 Β7 五、發明説明（33)
經濟部智慧財產局員工消費合作社印製 因此’藉由表不式（8 )，可瞭解到V。u t並未取決 於V A。根據式（8 ) ’圖2 ( C )係顯示V 〇 U t爲縱軸 ，而位址爲橫軸。如圖2 ( C )所示，可發現輸出V。υ τ 係相對於數位資料的位址（〇至2 11 1 )之線性形式。此 外，輸出V ◦ ϋ τ可以藉由V η與v L之間的差而決定其振幅 ，以及決定偏壓電源V Β作爲參考電位時相對於數位資料的 位址之線性形式的變化。亦即，能夠獨立地控制輸出 V ◦ U Τ的電壓振幅及參考電位。以其爲基礎，假使V Η與 V L之間的差異爲固定時，則即使V Η與V L均爲小時，仍 可取得相同的輸出，因此，能夠將電源電壓抑制於低位準 。因此，可以使α爲小，亦即，電容c可以小。因此，可 以減少電容部份的佈局區。 此外，在用於本發明的結構之電容中，幾乎符合上述 線性關係之誤差是可以允許的。 將於下說明根據發明的D A C之較佳實施例。根據發 明之D A C的詳細構造不限於下述實施例。 實施例1 圖3係顯示實施例的8位元D A C之電路圖。 圖3中所示之實施例的D A C會管理八位元（ D 〇 ( L S B )至D 7 ( M S B ))所組成的數位資料。而 I--------0^-------、τ-----# (請先閱讀背面之注意事項再填寫本頁，> 本紙張尺度適用中周國家標準（CNS ) Α4規格（210Χ297公釐） _ 36 - 1246707 A7 B7 五、發明説明（34 ) 且，八位元數位資料會分成較低四位元（D。至D 3 )及較 高四位元（D 4至D 7 )。 (請先閱讀背面之注意事項再填寫本頁) 如圖3所示，實施例的D A C具有八個由八位元數位 資料（D 〇至D 7 )之個別位元所控制的開關（S W 〇至 S W 7 )、連接至個別開關（S W。至S W 7 )之電容（c 、2C、4C、8C、C、2C、4C、&8C)、及二 重設開關（R e s 1及R e s 2 )。而且，實施例的 D A C具有電容以連接對應於較低四位元的電路部份至對 應於較高四位元的電路部份。 電源V Η及V L、以及偏壓電源V B會連接至根據實施 例之D A C。 當輸入的數位資料（D Q至D 7 )的個別位元爲 0 ( L 〇 )時，開關（S W。至S W 7 )會連接至電源V l ，當輸入的數位資料的個別位元爲1 ( H i )時，開關（ 經濟部智慧財產局員工消費合作社印製 S W。至S W 7 )會連接至電源V π。這與上述是相同的。 重設開關R e s 1會控制電荷從V b充電至對應於較高四位 元之電容（C、2 C、4 C、及8 C )。而且，對應於較 低四位元之電容（C、2C、4C及8C)的一端會連接 至重設開關R e s 2。 根據實施例之八位元D A C與上述圖1中所示之 D A C於結構上不同。實施例的D A C與圖1中所示的 D A C之不同點在於重設開關R e s 2的一端連接至電源 V L且無電壓從電源V a供應。但是，如上所述，輸出電壓 V ◦ υ τ不會視V a而定，因此，實施例的D A C會如上述圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）-37- 1246707 A7 B7 五、發明说明（35) 1中所示的D A C —般地操作。 (請先閲讀背面之注意事項再填寫本頁) 接著，將依序說明根據實施例之D A C的作動。將以 分成重設週期T R及資料輸入週期T e之作動，說明根據實 施例的D A C之作動。 首先，重設開關Re s 1與Re s 2會於重設週期 T R中關閉，數位視頻資料的所有位元（D 〇至D 7 )會變 成0 ( L 〇 )，且所有的開關（S W ◦至S W 7 )會連接至 電源V ε。在此狀態中，根據實施例之D A C的等效電路與 圖4 (A)中所不相同。 在重設週期T R終止之後，圖4 ( A )中所示之累積於 合成電容C〇、Ci、C2、C3、C及Cl中的電荷Q〇、 Q !、Q 2、Q 3、Q、及Q l內定値（初始値）最後會變成 如下式（1 0 a )至（1 〇 f )所示； Q。0 二〇 (10a)
Qi 〇= 〇 (10b) Q 20 = 15 . c . (Vl-Vb) (1〇c) Q30 = 0 (1 Od) 經濟部智慧財產局員工消費合作社印製 Q° = c. (Vl-Vb) (10 e)
Ql( = Cl· (Vb-Vg) (1 0 f) 其中，可滿足下列表示式： Qο — c〇 C Vl - Vm ) (.11a)
Ql - Cl· C V H - V m ) (1 lb) 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐）-38 - 1246707 A7 B7 五、發明説明（37 ) 此處，（l〇a)至（l〇f)及（12a)至 1 2 f )代入（1 3 a )及（1 3 b 下式（1 4 )所示。 {c0 + 16.c2 - 255.clR +(c, +16.〔3)^ 255+ 16-6^ (14) 亦即，由於建立下式（1 5 a )及（1 5 b )；
C ο + C 1 二 C C2 + C3 = C 1+2+4+8 ) — 15 . c 1+2+4+8 )二 15 · c (15a) (15b) (請先閲讀背面之注意事項再填寫本頁) 所以，可取得下式 c〇 + Ci + 1 6(c2 + c 3 ) — 2 5 5 . c (16) 經濟部智慧財產局員工消費合作社印製 而且，將（1 5 a ) 、（ 1 5 b )及（1 (1 4 )，可建立下式（1 7 ); {c] + 16· c,) V〇ul=：VB+^—~~.........(17) 255-c: 其中，α如下所示； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -40 - 代入式 1246707 A7 B7 五、發明説明（38 ) .....(18) (請先閱讀背面之注意事項再填寫本頁) 因此，由表示式（1 7 )可以瞭解到輸出V ◦ υ τ與數 位資料的位址（〇至2 s - 1 )成線性形式。在本實施例 中，由於八位元數位資料會被管理，所以，可取得2 5 6 型式的輸出V ◦ υ τ。此處，當改變表示式（1 7 )中的個 別參數時，顯示輸出V ◦ U T與數位資料的位址之轉變的圖 形係顯示於圖2 9中。 輸出V〇DT可以藉由V Η與V L之間的差決定其振幅 ’以及決定相對於數位資料的位址隨著作爲參考電位的V Β 之變化。亦即，能夠獨立地控制輸出V Q υ Τ的電壓振幅及 參考電位。以其爲基礎，假使V Η與V L之間的差異爲固定 時，則即使V Η與V k均爲小時，仍可取得相同的輸出，因 此，能夠將電源電壓抑制於低位準。因此，可以使α爲小 ，亦即，電容C可以小。因此，可以減少電容部份的佈局 ° 經濟部智慧財產局員工消費合作社印製 (實施例2 ) 在實施例中，將說明根據上述實施例1之D A C用於 主動矩陣列液晶顯示裝置之驅動電路的情形。 圖5係根據實施例之主動矩陣型液晶顯示裝置的一般 方塊圖，其中源極訊號線驅動電路A以5 〇 1標示，源極 訊號線驅動電路B以5 0 2標示，閘極訊號線驅I力電路以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 41 - 1246707 A7 B7 五、發明説明（39) 5 0 3標示，主動矩陣電路以5 0 4標示’數位視頻資料 驅動電路（S P C :串列對並列轉換電路）係以5 0 5標 (請先閱讀背面之注意事項再填寫本頁) 不° 源極訊號線驅動電路A 5 0 1具有移位電阻電路（ 2 4 0級X 2移位暫存器電路）5 0 1 — 1、佇鎖電路1 (9 6 Ο X 8數位佇鎖電路）5 0 1 - 2、佇鎖電路2 ( 9 6 Ο X 8數位佇鎖電路）5 0 1 — 3、選取器電路1 ( 2 4 0選取器電路）5 0 1 — 4、D / A轉換器電路（ 240DAC) 501 - 5、及選取器電路2. (240選 取器電路）5 0 1 - 6。此外，其尙具有緩衝器電路及位 準偏移電路（均未顯示）。再者，爲了便於說明， D A C 5 0 1 - 5包含位準偏移電路。 源極訊號線驅動電路B 5 0 2具有同於源極訊號線驅 動電路A 5 0 1之構造。此外，源極訊線驅動電路 A 5 0 1會提供視頻訊號（階度電壓訊號）給奇數號源極 訊號線，而源極訊號線驅動電路B 5 0 2會提供視頻訊號 給偶數號源極訊號線。 經濟部智慧財產局員工消費合作社印製 此外，在根據發明之主動矩陣型液晶顯示裝置中，爲 了便於說明，僅設有二源極訊號線驅動電路A 5 〇 1及 B 5 0 2，以致於這些驅動電路可以在它們之間保持主動 矩陣電路的上側及下側。但是，假使電路配置佈局允許時 ，可僅設有一源極訊號線驅動電路。 而且，閘極訊號線驅動電路會以5 0 3標示，其具有 移位暫存器電路、緩衝器電路、位準移位電路、等等（未 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -42 - 1246707 A7 B7 五、發明説明（40 ) 顯示於圖式中）。 (請先閱讀背面之注意事項再填寫本頁) 主動矩陣電路5 0 4具有1 9 2 0 (橫向）x 1〇8 0 (縱向）像素。像素T F T會配置於個別像素中 ，其中源極訊號線會電連接至個別的像素T F T之源極區 ，閘極訊號線會電連接至閘電極。而且，像素電極會電連 接至個別像素T F T的汲極區。個別像素T F T會控制視 頻訊號（階度電壓）對電連接至個別像素T F T之像素電 極的供應。其中視頻訊號（階度電壓）會提供給個別的像 素電極，而電壓會供應給置於個別像素電極與相面對的電 極之間的液晶，因而驅動液晶。 此處，將說明根據發明之主動矩陣型液晶顯示裝置的 訊號作動及流動。 ‘ 首先，將說明源極訊號線驅動電路A 5 0 1的作動。 時計訊號（C K )及啓動脈沖（S P )會輸入至移位暫存 器電路5 0 1 - 1。移位暫存器電路5 0 1 - 1會根據時 計訊號（C K )及啓動脈沖（S P )產生依序之時序訊號 ，接著將時序訊號經由緩衝電路（未顯示）等等提供給後 續的電路。 經濟部智慧財產局員工消費合作社印製 來自移位暫存器電路5 0 1 - 1之時序訊號會由緩衝 器電路等等緩衝。由於一些電路及元件會連接至有時序訊 號供應之源極訊號線，所以，負載電容（寄生電容）大。 爲了防止時序訊號的上升及下降不會因負載電容大而遲滯 ，設置此緩衝電路。 由緩衝器電路緩衝之時序訊號會提供給佇鎖電路1 ( 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -43 - 1246707 A7 B7 五、發明説明（44 ) (請先閲讀背面之注意事項再填寫本頁) A S W 1及A S W 2所構成。個別的切換開關A S W 1及 A S W 2的電路配置係顯示於圖9 ( B )中。A S W 1的 一端會連接至DC— VIDEO — L，而另一端會連接至 A S W 2的一端及電容。而且，個別的A S W 2的一端係 DC — VIDEO _H —，而另一端係連接至A S W 2的 一端及電容（lpF、2pF、4pF、8pF、lpF 、2pF、4pF、8pF)。個別電容之一會連接至二 類比開關，而其另一端會連接至重設開關2 ( R e s 2 ) 。而且，重設開關1的一端會連接至D C _ V. I D E〇_ Μ，而另一端會連接至對應於較高位元的電容之一端。重 設脈沖（R e s Β )及反轉脈沖（反轉的R e s Β )會輸 入至重設開關R e s 1及R e s 2。 而且，電容（1 p F )會設於對應於較高位元的電路 與對應於較低位元的電路之間的連接點處。此外，實施例 中所有上述的電容不侷限於此處所述的値。 經濟部智慧財產局員工消費合作社印製 D A C 5 0 1 — 5會將8位元數位視頻資料轉換成 類比視頻資料（階度電壓）並順序地提供給選取器電路2 (5 0 1 — 6.)所選取的源極訊號線。實施例中的D A C 之作動符合上述實施例1的作動，且輸出V。υ τ係以上述 表示式（17)表示。 提供給源極訊號線的類比訊號又會提供給連接至源極 訊號線之主動矩陣電路的像素T F T之源極區。 源極訊號線驅動電路B係以5 0 2標示，.且其配置同 於源極訊號線驅動電路A 5 0 1的配置。源極訊號線驅 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） · 47 - 1246707 A7 B7 五、發明説明（45 ) 動電路B 5 0 2提供類比視頻資料給偶數號的源極訊號 線。 (請先閲讀背面之注意事項再填寫本頁) 來自移位暫器（未顯示）的時序訊號會提供給閘極訊 號線驅動電路5 0 3中的緩衝器電路（未顯示），並提供 給對應的閘極訊號線（掃猫線）。由於等於一線之像素 T F T的閘電極會連接至閘極訊號線且等於一完整線之所 有像素T F T必須開啓，所以在緩衝器電路中使用具有較 大電流容量的閘電極。 因此，藉由來自閘極訊號驅動電路之掃瞄.訊號，以執 行對應的像素T F T之切換，其中來自源極訊號線驅動電 路的類比訊號會提供給像素T F T以驅動液晶粒子。 數位視頻資料分割電路（S P C :串列對並列轉換電 路）係以5 0 5標示。數位視頻資料分割電路5 0 5係用 以將週邊輸入的數位視頻資料之頻率降至1 / m之電路。 藉由分割週邊輸入的數位視頻資料，驅動電路的作動所需 之訊號頻率會下降至1 / m。此處，將參考圖1 〇 ( A ) 及1 0 ( B )，簡述實施例中所使用的數位視頻資料分割 電路5 0 5。 經濟部智慧財產局員工消費合作社印製 如圖1 0 ( A )所示，實施例中的數位視頻資料分割 電路具有時計產生器及眾多S P C基本單元。S P C基本 單元的配置顯示於圖1 0 ( B )中。在圖式中，H — D L 及L 一 D L係稱爲D佇鎖之佇鎖電路。Η — D L係D佇鎖 電路，當輸入至D佇鎖中的佇鎖訊號爲H i時，其會佇鎖 輸入訊號，L 一 D L亦爲D佇鎖電路，當輸入至D佇鎖中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -48 - 1246707 A7 _ B7 __ 五、發明説明（46 ) 的佇鎖訊號爲L 〇時，其會佇鎖輸入訊號。 在實施例中，8 0 Μ Η z的8位元數位視頻資料會輸 入至數位視頻資料分割電路5 0 5。數位視頻資料分割電 路5 0 5會將以串列對並列形式自週邊輸入的8 0 Μ Η ζ 的8位元數位視頻資料轉換並供應1 0 Μ Η ζ的數位視頻 資料給源極訊號線驅動電路。 此外，除了 8 0 Μ Η ζ的數位視頻資料之外，尙有 4〇Μ Η ζ的時計（C Κ )及重設脈沖自週邊輸入至實施 例的數位視頻資料分割電路5 0 5。實施例的.數位視頻資 料分割電路5 0 5僅需頻率爲輸入的數位視頻資料的頻率 的一半之時計，因此，相較於習知實施例，根據實施例之 數位視頻資料於穩定性及可靠度上是優良的。 將於此參考圖1 1 ，其係顯示構成數位視頻資料分割 電路之S P C基本單元的時序圖。 圖 1中所示的時序圖係顯示輸入的串列數位資料 D - 1 、D - 2 •D - 1〇、· · ·）被轉換成二 並列數位資料（Ρ 1及Ρ 2 )。 經 .濟 部 智 慧 財 產 局 員 工 消 合 作 社 印 製 (請先閲讀背面之注意事項再填寫本頁) 於此’說明實施例中所述的主動矩陣型液晶顯示裝置 之生產方法的實施例。在本實施例中，此範例係顯示於圖 9至圖1 2中，其中眾多τ F Τ形成於具有絕緣表面的基 底之上 主動矩陣電路、源極訊號線驅動電路、闊極訊號 線驅動電路、數位資料分割電路、及其它週邊電路等等係 形成於相同基底上。將於下說明的實施例係顯示一狀態， 於其中，主動矩陣電路丄的一像素T F Τ及其它電路（源 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-49 _ 1246707 A7 B7 五、發明説明（48) (請先閲讀背面之注意事項再填寫本頁) (以5 X 1 〇 1 7原子/ c m 3或更少爲代表，較佳地，2 X 1 0 1 7原子/ c m 3或更少），〇（氧）的濃度爲 1 . 5 X 1 〇 1 9原子/ c m 3或更少（以1 X 1 〇 1 8原子 /cm3或更少爲代表，較佳地，5 X 1 017原子/cm3 或更少）◦因爲假使雜質以高於上述的比例存在時，它們 可能不利於後續的晶化，並在晶化完成之後造成層的品質 降低。在說明書中，層中之雜質元素濃度會定義爲最小値 以符合S I M S (二次離子質量分析）量測結果。 爲了取得上述構造，較佳的是，本實施例.中所使用的 低壓熱C V D爐會週期地接受乾淸潔，及嘗試淨化層形成 室。1 00至300 s c cm的C 1 F3 (氟化氯）氣體會 於加熱至2 0 0至4 0 0 °C之爐中流通，且熱分解所產生 的氟化物會用於層形成室的乾淸潔。 根據申請人所知，爐中溫度爲3 0 0 °C及C 1 F 3氣體 的流量爲3 0 0 s c c m之情形中，能夠在四小時內完全 地消除約2 μ m厚的雜質（主成份爲矽所構成）。 經濟部智慧財產局員工消費合作社印製 此外，非晶矽層4 0 0 3中的氫濃度係顯著的參數之 一。假使氫濃度被抑制於較低程度，則於取得良好晶化層 時可取得較佳結果。因此，較佳的是，使用低壓C V D方 法以形成非晶矽層4 0 0 3。而且，藉由最佳化層形成條 件，也可採用電漿C V D方法。 接著，對非晶矽層4 0 0 3執行晶化處理。使用 1 9 9 5年之日本公開專利公告號1 3 0 6 5. 2作爲晶化 手段。可使用相同文獻中的實施例1或2中的任一實施例1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -51 - 1246707 經濟，部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（49 ) 。在本實施例中，較佳的是，使用相同專利公告中的實施 例2所揭示之技術（細節請參見1 9 9 6年的日本公開專 利公告號7 8 3 2 9 )。 1 9 9 6年的日本公開專利公告號7 8 3 2 9係形成 1 5 0 n m的掩罩絕緣膜4 0 0 4，其會選取摻雜觸媒元 素之區域。掩罩絕緣膜4 0 0 4具有眾多開口埠以摻雜觸 媒元素。藉由開口埠的位置，能夠決定晶化區域的位置（ 圖 1 2 ( B ))。 以旋轉塗敷法塗著溶液4 0 0 5 (醋酸鎳.乙醇溶液） ，溶液4 0 0 5含有鎳（N i )作爲促進非晶矽層 4 0 0 3晶化之觸媒元素。除了鎳（N i )之外，也可使 用鈷（C 〇 )、鐵（F e )、鈀（P d )、鍺（G e )、 鈾（P t )、銅（C u )、金（A u )、等等作爲觸媒元 素。使用光阻掩罩之離子佈植法、或電漿摻雜法可用於上 述觸媒元素的摻雜製程。在此情形中，由於變得較容易減 少摻雜區的佔據區及控制後述的水平生長區中的生長距離 ，所以，當構成微電路時，摻雜製程將爲有效的技術。 在完成觸媒元素的摻雜製程之後，在氫於4 5 0 °C下 發射一小時之後的不活化氛圍、氫氛圍或氧氛圍下，於 5 0〇至9 6〇°C (以5 5 0至6 5 0 °C代表）下，熱處 理4至2 4小時。之後，晶化非晶矽層4 0 0 3。在本實 施例中，於5 7 0 °C下’氫氛圍中執行加熱處理。 此時，非晶矽層的晶化會優先從有鎳摻雜之區 4 0 0 6中產生的核（原子核）開始，因此，形成晶化區 尺度適用中國國家標準（CNS ) Μ規格（210X297公釐) -52 - ϋ· ϋϋ m —a. m" m i-n —ϋ ϋϋ i m mi m' In-ί-r^Jmi ϋϋ In —ϋ II (請先閱讀背面之注意事項再填寫本頁) 1246707 A7 B7 五、發明説明（5〇) (請先閲讀背面之注意事項再填寫本頁) 4 0 0 7 ’其以幾乎平行於基底4 0 0 1的基底表面之方 式生長並由多晶砍層構成。晶化區4 0 〇 7稱爲「水平生 長區」。水平生長區係在比較匹配的狀態下，其中個別晶 體會聚集。因此，其具有總體晶化優良之優點。 此外，在未使用掩罩絕緣膜4 0 0 4下，醋酸溶液會 塗著於非晶矽層的整個表面上以用於晶化。 參考圖（1 2 D )。接著，執行觸媒元素的吸氣處理 。首先，選擇性地執行磷離子的摻雜。以形成的掩罩絕緣 膜4 〇 0 4，執行磷摻雜。假使此點發生時，.磷僅摻雜於 未由掩罩絕緣膜4 0 0 4遮蔽之多晶矽層的區域4 0 0 8 上（此區稱爲磷摻雜區4 0 0 8 )。此時，摻雜的加速電 壓及氧化層構成的掩罩厚度最佳化，以致於磷不會穿透掩 罩絕緣膜4 0 0 4。由於氧化層假使直接接觸主動層時不 會成爲污染的原因，所以，掩罩絕緣膜4 0 0 4雖然不須 爲氧化層，但爲氧化層時是有利的。 磷的劑量從1 X 1 0 1 4至1 X 1 0 1 5離子/ c m 2爲 適當的。在本實施例中，使用離子摻雜裝置，摻雜5 X 1 0 1 4離子/ c m 2的磷。 經濟部智慧財產局員工消費合作杜印製 此外，離子摻雜時的加速電壓定爲1 0 k e V。假使 採用1 0 k e V的加速電壓時，磷幾乎不會通過 15 0 n m厚的掩罩絕緣膜。 參考圖1 2 ( E )。接著，在6 0 0 °C的氮氛圍下以 熱處理執行鎳元素吸收1至1 2小時（在實施例中爲1 2 小時）。因此，如圖1 2 ( E )所示，鎳會被吸入及拉至 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -53 - 1246707 A7 B7 五、發明説明（51 ) ?妾近憐°在6 〇 〇 °C的溫度下，磷原子幾乎不會在層中移 動。但是’鎳原子可以移動數佰微米或更多。根據此點， 可瞭解到磷係最適宜吸收鎳的元素之一。 接著1 ’參考圖1 3 ( A )，說明多晶矽層的圖型化處 理。此時’磷摻雜區4 〇 〇 8，亦即吸入鎳的區域，不會 保：® ° S此’可取得幾乎未含鎳元素之多晶矽層的主動層 4 0 0 9至4 〇 1 1。所取得的多晶矽層之主動層 4 0 0 9至4 〇 1 1稍後變成T F T的主動層。
參考圖（13B)。在形成主動層4009至 4 0 1 1之後，由含有矽的絕緣膜構成之閘絕緣層 4 0 1 2會形成於其上至變成7 0 n m厚。在氧化氛圍中 ’於8 0 0至1 1〇〇°c (較佳地，9 5 0至1 0 5 0 °C )的溫度下，執行熱處理，藉以在主動層4 0 0 9’至 4 0 1 1與閘絕緣層4 0 1 2之間的邊界，形成熱氧化層 (未顯示）。 此外，在此階段執行熱處理以吸收觸媒元素（觸媒元 素的吸收處理）。在此情形中，熱處理係在含有鹵素的處 理氛圍中利用鹵素造成的觸媒元素吸收效果。而且，爲了 以鹵素充份取得吸收效果，較佳的是，在7 0 0 °C或更高 的溫度下執行熱處理。假使溫度低於7 〇 〇 °C，則將難以 分觸處理氛圍中的鹵素化合物，因此，恐怕無法取得吸收 效果。此外，在本情形中’關於含有鹵素的氣體’可使用 選自諸如 H C 1、H F、N F 3、Η B r、C 1 2、 C 1 F 3、Β C 1 2、F e、Β r 2、等等包含鹵素之化合 本紙張尺度適用中國國家標準（CNS ) A4規格（210 x 297公釐）—54 一 I -- (請先閲讀背面之注意事項再填寫本頁) -口 L0 經濟部智慧財產局員工消費合作社印製 1246707 A7 B7 五、發明説明（52 ) 物中之一或多種氣體。在此處理中，舉例而言’假使使用 H C 1 ，則主動層中的鎳會由氯的作用所吸收，並被移入 氛圍中成爲揮發的氯化鎳。此外，在執行使用鹵素的觸媒 元素之吸收處理之情形中，可以在掩罩絕緣膜4 0 0 4被 移除之後圖型化主動層之前，執行觸媒元素的吸收處理。 也可在圖型化主動層之後，執行觸媒元素吸收處理。再者 ，此二種處理可合倂。 接著，形成鋁構成的金屬層（未顯示）以形成圖型化 造成的閘電極原型。在本實施例中，鋁層可使用含有 2 w t %的銃。此外，閘電極可由摻雜有雜質之多晶矽層 所形成，以便提供導電性。或者，可使用諸如Μ 〇或W或 此金屬的金屬砍化物等耐熱金屬。 接著，藉由1 9 9 5年的日本公開專利公告號 1 3 5 3 1 8所揭示的技術，形成多孔陽極氧化層 4〇13至4〇2〇、非多孔陽極氧化層402 1至 4〇2 4 、及閘電極4〇2 5至4〇2 8 (圖1 3 ( Β ) )。 因此，取得如圖1 3 ( Β )中所示的狀態，接著，使 用閘電極4 0 2 5至4 0 2 8以及多孔陽極氧化層 4 0 1 3至4 0 2 0作爲掩罩，蝕刻閘絕緣層4 0 1 2。 而且，多孔陽極氧化層4 0 1 3至4 0 2 0會被移除以取 得圖1 3 ( C )中所示的狀態。在本實施例中，4 0 2 9 至4 0 3 1標示處理過的閘絕緣層。 參考圖1 4 ( A )。接著，執行摻雜製程，於其中， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -55 ' ---------衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1246707 A7 B7 五、發明説明（54) ，使用硼）以提供p型導電率。 (請先閲讀背面之注意事項再填寫本頁) 如同上述雜質摻雜處理一般，此處理會執行二次。由 於需要使N型導電率反轉成P型導電率，所以’摻雜濃度 比P離子摻雜濃度大數倍之B (硼）離子。 因此，形成構成CM〇S電路之P通道型TF T源極 區4034及汲極區4044、低濃度雜質區4045及 通道形成區4046。（參見圖14(B))。 此外，在閘電極由摻雜有雜質以提供導電率之多晶矽 層所形成的情形中，可使用習知的側壁結構以.形成低濃度 雜質。 · 接著，藉由爐退火、雷射退火或燈退火或它們之組合 ，活化雜質離子。同時，修復摻雜製程中可能遭受到的主 動層損傷。 參考圖1 4 ( C )。接著，形成氧化矽層及氮化矽層 構成的疊層以作爲第一中間層絕緣膜4 0 4 7，及形成接 點孔。之後，形成源極電極及汲極電極4 0 4 8至 4 0 5 2。此外，使用有機樹脂層作爲第一中間層絕緣膜 0 經濟部智慧財產局員工消費合作社印製 參考圖1 5 A。接著，第二中間層絕緣膜4 0 5 3會 由氮化矽層所形成。接著，形成0 . 5至3 // m厚之有機 樹脂層構成的第三中間層絕緣膜4 0 5 4。可使用聚醯亞 胺、丙烯酯、聚亞胺醯胺等作爲有機樹脂層。有機樹脂層 的優點係容易形成膜、層容易厚化、因相對介電常數低所 以可降低寄生電容、且平坦度優良、等筹。也可使用上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -57 - 1246707 A7 _____ B7 五、發明説明（55 ) 物質之外的其它有機樹脂層。 (請先閱讀背面之注意事項再填寫本頁) 接著，蝕刻第三中間層絕緣膜4 0 5 4的部份，及在 像素T F T汲極電極4 0 5 2上形成黑矩陣4 0 5 4，以 第二中間層絕緣膜夾於它們之間。在本實施例中，丁 i ( 鈦）用於黑矩陣4 0 5 4 ◦而且，在本實施例中，在像素 T F T與黑矩陣之間形成固持電容（也稱爲儲存電容）。 此外，在驅動電路部份中，使用黑矩陣4 0 5 4作爲第三 接線。而且，實施例的D / A轉換器電路之電容會由形成 源極電極與汲極電極時所產生的電極與黑矩陣.所形成。接 著，形成諸如丙烯酯樹脂等有機樹脂所製成的第四中間層 絕緣膜4 0 5 6。 接著，形成通過第二、第三、及第四中間層絕緣膜 4 0 5 3. 4〇5 4及4〇5 6之接點孔，並形成1 2 0 n m厚的像素電極4 0 5 7。此外，由於實施例係透射型 主動矩陣液晶顯示裝置的實施例，所以，使用諸如I T〇 或I nZn〇等透明導電層以作爲構成像素電極4057 之導電層。 經濟部智慧財產局員工消費合作社印製 二 浮 熱懸 加的 底中 基層 0 0 整補 將而 下素 P 元 ο 有 5 所 3 化 於氫 ， 由 中藉 圍可 氛 ， 氫此在因 ， ， 著時 接小 二 至 上底 底基 基陣 同矩 動 44^ ΠΠΙΠ 在主 ，之 理路 處電 述陣 上矩 由素 經像 。 及 )路 中電 層 S 動0 主 M. 在 C 是有 別.具 特成 (完 鍵 ，+ 說 礎 基 爲 底 基 .一H1 陣 矩 一 iliUl 主 的. 生 產 所顯 理晶 處夜 述型 上陣 以矩 ，動 著.主 接產 生 明 程 製 之 置 裝 示 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -58 - 1246707 A7 B7 五、發明説明（57 ) 置。 參考圖1 6 ( A )。首先，2 0 0 n m厚的氧化矽層 (請先閲讀背面之注意事項再填寫本頁) 5 0 0 2所構成之基層會形成於玻璃基底5 0 0 1上。基 層可藉由疊加氮化矽層而取得，或者僅由氮化矽層構成。 接著’使用電漿C V D法，在氧化砂層5 0 0 2上， 形成3 0 n m厚的非晶矽層，並將其脫氫。之後，藉由準 分子雷射退火，以形成多晶矽層（結晶矽層或多晶矽層） 〇 以習知之雷射晶化技術或熱晶化技術，執.行晶化製程 。在本實施例中，藉由以線性形式處理脈沖振盪型K F 準分子雷射，以將非晶矽層晶化。 此外，在本實施例中，採用非晶矽層作爲初始層，及 將其雷射退火，經由晶化而取得多晶矽層。但是，可使用 微晶矽層作爲初始層，或是直接形成多晶矽層。當然，可 以對所形成的多晶矽層執行雷射退火。此外，可執行爐退 火以取代雷射退火。而且，藉由如實施例1所示的方法， 執行非矽層的晶化。 經濟部智慧財產局員工消費合作社印製 將如此形成的結晶矽層圖型化，因而形成島狀矽層構 成的主動層5〇〇3及5〇〇4。 接著，形成氧化政層構成的閘絕緣層5 0 0 5以遮盖 主動層5 0 0 3及5 0 0 4，其中，於其上形成鉅及氮化 钽的疊層結構所構成之閘接線（包含閘電極）。（參見圖 16(A))。 閘絕緣層5 0 0 5係製成1 0 0 n m厚。當然’氧化 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-60 - 1246707 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（58 ) 石夕層除外’可以使用氧化砂層或氮化砍層、及氮氧化砍層 的疊層結構。此外，雖然其它金屬可用於閘接線5 〇 〇 6 及5 0 0 7 ’但是’相對於矽具有高飩刻選擇比例之材料 ，在後_處理中會是較佳的。 在如此取得圖1 6 ( A )中所示的狀態之後，執行第 一磷摻雜處理（磷添加處理）。此處，由於經由閘絕緣層 5 0 0 5執行摻雜，所以，加速電壓會建立至稍微高位準 之8 0 k e V。摻雜量也會被調整，以致於如此形成之第 一雜質區5 0 0 8及5 0 0 9的長度（寬度）會變成 〇而且，磷濃度會變成]_χι〇ι7原子/ c m 3。此時，以（η )表示磷濃度。可以使用砷取代磷 0 此外’使用閘接線5 0 0 6及5 0 0 7作爲掩罩，以 自我對齊的狀態形成第一雜質區5 0 0 8及5 0 0 9。此 時，本質結晶矽維持於閘接線5 0 0 6及5 0 0 7的正下 方，並形成通道形成區5010及5011。但是，事實 上由於第一雜質區會稍微摻雜於閘接線內，所以取得之結 構係閘接線5 0 0 6及5 0 0 7與第一雜質區5 0 〇 8和 5009會彼此重疊。（請參見圖16 (Β))。 接著，形成0 · 1至1 // m厚（以0 · 2至 0 . 3 // m爲代表）的非晶砂層，以遮蓋閘接線5 〇 〇 β 及5 0 0 7，並執行各向異性蝕刻以形成側壁5 0 1 2及 5 0 1 3 。側壁5 0 1 2及5 0 1 3會製成〇 · 2 // m寬 (當從閘接線的側壁觀察時）。（請參見圖1 6 ( C )) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -61 - (請先閲讀背面之注意事項再填寫本頁}
1246707 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（59) 〇 此外，由於在本實施例中使用無雜質摻雜的層作爲非 晶矽層，所以，形成本質矽層構成的側壁。 在取得圖1 6 ( C )中所示的狀態之後，執行第二磷 摻雜處理。在本情形中’加速電壓亦與第一次中一般設定 爲8 0 k e V。而且’調整摻雜量，以致於此次所形成的 第二雜質區5 0 1 4輿5 0 1 5中含有的磷濃度爲i X 1 0 1 8原子/ c m 3。此時，磷的濃度以（η )表示。 此外，在圖1 6 ( D )中所示的磷摻雜處理中，第一 雜質區5 0〇8及5〇〇9保持在側壁5 0 1 2與 5〇1 3的正下方。這些第一雜質區5 008及5 00 9 將作爲第一 L· D D。 此外，在圖1 6 ( D )的處理中，磷會摻雜於側壁 5 0 1 2與5 0 1 3中。事實上，由於加速電壓高，所以 磷係以磷濃度曲線的尾部（裙緣）在壁內佔優勢之狀態分 佈。雖然側壁的電阻成份可以由此磷所調整，但是假使磷 的濃度分佈相當不均勻，則其將變成施加至第二雜質區 5 0 1 4上的閘電壓於每一元素中變動的因素。因此，當 摻雜時，需要執行準確的控制。 接著，形成光阻掩罩5 0 1 6以遮蓋Ν Τ F Τ的一部 份以及形成光阻掩罩5 0 1 7以遮蓋整個P T F Τ。而且 ’在此狀態中，形成由閘絕緣層5 0 0 5的乾飩刻所處理 之閘絕緣層5 0 1 8。（參見圖1 6 ( Ε )). 此時，閘絕緣層5 0 1 8從側壁5 0 1 2凸出至其外 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -62 - ---------费-------1Τ-----0 (請先閱讀背面之注意事項再填寫本頁) 1246707 A7 B7 五、發明説明（60) (請先閲讀背面之注意事項再填寫本頁) 部之部份的長度（亦即，閘絕緣層5 0 1 8與第二雜質區 5〇1 4接觸之長度）會決定第二雜質區5 0 1 4的長度 (寬度）。因此，需要以高準確度執行光阻掩罩5016 的光罩對齊。 在取得圖1 6 ( E )中所示的狀態之後，執行第三磷 摻雜處理。由於磷將被摻雜於曝露的主動層上，所以，加 速電壓會設定於1 0 k e V的低位準。此外，調整摻雜量 ，以致於如此取得的第三雜質區5 0 1 9中所含的磷濃度 爲5 X 1 0 2 °原子/ c m 3。此時，磷濃度以.（η + )表示 。（請參見圖1 7 ( A ) )· 在本處理中，由於沒有磷被摻雜於光阻掩罩5 0 1 6 與5 0 1 7所遮蔽的部份上，所以，第二雜質區5 0 1 4 及5 0 1 5會原狀地保持於此部份中。因此，第二雜質 5 0 1 4會因而被分區。同時，第三雜質區5 0 1 9也會 被分區。 第二雜質區5014會作爲第二LDD，而第三雜質 區5 0 1 9會作爲源極區或汲極區。 經濟部智慧財產局員工消費合作社印製 接著，移除光阻掩罩5016及5017，及新近形 成光阻掩罩5 0 2 1 ，其能遮蓋整個N T F T。而且，移 除P T F T的側壁5 0 1 3，此外，藉由閘絕緣層 5 0 0 5的乾飩刻，形成形狀同於閘接線5 〇 0 7之閘絕 緣層5 0 2 2。（請參見圖1 7 ( B ))。 在取得圖1 7 ( B )中所示的狀態之後，.執行硼摻雜
處理（硼添加處理）。此處，加速電壓設定爲1 〇 k e V 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -63 - 1246707 A7 B7 五、發明説明（61 ) (請先閲讀背面之注意事項再填寫本頁) ，其中摻雜量會被調整，以致於第四雜質區中所包含的硼 濃度爲3 X 1 0 2 13原子/ c m 3。此時，硼濃度以（ P++)表示。（請參見圖17 (c))。 此外，由於硼也會被摻雜成在閘接線5 0 0 7內佔優 勢，所以，會在閘接線5 0 0 7內形成通道形成區 5〇1 1 。而且，在本處理中，形成於P T F T側之第一 雜質區5 0 0 9及第二雜質區5 0 1 5會被反轉成P型。 因此，事實上，雖然電阻値會於原先爲第一雜質區的部份 以及原先爲第二雜質區的部份處變動，但是，.由於以足夠 高的濃度摻雜硼，所以這不會造成問題。 因此，第四雜質區5 0 2 3會被分區。使用閘接線 5〇0 7作爲掩罩，以完全自我對齊的狀態，形成第四雜 質區5 0 2 3，且第四雜質區會作爲源極區或汲極區。在 本實施例中，雖然未對P T F T形成L D D區，亦未形成 偏移區，但是，由於PTFT本質上具有高可靠度，所以 不會有問題。因此，由於〇N電流會增加，所以無L D D 區形成的情形具有更多優點。 經濟部智慧財產局員工消費合作社印製 因此，如同最後顯示於圖1 7 ( C )中般，通道形成 區、第一雜質區、第二雜質區及第三雜質區會形成於 NT F T的主動層上，並僅有通道形成區與第四雜質區形 成於P T F T的主動層上。 因此，在取得圖1 7 ( C )中所示的狀態之後，形成 1 // m厚的第一中間層絕緣膜5 0 2 4。必須使用氧化矽 層、氮化矽層、氮氧化矽層、有機樹脂層或它們的疊層， 本^張尺度適用中國國家標準（CNS ) A4規格（210父297公釐1 -64: 1246707 Α7 Β7 五、發明説明（62 ) 作爲第一中間層絕緣膜5 0 2 4。關於有機樹脂層，可使 用丙烯酸樹脂層。 (請先閲讀背面之注意事項再填寫本頁) 在形成第一中間層絕緣膜5 0 2 4之後，形成由金屬 材料製成的源極接線5 0 2 5和5 0 2 6、以及汲極接線 5 0 2 7。在本實施例中，採用三中間層接線，其中含有 鈦的鋁層由鈦夾於中間。 此外，在使用稱爲B C B (苯並環丁烯）的樹脂層作 爲第一中間層絕緣膜5 0 2 4之情形中，平坦度可增加， 同時，變成能夠使用銅作爲接線金屬。由於銅的接線電阻 低，所以，其可有效作爲接線材料。 在如此形成源極接線及汲極接線之後，形成5 0 n m 厚的氮化矽層5 Ο 2 8作爲被動層。此外，於其上形成第 二中間層絕緣膜5 0 2 9作爲保護膜。可使用同於上述第 一中間層絕緣膜5 0 2 4之材料作爲第二中間層絕緣膜 5 0 2 9。在本實施例中，採用之結構係疊加5 Ο n m厚 的丙烯酸樹脂層疊於氧化矽層上。 經濟部智慧財產局員工消費合作社印製 在經由上述處理之後，完成具有如圖1 7 ( D )中所 示的結構之C Μ〇S電路。由於，在實施例所形成的 C Μ〇S電路中，N T F Τ具有優良的可靠度，所以，整 個電路的可靠度可觀地增加。而且，假使採用如本實施例 中所示的此結搆時，N T F Τ與？丁？丁的特徵平衡（電 特徵平衡）變成優良的。 此外，像素T F Τ也可由Ν 丁 F Τ構成。. 在取得圖1 7 ( D )中所示的狀態之後，打開接點孔 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -65 - 1246707 A7 B7 五、發明説明（65 ) 將如此形成的結晶矽層圖型化，因而形成島狀半導體 主動層700 3 、 7〇〇4 、及7〇〇5 。 (請先閱讀背面之注意事項再填寫本頁) 接著，形成主要由氧化矽或氮化矽構成之閘絕緣層 7〇〇6以遮蓋半導體主動層7〇03 、7004及 7〇〇5 。此處，以電漿C V D法，形成1 0 0 n m厚的 氮氧化矽層。雖然未於圖1 9中說明，但可使用濺射方法 ，形成1 0至2 0 0 n m (舉例而言，5 0 n m )厚的鉬 (Ta).，作爲第一導電層，及形成1〇〇至 1 0 0 0 n m厚（舉例而言，2 0 0 n m厚）.的鋁（A 1 )作爲第二導電層，因此·，在閘絕緣層7 0 0 6的表面上 構成第一閘電極。而且，藉由習知的圖型化技術，形成導 電層 7 0 0 7、7 0 ◦ 8、7 0 0 9、和 7 〇, 1 0、以及 第二導電層 7 〇 12、7013 、7014、及 7 0 15 ，它們係構成第一閘電極。 經濟部智慧財產局員工消費合作社印製 在使用鋁作爲構成第一閘電極的第二導電層之情形中 ’可使銘純銘、或是銘合金，在銘合金中，選自鈦、砂、 及銃中的任何元素會以〇 · 1至5 a t m %的比例摻雜於 合金中。此外，在使用銅的情形中，雖然未顯示，但是， 較佳的是，氮化矽設置於閘絕緣層7 0 〇 6的表面上。 此外，在圖1 9中’採用之結構係增加的電容部份設 置於構成像素矩陣電路之η通道型T F T的汲極側處。此 時，在增加的電容部份處的接線電極7 〇 1丨及7 〇 i 6 係由同於第一閘電極的材料所形成。 當如此形成圖1 9 ( A )中所示的結構時，執行摻雜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1246707 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（67 ) 作爲掩罩的光阻層之光阻掩罩7 0 2 4及7 0 2 5所遮蓋 。雖然（B )、鋁（A 1 )、鎵（G a )、等等係習知之 提供P型的雜質元素，但是，此處使用乙硼烷（B 2 Η 6 ) ，以離子摻雜法，使用硼作爲雜質元素。此處，加速電壓 爲8 0 k e V，且硼係以2 X 1 0 2 ◦原子/ c m 3的濃度 摻雜。如圖1 9 ( C )所示，形成摻雜有高濃度的硼之區 域7〇2 6以及了〇2 7 。 在移除光阻掩罩7 0 2 4及7 0 2 5之後，執行形成 第二閘電極之處理。此處，使用鉬作第二閘電極的材料及 形成爲1〇〇至1〇0〇n m厚，舉例而言，2 0 0 n m 厚。也以習知的方法，執行圖型化，因而形成第二閘電極 7 〇 2 8 、7 0 2 9 、7 0 3 0、及 7 0 3 1 。此時，執 行圖型化，以致於第二閘電極的長度變成5 # m。結果， 形成第二閘電極，以致於在第一閘電極的二側形成與閘絕 緣層接觸5 // m長的區域。 此外，雖然在構成像素矩陣電路之η通道型T F T的 汲極側設有固持電容部份，但是，當形成第二閘電極時， 會同時形成固持電容部份的電極7 0 3 2。
使用第二閘電極7 0 2 8、7 0 2 9、7 0 3 0及 7 0 3 1作爲掩罩，執行摻雜雜質元素之處理以提供第二 η型。此處，如同上述，使用磷化氫（ρ η 3 )執行離子摻 雜法。在本處理中，加速電壓會設定於8 〇 k e V的高位 準，以便將磷經由層7 0 0 6摻雜至閘絕緣層7 0 0 6正 下方的半導體層。有磷摻雜於上的區域係η通道型T F T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -70 - 訂 (請先閱讀背面之注意事項再填寫本頁) 1246707 A7 B7 五、發明説明（68 ) (請先閱讀背面之注意事項再填寫本頁) ，且較佳的是區域上的磷濃度設定爲1 X 1 0 1 9至1 X 1〇2 1原子/ c m 3，以使這些區域作爲源極區7 0 3 5 、7 043 、及汲極區7 0 36 、7044。此處，濃度 設定爲1 X 1 02°原子/cm3。 此外，雖然此處未顯示，但是，遮蓋源極區7 0 3 5 、7〇4 3及汲極區7 0 3 6 、7 0 4 7之閘絕緣層會被 移除，這些區域的半導體層會曝露，並直接摻雜磷。假使 增加此處理，則在離子摻雜法中加速電壓可以降低至 1 0 k e V，並且能夠有效率地摻雜磷。 . 再者，雖然磷會以相同濃度摻雜於p通道型T F T源 極區7 0 3 9及汲極區7 0 4 0中，但是，由於硼會以先 前處理中的濃度之二倍摻雜，所以導電率不會被反轉，且 於P通道型T F T的操作中不會有問題。 由於以個別濃度摻雜之提供η型或p型的雜質元素會 如原狀般未被活化，且未有效地作用，所以，需要執行摻 雜處理。藉由使用電熱爐之熱退火法、使用上述準分子雷 射之雷射退火法、或使用鹵素燈之快速熱退火法（R 丁 A )，以執行此處理。 經濟部智慧財產局員工消費合作社印製 在熱退火法中，藉由氮氛圍中、5 0 °C下二小時的加 熱處理，取得活化。在本實施例中，鋁會用於構成第一閘 電極之第二導電層。但是，由於會形成鉅製成的第一導電 層及第二閘電極以遮蓋鋁，鉬係作爲阻隔層，其中防止鋁 元素在其它區域上佔優勢。此外，在雷射退火法中，藉由 以線性形式聚集及照射脈沖振盪型K r F準分子雷射光。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -71 - 1246707 A7 B7 五、發明説明（70 ) 1 5 〇 n m厚的鈦層係藉由濺射法連續地形成。 因此，如圖19 (E)所示，在基底700 1上形成 (請先閱讀背面之注意事項再填寫本頁) C Μ〇s電路及主動矩陣電路。此外，在主動矩陣電路的 η通道型T F Τ的汲極側同時形成固持電容部份。如上所 述/形成主動矩陣基底。 接著，使用圖2 0 ( A )及2 0 ( Β )，說明以 C Μ 〇 S電路及主動矩陣電路爲基礎之主動矩陣型液晶顯 示裝置的製造方法，C Μ〇S電路及主動矩陣電路係藉由 上述處理而產生於相同基底上。首先，在處於圖1 9 ( Ε 經濟部智慧財產局員工消費合作社印製 )所示的狀態中之基底上形成被動層7 0 5 5 ，以遮蓋源 極電極7〇5〇、7052、7053以及汲極電極 7 0 5 1和7 0 5 4。被動層7 0 5 5係由5 0 n m厚的 的氮化矽層所形成，由有機樹脂構成的第二中間層絕緣膜 7 0 5 6會形成至約1 0 0 0 n m厚。可使用聚醯亞胺樹 脂、丙烯酸樹脂、聚亞胺醯胺樹脂、等等作爲有機樹脂。 使用有機樹脂層所產生的優點係容易形成、由於相對介電 常數低而可減少寄生電容、以及平坦度優良。此處，在塗 著於基底上之後，使用可熱聚合型之聚醯亞胺，及在 3 〇 〇 T：將其燃燒以形成有機樹脂層。 接著，在第二中間層絕緣膜7 0 5 6的像素區之部份 上形成黑矩陣（光遮蔽層）7 0 5 7。黑矩陣7 0 5 7可 由有機樹脂層形成，有機樹脂層係有金屬層或染料注入。 此處，以濺射法形成鈦。 此外，在驅動電路部份中，使用黑矩陣作爲第三接線 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -73 - 1246707 Α7 Β7 五、發明説明（71 ) 。而且，由產生源極電極及汲極電極時所產生的電極及黑 矩陣，形成根據發明之D / A轉換器電路的電容。 (請先閲讀背面之注意事項再填寫本頁) 在形成黑矩陣7 0 5 7之後，形成第三中間層絕緣膜 7〇5 8。如同第二中間層絕緣膜7 0 5 6般，使用省機 樹脂層以形成第三中間層絕緣膜7 0 5 8。在第二中間層 絕緣膜7 0 5 6與第三中間層絕緣膜7 0 5 8處，形成到 達汲極電極7 0 5 4之接點孔，因而形成像素電極 7 0 5 9。在需要反射型液晶顯示裝置的情形中，可使用 金屬層。此處，由於採用透射式液晶顯示裝置，所以，藉 由濺射法，形成1 〇 〇 n m厚的氧化銦錫（I T〇）層， 因而形成像素電極7059。 •在形成圖2 0 ( A )中所示的狀態之後，形成對齊層 .7 0 6 0。聚醯亞胺樹脂大部份甩於一般液晶顯示元素的 對齊層。在計相對基底7 0 7 1上形成相對電極7 0 7 2 及對齊層7 0 7 3。在形成對齊層之後，執行摩擦處理， 以致於液晶元素會以某預傾斜角度平行地對齊。 經濟部智慧財產局員工消費合作社印製 經由上述處理，以習知的細胞組裝製程，藉由密封材 料及間隔器（二者均未顯示），黏合主動矩陣電路、有 C Μ〇S電路形成於上的基底、及相對基底。之後，液體 材料7 0 7 4會供應至基底之間並由密封劑（未顯示）完 全地密封。因此，如圖2 0 ( Ε )所示，完成主動矩陣型 液晶顯示裝置。 (實施例6 ) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ^74- 1246707 五、發明説明（72) 貝施例6係_不反轉父錯型τ I? τ作爲具有根據發明 的D A C之主動矩陣型液晶顯示裝置的實施例^ (請先閱讀背面之注意事項再填寫本頁) 爹考圖2 1。圖2 1係顯示反轉交錯型的n通道型 T F T之剖面視圖，其構成根據實施例之主動矩陣型液顯 示裝置。此外，雖然在圖2 1中僅顯示一 ^通道型T F T ’但疋’無須多§，如實施例1中般，C Μ〇S電路可由 Ρ通道型TF Τ及η通道型TFT構成。亦無須多言，像 素T F T可由相同結構構成。 基底係由8 0 〇 1標示。可使用如實施例3中所示之 基底。執化砂層係以8 0 0 2標示。鬧電極係以8 0 0 3 標示。閘絕緣層係以8 0 0 4標示。多晶矽層構成的主動 層係以8〇〇5 、 8〇〇6 、 8〇〇7及8 0 0 8標示。 當產生主動層時，使用實施例1中所述之同於晶化非晶矽 層之方法。也可使用雷射光晶化非晶矽層之方法（較佳地 ’線性雷射光、或表面雷射光）。此外，源極區係以 8 0 0 5標示，汲極區係以8 0 0 6標示，低濃度雜質區 經濟部智慧財產局員工消費合作社印製 (L D D區）係以8 0 0 7標示，而通道形成區係以 8 0 0 8標示。通道保護層以8 0 0 9標示，中間層絕緣 膜以8 0 1 〇標示。源極電極及汲極電極分別以8 0 1 1 及8〇1 2標示。 (實施例7 ) 在實施例7中，說明主動矩陣型液晶顯示裝置由結構 不同於上述實施例之反轉交錯型T F T構成之實施例。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -75 - 1246707 A7 __B7 五、發明説明（74 ) (實施例8 ) (請先閲讀背面之注意事項再填寫本頁) 雖然，在根據上述實施例之主動矩陣型液晶顯示裝置 或被動矩陣型液晶顯示裝置中，使用向列型液晶的T n模 式作爲顯示模式，因此，可使用其它顯示模式。 此外，使用快速響應時間無臨限抗鐵電液晶或鐵電液 晶，以構成主動矩陣型液晶顯示裝置。 此外，在使用根據發明的D A C之主動矩陣型半導體 顯示裝置中’使用光學特性可以被調變以回應.施加電壓之 任何其它顯示介質。舉例而言，可使用電發光元件。 除了 T F T之外，可使用Μ I Μ元件作爲主動元件， 主動元件係用於主動矩陣型液晶顯示裝置之主動矩陣電路 中。 經濟部智慧財產局員工消費合作社印製 如上所述，在使用根據發明的D A C之主動矩陣型液 晶顯示裝置中’除了 T N液晶之外，尙可使用不同型式的 液晶。舉例而言，可使用下述文獻揭示之液晶，H. Furue 等於 1 998 年，SID 發表之"CharactensUcs and Dnvmg Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-scale Capability〃，T. Yoshida 等於 1 997 年於 SID DIGEST, 841 發表 之"A Full-Color Threshold less Anti-ferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time's. Inui 等於 J. Mater, C hem. 6(4), 671-673 發表之 "Thresholdless anti-ferroelectricity in liquid crystals and its 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -77 - 1246707 A7 B7 五、發明説明（75 ) application to displays",及美國專利公告號 5594569。 (請先閲讀背面之注意事項再填寫本頁) 在某溫度範圍下顯示抗鐵電相之液晶稱爲「抗鐵電液 晶」。在具有抗鐵電液晶的混合液晶中，有無臨限抗鐵電 混合液晶，其顯示電光回應特性，透射因數會相對於電場 連續地改變。在無臨限抗鐵電混合液晶中，可發現顯示V 形型式的電光響應特性者，以及驅動電壓約± 2 · 5 V者 (胞厚度：約1 # m至2 // m )。 圖3 3係實施例，顯示臨限抗鐵電混合液晶的光透射 因數的特徵、顯示相對於施加電壓之V形型式電光響應。 圖3 3中的縱軸標示透射因數（光學單位），而橫軸標示 施加電壓。此外，在液晶裝置的入射側偏轉板的透射軸會 建立成幾乎平行於無臨限抗鐵電混合液晶的碟狀結構相的 垂直方向，其幾乎與液晶裝置的摩擦方向一致。而且，外 離側的偏轉板之透射軸係建立成與入射側的偏轉板之透射 軸幾乎成直角（正交）。 如圖3 3所示，假使使用此臨界抗鐵電混合液晶，則 發現低電壓驅動及階度顯示能致動。 經濟部智慧財產局員工消費合作社印製 即使在此低壓驅動無臨限抗鐵電混合液晶用於具有根 據發明的D A C之主動矩陣型液晶顯示裝置的情形中，也 能夠降低D A C的輸出電壓，因此，變成能夠降低D A C 的操作電源，及降低驅動器的操作電源電壓。因此，可在 主動矩陣型液晶顯示裝置中取得低耗電及高可靠度。 因此，在使用低電壓驅動無臨限抗鐵電混合液晶之情 形中，假使使用具有比較小寬度（低濃度雜質區）（舉例 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -78 - 1246707 A7 B7 五、發明説明（77 ) 壓驅動及階度顯示是能夠致動的。顯示此電光特性的鐵電 液晶可用於根據發明之液晶顯示裝置中。 (請先閲讀背面之注意事項再填寫本頁) 具有如圖3 3及3 9所示的此電光特性之每一液晶可 作爲根據發明的液晶顯示裝置之顯示介質。 (實施例9 ) 關於主動矩陣型半導體顯示裝置及被動矩陣型半導體 顯不裝置，其使用根據發明之D a C，有很多應用。在實 施例中，說明半導體裝置，於其中倂有使用根據發明之 D A C的主動矩陣型半導體顯示裝置。 關於半導體裝置’有攝影機、靜態相機、投影機、頭 戴式顯示器、汽車巡航單元、個人電腦、及攜帶式資訊終 端（行動電腦、攜帶式電話、等等）。圖2 3及2 4係顯 不其一實施例。 圖2 3 ( A )係顯示前投影式投影機，其由本體 1 0 001 、主動矩陣型半導體顯示裝置10002 (舉 經濟部智慧財產局員工消費合作社印製 例而言，液晶顯示裝置）、光源]_ 〇 〇 〇 3、光學系統 1〇0〇4 、及皆幕1〇〇〇5。此外，圖23 (A)顯 示具有一半導體顯示裝置之前投影式投影機。而且，藉由 倂入三半導體顯示裝置（每一者對應於r、G及b光）， 可以取得較局解析度及較筒厚度的前投影型投影機。 圖2 3 ( B )係顯示後投影式投影機，其中本體係以 1 0 0 0 6標τκ ’主動矩陣型半導體顯示裝置係以 1 0 0 0 7標示，光源係以1〇〇〇8標示，反射器係以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）7〇〇~ -- '^ 1246707 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（78 ) 1 0 0 0 9標示，而螢幕係以1 〇 〇丄〇標示。此外，圖 2 3 ( B )顯不後投影型投影器，於其中具有三主動矩陣 型半導體顯示裝置（分別對應於r、G及B光）。 圖2 4 ( A )係顯示攜帶式電話，其包括本體 1 1 0 0 1、語音輸出部份1 1 〇 〇 2、語音輸入部份 1 1 0 0 3、主動矩陣型半導體顯示裝置1 1 〇 〇 4、操 作開關1 1 0 0 5、及天線1 1 〇 〇 6。 圖2 4 ( B )係顯示攝影機，其包括本體1 2 〇 〇 1 、主動矩陣型半導體顯示裝置1 2 〇 〇 2、語.音輸入部份 1 2〇0 3 、操作開關1 ·2 0 〇 4、電池1 2 0 0 5、及 影像接收部份1 2 0 0 6。 圖2 4 ( C )係顯示行動電腦，其包括本體 1 3 0 〇 1、相機部份1 3 0 0 2、影像接收部份 1 3 〇 0 3、操作開關1 3 0 0 4、及主動矩陣型半導體 顯示裝置13〇〇5。 圖2 4 ( D )係顯示頭戴式顯示器（也稱爲護目鏡顯 示裝置），包括本體1 4 0 0 1、及主動矩陣型半導體顯 示裝置14002。 圖2 4 ( Ε )係顯示攜帶式電子書（電子書），包括 本體1 5 00 1、主動矩陣型半導體顯示裝置15 002 及1 5 0 〇 3、記憶介質1 5 0 0 4、操作開關 1 5〇〇5 、及天線1 5〇0 6 。 除了上述電子裝置之外，根據本發明的顯示裝置可應 用至不同型式的裝置，舉例而言，電視機、電子遊戲裝置 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -81 - I--------费衣------、玎----.0 (請先閱讀背面之注意事項再填寫本頁) 1246707 A7 B7 五、發明説明（79 ) 、個人電腦、放影機等等。 (實施例1 0 ) (請先閲讀背面之注意事項再填寫本頁) 在實施例1 0中，將說明具有根據發明的D / A轉換 器電路之液晶顯示裝置的另一實施例。而且，在實施例中 ，類似於實施例2中的處理可應用至特別提到的部份。 在實施例1 0中，，藉由使用掩罩絕緣膜4 0 〇 4， 將醋酸鎳溶液塗著於非晶矽層的幾乎整個表面上，作爲如 圖1 2 ( A )中所示的狀態之觸媒元素摻雜處理。 在完成觸媒元素摻雜處理之後，接著，在4 5 0 °C下 執行脫氫約一小時。除了在不活化氛圍、氫氛圍、或氧氛 圍中，在5 0 0至9 0 Ot (以5 5 0至6 5 Ot：爲代表 )加熱處理四至二十四小時之外，尙會將非晶砂層
4 0 0 3晶化。在本實施例中，在氮氛圍中，在5 9 0 °C 下執行加熱處理八小時。 經濟部智慧財產局員工消費合作社印製 之後’執行加熱處理（觸媒元素的吸收處理）以吸收 觸媒元素。在實施例的情形中，藉由使鹵素含於處理氛圍 中，加熱處理會利用鹵素之觸媒元素的吸收效果。此外， 爲了充份地取得鹵素的吸收效果，較佳的是在高於 7 0 0 °C的溫度下，執行上述加熱處理。假使溫度小於此 溫度’則將難以分解鹵化物，且恐怕無法取得吸收效果。 此外，在此情形中，關於含有鹵素的氣體，可使用選自諸 如 H C 1、H F、N F 3、Η B r、C 1 2、C 1 F 3、 B C 1 2、F 2、B I* 2等之一種或多種化合物。在本實施 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） · 82 - 1246707 A7 B7 五、發明説明（80 ) 例中，在〇2及H C 1氛圍中，在9 5 0 °C的溫度下，執行 加熱處理，以及執行吸收處理及同時形成熱氧化層。 (請先閲讀背面之注意事項再填寫本頁) 在此之後，形成閘絕緣層。在本實施例中，關於鬧，絕 緣層的厚度，其最終厚度可形成至約5 0 n m厚。 所有其它處理可參考實施例2。 下述表1係顯示實施例1 0的製程所取得的T F T之 特徵。 表1 L/W = 6.8/7.6[// m] Nch Pch Ion[ // A] • 227 91.5 Ioff[pA] 3.10 11.8 Ion/Ioff[dec.] 7.86 6.89 Vth[V] 0.44 -0.56 S value[V/dec·] 0.08 0.10 !jl FE(max)(cm2/Vs) 314 131 * β FE(max)[cm2/Vs] 425 262 經濟部智慧財產局員工消費合作社印製 在表1中’L/W表示（通道長度/通道寬度）， I ο η表示（開啓電流），I 〇 f f表示（關閉電流）， I ο n / I 〇 f f表示（開啓電流與關閉電流的比例之共 同對數）’ V t h表示（臨限電壓）、Svalue表示（S値） ，// F E表示（場效移動度），其中v f E具有*表示L = 50//m 之 TFT 的"FE。 此處，圖3 0係實施例1 〇的製程取得的T F T之特 - 83 本紙張尺度適用中國國家標準（CNS ) A4規格（ 1246707 A7 B7 五、發明説明（81 ) 徵圖。在圖3 0中，V g係顯示閘電壓，I d係顯示汲極 電流，而V d係顯示汲極電壓。 (請先閲讀背面之注意事項再填寫本頁) (實施例1 1 ) 在實施例1 1中，將說明具有本申請人製造之根據發 明的D A C ( 8位元）之主動矩陣型液晶顯示裝置的實施 例。 下述表2係顯示有本申請人製造之根據發明的D A C 之主動矩陣型液晶顯示裝置的規格。 表2 顯示器對角線尺寸 2.6吋 像素數目 1920X1080 像素大小 30(H) X 30(V)[// m] 孔徑比 46% 輸入資料 8位元 電源（邏輯） 5V 輸入資料速率 80MHz 資料驅動器的頻率 10 MHz 掃瞄驅動器的頻率 8.1KHz 定址模式 行反轉 對比 >100 經濟部智慧財產局員工消費合作社印製 此外，資料驅動器及掃瞄驅動器電路分別標示源極訊 號線驅動電路及閘極訊號線驅動電路。而且，執行源極訊 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -84 - 1246707
五、發明説明（82) 線反轉顯不作爲定址模式。 圖3 i係顯示具有根據發明的D a c之主動矩陣型液 晶顯示裝置的顯示實施例，將於本實施例中詳述。 此外’圖3 2係顯示前投影型投影機的顯示實施例， 於其中使用均具有根據發明的D A C之三主動矩陣型液晶 顯示裝置，將於下說明之。而且，關於前投影型投影機， 可參考實施例g 〇 如圖3 1及圖3 2所示，在具有根據發明的D A C之 主動矩陣型液晶顯示裝置中，可取得非常微小的階度顯示 (實施例1 2 ) 經濟部智慧財產局員工消費合作社印製 ---------衣-- (請先閲讀背面之注意事項再填寫本頁) 在實施例中’參考圖3 4至3 8，說明具有根據發明 的驅動電路之液晶顯示裝置的製造方法之實施例。在根據 發明的液晶顯示裝置中，像素部份、源極驅動器、閘極驅 動器、等等’係整體地形成於一基底上。此外，爲便於說 明，構成像素T F T的一部份及根據發明的驅動電路之 N c h T F T以及構成反相器電路之？〇11丁厂丁和 N c h T F T會形成於相同基底上。 在圖（3 4 )中，可使用低鹼玻璃基底及石英基底作 爲基底1 6 0 0 1。於本實施例中使用石英基底。爲了防 止雜質在基底1 6 0 0 1中佔優勢，形成諸如氧化矽層、 氮化矽層、氮氧化矽層等基層1 6 0 0 2 °舉例而言’使 用電漿C V D法，疊層及形成1 〇 〇 n m厚的S i Η 4、 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -85 - 1246707 A7 B7 ___ 五、發明説明（83 ) N Η 3、及N 2〇製成之氮氧化矽層，也疊層及形成 2 0 0 n m厚的S 1 H d與Ν 2〇製成之氮氧化矽層。 (請先閲讀背面之注意事項再填寫本頁) 接著，使用諸如電漿C V D法、濺射法等習知方法’ 形成20至150n m (較佳地，30至8〇nm)厚的 具有非晶矽結構之半導體1 6 0 0 3 a。在本實施例中， 以低壓熱C V D法，形成5 3 n m厚的非晶矽層。非晶砂 半導體層及微晶矽半導層可作爲具有非晶結構之半導體層 ，可應用諸如非晶矽鍺層等具有非晶結構的化合物半導體 層。而且，由於能夠形成基層1 6 0 0 2及非晶矽層 1 6 0 0 3 a ，所以，可以連續地形成此二者。在本情形 中，由於在基層形成之後，它們不會曝露於大氣下，所以 ，可防止其表面受污染。也能夠減少要製造的T F T之不 均勻，及臨限電壓的波動。（參見圖3 4 ( A ))。 使用習知的結晶技術，從非晶矽層1 6 0 0 3 a形成 經濟部智慧財產局員工消費合作社印製 晶結矽層1 6 0 0 3 b。舉例而言，雖然可應用雷射晶化 方及熱晶化法（固相生長法），但是，於此使用符合 1 9 9 5年日本公開專利號1 3 0 6 5 2中揭示的技術之 使用觸媒元素的晶化法，形成結晶矽層1 6 0 0 3 b。雖 然熱處理會視非晶矽層的氫含量比例而定，但是，在晶化 製程之前、執行4 0 0至5 0 0 t：的熱處理約一小時。較 佳的是，在氫含量比例減少至5原子％或更少之後，開始 晶化。由於非晶化砂層會結晶且原子會重新對齊而變成很 微小，所以，所產生的晶化矽層之厚度會從非晶矽層的初 始厚度減少1至1 5 % (在本實施例中爲5 4 n m )。（ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -86 - 1246707 Α7 Β7 五、發明説明（84 ) 請參見圖3 4 ( B ))。 (請先閲讀背面之注意事項再填寫本頁} 藉由圖型化結晶矽層1 6 0 0 3 b如島般，可形成島 狀半導體層1 6 0 0 4至1 6 0 0 7。之後，以電漿 C V D法或濺射法，由5 〇至1 5 0 n m厚的氧化矽層形 成掩罩層1 6 0 0 8。（參見圖3 4 ( D ))。在實施例 中，掩罩層1 6 0 0 8的厚度爲1 9 9 nm ^ 接著，設置光阻掩罩1 6009 ，及在形成11通道型 TFT之島狀半導體層1 6 〇 q 4至1 6 0 〇 7的整個表 面上，摻雜1 X 1 〇18至5 X 1 017原子/ cm3濃度的 硼（B )以作爲提供p型的雜質元素。摻雜硼（B )的目 的係用以控制臨限電壓。可以用離子摻雜法，摻雜硼（B )，或是形成非晶砂層時，同時摻雜硼。此處，並未要求 硼摻雜。（參見圖3 4 ( D ))。 爲了形成驅動器的驅動電路等之η通道型T F T的 L D D區，將產生η型之雜質元素選擇性地摻雜於島狀半 導體層1 6 0 1 0至1 6 0 1 2上。因此，事先形成光阻 掩罩1 6 0 1 3至1 6 0 1 6。關於提供η型的雜質元素 經濟部智慧財產局員工消費合作社印製 ，可使用磷（Ρ )及砷（A s )。此處，採用使用磷化氫 (P Η 3 )的離子摻雜法，以摻雜磷（P )。所形成的雜質 元素區1 60 1 7及1 6〇1 8之磷（Ρ)濃度可在2χ 1 0 1 6至5 X 1 0 1 9原子/ c m 3的範圍。在本說明書中 ，含於雜質區1 6 0 1 7至1 6 0 1 9中提供η型之雜質 元素的濃度，於此以（η )表示。雜質區1 6 〇 1 9係形 成像素部份的固持電容之半導體層，及以相同濃度摻雜磷 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -87 - 〜丁 a合 1可由氮 i N )、 )可使用 層（B ) 含於其中 1246707 A7 _ B7 五、發明説明（86 ) 上述元素構成的合金（以Μ 〇 - W合金層或Μ 〇 金層爲代表）所形成，且導電層（A) 16〇2 化鉅（T a N )、氮化鎢（W N )、氮化欽（丁 或氮化鉬（Μ ο N )所形成。此外，導電層（A 矽化鎢、矽化鈦、或矽化鉬作爲取代。關於導電 1 6 0 2 2 ，在慮及減少電阻的情形下，減少包 的雜質濃度是較佳的。特別地，在氧濃度減少至 3〇p p m或更少的情形中，可取得較佳結果。舉例而会 ’假使鎢（W )的氧濃度減少至3 〇 p p m或更少時，可 取得2 0 μ Ω或更少的相對電阻。 導電層（Α) 16〇21製成1〇至5〇11111厚（較 佳地，2 0至3 0 n m厚）’及導電層（β ) 1 6 〇 2 2 製成200至400nm厚（較佳地，250至 3 5 0 n m厚），是較佳的。在實施例中，5 〇 n ^ ^ ^ u m厚的 氮化鉅層用於導電層（B ) 1 6 0 2 2。或是以猶射法形 成。在以濺射法形成層時，假使適量的X e及K r塡加至 A r氣以用於濺射時’則要產生的層之內部應力會減輕， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -89 - (請先閲讀背面之注意事項再填寫本頁}
矽} 於彳緣 藉 成 A 成層絕 及 形一形電閘 ， 使層進導在。7 假電改，屬 } 2 ， 導以時金 } ο 是至可同鹼(C6 但雜， 。量 1 ， 摻此化少 3 至 示會因氧的 δ 3 圖 顯 }。止染見 2 未 Ρ 厚防污參 ο 然 c m 可止靑 6 雖 鱗 η 也防 { 1 ， 上 ο ， 以 。 罩 且層 2 度可勢掩 而矽至著} 優阻 ο 在 2 黏 CQ 佔光 落，方的 { 上成 剝的下層層 ο 形 層效 1 電電 2 ， 止有 2 .導導 ο 著 防是 ο 之及 6 接 Μ會 6 上 1 因層 ^—^其Α層 經濟/部智慧財產局員工消費合作社印製 1246707 Α7 Β7 五、發明説明（88 ) (請先聞讀背面之注意事項再填寫本頁) e m 3。在本說明書中，包含於此處所形成的雜質區 1 6 3 〇 8至1 6 0 4 2中之提供η型的雜質元素之濃度 以（n f )表示。（請參見圖3 6 ( B ))。 雖然雜質區1 6 0 3 8至1 6 0 4 2已含有先前處理 中摻雜的磷（P )或硼（B )，但是，會以比其高之足夠 高的濃度摻雜磷，故無須考慮導因於先前處理中摻雜之磷 (P )或硼（B )的影響。此外，摻雜於雜質區 16038中的磷（P)濃度爲圖10 (A)中摻雜的硼 濃度之一半或三分之一，可以確保p型導電率，且在 TFT特徵中不會產生不利影響。 而且，執行摻雜提供η型雜質的處理，以形成像素部 份的η通道型T F Τ之L D D區域。此處，藉由離子摻雜 法，以自我對齊狀態，並使用閘電極1 6 0 3 1作爲掩罩 ’以摻雜提供η型的雜質元素。要摻雜的磷（Ρ )濃度爲 1 X 1 〇16至1 X 1 〇18原子/ cm3，其中以低於圖 35、圖36 (A)及圖36 (B)中摻雜的雜質元素濃 經濟部智慧財產局員工消費合作社印製 度，摻雜雜質，且事實上僅形成灘質區1 6 0 4 3及 1 6 044。在本說明書中，包含於雜質區1 6 0 4 3與 1 6 0 4 4中提供η型之雜質元素的濃度以（η ——)表示 。（請參見圖3 6 ( C ) ) ° 此處，可形成2 0 0 n m厚的S 1〇Ν層等以作爲層 與層之間的膜，以防止閘電極的T a剝落。 之後，執行熱處理製程，其會活化以個別濃度摻雜之 提供n或ρ型之雜質元素。以爐退火方法、雷射退火法、 本紙張尺度_ +酬家鮮（CNS )猶格（210x297公董）：9Γ 1246707 A7 B7 五、發明説明（89 ) (請先閱讀背面之注意事項再填寫本頁) 或快速熱退火法（R T A )，執行此製程。此處，以爐退 火法執行活化處理。以1 p p m或更低之氧濃度，較佳地 爲0 · 1 ppm或更低，在40〇至800 °C之氮氛圍中 ，較佳地在5 0 〇至6 0 0 °C，執行熱處理。在實施例中 ，在5 0 0 °C執行熱處理一小時。此外，在諸如石英基底 等具有熱電阻特性之基底用於基底1 6 0 0 1的情形中， 8 0 0 °C下熱處理一小時可能已足夠，且能夠活化雜質元 素及較佳地形成摻雜有對應的雜質元素之雜質區與通道形 成區的接合。而且，在形成層與層之間的膜以防止上述閘 電極的T a剝落之情形中，會有無法取得此效果的情形。 在熱處理中，形成閘電極1 6 0 2 8和1 6 0 3 1及 竃容接線1 6 0 3 2之金屬層從表面算起爲5至8 0 n m ，而導電層（C) 16028c至16032c係形成於 其表面上。舉例而言，在導電層（B) 16028b至 1 6 0 3 2 b由鎢（W )製成的情形中，接著形成氮化鎢 經濟部智慧財產局員工消費合作社印製 (W N )，在鉅（T a )的情形中，可形成氮化鉅（ TaN)。此外’藉由在使用氮或氨之含氮的電漿氛圍中 曝露閘電極1 6 0 2 8至1 6 0 3 1及電容部份 16 0 32，以可形成導電層（C) 1602 8 c至 16032c。此外，在含有3至100%的氫之氛圍中 ，於3 0 0至4 5 0 °C下執行熱處理一至十二小時，及執 行使島狀半導體層氫化之處理。此處理係藉由熱激化氫以 終止半導體層的懸垂鍵。關於另一氫化方法，.可執行電獎 氫化（使用電漿激發的氫）。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -92 - 1246707 A7 B7 五、發明説明（90 ) 在以使用觸媒元素之晶化法’從非晶砂層產生島狀半 (請先閱讀背面之注意事項再填寫本頁) 導體層之情形中’會有少量的觸媒元素餘留在島狀半導體 層中。當然，雖然可在此條件下完成TF T，但是，更佳 的是，至少從通道形成區移除餘留的觸媒兀素。關於移除 此觸媒元素的方法之一’有用利磷（Ρ )的吸收作用之方 法。用於吸收所需的磷濃度等於圖3 6 ( Β )中形成的雜 質區（η + )中的濃度，並能藉由此處所執行的活化處理之 熱處理，從η通道T F Τ與ρ通道T F Τ的通道形成區吸 收觸媒元素。（請參見圖3 6 ( D ))。 . 第一中間層絕緣膜1 6 0 4 5係由5 0 0至1 5 ◦ 0 n m之氧化砂層或氮氧化砂層所形成。之後，形成接點孔 ，其會到達個別島狀半導體層上所形成的.源極區或汲極區 ，因此，形成源極接線1 6 0 4 6至1 6 0 4 9以及汲極 接線1 6〇5〇至1 6〇5 3 。（請參見3 7 ( A ) ) ° 雖然未顯示，但是，在本實施例中，電極係由三疊層所形 成，其中，以濺射法連續地形成2 0 0 n m厚的T i層、 5 0 0 nm厚含有矽之鋁層、及1 〇 〇 nm厚之T i層。 經濟部智慧財產局員工消費合作社印製 接著，形成5〇至5〇〇n m (以1〇〇至 3〇0 n m爲代表）厚的氮化矽層、氧化矽層或氮氧化石夕 層作爲被動層1 6 0 5 4。在本實施例中，被動層 Γ 6 0 5 4係製成5 0 n m厚的氮化矽層與2 4 · 5 n m 厚的氧化矽層所構成的疊層。在本情形中，假使執行氫化 處理，則在改進T F T特徵方面，可以取得滿意的結果。 舉例而言，在含有3至1 0 0 %的氫之氛圍中，於3 〇 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-93 - 1246707 A7 B7 五、發明説明（91 ) (請先閱讀背面之注意事項再填寫本頁) 至3 4 5 0 °C下，執行熱處理一至十二小時，是較佳的， 或者，採用電漿氫化處理，可以取得相同效果。此外，此 處較佳的是在形成接點孔以稍後連接像素電極與汲極電極 之位置處，在被動層1 6 0 5 4形成開口埠。（請參見圖 3 7(A))。 之後，形成1 · 0至1 · 5 // m厚之有機樹脂構成的 第二中間層絕緣膜1 6 0 5 5。可使用聚醯亞胺樹脂、丙 烯樹脂、.聚醯胺樹脂、聚亞胺醯胺樹脂、B C B (苯並環 丁烯）等作爲有機樹脂。此處，使用塗著於基底上之後會 被熱聚合之丙烯樹脂，且其會在2 5 0 °C下燃燒以便形成 。（請參見圖37 (B))。 在實施例中，形成1 · 0至1 · 5 // m之有機樹脂構 成的第三中間層絕緣膜1 6 0 5 9。關於有機樹脂，可使 用同於第二中間層絕緣膜所用之樹脂。此處，使用塗著於 基底上之後被熱聚合之聚醯亞胺，且其會於3 0 0 °C下被 燃燒以便形成。 而且，在第二中間層絕緣膜1 6 0 5 5與第三中間層 經濟部智慧財產局員工消費合作社印製 絕緣膜1 6 0 5 9處形成到達汲極接線1 6 0 5 3之接點 孔，藉以形成像素電極1 6 0 6 0。在根據發明之透射型 液晶顯示裝置中，使用諸如I T 0等透明導電層作爲像素 電極。（請參見圖3 7 ( B ))。 因此，可在相同基底上完成具有驅動電路T F T及像 素部份的像素T F T之基底。在驅動電路中形成p通道型 TFT 1 6 1 〇 1 、第一n 通道型 τ F 丁 16102 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）-94 - 1246707 A7 B7 五、發明説明（93 ) (請先閲讀背面之注意事項再填寫本頁) 體層1 6004中具有通道形成區806、源極區 8〇7 a 及 807b、汲極區 808a 及 808b。第一 η通道型TFT 161〇2在島狀層16005中具有 通道形成層809、與閘電極16071重疊的LCD區 8 1 〇 (此後，此L D D區稱爲L 〇 v )、源極區8 1 1 、及汲極區8 1 2。在其通道長度方向上的L 〇 v區的長 度會定爲0 · 5至3 · 0 // m，較佳地，爲1 · 〇至 1 · 5//m。第二η通道型TFT16013在島狀半導 體層1 6 006中具有通道形成區8 1 3、LPD區 8 1 4及8 1 5、源極區8 1 6、及汲極區8 1 7。在這 些L D D區中，形成未與閘電極1 6 0 7 2重疊之L ο ν 區與L D D區（此後，此L D D區稱爲L 〇 f f )，其中 通道長度方向上Lo f f區的長度爲〇 · 3至2 . 0/zm ，較佳地爲0 · 5至1 · 5 // m。像素丁 F 丁 1 6 1 0 4在島狀半導體層1 6 0 0 7中具有通道形成區 8 18及819、Lo f f區820至823、及源極區 或汲極區8 2 4。通道長度方向上的L 〇 f f區之長度爲 〇· 5至3 .〇// m ，較佳地，1 . 5至2 · 5 // m。此 經濟部智慧財產局員工消費合作社印製 外，在像素T F T 1 6 0 1 4的通道形成區8 1 8和 819與像素TFT的L of f區802至823 (爲 L D D區）之間，形成偏移區（未顯示）。再者，固持電 容8〇5係由電容接線1 6 0 7 4、閘絕緣層1 6 0 2 0 構成的絕緣層、連接至像素T F T 1 6 0 7. 3的汲極區 8 2 6及摻雜有提供η型的雜質元素之半導體層所構成。 本紙張尺適用中國國家標準（CNS)Α4規格（210x297公釐厂-96- 1246707 A7 B7 五、發明説明（94) 在圖3 8中，雖然像素T F T係由雙閘極結構所構成，但 是，單閘極結構是可接受的，設有多個閘電極之多閘極結 構也是可接受的。 如上所述，在實施例中，構成個別電路之T F T的結 構可以依據像素T F T及驅動器要求的規格而最佳化，其 中，能夠改進液晶顯示裝置的操作性能及可靠度。 在實施例中，將說明透射型液晶顯示裝置。但是，應 用根據發明的驅動電路之液晶顯示裝置不限於上述液晶顯 示裝置，也可應用至反射型液晶顯示裝置。 雖然配合液晶顯示裝置以說明前述之較佳實施例，但 是，本發明的驅動電路可應用至驅動E L (電發光顯示裝 置）。而且，前述實施例中所述的製造方法可應用至諸如 E L顯示裝置等薄膜電晶體的製造。將於下述實施例丄3 至1 7中說明E L顯示裝置的實施例。 〔實施例1 3〕 經濟部智慧財產局員工消費合作社印製 ---------衣-- (請先閱讀背面之注意事項再填寫本頁) 圖4 Ο A係上視圖，顯示E L顯示裝置，其係根據本 申請案之發明製成的。在圖4 Ο A中，顯示有基底 14010、像素部份14011、來自源極ι4〇12 之驅動電路、及來自閘極1 4 0 1 3之驅動電路，每一驅 動電路均連接至接線1 4 0 1 4 - 1 4 0 1 6，接線 1 4 0 1 4 - 14 0 1 6會到達引至外部設備之 F P C 1 4 0 1 7。 像素部份（較佳地與驅動電路一起）由遮蓋材半斗 I紙張尺度適财關家標準（CNS ) A4規格（2獻297公羡)---_ 1246707 A7 -_— 五、發明説明（95) 1 6 0 0 0、岔封材料（或殼材料）1 7 0 〇 〇、及端密 封材料（或第二密封材料）i 7 〇 〇 1所包封。 (請先閱讀背面之注意事項再填寫本頁) 圖4 0 B係剖面視圖，顯示本實施例中的£ l顯示裝 置之結構。顯示有基底1 4 〇 1 〇、下塗層丄4 〇 2丄、 用於驅動電路之T F T 1 4 0 2 2、及用於像素單元之 TFT 14023。（所示之丁FT 14022係η 通道型T F Τ與ρ通道型τ F 丁構成的CM〇S電路。所 示之T F T 1 4 0 2 3係控制E L元件的電流之 C Μ〇S電路。）這些τ F Τ 1 4 0 2 3可爲任何習知 的構造（上聞極結構或底閘極結構）且先前的實施例中所 述之方法可用於製造這些TFT。 經濟部智慧財產局員工消費合作社印製 .在完成丁 F Τ 1 4 0 2 2 (用於驅動電路）及 T F Τ 1 4 0 2 3 (用於像素單元）時，像素電極 1 4 0 2 7會形成於樹脂製成的中間層絕緣膜（平面化膜 )之上。像素電極係透明導電膜，其會電連接至用於像素 單元之T F Τ 1 4 0 2 3的汲極。透明導電膜可由氧化 銦及氧化錫的化合物（稱爲I T〇）或氧化銦與氧化鋅的 化合物所形成。在像素電極1 4 0 2 7上，形成有絕緣膜 14028，其中在像素電極14027上形成有開口。 接者’形成E L層14 0 2 9。其可爲藉由自由結合 諸如注入層、電洞傳輸層、發光層、電子傳輸層、及電子 注入層等習知的E L材料而形成的單層結構或多層結構。 任何習知的技術可用於此結構。E L材料可爲低分子材料 或高分子材料（聚合物）。藉由汽相沈積以塗敷前者，及 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐）_ 98 - 1246707 A7 B7 五、發明説明（96) 藉由諸如旋轉塗著、印刷、或噴墨法等簡單方法以塗敷後 者。 在本實施例中’以經由掩罩之汽相沈積，形成E L層 。所造成的E L層會允許每一像素發射波長不同的光（紅 、綠、及藍）。這將實施例彩色顯示。其它可取得的系統 包含彩色轉換層（C C Μ )及濾色器的結合與白光發射層 與濾色器的結合。無須多言，E L顯示裝置可爲單色的。 在EL層上形成有陰極1 4 030。在此步驟之前， 需要儘可能地從E L層1 4 0 2 9與陰極1 4 0 3 0之間 的介面淸除濕氣及氧氣。藉由在真空中連續地形成E L層 1 4 029與陰極14030，或是藉由在惰性氣體氛圍 中形成E L層1 4 0 2 9及接著在相同氣氛中形成陰極 1 4 0 3 0而不允許空氣進入，可以達成此目的。在本實 施例中，藉由使用具有多室系統（群組工具系統）之成膜 設備，形成所需的膜。 經濟部智慧財產局員工消費合作社印製 由氟化鋰膜及鋁膜所構成的多層結構會於本實施例中 作爲陰極1 4 0 3 0。具體而言，以汽相沈積依序將氟化 鋰膜（1 n m厚）及鋁膜（3 0 0 n m厚）塗著E L層 14029。無須多言，陰極14030可由習知的陰極 材料MgAg電極形成。接著，陰極1 40 3 0會連接至 1 4 0 3 1標示的區域中之接線1 4 0 1 6。供應指定電 壓給陰極1 4 0 3 0之接線1 4 0 1 6會經由導電膠材料 1 4 〇 3 2 連接至 F P C 14017。 區1 4〇3 1中的陰極1 4〇3〇與接線1 4 0 1 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -99 - 1246707 A7 B7 五、發明説明（100) (請先聞讀背面之注意事項存填寫本頁) 層的抗熱性許可的話，也可使用可熱固化樹脂。密封材料 1 6 0 0 2較佳的是不通過濕氣及氧氣。此外，能夠在密 封材料1 6 0 0 2內添加乾燥劑。 接線1 4 0 1 6會經由密封材料1 6 0 〇 2與基底 1 4 0 1 〇之間的間隙，電連接至F P C 14017。 關於上述的接線1 4 0 1 6，其它接線1 4 0 1 4與 1 4 0 1 5也會電連接至密封材料1 6 0 0 2之下的 F P C 1 4 0 1 7 ° 〔實施例1 6〕 在具有根據實施例1 3或1 4之結構的E L顯示裝置 中，可使用本發明。在本實施例中，詳細說明面板中的像 素區之結構。圖4 2係顯示像素區的剖面；圖4 ·3 A係顯 示其上視圖；而圖4 3 B係顯示像素區的電路圖型。在圖 4 2、圖4 3 A及圖4 3 B中，相同的代號係表示相同的 構件，對它們而言爲共同的。 經濟部智慧財產局員工消費合作社印製 在圖4 2中，形成於基底3 5 〇 1上的切換 T F T 3 5 0 2係具有雙重閘結構之N T F T。切換
T F T 3 5 0 2的雙重閘結構實際上具有二串聯的丁 F T ，因此具有減少通過它們的關閉電流之優點。在本實施例 中，切換T F T具有此雙重閘結構，但並未侷限於此。其 可具有單閘結構或三閘結構，或者其它具有多於三閘之多 重閘結構。切換T F T 3 5 0 2可爲發明的P T F τ。 電流控制T F T 3 5 0 3係發明的N T F T。另一 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -103: 1246707 A7 B7 五、發明説明（101) (請先閱讀背面之注意事項再填寫本頁) 種可能係TFT 3503可爲PTFT。切換 TFT 3 5 0 2中的汲極接線3 5會與電流控制T F T 中的閘電極3 7經由它們之間的接線3 6而電連接。以 3 8標示的接線係用於電連接切換τ F T 3 5 0 2中的 閘電極3 9 a及3 9 b之閘接線。 在本實施例中，電流控制T F T 3 5 0 3係顯示成 具有單閘結構，但是，其可以具有多個T F T串聯之多重 閘結構。此外，多個T F T可以並聯，以致於通道形成區 實際上會分割成多個區。在該型的結構中，可以有效率地 實現熱輻射。結構係有利於保護裝置免於熱劣化。爲了避 免T F T 3 5 0 3中的熱載子問題，較佳的是提供至少 與閘電極部.份地重疊之L D D區。. 經濟部智慧財產局員工消費合作社印製 如圖4 3 A所示，要連接電流控制T F T 3 5 0 3 中的閘電極3 7之接線會與3 5 0 4標示的區域中之汲極 接線4 0經過它們之間的絕緣膜而相重疊。在此狀態中， 以3 5 0 4標示的區域會形成電容。電容3 5 0 4會用以 固持施加至電流控制T F T 3 5 0 3中的閘極之電壓。 汲極接線4 0會與電流供應線（電源線）3 5 0 6相連， 從電流供應線3 5 0 6會一直有固定電壓施加至汲極接線 4〇。 在切換T F T 3 5 0 2與電流控制 TFT 3503上形成有第一被動膜41。在膜41上 ，形成有絕緣樹脂製成的平面化膜4 2。相當重要的是， 經由平面膜4 2的平面化，可移除T F T中層部份高低的 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -104: "' 1246707 A7 _ _ B7 _ 五、發明説明P〇2) (請先閲讀背面之注意事項再填寫本頁) 不同。這是因爲要於稍後的步驟中形成於先前形成的層之 上的E L層係相當地薄，且假使在先前形成的層之間存在 有不同高度，則E L裝置通常會有發光故障之問題。因此 ，在先前形成的層上形成像素電極之前，需要儘可能地將 其平面化，以致於E L層可形成於平坦化表面上。 代號4 3係標示具有高反射率的的導電膜之像素電極 (在E L裝置中爲陰極）。像素電極4 3會與電流控制 T F T 3 5 0 3中的汲極電連接。較佳的是，像素電極 4 3係錦合金、銅合金或銀合金的低電阻導電膜、或是這 些膜的疊層。無須多言，像素電極4 3可爲任何其它導電 膜的疊層結構。 經濟部智慧財產局員工消費合作社印製 在形成於絕緣膜（較佳地爲樹脂製成）場4 4 a與 4 4 b之間的凹壁（此對應於像素）中，形成發光層4 5 。雖然在顯示的結構中，僅顯示一像素，但是，多個發光 層可分別地形成於對應R (紅）、G (綠）及B (藍）不 词顏色之不同像素中。用於發光層之有機E L材料可爲任 何7Γ 一共軛聚合物材料。此處可用之典型的聚合物材料包 含聚對二乙烯苯（PVV)、聚乙烯咔唑（PVK)、聚 芴材料、等等。 不同型的P V V型有機E L材料是習知的，如同〔H.
Shenk，Ή· Becker, 0· Gelsen，Ε· Klunge，W. Kreuder，及 Η· Spreitzer 等所著之 “ Polymer for Light Emitting Diodes， Euro Display Proceedings，1 99 9，pp. 3 3 - 37 中及日本專利公開 號9 2 5 7 6 / 1 9 9 8所揭示者。此處可使用任何此類 1紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -105- 一~~—-- 1246707 A7 B7 五、發明説明（103) 習知材料。 具體而言’氰基聚伸苯基伸乙烯基化合物可用於紅發 光層；聚二乙烯苯可用於綠發光層；聚二乙烯苯或聚烷基 苯撐可用於藍發光層。用於發光層的膜之厚度會落在3 0 與1 5 〇 n m之間（較佳地在4 〇與1 〇 0 n m之間）。 上述這些化合物僅作爲可用於此之有機E L材料的實 施例且完全不具限制性。發光層可以與電荷輸送層或電荷 注入層以任何所需方式結合，以形成所要的E L層（這是 用於發光及用於發光的載子轉換）。 特別地，本實施例係顯示使用聚合物材料以形成發光 層之實施例，但是其不具限制性。除此之外，低分子有機 E L材料也可用於發光層。對於電荷輸送層及電荷注入層 而言，可使用諸如碳化矽等無機材料。用於這些層的不同 有機E L材料及無機材料係習知的，任何這種材料可用於 此處。 在本實施例中，在發光層45上形成PEDOT (聚 噻吩）或P a n i (聚苯胺）電洞注入層4 6，以產生用 於E L層之疊層結構。在注入層4 6上，形成透明導電膜 的陽極4 7。在本實施例中，由發光層4 5發射之光會自 此朝著上表面之方向照射（亦即，在T F T的向上方向上 )。因此，在本實施例中，陽極必須傳送光。關於用於陽 極之透明導電膜，可使用氧化銦與氧化錫的化合物、及氧 化銦與氧化鋅的化合物。但是，由於在發光層與具有抗熱 性不佳的電洞注入層形成之後，會形成陽極，所以，較佳 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -106- (請先閲讀背面之注意事項再填寫本頁) •^^衣. 訂 經濟部智慧財產局員工消費合作社印製 1246707 A7 B7 五、發明説明（104) 的是，用於陽極的透明導電膜由能夠在儘可能低的溫度下 形成膜的材料所製成。 當形成陽極47時，完成EL裝置3 505。此處如 此製成的E L裝置3 5 0 5標示包括像素電極（陰極） 43之電容、發光層45、電洞注入層4及陽極47。如 圖4 3 A所示，像素電極4 3的區域幾乎與像素的區域相 同。因此，在本實施例中，整個像素作爲E L裝置。因此 ，此處所製造的E L裝置之光利用效率爲高，且裝置能顯 示明亮的影像。 在本實施例中，第二被動膜4 8會形成於陽極4 7上 。關於第二被動膜4 8，較佳地使用氮化矽膜或氮氧化砂 膜。膜4 8的目的係使E L裝置與外在環境絕緣。膜4 8 具有防止有機E L材料免於因氧化而劣化並具有使其免於 排氣之功能。根據該型的第二被動膜4 8，E L顯示裝置 的可靠度會改進。 如上所述，本實施例中所製造的發明之E L顯示板具 有用於構造如圖4 2之像素的像素區及具有切換τ F T以 及抗熱載子注入的電流控制T F T，通過切換T F T的關 閉電流非常小至令人滿意。因此，此處所製造的E L顯示 面板具有高可靠度及能顯示良好影像。 將本實施例的E L顯示板倂入圖2 4 ( A )至2 4 ( E )中所示的電子用品作爲其顯示部份，是爲有利的。 〔實施例1 Θ〕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 「1〇7 - '^' (請先閲讀背面之注意事項再填寫本頁) 、?τ 經濟部智慧財產局員工消費合作社印製 1246707 A7 B7 五、發明説明（105) (請先閲讀背面之注意事項再填寫本頁) 本實施例係顯示實施例1 5的E L顯示板的修改，其 中像素區中的E L裝置3 5 0 5具有相反結構。關於本實 施例’請參考圖4 4。本實施例之E L顯示板的構造與圖 4 3 A中所示者不同之處僅在於E L裝置部份與電流控制 T F T部份。因此’除了不同的部份之外，於此省略其它 部份之說明。 在圖44中，電流控制TFT 3 7 0 1可爲發明的 P T F T。T F T可以由先前實施例的任何方法製造。 在本實施例中，像素電極（陽極）5 0係透明的導電 膜。具體而言，使用氧化銦與氧化鋅的化合物製成之導電 膜。無庸置疑，也可使用氧化銦與氧化錫之化合物的導電 ，膜。' 在形成絕緣I吴的堤5 1 a與5 1 b之後，在溶、液塗著 法中，於它們之間形成聚乙烯咔唑製成的發光層5 2。在 發光層5 2上，形成乙醯丙酮鉀（此後稱爲acacK )製成電 子注入層5 3，及錦合金製成的陰極5 4。在此情形中， 陰極5 4也作爲被動膜。如此製成E L裝置3 7 0 1。 經濟部智慧財產局員工消費合作社印製 在本實施例中，由發光層發射的光發會於朝向有 T F T形成於其上的基底之方向上發射，如箭頭所示之方 向。 將本實施例的E L顯示板倂入圖2 4 ( A )至2 4 ( E )的電子用品中作爲其顯示部份，是爲有利的。顯示器 的整個結構與圖3 3 ( A )及（B )或圖3 4 ( A )及（ B )中所示的相同。因此，省略相同的說明。 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐) - 108 - ' 一 1246707 A7 B7 五、發明説明（106) 〔實施例1 7〕 (請先閱讀背面之注意事項存填寫本頁) 本實施例係顯示具有圖4 3 B的電路圖型之像素的修 改。修改係如圖4 5 A至4 5 C中所示。在圖4 5 A至 4 5 C中所示的本實施例中，3 8 0 1係標不用於切換 TFT 3 8 0 2的源極線；3 8 0 3係標示用於切換 TFT 3 8 0 2的聞接線；3 8 0 4係標示電流控制 T F T ; 3 8 0 5係標示電容^ 3 8〇6及3 8 0 8係標 示電流供應線；而3 8 0 7係標示E L裝置。. 在圖4 5 A的實施例中，電流供應線3 8 0 6由二像 素共用。特別地，本實施例特徵在於二像素以電流供應線 3 8 0 6在它們的中間而線性對稱地形成。由於可以減少 其中的電流供應線數目，所以，本實施例有利於使像素圖 型更加精細及薄。 在圖4 5 B的實施例中，電流供應線3 8 0 8係平行 於閘接線3 8 0 3形成。特別地，在本實施例中，電流供 應線3 8 0 8係構造成其不會與閘接線3 8 0 3重疊，但 經濟部智慧財產局員工消費合作社印製 並未侷限於此。不同於所述的情形，電流供應線與閘接線 只要它們具有不同的層，即可以經過它們之間的絕緣膜而 彼此重疊。由於電流供應線3 8 0 8與閘接線3 8 0 3可 享有其中共同的獨佔區，所以，本實施例有利於像素更加 精細化及薄化。 圖4 5 C的實施例結構特徵在於如圖4 5. B所示電流 供應線3 8 0 8係形成爲平行於閘接線3 8 0 8，且二像 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -109 - 1246707 Α7 Β7 五、發明説明（1〇乃 (請先閲讀背面之注意事項再填寫本頁) 素係以電流供應線3 8 0 8位於它們之間的中間’而線性 對稱地形成。在本實施例中，以電流供應線3 8 0 8與任 一閘接線3 8 0 3重疊之方式’設置電流供應線3 8 0 8 ，亦爲有效的。由於可以減少其中的電流供應線的數目’ 所以，本實施例有利於像素圖型更加精細化及薄化。 〔實施例1 8〕 圖4 3 A及4 3 B中所示的實施例1 5係設有電容 3 5 0 4，電容3 5 0 4作用以固持施加至電流控制 TFT 3 5 0 3中的閘極之電壓。但是，在實施例中可 以省略電容3504。 在實施例1 5中，電流控制T F T 3 5 0 3係具有 L D D區之N T F T，L D D區會與閘電極經過它們之間 的閘絕緣膜而相重疊。在重疊區中，形成有通常稱爲閘電 容之寄生電容。本實施例特徵在於確定地利用寄生電容以 取代電容3 5 0 4。 經濟部智慧財產局員工消費合作社印製 寄生電容會隨著閘電極與L D D區重疊的面積而變， 因此會依據重疊區中的L D D區之長度而決定。 如同圖4 5 A、圖4 5 B及4 5 C中所示的實施例 17般，可省略電容3805。 將具有本實施例的像素結構之E L顯示板倂入於圖 2 4 ( A )至2 4 ( E )中所示的實施例之電子用品中作 爲其顯示部份，是有利的。顯示器的整體結構可以與圖 3 3 ( A )及（B )或圖3 4 ( A )與（B )中所示的相 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)ΓΤΤ〇^ ' ~ 1246707 A7 B7 五、發明説明（1〇8) 同。因此，省略相同說明 (請先閱讀背面之注意事項再填寫本頁) 衣· 、11 經濟；部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -111-

Claims (1)

1246707
經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 第90 1 1 6423號專利申請案 中文申請專利範圍修正本 民國94年3月4曰修正 1 . 一種具有主動矩陣顯示裝置之電子裝置，該顯示 裝置具有數位/類比轉換器電路，該數位/類比轉換器電 路用以將η位元數位資料（n :自然數）轉換成類比訊號 其中該η位元數位資料的個別位元會控制切換開關及 控制連接至該切換開關之電容中的電荷充電及放電；及 類比訊號會與作爲參考電位的偏移電位一起輸出。 2 · —種具有主動矩陣顯示裝置之電子裝置，該顯示 裝置具有數位/類比轉換器電路，該數位/類比轉換器電 路用以將η位元數位資料（η :自然數）轉換成類比訊號 ’該轉換器電路具有對應於該η位元數位資料的個別位元 之η個切換開關與η個電容； 其中對應於個別位元之該η個切換開關會控制連接至 該η個切換開關中的每一切換開關之該電容中的電荷充電 及放電；及 類比$號會與作爲參考電位的偏移電位一起輸出。 3 · —種具有主動矩陣顯示裝置之電子裝置，該顯示 裝置具有數位/類比轉換器電路，用以將η位元數位資料 轉換成類比訊號，包括： 由η位元數位資料的較低位m位元之個別位元所控制 (m及η :自然數，m < η )之切換開關，由n位元數位 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公簸) ΓΤΤ 1246707 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 資料的較高位（η - m )位元之個別位元所控制的切換開 關； 連接至該較低位m位元的個別位元所控制的每一該切 換開關，比個別單位電容大2 m — 1倍之電容； 連接至該較高位（η - m )位元的個別位元所控制的 每一該切換開關，比個別單位電容大2 n — m — 1倍之電容 y 耦合電容；及 二重設開關； 其中，二電源及偏移電源會連接至該數位/類比轉換 器電路； 該切換開關會選取二電源中的一電源； 該二重設開關會控制電荷充電至該電容；及 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該η位元數位視頻資料的較高位（n - m )位元之電 容的共同連接端輸出。 4 · 一種具有主動矩陣顯示裝置之電子裝置，該顯示 裝置具有數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m ··自然數，m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大2 m _ 1 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ -2 =----—1 (請先聞讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1246707 A8 B8 C8 D8 六、申請專利範圍 η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2 n _ m — 1倍； (請先聞讀背面之注意事項再填寫本頁) 耦合電容，由連接該較低位元電路部份至該較高位元 電路部份之該單位電容所構成；及 二重設開關； 其中二電源及偏移電源會輸入至其中； 該二重設開關會控制該較低位位元電路部份的個別電 容及該較高位位元電路部份的個別電容之電荷充電； 該偏移電源會輸入至該較高位位元電路部份的個別電 容之共同連接端； 該較低位位元電路部份的該個別切換開關會依據該位 元資訊選取該二電源中的一電源，及控制連接至該個別切 換開關的電容中的電荷充電及放電； 該較高位位元電路部份的該個別切換開關會依據每一 位元資訊選取該二電源中的一電源，及控制連接至該個別 切換開關的電容中的電荷充電及放電；及 經濟部智慧財產局員工消費合作社印製 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該較高位元電路部份之共同連接端輸出。 5 . —種具有主動矩陣顯示裝置之電子裝置，該顯示 裝置具有數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位ηι 位元（η及m :自然數，m < η )所控制之較低位位兀電 路部份，及包含個別位元所控制的切換開關與連接至該切 本紙張尺度適用中國國家摞準（CNS ) Α4規格（21〇Χ297公釐） 1246707 A8 B8 C8 D8 六、申請專利範圍 換開關之電容，該電容具有之電容値比單位電容c大 2 m - 1 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ η — m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容c大2 11 — m — 1倍； 耦合電容，由連接該較低位元電路部份至該較高位元 電路部份之該單位電容c所構成；及 二重設開關； 其中二電源V Η和及偏移電源VB會輸入至其中； 該偏移電源V B會輸入至該較高位位元電路部份的個 別電容之共同連接端；及 從該共同連接端輸出的輸出電壓Vqut係爲 (請先閲讀背面之注意事項再填寫本頁) 、1T 其中 1 + ZL.£l 且 τ I ♦ 經濟部智慧財產局員工消費合作社印製 其中c1>C3,Cl_爲合成電容値 6 .如申請專利範圍第1項之電子裝置，其中該顯示 器係有機電發光顯示裝置。 7 ·如申請專利範圍第1項之電子裝置，其中該電子 裝置係投影機。 8 ·如申請專利範圍第1項之電子裝置，其中該電子 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8 C8 D8 1246707 六、申請專利範圍 裝置係丫了動電g舌。 9 .如申請專利範圍第1項之電子裝置，其中該電子 裝置係攝影機。 1 〇 .如申請專利範圍第1項之電子裝置，其中該電 子裝置係行動電腦。 1 1 .如申請專利範圍第1項之電子裝置，其中該電 子裝置係頭戴式顯示器。 1 2 =如申請專利範圍第1項之電子裝置，其中該電 子裝置係電子書。 1 3 .如申請專利範圍第2項之電子裝置，其中該顯 示器係有機電發光顯示裝置。 1 4 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係投影機。 1 5 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係行動電話。 1 6 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係攝影機。 1 7 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係行動電腦。 1 8 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係頭戴式顯示器。 1 9 .如申請專利範圍第2項之電子裝置，其中該電 子裝置係電子書。 2 0 .如申請專利範圍第3項之電子裝置，其中該顯 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-5 - (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 1246707 as B8 C8 D8 六、申請專利範圍 示器係有機電發光顯示裝置。 2 1 .如申請專利範圍第3項之電子裝置，其中該電 子裝置係投影機。 (請先閲讀背面之注意事項再填寫本頁) 2 2 ·如申請專利範圍第3項之電子裝置，其中該電 子裝置係行動電話。 2 3 ·如申請專利範圍第3項之電子裝置，其中該電 子裝置係攝影機。 2 4 ·如申請專利範圍第3項之電子裝置，其中該電 子裝置係行動電腦。 2 5 ·如申請專利範圍第3項之電子裝置，其中該電 子裝置係頭戴式顯示器。 2 6 ·如申請專利範圍第3項之電子裝置，其中該電 子裝置係電子書。 2 7 ·如申請專利範圍第4項之電子裝置，其中該顯 示器係有機電發光顯示裝置。 2 8 .如申請專利範圍第4項之電子裝置，其中該電 子裝置係投影機。 經濟部智慧財產局員工消費合作社印製 2 9 .如申請專利範圍第4項之電子裝置，其中該電 卞裝置係彳了動電話。 3 0 ·如申請專利範圍第4項之電子裝置，其中該電 子裝置係攝影機。 3 1 ·如申請專利範圍第4項之電子裝置，其中該電 子裝置係行動電腦。 3 2 ·如申請專利範圍第4項之電子裝置，其中該電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1246707 A8 B8 C8 D8 六、申請專利範圍 子裝置係頭戴式顯示器。 3 3 ·如申請專利範圍第4項之電子裝置，其中該電 子裝置係電子書。 (請先閱讀背面之注意事項再填寫本頁) 3 4 ·如申請專利範圍第5項之電子裝置，其中該顯 示器係有機電發光顯示裝置。 3 5 ·如申請專利範圍第5項之電子裝置，其中該電 子裝置係投影機。 3 6 ·如申請專利範圍第5項之電子裝置，其中該電 子裝置係行動電話。 3 7 .如申請專利範圍第5項之電子裝置，其中該電 子裝置係攝影機。 3 8 ·如申請專利範圍第5項之電子裝置，其中該電 子裝置係行動電腦。 3 9 ·如申請專利範圍第5項之電子裝置，其中該電 子裝置係頭戴式顯示器。 4 0 ·如申請專利範圍第5項之電子裝置，其中該電 子裝置係電子書。 4 1 · 一種具有主動矩陣顯示裝置之電子裝置，該顯 經濟部智慧財產局員工消費合作社印製 示裝置具有一數位/類比轉換器電路，該數位/類比轉換 器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m ··自然數’ m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大2 m 一 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 8 88 8 ABCD 1246707 六、申請專利範圍 倍； (請先聞讀背面之注意事項再填寫本頁) 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2 n — m —]倍； 耦合電容，比連接該較低位元電路部份至該較高位元 電路部份之該單位電容大（2 m/( 2 i 1 ))倍；及 二重設開關； 其中二電源及偏移電源會輸入至其中； 該二重設開關會控制該較低位位元電路部份的個別電 容及該較高位位元電路部份的個別電容之電荷充電； 該偏移電源會輸入至該較高位位元電路部份的個別電 容之共同連接端； 該較低位位元電路部份的該個別切換開關會依據該位 元資訊選取該二電源中的一電源，及控制連接至該個別切 換開關的電容中的電荷充電及放電； 經濟部智慧財產局員Η消費合作社印製 該較高位位元電路部份的該個別切換開關會依據每一 位元資訊選取該二電源中的一電源，及控制連接至該個別 切換開關的電容中的電荷充電及放電；及 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該較高位元電路部份之共同連接端輸出。 4 2 · —種具有主動矩陣顯示裝置之電子裝置，該顯 示裝置具有一數位/類比轉換器電路，該數位/類比轉換 器電路，包括： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-8 - 1246707 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m :自然數，m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容c大 2 m _ 1 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容c大2 n — m — 1倍； 耦合電容，比連接該較低位元電路部份至該較高位元 電路部份之該單位電容c大（2 m/ ( 2 m — 1 ))倍；及 二重設開關； 其中二電源VH和及偏移電源vB會輸入至其中； 該偏移電源V B會輸入至該較高位位元電路部份的個 別電容之共同連接端；及 從該共同連接端輸出的輸出電壓VQUT係爲 經濟部智慧財產局員工消費合作社印製 其中 α = 一"7""，且 1 + ——·^ 2"-1 C 其中C，，C3, Cl爲合成電容値。 4 3 ·如申請專利範圍第4 1項所述之電子裝置，其 中該電子裝置係由有機電致發光顯示器，投影器，一行動 本紙張尺度適财關家標準（CNS ) A4· ( 210><297公着）~TgT 1246707 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 電話，一攝影機，一行動電腦，一頭戴式顯示器及一電子 書所構成之群組中選出的一裝置。 4 4 .如申請專利範圍第4 2項所述之電子裝置，其 中該電子裝置係由有機電致發光顯示器，投影器，一行動 電話，一攝影機，一行動電腦，一頭戴式顯示器及一電子 書所構成之群組中選出的一裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
124 鋪 7 第90116423號專利申請案 中文圖式修正頁 民國93年6月10日修正 απ 日修疋备 ^洛求子條
§£赃蝱驟 n—.>_
TW090116423A 1998-12-03 1999-11-30 Electronic device TWI246707B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34473298 1998-12-03
JP7784699 1999-03-23

Publications (1)

Publication Number Publication Date
TWI246707B true TWI246707B (en) 2006-01-01

Family

ID=26418898

Family Applications (3)

Application Number Title Priority Date Filing Date
TW090116423A TWI246707B (en) 1998-12-03 1999-11-30 Electronic device
TW094117864A TWI249905B (en) 1998-12-03 1999-11-30 Electronic device
TW088120925A TW548685B (en) 1998-12-03 1999-11-30 Digital analog converter

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW094117864A TWI249905B (en) 1998-12-03 1999-11-30 Electronic device
TW088120925A TW548685B (en) 1998-12-03 1999-11-30 Digital analog converter

Country Status (7)

Country Link
US (2) US6420988B1 (zh)
EP (2) EP1670142B1 (zh)
JP (1) JP4338855B2 (zh)
KR (1) KR100712863B1 (zh)
CN (2) CN100423076C (zh)
DE (2) DE69938207T2 (zh)
TW (3) TWI246707B (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
TW468269B (en) * 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
US6967633B1 (en) * 1999-10-08 2005-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
US7324034B2 (en) * 2003-04-18 2008-01-29 Edgewater Computer Systems, Inc. Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4629971B2 (ja) * 2003-12-11 2011-02-09 株式会社半導体エネルギー研究所 非直線ａ／ｄ変換されたデジタル信号対応のｄ／ａ変換回路及びそれを内蔵した音声信号処理回路及び表示装置
GB2409777A (en) * 2004-01-03 2005-07-06 Sharp Kk Digital/analog converter for a display driver
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
GB2422258A (en) * 2005-01-12 2006-07-19 Sharp Kk Bufferless switched capacitor digital to analogue converter
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
TWI413957B (zh) * 2005-03-01 2013-11-01 Innolux Corp 主動式矩陣陣列裝置
GB2425006A (en) * 2005-04-05 2006-10-11 Sharp Kk Switched capacitor digital/analogue converter arrangement
US7358872B2 (en) 2005-09-01 2008-04-15 Micron Technology, Inc. Method and apparatus for converting parallel data to serial data in high speed applications
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
JP4371240B2 (ja) * 2006-09-29 2009-11-25 エプソンイメージングデバイス株式会社 Ｄａ変換器及び液晶表示装置
US7985978B2 (en) * 2007-04-17 2011-07-26 Himax Technologies Limited Display and pixel circuit thereof
US20080261710A1 (en) * 2007-04-17 2008-10-23 Ruelle Russell J Multi-game table assembly
US20090100063A1 (en) * 2007-10-10 2009-04-16 Henrik Bengtsson System and method for obtaining location information using a networked portable electronic device
KR101833658B1 (ko) * 2008-05-07 2018-02-28 더 트러스티즈 오브 프린스턴 유니버시티 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들
TWI402513B (zh) * 2008-08-18 2013-07-21 Raydium Semiconductor Corp 電容值測量電路
KR102052859B1 (ko) 2008-11-28 2019-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8238845B2 (en) * 2009-09-22 2012-08-07 Broadcom Europe Limited Radio frequency circuit
DE102009051830B3 (de) 2009-11-04 2011-06-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Kapazitiver Spannungsteiler
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011122280A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
CN102255615B (zh) * 2010-05-20 2014-06-11 复旦大学 一种适用于流水线模数转换器的mdac结构
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
TW201411904A (zh) * 2012-09-10 2014-03-16 Ultimate Image Corp 有機發光二極體平面照明裝置
US8947122B2 (en) * 2013-01-14 2015-02-03 Cypress Semiconductor Corporation Non-volatile latch structures with small area for FPGA
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10666735B2 (en) 2014-05-19 2020-05-26 Auerbach Michael Harrison Tretter Dynamic computer systems and uses thereof
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455063B2 (ja) * 2014-10-15 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6421536B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6435787B2 (ja) 2014-11-07 2018-12-12 セイコーエプソン株式会社 ドライバー及び電子機器
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
JP6439419B2 (ja) 2014-12-05 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455110B2 (ja) 2014-12-05 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6578661B2 (ja) * 2015-01-27 2019-09-25 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP6540043B2 (ja) * 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
US9467162B1 (en) * 2015-07-21 2016-10-11 Amlogic Co., Limited Switched capacitor digital-to-analog converter
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
US10902790B2 (en) 2017-02-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US10581450B1 (en) 2019-01-16 2020-03-03 Xilinx, Inc. Embedded variable gain amplifier in a current steering digital-to-analog converter
CN111639071B (zh) * 2019-03-01 2023-07-28 贵州白山云科技股份有限公司 一种表单显示方法和装置
US10862500B1 (en) 2019-11-14 2020-12-08 Xilinx, Inc. Embedded variable output power (VOP) in a current steering digital-to-analog converter
JP7226470B2 (ja) 2021-04-26 2023-02-21 セイコーエプソン株式会社 電気光学装置および電子機器
JP7509079B2 (ja) * 2021-04-27 2024-07-02 セイコーエプソン株式会社 電気光学装置および電子機器
JP7310857B2 (ja) 2021-06-24 2023-07-19 セイコーエプソン株式会社 電気光学装置および電子機器
JP2023003594A (ja) * 2021-06-24 2023-01-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP2023144395A (ja) 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568917A (en) * 1983-06-27 1986-02-04 Motorola, Inc. Capacitive digital to analog converter which can be trimmed up and down
JPS62245723A (ja) * 1986-04-17 1987-10-27 Nec Corp ディジタル・アナログ変換器
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
EP0458169A3 (en) * 1990-05-15 1993-02-03 Kabushiki Kaisha Toshiba Drive circuit for active matrix type liquid crystal display device
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5719576A (en) * 1992-07-13 1998-02-17 Siemens Aktiengesellschaft Capacitor array digital/analog converter with compensation array for stray capacitance
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5563597A (en) * 1994-06-06 1996-10-08 Analog Devices, Inc. Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
DE4428545A1 (de) * 1994-08-12 1996-02-15 Philips Patentverwaltung Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2729528A1 (fr) 1995-01-13 1996-07-19 Suisse Electronique Microtech Circuit de multiplexage
JPH0955667A (ja) 1995-08-10 1997-02-25 Mitsubishi Electric Corp マルチプレクサ，及びデマルチプレクサ
TW331679B (en) * 1995-12-22 1998-05-11 Thomson Multimedia Sa Analog-to-digital converter.
US6542143B1 (en) 1996-02-28 2003-04-01 Seiko Epson Corporation Method and apparatus for driving the display device, display system, and data processing device
DE19608687A1 (de) 1996-03-06 1997-09-11 Retro Tech Gmbh Verfahren und Test-Kit für den nichtradioaktiven, enzymatischen Nachweis von Reverser Transkriptase
JP3300230B2 (ja) * 1996-06-24 2002-07-08 沖電気工業株式会社 線形型デイジタルアナログ変換器及びその駆動方法
FR2756120B1 (fr) 1996-11-19 1999-02-05 Sgs Thomson Microelectronics Dispositif de conversion serie/parallele d'un signal haute frequence de faible amplitude
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
JP5767801B2 (ja) * 2010-01-19 2015-08-19 富士フイルム株式会社 塗料用組成物

Also Published As

Publication number Publication date
US20020163457A1 (en) 2002-11-07
TW548685B (en) 2003-08-21
KR20000067817A (ko) 2000-11-25
EP1006664B1 (en) 2006-03-08
EP1670142B1 (en) 2008-02-20
KR100712863B1 (ko) 2007-05-03
CN1716377A (zh) 2006-01-04
TWI249905B (en) 2006-02-21
EP1670142A1 (en) 2006-06-14
DE69930190T2 (de) 2006-08-03
TW200534337A (en) 2005-10-16
DE69938207T2 (de) 2009-02-12
JP4338855B2 (ja) 2009-10-07
JP2000341125A (ja) 2000-12-08
CN100423076C (zh) 2008-10-01
US6420988B1 (en) 2002-07-16
CN1218491C (zh) 2005-09-07
DE69930190D1 (de) 2006-05-04
EP1006664A2 (en) 2000-06-07
DE69938207D1 (de) 2008-04-03
CN1260640A (zh) 2000-07-19
EP1006664A3 (en) 2003-12-10
US6606045B2 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
TWI246707B (en) Electronic device
JP6514839B1 (ja) 表示装置、表示モジュール及び電子機器
JP4562835B2 (ja) 半導体装置の作製方法
KR100754974B1 (ko) 화상표시장치 및 그의 신호선 구동회로
JP5409581B2 (ja) 半導体装置の作製方法
KR100837585B1 (ko) 직병렬 변환 회로 및 이를 이용한 반도체 표시 장치
US6753854B1 (en) Display device
JP4831872B2 (ja) 画像表示装置の駆動回路、画像表示装置及び電子機器
JP5088986B2 (ja) 表示装置
US6606080B2 (en) Semiconductor display device and electronic equipment
JP4646351B2 (ja) 表示装置
US6590581B1 (en) Display device
JP4789305B2 (ja) 表示装置
JP4588163B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees