TW548685B - Digital analog converter - Google Patents

Digital analog converter Download PDF

Info

Publication number
TW548685B
TW548685B TW088120925A TW88120925A TW548685B TW 548685 B TW548685 B TW 548685B TW 088120925 A TW088120925 A TW 088120925A TW 88120925 A TW88120925 A TW 88120925A TW 548685 B TW548685 B TW 548685B
Authority
TW
Taiwan
Prior art keywords
bit
layer
switch
individual
circuit
Prior art date
Application number
TW088120925A
Other languages
English (en)
Inventor
Munehiro Azami
Mitsuaki Osame
Yutaka Shionoiri
Shou Nagao
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW548685B publication Critical patent/TW548685B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1) 發明背景 (發明領域） 本發明係關於D / A轉換器（數位/類比轉換器）電 路（DAC)，特別地，關於用於主動矩陣型半導體裝置 之驅動電路的D A C。此外，發明係關於使用d A C之主 動矩陣型半導體顯示裝置。 (相關技藝） 近來，已快速發展生產具有形成於不貴的玻璃基底上 的半導體薄膜之諸如薄膜電晶體（TFT)等半導體裝置 的技術。 主動矩陣型液晶顯示裝置係像素T F T以陣列設置於 像素區上，像素區包含有像矩陣般配置的數以千計至數佰 萬像素，且藉由像素TFT的切換特徵，控制電荷被汲入 及取出連接至個別像素T F T的像素電極。 此外，能夠具有高速驅動之數位驅動系統的主動矩陣 型液晶顯示裝置於顯示裝置的高精細度及高影像準確度方 面已被認可。 數位類比轉換器電路（DA C )會將自週邊裝置輸入 之數位視頻資料轉換成類比訊號（灰度電壓），其爲數位 驅動系統之主動矩陣型液晶顯示裝置所需。有不同型式的 數位類比轉換器電路。但是，於此說明用於主動矩陣列液 晶顯示裝置之D A C實施例。 現在，參考圖2 5 ，圖式係顯示習知的DA C之實施 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-4- 丨 -------%·! (請先閱讀背面之注意事項再填寫本頁) 111 ϋ ϋ I ! I I ϋ I ί ϋ n I ίύ I i I ^ I ϋ 11 ϋ ϋ I ϋ 111 548685 A7 B7 五、發明說明（2 ) (請先閱讀背面之注意事項再填寫本頁) 例。圖2 5中所示的習知DAC具有η個切換開關（SW〇 至S W η - i )，它們係由η位元數位資料的個別位元（D 〇 至Dn-i)、連接至個別切換開關（SW〇至SWn-di 電容（C，2 C，2 n — 1 C )、及重設開關（R e s )所 控制。而且，電源VH及電源Vl會連接至習知的DAC。 此外’電容Ck係連接至輸出v〇ut2訊號線的負載電容。 此外，接地電源係以V。標示。但是，V。可爲何選加的固 定電源。 當對應於輸入的數位資料（Do至Dn-i)之位元爲 0 ( L 〇 )時，位元切換開關（S W 〇至S W n — i )係分別 連接至電源V l，當對應的位元爲1 ( H i )時，分別連接 至電源V Η。 將依序說明習知的D A C。將習知D A C的作動分列 成重設週期（TR)及資料輸入週期（TB)以便_日月。 經濟部智慧財產局員工消費合作社印製 首先，在重設週期T R中，重設開關R e s會關閉，數 位資料的所有位元（D Q至D η - 1 )爲〇 ( L。），且所有 的開關（SW〇至SWn-i)會連接至電源vL。圖2 6 ( A )係顯示此狀態下的習知D A C之等效電路。在重設週 期丁 r終止之後，由於數位資料的所有位元（D ◦至D η - i )爲0 (L〇)。累積於圖26 (A)中所示之負載電容 Cl中的電荷之初始値（內定）Qk變成如下式（1 9 )所 示。 ql° = cl.(Vl-Vg) ...(19) 在重設週期T r終止之後，資料寫入週期T E開始，且 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐）.g- 548685 A7 B7 五、發明說明（3 ) 具有選加的位元資訊之數位資料（D。至D η - i )會控制開 關（SWQ至SWn — 1)。而且，電荷會依據個別的位元資 訊充電及放電，因此，之後會達到穩定狀態。圖2 6 ( B )係顯示此時的等效電路。累積於組合電容c。、c i、及 中的電荷Q 〇、 Q 1、及Q L會變成 :0 c )所示。 〇 = C〇.(Vl - Vout) • ·. (20a) l—Cl^Vhl - Vout) ...(20b) L — CL.(\^oui ~ Vg) ...(20c) 此處，由於建立下述表示式 a )及（2 1 b ) c〇 = c · ( D 〇 + 2 D 1 + 4 D 2+··· +22-1 D n-i)·.· ······ ci = c · ( D 0 + 2 D i + 4 D 2+··. +22'1"D~n-i) ···... (2 1 a)(2lb) 藉由Vqut時的電荷守恒定律，可建立 下述表示式 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
Ql° = Ql-Qo-Q (23) 輸出V〇ut變成如下式（2 4 )所示
V
V c 1 *a*(vH-VL ) ~...........(24) -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） 548685 A7 _______ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4) 但是，α (在本說明書中，稱爲「電壓壓縮比
輸出V
OUT 係 的最大電壓振幅對電壓振幅（V Η - V L )之比 例，其中α表示如下： (25) 一 1 請 先 閱 讀 背 面 之 注 意 事 項 再 出V 址與 無法 中所 元
C 控制 2 它 連
如圖26 (C)所示，輸出V〇UT與位址（〇至 μ )係成線性關係。但是，由於根據式（2 4 )，輸 ◦ U Τ會視V Η與V L之間的差以及相對於數位資料的位 作爲參考電位之V L之間線性形式的改變而定，所以， 獨立地控制輸出V。υ Τ之電壓振幅及參考電位。 接著，圖2 7顯示習知DAC的另一實施例。圖2 7 示的習知D A C具有“ η "個開關（S W 〇至S W n - i 它們係由"η "位元數位資料（D 〇至D n - i )的個別位 連接至個別開關（S W Q至S W η — i )之電容（C、 、.· iC、C、2C、· · . 2 n ~ ^ 1 C ) 重設開關（R e s 1及R e s 2 )、以及耦合電容所 。而且，電源Vh及電源VL會連接至習知DA C。 而且，圖2 8顯示習知的DAC之又另一實施例。圖 中所示的習知D A C具有η開關（S W。至S W n — !) 們係由"η "位元數位資料（D 〇至D n —:)的個別位元 接至個別開關（S W 〇至S W n - χ )之電容（C、2 C 頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 Α7 Β7 五、發明說明（5 ) 、· · .2m_1C^C^2C> · · . 2 n ' m ~ 1 C )、及 (請先閱讀背面之注意事項再填寫本頁) 二重設開關（R e s 1及R e s 2 )所控制。而且，圖 2 8中所示之習知DAC與圖2 7中所示之習知DAC不 同之處在於電容C會連接至較低位元側電路，且連接對應 於較低位元之電路至對應於較高位元的電路之耦合電容不 同於圖2 7中所示之耦合電容。 在圖2 7中所示的習知DA C或圖2 8中所示的習知 D A C中，開關（S W。至S W n - !)分別設計成當輸入的 數位資料（D。至Dn — i)爲〇 (Lo)時，連接至電源 Ve’而當輸入的數位資料爲1 (Hi)時，連接至電源 V Η。 圖2 7中所示的習知DAC的輸出V〇ut變成如下示 (2 6 )所示； .........(26) 經濟部智慧財產局員工消費合作社印製 此外，圖2 8中所示的習知DAC的輸出V〇Ut變成 如下不（27)所示； V〇ul = VL+士 .cvdK).........(27) L · c 此處，C 1與上述表示式（2 lb)中之C 1相同’ 及建立下述表示式，其中αΑ及αΒ係電壓壓縮比。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 _ 548685 Α7 Β7 五、發明說明（7 ) 偏移電壓之類比訊號，偏移電壓係作爲參考電壓。 (請先閱讀背面之注意事項再填寫本頁) 發明係關於數位類比轉換器電路，其能將η位元數位 資料轉換成類比訊號（其中η係自然數），其中數位類比 轉換器電路具有η個開關及η個對應於η位元數位資料的 個別位元之η電容，對應於η位元之η個開關會控制連接 至η個開關中的每一開關之電容中的電荷之充電及放電， 且數位類比轉換器電路會輸出具有偏移電壓之類比訊號， 偏移電壓係作爲參考電壓。 經濟部智慧財產局員工消費合作社印製 根據發明之數位類比轉換器電路，數位類比轉換器電 路會將η位元數位資料轉換成類比訊號，包括由η位元數 位資料之較低m位元的個別位元（其中η及m係自然數， m < η )所控制之開關、以及由n位元數位資料之較高（ η - m )位元的個別位元所控制之開關；連接至較低m位 元的個別位元所控制之每一開關之電容，其中每一電容係 2 m — 1乘上單位電容；連接至較高η - m位元的個別位元 所控制之每一開關之電容，其中每一電容係2 n — m — 1乘上 單位電容；耦合電容；及二重設開關；其中二電源及偏移 電源會連接至數位類比轉換器電路；開關會選取二電源中 的任一電源，二重設開關會控制電容之電荷充電；及數位 類比轉換器會從n位元數位視頻資料的較高（η — m )位 元電容的共同連接端輸出具有偏壓電源的電位之類比訊號 ，偏壓電源的電位係作爲參考電位。 根據發明之數位類比轉換器電路包括：由資料的較低 m位元（其中η及m係自然數，m < η )所控制的較低位 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 548685 B7 五、發明說明（8 ) 元電路部份，其中較低位元部份係由個別位元所控制的開 關及連接至開關之電容所組成，其具有之電容係比單位電 容大2m_1倍；由η位元數位資料的較高（η - m)位元 所控制的較高位元電路部份，其中較高位元電路部份係由 個別位元所控制之開關及連接至開關之電容所組成，其具 有之電容比單元電容大2 n — m_1倍；耦合電容，由上述單 位電容組成，用以連接較低位元電路部份至較高位元電路 :及二重設開關；其中，二電源及偏壓電源會輸入其中； 二重設開關會控制較低位元電路部份以及較高位元電路的 個別電容之電荷充電；偏壓電源會輸入至較高位元電路部 份之個別電容的共同連接端；較低電路部份的個別開關會 從個別位元的資訊選取二電源中的任一電源，及控制連接 至個別切換開關之電容的電荷充電及放電；較高位元電路 部份的個別開關會從個別位元的資訊選取二電源中的任一 電源，及控制連接至個別開關的電容之電荷充電及放電； 及使用偏壓電源的電位作爲參考電位之類比訊號會從較高 位元電路部份的共同連接端輸出。 在根據發明之DA C中，輸出V〇UT可藉由Vh與VL 之間的差以決定其振幅，及使用V t作爲參考電位下決定相 對於數位資料的位址之線性形式的改變。亦即，能夠獨立 地控制輸出V ◦ U T之電壓振幅及參考電位。因此，假使V Η 與V k之間的差固定，則即使V Η與V L二者均小，仍能取 得相同的輸出V ◦ υ τ。因此，能夠將電源電壓抑制至較低 値，因此，α可以爲小，亦即，電容可以小，且可減少電
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ~\]Z 548685 A7 B7 五、發明說明（9 ) 谷部份的佈局區。 (請先閱讀背面之注意事項再填寫本頁) 圖式簡述： 圖1係顯示根據發明之D A C (數位類比轉換電路） 圖2 ( A ) - 2 ( C )係顯示等效電路以說明根據發 明之DA C的作動，及顯示根據發明之DA C的輸出之圖 形， 圖3係顯示根據發明之D A C的實施例， 圖4 ( A ) - 4 ( C )係顯示等效電路以說明根據發 明之DAC，及顯示根據發明之DAC的輸出， 圖5係顯示使用根據發明的D A C之主動矩陣型液晶 顯示裝置的實施例， 圖6係顯示選取電路之實施例， 圖7係選取電路之時序圖， 圖8係顯示根據發明之D A C的另一實施例， 圖9 ( A )及9’ （ B )係顯示位準偏移電路及類比切 經濟部智慧財產局員工消費合作社印製 換電路， 圖1 0 ( A )及（B )係顯示數位視頻資料分割電路 圖1 1係數位視頻資料分割電路之時序圖， 圖1 2 ( A ) - 1 2 ( E )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（10) 圖13 (A) — 13 (C)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖14 (A) — 14 (c)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖15 (A) — 15 (c)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖16 (A) - 16 (E)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖17 (A) - 17 (D)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 8 ( A )及1 8 ( b )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖1 9 ( A ) — 1 9 ( E )係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 圖20 (A)及20 (B)係顯示用以生產使用根據 發明之D A C的主動矩陣型液晶顯示裝置之方法的實施例 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） irl·-------¾ (請先閱讀背面之注意事項再填寫本頁) 訂---------線— 經濟部智慧財產局員工消費合作社印製 « n n ·_1 I ϋ ϋ 1 emt I I _ 548685 A7 --- B7 五、發明說明（11) 圖2 1係顯示TFT的實施例，其係構成使用根據發 明之da c的動矩陣型液晶顯示裝置， 圖2 2係顯示T F T的實施例，其係構成使用根據發 明之D A C的動矩陣型液晶顯示裝置， 圖23 (A)及23 (B)係顯示投影機，其具有使 用根據發明之D A C的主動矩陣型液晶顯示裝置， 圖24 (A)至24 (E)係顯示電子裝置的實施例 ’其具有使用根據發明之D A C的主動矩陣型液晶顯示裝 置， 圖2 5係顯示習知的0入（：， 圖26 (A) — 26 (C)係顯示習知的DAC， 圖2 7係顯示習知的0八（：， 圖2 8係顯示習知的0六（：， 圖2 9係顯示根據發明的D A C之較佳實施例之相對 於數位視頻資料之輸出電壓， 圖30係顯示TFT特徵圖， 圖3 1係具有根據發明的D A C之主動矩陣型液晶顯 示裝置之顯示實施例， 圖3 2係具有根據發明的D A C之主動矩陣型液晶顯 示裝置之顯示實施例， 圖3 3係顯示無臨限抗鐵電混合液晶之施加電壓—滲 透比的特徵圖， 圖3 4 (A)至3 4 (D)係顯示根據本發明之較佳 實施例的製程， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I.——h-------¾ (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 548685 A7 __ B7 五、發明說明（12) 圖35 (A)至35 (D)係顯示根據本發明之較佳 實施例的製程， (請先閱讀背面之注意事項再填寫本頁) 圖36 (A)至36 (D)係顯示根據本發明之較佳 實施例的製程， 圖3 7 (A)及3 7 (B)係顯示根據本發明之較佳 實施例的製程， 圖3 8係顯示根據本發明之液晶顯示裝置之剖面， 圖3 9係顯示液晶材料的光學特徵， 圖4 Ο A係上視圖，顯示主動矩陣£； l顯示裝置的結 構，圖4 Ο B係其剖面視圖； 圖4 1 A係上視圖，顯示主動矩陣£： l顯示裝置的結 構’圖4 1 B係其剖面視圖； 圖4 2係視圖，顯示主動矩陣e L顯示裝置中的像素 部份之結構； 圖4 3 A係上視圖，顯示主動矩陣^： l顯示裝置中的 像素部份之結構，圖4 3 B係其電路圖； 經濟部智慧財產局員工消費合作社印製 Η 4 4係視圖’顯不主動矩陣E L顯示裝置中的像奉 部份之結構；及 圖4 5 Α至4 5 C係主動矩陣E L顯示裝置中的像素 部份之電路圖。 主要元件對照表 ‘
5 0 1 源極訊號線驅動電路A
5 0 2 源極訊號線驅動電路B -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 5 0 3 5 0 4 5 0 5 5 0 1-1 5 0 1-2 5 0 1-3 5 0 1-4 5 0 1-5 5 0 1-6 4 0 0 1 4 0 0 2 4 0 0 3 4 0 0 4 4 0 0 7 4 0 0 8 4 0 0 9 4 0 10 4 0 11 4 0 12 4 0 13 4 0 14 4 0 15 4 0 16 4 0 17 閘訊號線驅動電路 主動矩陣電路 數位視頻資料分割電路 移位電阻器電路 佇鎖電路1 佇鎖電路2 選取器電路1 D/A轉換器電路 選取器電路2 石英基底 基層 非晶矽層 掩罩絕緣膜 晶化區 磷摻雜區 主動層 主動層 主動層 閘絕緣層 多孔陽極氧化層 多孔陽極氧化層 多孔陽極氧化層 多孔陽極氧化層 多孔陽極氧化層 (請先閱讀背面之注意事項再填寫本頁) ·1111111 ^ ·1111111 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 548685 A7 B7 五、發明說明（14) 經濟部智慧財產局員工消費合作社印製 4 〇 1 8 多 孔 陽極 氧化 層 4 0 1 9 多 孔 陽極 氧化 層 4 0 2 0 多 孔 陽極 氧化 層 4 〇 2 1 非 多 孔陽 極氧 化 層 4 〇 2 2 非 多 孔陽 極氧 化 層 4 0 2 3 非 多 孔陽 極氧 化 層 4 〇 2 4 非 多 孔陽 極氧 化 層 4 〇 2 5 閘 電 極 4 0 2 6 閘 電 極 4 〇 2 7 閘 電 極 4 〇 2 8 閘 電 極 4 〇 2 9 閘 絕 緣層 4 〇 3 〇 閘 絕 緣層 4 〇 3 1 閘 絕 緣層 4 〇 3 2 源 極 區 4 〇 3 3 汲 極 區 4 〇 3 4 源 極 區 4 0 3 5 汲 極 區 4 0 3 6 低 濃 度雜 質區 4 〇 3 7 低 濃 度雜 質區 4 〇 3 8 低 濃 度雜 質區 4 〇 3 9 通 道 形成 區 4 〇 4 〇 通 道 形成 丨品 4 〇 4 2 光 阻 掩罩 (請先閱讀背面之注意事項再填寫本頁) -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 548685 A7 B7 五、發明說明（15) 經濟部智慧財產局員工消費合作社印製 4 〇 4 3 源 極 4 0 4 4 汲 極 4 0 4 5 低 濃 度雜 質 4 0 4 6 通 道 形成 4 0 4 7 第 一 中間 層 絕 緣 膜 4 〇 4 8 源 極 電極 4 〇 4 9 源 極 電極 4 〇 5 0 源 極 電極 4 0 5 1 汲 極 電極 4 0 5 2 汲 極 電極 4 〇 5 3 第 二 中間 層 絕 緣 膜 4 〇 5 4 第 三 中間 層 絕 緣 膜 4 〇 5 6 第 四 中間 層 絕 緣 膜 4 0 5 7 像 素 電極 4 〇 5 9 玻 璃 基底 4 〇 6 0 相 對 電極 4 〇 6 1 對 齊 層 4 0 6 2 液 晶 5 〇 〇 1 玻 璃 基底 5 〇 〇 2 氧 化 矽層 5 0 〇 3 主 動 層 5 〇 〇 4 主 動 層 5 〇 〇 5 閘 絕 緣層 5 〇 〇 6 閘 接 線 (請先閱讀背面之注意事項再填寫本頁) 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（16) 5 0 0 7 5 0 0 8 5 0 0 9 5 0 10 5 0 11 5 0 12 5 0 13 5 0 14 5 0 15 5 0 16 5 0 17 5 0 18 5 0 19 5 0 2 0 5 0 2 1 5 0 2 2 5 0 2 3 5 0 2 4 5 0 2 5 5 0 2 6 5 0 2 7 5 0 2 8 5 0 2 9 6 0 0 1 閘接線 第一雜質區 第一雜質區 通道形成區 通道形成區 側壁 側壁 第二雜質區 第二雜質區 光阻掩罩 光阻掩罩 閘絕緣層 第三雜質區 第三雜質區 光阻掩罩 閘絕緣層 第四雜質區 第一中間層絕緣膜 源極接線 源極接線 汲極接線 氮化矽層 第二中間層絕緣膜 矽基底 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（17) 經濟部智慧財產局員工消費合作社印製 6 〇 0 2 氧化砂 層 7 〇 0 1 基底 7 0 0 2 基層 7 〇 0 3 半導體 主 動 層 7 〇 〇 4 半導體 主 動 層 7 〇 〇 5 半導體 主 動 層 7 0 0 6 閘絕緣 層 7 〇 0 7 導電層 7 〇 0 8 導電層 7 0 0 9 導電層 7 〇 1 〇 導電層 7 〇 1 1 接線電 極 7 〇 1 2 第二導 電 層 7 〇 1 3 第二導 電 層 7 〇 1 4 第二導 電 層 7 〇 1 5 第二導 電 層 7 0 1 6 接線電 極 7 〇 1 7 低濃度 雜 質 區 7 〇 1 8 低濃度 雜 質 區 7 〇 1 9 低濃度 雜 質 區 7 〇 2 0 低濃度 雜 質 1¾ 7 0 2 1 低濃度 雜 質 7 〇 2 2 低濃度 雜 質 7 〇 2 3 低濃度 雜 質 ιί——l·-------¾ (請先閱讀背面之注意事項再填寫本頁)
訂---------線C 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 548685 A7 __B7 五、發明說明（18 ) 經濟部智慧財產局員工消費合作社印製 7 〇 2 4 光 阻 掩罩 7 0 2 5 光 阻 掩罩 7 〇 2 6 摻 雜 硼的 域 7 〇 2 7 摻 雜 硼的 丨品 域 7 〇 2 8 第 二 閘電 極 7 〇 2 9 第 二 閘電 極 7 0 3 〇 第 二 閘電 極 7 〇 3 1 第 二 閘電 極 7 〇 3 2 固 持 電容 的 電極 7 〇 3 4 第 — 雜質 7 〇 3 5 源 極 1^ 7 〇 3 6 汲 極 7 〇 3 9 源 極 區 7 0 4 0 汲 極 7 〇 4 3 源 極 7 〇 4 4 汲 極 7 0 4 7 汲 極 區 7 〇 4 9 第 一 中間 層 絕緣膜 7 〇 5 0 源 極 電極 7 〇 5 1 汲 極 電極 7 〇 5 2 源 極 電極 7 〇 5 3 源 極 電極 7 0 5 4 汲 極 電極 7 〇 5 5 被 動 層 (請先閱讀背面之注意事項再填寫本頁) ·% 訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ _ 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 \)/ 9 I- /(\ 明說 明發 6 7 5 5 ο 〇 7 7 8 5ο 7 9 5ο 7 ο 6 〇 7 一―Η 7 〇 7 2 7ο 7 3 7ο 7 4 7ο 7 IXοο 8 2οο 8 3οο 8 4 〇 〇 8 5 〇ο 8 6οο 8 7οο 8 8οο 8 9οο 8 ο r—Ηο 8 一—1 IXο 8 2 τ—Ι 〇 8 〇ο 9 9 9 2ο 〇 3οο 第二中間層絕緣膜 黑矩陣 第三絕緣膜 像素電極 對齊層 相對基底 相對電極 對齊層 液晶材料 基底 氧化矽層 閘電極 鬧絕緣層 源極區 汲極區 低濃度雜質區 通道形成區 通道保護層 中間層絕緣膜 源極電極 汲極電極 基底 氧化矽層 閘電極 (請先閱讀背面之注意事項再填寫本頁) .¾ 訂---------線】 * ϋ ϋ n ·.1 ϋ 1 ϋ n ϋ H - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2〇 9 0 0 4 9 0 0 5 9 0 0 6 9 0 0 7 9 0 0 8 9 0 0 9 9 0 10 9 0 11 9 0 12 9 0 13 1 0 0 0 1 1 0 0 0 2 1 0 0 0 3 1 0 0 0 4 1 0 0 0 5 1 0 0 0 6 1 0 0 0 7 1 0 0 0 8 1 0 0 0 9 10 0 10 110 0 1 110 0 2 110 0 3 110 0 4 苯並環丁烯 氮化矽區 源極區 汲極區 低濃度雜質區 通道保護層 通道保護層 中間層絕緣膜 源極電極 汲極電極 本體 主動矩陣型半導體顯示裝置 光源 光學系統 螢幕 本體 主動矩陣型半導體顯示裝置 光源 反射器 螢幕 本體 語音輸出部份 語音輸入部份 主動矩陣型半導體顯示裝置 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明 ( 2” 1 1 0 0 5 操 作 開 關 1 1 0 0 6 天 線 1 2 〇 0 1 本 體 1 2 0 0 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 2 0 0 3 語 輸 入 裝 置 1 2 0 〇 4 操 作 開 關 1 2 〇 0 5 電 池 1 2 〇 〇 6 影 像 接 收 部 份 1 3 〇 0 1 本 體 1 3 0 0 2 相 機 部 份 1 3 0 0 3 影 像 接 收 部 份 1 3 〇 〇 4 操 作 開 關 1 3 〇 〇 5 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 4 0 0 1 本 體 1 4 〇 0 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 〇 〇 1 本 體 1 5 〇 〇 2 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 〇 〇 3 主 動 矩 陣 型 半 導 體 顯 示 裝 置 1 5 〇 〇 4 記 憶 介 質 1 5 〇 〇 5 操 作 開 關 1 5 〇 〇 6 天 線 1 6 〇 〇 1 基 底 1 6 0 0 2 基 層 1 6 〇 〇 3 a 半 導 體 --I---------·丨i — I丨i I訂—丨丨丨丨 (請先閱讀背面之注意事項再填寫本頁) 線ιί 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -24- 548685 A7 B7 五、發明說明（22) 經濟部智慧財產局員工消費合作社印製 1 6 0 0 3 b 結 晶矽層 1 6 0 0 4 島 狀半導 體 層 1 6 0 〇 5 島 狀半導 體 層 1 6 0 〇 6 島 狀半導 體 層 1 6 〇 〇 7 島 狀半導 體 層 1 6 〇 〇 8 掩 罩層 1 6 〇 0 9 光 阻掩罩 1 6 0 1 0 島 狀半導 體 層 1 6 0 1 1 島 狀半導 體 層 1 6 0 1 2 島 狀半導 體 層 1 6 〇 1 3 光 阻掩罩 1 6 〇 1 4 光 阻掩罩 1 6 0 1 5 光 阻掩罩 1 6 〇 1 6 光 阻掩罩 1 6 〇 1 7 雜 質區 1 6 〇 1 8 雜 質區 1 6 0 1 9 雜 質區 1 6 0 2 0 閘 絕緣層 1 6 〇 2 1 導 電層（ A ) 1 6 〇 2 2 導 電層（ B ) 1 6 〇 2 3 光 阻掩罩 1 6 〇 2 4 光 阻掩罩 1 6 〇 2 5 光 阻掩罩 1 6 〇 2 6 光 阻掩罩 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 548685 A7 B7 五、發明說明（23) 經濟部智慧財產局員工消費合作社印製 1 6 0 2 7 光阻掩罩 1 6 0 2 8 閘電極 1 6 0 2 8 a 導電層 ( A 1 6 〇 2 8 b 導電層 ( B 1 6 0 2 8 c 導電層 ( C 1 6 〇 2 9 閘電極 1 6 〇 2 9 a 導電層 ( A 1 6 0 2 9 b 導電層 ( B 1 6 0 2 9 c 導電層 ( C 1 6 0 3 0 閘電極 1 6 0 3 0 a 導電層 ( A 1 6 0 3 〇 b 導電層 ( B 1 6 〇 3 0 c 導電層 ( C 1 6 〇 3 1 閘電極 1 6 0 3 1 a 導電層 ( A 1 6 〇 3 1 b 導電層 ( B 1 6 0 3 1 c 導電層 ( C 1 6 0 3 2 電容接線 1 6 0 3 2 a 導電層 ( A 1 6 〇 3 2 b 導電層 ( B 1 6 〇 3 2 c 導電層 ( C 1 6 〇 3 3 光阻掩罩 1 6 〇 3 4 雜質區 1 6 〇 3 5 光阻掩罩 (請先閱讀背面之注意事項再填寫本頁) 入Μσ. ;線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26- 548685 A7 B7 五、發明說明（24) 經濟部智慧財產局員工消費合作社印製 1 6 0 3 6 光阻掩罩 1 6 0 3 7 光阻掩罩 1 6 0 3 8 雜質區 1 6 0 3 9 雜質區 1 6 0 4 0 雜質區 1 6 0 4 1 雜質區 1 6 〇 4 2 雜質區 1 6 0 4 3 雜質區 1 6 0 4 4 雜質區 1 6 〇 4 5 第一中間層 絕 緣 膜 1 6 〇 4 6 源極接線 1 6 〇 4 7 源極接線 1 6 〇 4 8 源極接線 1 6 〇 4 9 源極接線 1 6 0 5 0 汲極接線 1 6 〇 5 1 汲極接線 1 6 0 5 2 汲極接線 1 6 〇 5 3 汲極接線 1 6 0 5 4 被動層 1 6 〇 5 5 第二中間層 絕 緣 膜 1 6 〇 5 9 第三中間層 絕 緣 膜 1 6 〇 6 0 像素電極 1 6 〇 6 1 對齊層 1 6 〇 6 2 玻璃基底 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） »27- 548685 A7 B7 五、發明說明（25) 1 6 0 6 3 1 6 0 6 4 1 6 0 7 1 1 6 0 7 2 1 6 0 7 3 1 6 0 7 4 16 10 1 16 10 2 16 10 3 16 10 4 16 10 5 8 0 6 8 0 7 a 8 0 7 b 8 0 8 a 8 0 8 b 8 0 9 8 10 8 11 8 12 8 13 相對電極 對齊層 閘電極 閘電極 像素T F 丁 電容接線 P通道型T F 丁 第一η通道型TFT 第二η通道型TFT 像素丁 F T 儲存電容 通道形成區 源極區 源極區 汲極區 汲極區 通道形成層 L D D區 源極區 汲極區 通道形成區 L D D區 L D D區 源極區 (請先閱讀背面之注意事項再填寫本頁) 錢 "-Φ . --線· 經濟部智慧財產局員工消費合作社印製 8 14 8 15 8 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（26 ) 8 17 8 18 8 19 8 2 0 8 2 1 8 2 2 8 2 3 8 2 4 8 2 5 8 2 6 8 2 7 14 0 10 14 0 11 14 0 12 14 0 13 14 0 14 14 0 15 14 0 16 1 4 0 2 1 1 4 0 2 2 1 4 0 2 3 1 4 0 2 6 1 4 0 2 7 1 4 0 2 8 汲極區 通道形成區 通道形成區 L 〇 f f 區 L 〇 f f 區 L o f f 區 L o f f 區 源極區或汲極區 源極區或汲極區 汲極區 半導體層 基底 像素部份 源極 閘極 接線 接線 接線 下塗層 薄膜電晶體 薄膜電晶體 中間層絕緣膜 像素電極 絕緣膜 (請先閱讀背面之注意事項再填寫本頁) -¾ 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -29- 548685 A7 B7 五、發明說明（27) 經濟部智慧財產局員工消費合作社印製 1 4 〇 2 9 電 發光層 1 4 0 3 0 陰 極 1 4 0 3 2 導 電膠材料 1 7 0 0 0 密 封材料 3 5 0 1 基 底 3 5 〇 2 切 換T F T 3 5 〇 3 電 流控制T F 丁 3 5 〇 4 電 容 3 5 0 6 電 流供應線 3 7 〇 1 電 發光元件 3 5 汲 極接線 3 6 接 線 3 7 聞 電極 3 8 鬧 接線 3 9 a 閘 電極 3 9 b 閘 電極 4 〇 汲 極接線 4 1 第 一被動膜 4 2 平 面化膜 4 3 像 素電極 4 4 a 絕 緣膜的堤 4 4 b 絕 緣膜的堤 4 5 發 光層 4 6 電 洞注入層 I.——l·-------¾ (請先閱讀背面之注意事項再填寫本頁) 訂---------線 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ _ 548685 A7 B7 五、發明說明（28) 4 7 4 8 5 0 5 1b 5 4 3 8 0 1 3 8 0 2 3 8 0 3 3 8 0 4 3 8 0 5 3 8 0 6 3 8 0 7 3 8 0 8 陽極 第二被動膜 像素電極 絕緣膜的堤 絕緣膜的堤 發光層 電子注入層 陰極 源極接線 切換T F 丁 閘接線
電流控制T F T 電容 電流供應線 電發光裝置 電流供應線 請 先 閱 讀 背 面 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印製 較佳實施例詳述 將於下述中說明根據發明之D A C的較佳實施例。此 外，根據發明之D A C不侷限於下述實施例。 圖1係顯示根據發明之D A C的電路圖。圖1中所示 之發明的D A C能夠處理η位元的數位資料（D 〇至D n - i )。此外，D 〇可視爲L S B，而D n - 1可視爲M S B。而 且’假設n位元數位資料分成較低m位元（D。至Dm-ι) -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明説明（29) 及較高的n—m位元（Dm至Dn-i)。 如圖1所示，根據發明之D A C具有由η位元數位資 料（D 〇至D n - 1 )之個別位元所控制的η個開關（s W 〇 至SWn — 1)、連接至個別開關（SWo至SWn-l)之電 容（C、2C、 · . .2m_1C^C>2C> .., 2n — m— iC)、及二重設開關（Resl 及 Res2)。 這些電容係製成單位電容C的整數倍。根據發明之D a C 具有電容以連接對應於較低m位元的電路部份至對應於較 高η - m位元之電路部份。如圖1所示，對應於較低m位 元的電路部份之個別電容的一端係製成共同連接端。而且 ，對應於較高η - m位元的電路部份之個別電容的一端也 製成共同連接端。此外，電容C t係連接至輸出V。u T之訊 號線的負載電容。接地電壓係設定爲V。。但是，V。可爲 任何選加的固定電源。 電源V Η、V L、偏壓電源V B及電源V A會連接至根據 發明之D A C。此外，在V η > V L及V η < V l的情形中， 相位反轉的類比訊號會經由輸出V。υ Τ輸出。而且，於此 ，當Vh>Vl時，將輸出假設爲正常相位，當Vh<Vl時 ，將輸出假設爲反轉相位。 當輸入的數位資料（Do至Dm-i)爲〇 (L 〇 )時’ 開關（SW。至SWn-i)會分別連接至電源，且當輸 入的數位資料爲1 ( H i )時，開關（S W Q至S W η - 1 ) 會分別連接至電源V Η。重設開關R e s 1會控制電荷從 Vb充電至對應於較高的n-m位元之電容（C、2 C、· 批衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 -線 經濟部智慧財產^7w工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 548685 A7 B7 五、發明說明（30) • · 2 n — m - 1 C )，重設開關R e s 2會控制電荷從V a 充電至對應於較低的m位元之電容（0：、2<：、··· 2 m ~ 1 C )。 此外，藉由連接重設開關R e s 2的一端至電源V L， 則不會有電壓從電源V A供應。 接著，將依序說明根據發明之D A C的作動。將以分 成重設週期丁11及資料輸入週期TB之作動，說明發明的 D A C之作動。 首先，重設開關R e s 1及R e s 2會於重設週期T R 中關閉，其中數位資料的所有的位元（D。至D η - i )會變 成〇(Lo)，而所有的開關（SW。至SWn-i)會連接 至電源V l。在此狀態中，圖1中所示之根據發明的d A C 之等效電路係顯示於圖2 ( A )中。 在重設週期T R終止之後，累積於圖2 ( a )中所示之 個別的合成電容中的電荷之內定値（初始値）Q Q ◦、Q i 〇 、Q2q、Q/、q。、及qlQ會變成如下式（1 a)至（ 1 f )示。 Q〇0 = (2m -1) · c · ( Vl- Va ) (la)
Qi° = 〇 (ib) Q2° = (2n'm -1) . c . ( Vl- Vb ) 〇c) Q30 = 〇 (id) Q° = C . ( Va - Vb ) (U)
Ql° = CL . ( Vb - Vg ) (lf) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) .¾ i線- 經濟部智慧財產局員工消費合作社印製 548685 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（31 ) 在重設週期終止之後，資料寫入週期Te開始，其中具 有選 加 的 位元 資 訊之數位資料 (D 0至 D n - 1 )會控制開關 (S W D至S ' W n -1 )’電荷會依據個 別的位元資訊充電及 放電 之 後， 穩 定狀態會上升 。而且， 累積於合成電容Co 、C 1 ' C 2、 c 3 ' C及C l中的電荷丨 Q〇、Ql、Q2、 Q 3 、ς 、 及 Q L 會變成如下式 (2a) 至（2 f )所示。 Q〇 c〇 . ( Vl -Vm ) (2a) Q丨 Ci · ( Vh -Vm ) (2b) q2 C2 · ( Vl -Vout ) (2c) Q3 = C3 · ( Vh ‘ -Vout ) (2d) Q : c · ( Vm V 0 u t } (2e) Ql Cl . ( V 0 u t -Vg ) (2f) 其中 c〇 = c •( "d 0 + 2 i + 4 D 2+ ··· +2m C 1 = c •( 0 + 2 1 + 4 D 2+…W1 D m·丨）·· .......(3b) C 2 = C •( m + 2 "d" m+l+4 D m + 2+ ··· + 2^1 可 η·ι)…（3c) C 3 = C •( m + 2 m + 1 + 4 D m + 2+ ··· + 2nu"F n-丨）···（3 d) 此處 ，在 圖 2( B )中的點V。u τ 及Vm，藉由電荷守 恒定律，建立下述式子（4a)及（4b)。 -Q〇 - Qi + Q = -Q〇° -Qi° + Q° (4a) -Q2 - Q3 - Q -f Ql = -Q20 - Q30 - Q° + Ql° (4b) I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 548685 A7 B7 五、發明說明（32) 此處，（la)至（If)及（2a)至（2f)代 入（4a)及（4b)，並解出V〇ut，因此導出下式（
{c0 +2171 · c2 - (2n -1} c}VL + (cl + 2177 · c3)VH (5) 其中，由於建立下式（6a)及（6b) c〇 +ci =c · (1+2 + 4+...+2m·1 ) = (2m - 1) · c C2 +C3 =c · ( 1 + 2 + 4+...+2^-1) =(2n，m-l) · c (6a)(6b) I (請先閱讀背面之注意事項再填寫本頁) 所以，可取得下式 (7) 因此，將（6a) 、（6b)及（7)代入式（5可得下式， 經濟部智慧財產局員工消費合作社印製 (+ 2777 · ) V〇ul = Vb+ “ -a'{VH -VL).........(8) (z -lye 其中，α變成如下式（9 )所示；且α係電壓壓縮比 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -35- 548685 A7 B7 五、發明說明（33 ) a =-^..........(9)
、2m cL r 〇 因此，藉由表示式（8)，可瞭解到v〇ut並未取決 於Va。根據式（8)，圖2(C)係顯示Vout爲縱軸 ，而位址爲橫軸。如圖2 ( C )所示，可發現輸出Vqut 係相對於數位資料的位址（0至2 n - 1 )之線性形式。此 外，輸出Vqut可以藉由VH與之間的差而決定其振幅 ，以及決定偏壓電源V B作爲參考電位時相對於數位資料的 位址之線性形式的變化。亦即，能夠獨立地控制輸出 V。U T的電壓振幅及參考電位。以其爲基礎，假使V Η與 V L之間的差異爲固定時，則即使V Η與V L均爲小時，仍 可取得相同的輸出，因此，能夠將電源電壓抑制於低位準 。因此，可以使α爲小，亦即，電容C可以小。因此，可 以減少電容部份的佈局區。 此外，在用於本發明的結構之電容中，幾乎符合上述 線性關係之誤差是可以允許的。 將於下說明根據發明的D A C之較佳實施例。根據發 明之D A C的詳細構造不限於下述實施例。 實施例1 圖3係顯示實施例的8位元D A C之電路圖。 圖3中所示之實施例的D A C會管理八位元（ D。（LSB)至D7 (MSB))所組成的數位資料。而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 丨·——l·-------餐 (請先閱讀背面之注意事項再填寫本頁> • I ! ! I 訂-----！·線· 經濟部智慧財產局員工消費合作社印製 36 548685 A7 B7 五、發明說明（34) 且，八位元數位資料會分成較低四位元（D。至D 3 )及較 高四位元（D4至D7)。 (請先閱讀背面之注意事項再填寫本頁) 如圖3所示，實施例的D A C具有八個由八位元數位 資料（D 〇至D 7 )之個別位元所控制的開關（S W 〇至 S W 7 )、連接至個別開關（SW〇至SW7)之電容（C 、2。、4(：、8(：、〇、2(：、4(：、及8(：)、及二 重設開關（R e s 1及R e s 2 )。而且，實施例的 D A C具有電容以連接對應於較低四位元的電路部份至對 應於較高四位元的電路部份。 電源Vh及、以及偏壓電源vB會連接至根據實施 例之D A C。 當輸入的數位資料（D 〇至D 7 )的個別位元爲 〇 (Lo)時，開關（SW〇至SW7)會連接至電源Vl ，當輸入的數位資料的個別位元爲1 ( H i )時，開關（ 經濟部智慧財產局員工消費合作社印製 SW ◦至SW7)會連接至電源VH。這與上述是相同的。 重設開關R e s 1會控制電荷從V b充電至對應於較高四位 元之電容（〇、2<：、4(：、及8(：)。而且，對應於較 低四位元之電容（C、2C、4C及8C)的一端會連接 至重設開關Re s 2。 根據實施例之八位元D A C與上述圖1中所示之 DA C於結構上不同。實施例的DA C與圖1中所示的 DAC之不同點在於重設開關Re s 2的一端連接至電源 Vl且無電壓從電源VA供應。但是，如上所述，輸出電壓 V ◦ υ τ不會視V a而定，因此，實施例的d A C會如上述圖 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 經濟部智慧財產局員工消費合作社印製 A7 ______B7 五、發明說明（35 ) 1 中 所示 的D A C —般地操作。 接著 ，將 依序說明根據實施例之D A C的作動。將 以 分 成 重設 週期 TR及資料輸入週期T E之作動，說明根據 實 施 例 的D AC 之作動。 首先 ，重 設開關Re s 1與Re s 2會於重設週期 T R 中關 閉， 數位視頻資料的所有位元（D。至D 7 )會 變 成 0 (L 〇 ) ，且所有的開關（SW。至SW?)會連接 至 電 源 V L < 3在此狀態中，根據實施例: 之DAC的等效電路 與 圖 4 (A )中 所不相同。 在重 設週 期T R終止之後，圖4 (A )中所示之累積 於 合 成 電容 C 0 、Cl、C 2、C 3、C 及C L·中的電荷Q〇 Q 1 、Q 2 、Q 3、Q、及Q L內定値 (初始値）最後會變 成 如 下 式（ 10 a )至（1 0 f )所示 ,· Q。。= ：0 (l〇a) Q丨。= 〇 (l〇b) q2° = 15 · C · ( Vl - Vb ) (l〇c) Q 3 0 = 0 (l〇d) Q° = :c · (Vl - Vb ) (l〇e) Ql〇 = Cl . (Vb - Vo ) (l〇f) 其中，可滿足下列表示式： Q 〇 = c 〇 . ( Vl - vm) (11a) Q1 = c 1 ( 'VH-'Vm) (lib) (請先閱讀背面之注意事項再填寫本頁) .¾ 訂·- --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -汾_ 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（36 ) Q 2 = C 2 · Vl - Vout) (lie) Q 3 = C 3 · (Vh - Vout) (lid) Q = c · Vm ~ Vout) (lie) Q L = C L · (V 0 u t - V G ) (Ilf) 在重設週期終止之後，具有選加的位元資訊之數位資 料（Do至D7)會提供給開關（SW ◦至SW7)，其中電 荷會依據個別的位元資訊充電及放電。最後，累積於合成 電容Co、Cl、C2、C3、C及Cl中的電荷Q。、Qi、 Q2、Q3、Q、及Ql會變成如上式（1 1 a)至（ 1 1 f )所示。 而且，建立下述表示式； c〇 = c* ( D 〇 + 2 D 1 + 4 D 2 + 8 D 3).........(12a) ci = c· (D o+2D i+4D 2+8D 3)............(12b) C2 = c* (^4 + 2^"5 + 4*^"6 + 8 D 7).........(12c) C3 = c* (D 4 +2D 5 +4D 6 +8D 7 )............(12d) 此處，在圖4中的點V〇UT及Vm，藉由電荷守恒定律 ，建立下述式子（13a)及（13b)。 -Q〇 - Qi + Q = -Q〇° -Qi° + Q° (13a) -Q2 - Q 3 - Q + Q l = - Q 2 - Q 3 - Q + Q l (13b) -39 - ---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆 297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 (14) 548685 Α7 Β7 五、發明說明（37) 此處，（10a)至（l〇f)及（12a)至（ 1 2 f )代入（1 3 a )及（1 3 b )，則輸出V。u t如 下式（1 4 )所示。
{c〇 + 16* c2 - 255 · c}VL c^)VH
255*c + 16' cL 亦即，由於建立下式（15a)及（15b)； (請先閱讀背面之注意事項再填寫本頁) C ο + C 1 = C C 2 + C 3 = c 1+2+4+8 ) — 15 . c 1+2+4+8 )=15. c (15a) (15b) 所以，可取得下式 c〇 + ci + 16(C2 + C 3) = 2 5 5 . c (16) -線· 而且，將（15a) 、 （15b)及（16)代入式 經濟部智慧財產局員工消費合作社印製 (1 4 )，可建立下式（1 7 ); V…= 飞).........(17) 其中，α如下所示； -40- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 _ B7 五、發明說明（38) 1 + 255 * c (18) 因此，由表不式（1 7 )可以瞭解到輸出V〇ut與數 位資料的位址（〇至2 s - 1 )成線性形式。在本實施例 中’由於八位元數位資料會被管理，所以，可取得2 5 6 型式的輸出V〇ut。此處，當改變表示式（1 7 )中的個 別參數時，顯示輸出V。υ Τ與數位資料的位址之轉變的圖 形係顯示於圖2 9中。 輸出V 〇υτ可以藉由V Η與V L之間的差而決定其振幅 ’以及決定相對於數位資料的位址隨著作爲參考電位的V Β 之變化。亦即，能夠獨立地控制輸出V。υ Τ的電壓振幅及 參考電位。以其爲基礎，假使νΗ與Vl之間的差異爲固定 時，則即使V Η與V k均爲小時，仍可取得相同的輸出，因 此，能夠將電源電壓抑制於低位準9因此，可以使α爲小 ’亦即，電容C可以小。因此’可以減少電容部份的佈局 區 ° (實施例2 ) 在實施例中，將說明根據上述實施例1之D A C用於 主動矩陣列液晶顯示裝置之驅動電路的情形。 圖5係根據實施例之主動矩陣型液晶顯示裝置的一般 方塊圖，其中源極訊號線驅動電路A以5 0 1標示，源極 訊號線驅動電路B以5 0 2標示，閘極訊號線驅動電路以 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印製 -41 - 548685 A7 B7 五、發明說明（39) 5 0 3標示，主動矩陣電路以5 0 4標示，數位視頻資料 驅動電路（S P C :串列對並列轉換電路）係以5 0 5標 不° 源極訊號線驅動電路A 5 0 1具有移位電阻電路（ 240級χ2移位暫存器電路）501—1、佇鎖電路1 (9 6 0 X 8數位佇鎖電路）5 0 1 — 2、佇鎖電路2 ( 960x8數位佇鎖電路）501 - 3、選取器電路1 ( 240選取器電路）501 — 4、D/A轉換器電路（ 240DAC) 501 - 5、及選取器電路2 (240選 取器電路）5 0 1 - 6。此外，其尙具有緩衝器電路及位 準偏移電路（均未顯示）。再者，爲了便於說明， DAC 5 0 1 - 5包含位準偏移電路。 源極訊號線驅動電路Β 5 0 2具有同於源極訊號線驅 動電路A 5 0 1之構造。此外，源極訊線驅動電路 A 5 0 1會提供視頻訊號（階度電壓訊號）給奇數號源極 訊號線，而源極訊號線驅動電路B 5 0 2會提供視頻訊號 給偶數號源極訊號線。 此外，在根據發明之主動矩陣型液晶顯示裝置中，爲 了便於說明，僅設有二源極訊號線驅動電路A 5 0 1及 B 5 0 2 ，以致於這些驅動電路可以在它們之間保持主動 矩陣電路的上側及下側。但是’假使電路配置佈局允許時 ，可僅設有一源極訊號線驅動電路。 而且，閘極訊號線驅動電路會以5 0 3標示’其具有 移位暫存器電路、緩衝器電路、位準移位電路、等等（未 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）-42- • I:——l·-------錢 (請先閱讀背面之注意事項再填寫本頁) 訂---------線 _ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明說明（4〇) 顯示於圖式中）。 主動矩陣電路504具有1920 (橫向）x 1080 (縱向）像素。像素TFT會配置於個別像素中 ’其中源極訊號線會電連接至個別的像素T F T之源極區 ’閘極訊號線會電連接至閘電極。而且，像素電極會電連 接至個別像素T F T的汲極區。個別像素τ f T會控制視 頻訊號（階度電壓）對電連接至個別像素T F T之像素電 極的供應。其中視頻訊號（階度電壓）會提供給個別的像 素電極，而電壓會供應給置於個別像素電極與相面對的電 極之間的液晶，因而驅動液晶。 此處，將說明根據發明之主動矩陣型液晶顯示裝置的 訊號作動及流動。 首先，將說明源極訊號線驅動電路A 5 0 1的作動。 時計訊號（C K )及啓動脈沖（S P )會輸入至移位暫存 器電路501 - 1。移位暫存器電路501 - 1會根據時 計訊號（C K )及啓動脈沖（S P )產生依序之時序訊號 ，接著將時序訊號經由緩衝電路（未顯示）等等提供給後 續的電路。 來自移位暫存器電路5 0 1 - 1之時序訊號會由緩衝 器電路等等緩衝。由於一些電路及元件會連接至有時序訊 號供應之源極訊號線，所以，負載電容（寄生電容）大。 爲了防止時序訊號的上升及下降不會因負載電容大而遲滯 ，設置此緩衝電路。 由緩衝器電路緩衝之時序訊號會提供給佇鎖電路1 ( 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -43- II 訂·！ ！！-線k! (請先閱讀背面之注意事項再填寫本頁) 4 -I ϋ ϋ I n n ϋ ϋ ϋ I - 548685 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（41) 501 — 2)。佇鎖電路1 (5〇ι — 2)具有處理8位 元數位視頻資料之9 6 0級佇鎖電路。當上述時序訊號輸 入時，佇鎖電路1 ( 5 0 1 - 2 )順序地拾取及固持數位 視頻資料分割電路所提供之8位元數位視頻資料。 直到數位視頻資料完全地寫入於佇鎖電路1 ( 5 〇 1 - 2 )的所有級之時間係稱爲「線週期」。亦即，從數位 視頻資料開始寫入於佇鎖電路1 ( 5 0 1 - 2 )中的最左 側級的時間至數位視頻資料之寫入結束於佇鎖電路的所極 右側級之時間間隔係爲線週期。事實上，水平回歸週期會 加至上述線週期之時間週期可稱爲「線週期」。 在一線週期終止之後，佇鎖訊號會依據移位暫存器電 路501 - 1的作動時序而提供給佇鎖電路2 (501 -3 )。此時，寫入及固持於佇鎖電路1 ( 5 0 1 — 2 )中 的數位視頻資料會一次送出至佇鎖電路2 ( 5 0 1 - 3 ) ，並被寫入及固持於佇鎖電路2 ( 5 0 1 - 3 )的所有級 中〇 根據來自移位暫存器電路5 0 1 - 1之時序訊號，由 視頻資料分割電路提供的數位視頻資料會再度順序地寫入 完成送出數位視頻資料給佇鎖電路2 ( 5 0 1 - 3 )之佇 鎖電路1 ( 5〇1 一 2 )中。 在第二線週期中，寫入及固持於佇鎖電路2 ( 5 0 1 -3)中的數位視頻資料會由選取器電路1 (501 - 4) 依序選取並提供給D/A轉換器電路（DAC) 5 0 1-5。此外，在實施例中，在選取器電路1 (501 - 4) ^44^- ---------¾------、玎------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明説明（42) 中，一選取器電路對應於四源極訊號線。 此處，爲了說明本實施例中所使用的選取器電路1 ( 501-4)，將參考管理2位元數位視頻資料之選取器 電路（圖6及圖7 )。如同實施例中般，管理8位元數位 資料的選取器電路的觀念配置同於管理2位元數位視頻資 料之選取器電路的觀念配置。而且，可使用本申請人申請 之日本專利申請號9 一 2 8 6 0 9 8中所述之選取器電路 0 圖6係顯示一選取器電路的電路圖。在圖6中，代號 A、B、C及D係顯示源極訊號線，而附加至代號A、B 、C及D之尾數〇或1係顯示輸入至源極訊號線的2位元 數位視頻資料的位元。對應於源極訊號線A、B、C或D 的數位視頻資料係在一線掃瞄週期（水平掃瞄週期）中由 選取訊號S S 1及S S 2以四分之一接四分之一的方式選 取並從◦ u t - 〇及0 u t - 1輸出。圖7係顯示選取電 路的時序圖，其中L S係佇鎖訊號。 在實施例的選取器電路5 0 1 - 4中，一選取器電路 提供給每四個源極訊號線。而且，從丨宁鎖電路1 ( 5 0 1 - 2 )提供給對應的源極訊號線之8位元數位視頻資料會 於一週期中被四分之一接四分之一地選取。 由選取器電路5 0 1 - 4所選取的8位元數位視頻資 料會提供給D A C 5 0 1 - 5。此處，將參考圖8及圖9 ，說明用於本實施例中的D A C。 圖8係顯不用於本實施例中的D A C之電路圖。此外 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45- 批衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 548685 A7 B7 五、發明說明（43) (請先閱讀背面之注意事項再填寫本頁) ，雖然實施例的DAC具有位準偏移電路（L . S ·)， 但是，仍能設計不具1位準偏移電路之DAC。此外，圖 9 (A)係顯示位準偏移電路（L · S ·)的電路配置。 在位準偏移電路中，當訊號L 〇輸入至輸入I N及訊號 Η 1輸入至輸入I Nb時，高電壓源Vd dH I會從輸出 〇UT輸出且低電壓源Vs s會從輸出OUTb輸出。而 且，當訊號H i輸入至輸入I N且訊號L 〇輸入至輸入 I Nb時，低電壓源V s s會從輸出OUT輸出且高電壓 源Vd dH I會從輸出OUT輸出。 經濟部智慧財產局員工消費合作社印製 在實施例的D A C中，數位視頻資料（D。至D 7 )的 反轉資料（此處，反轉的D 〇至D 7 )會設計成輸入至反或 (NOR)電路（50 1 — 5 — 1 )的一輸入。重設脈沖 A (Re sA)會輸入至反或電路（501 — 5 - 1)的 其它輸入。重設脈沖A會輸入至DA C的重設週期Tr。在 實施例的情形中，數位視頻資料（反轉的D。至D 7 )會於 重設週期TR中輸入至反或電路（501 — 5 — 1)。但是 ，當重設脈沖A (R e s A)正輸入至反或電路時，不會 有數位視頻資料從反或電路輸出。 此外’可省略反或電路，且在重設週期T R終止之後會 輸入數位視頻資料（反轉的D。至D 7 )。 在重設週T R完成之後，資料寫入週期T E開始，8位 元數位視頻資料的電壓位準會由位準移位電路升高，且資 料會輸入至切換電路（SW。至SW7)。 切換電路（S W 〇至S W 7 )分別由二類比切換開關 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（44) A SW1及A SW2所構成。個別的切換開關A SW1及 ASW2的電路配置係顯示於圖9 (B)中。ASW1的 一端會連接至DC— VIDEO _L，而另一端會連接至 ASW2的一端及電容。而且，個別的ASW2的一端係 DC_VIDE〇_H_，而另一端係連接至ASW2的 一端及電容（lpF、2pF、4pF、8pF、lpF 、2pF、4pF、8pF)。個別電容之一會連接至二 類比開關，而其另一端會連接至重設開關2 ( R e s 2 ) 。而且，重設開關1的一端會連接至DC_V I DE〇_ Μ，而另一端會連接至對應於較高位元的電容之一端。重 設脈沖（R e s Β )及反轉脈沖（反轉的R e s Β )會輸 入至重設開關R e s 1及R e s 2。 而且，電容（1 P F )會設於對應於較高位元的電路 與對應於較低位元的電路之間的連接點處。此外，實施例 中所有上述的電容不侷限於此處所述的値。 經濟部智慧財產局員工消費合作社印製 D A C 5 0 1 - 5會將8位元數位視頻資料轉換成 類比視頻資料（階度電壓）並順序地提供給選取器電路2 (5 0 1 — 6 )所選取的源極訊號線。實施例中的D A C 之作動符合上述實施例1的作動，且輸出V。U T係以上述 表示式（1 7 )表示。 提供給源極訊號線的類比訊號又會提供給連接至源極 訊號線之主動矩陣電路的像素T F T之源極區。 源極訊號線驅動電路B係以5 0 2標示，且其配置同 於源極訊號線驅動電路A 5 0 1的配置。源極訊號線驅 •47- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 ___B7__ 五、發明說明（45 ) 動電路B 5 0 2提供類比視頻資料給偶數號的源極訊號 線。 (請先閱讀背面之注意事項再填寫本頁) 來自移位暫器（未顯示）的時序訊號會提供給閘極訊 號線驅動電路5 0 3中的緩衝器電路（未顯示），並提供 給對應的閘極訊號線（掃瞄線）。由於等於一線之像素 T F T的閘電極會連接至閘極訊號線且等於一完整線之所 有像素T F T必須開啓，所以在緩衝器電路中使用具有較 大電流容量的閘電極。 因此，藉由來自閘極訊號驅動電路之掃瞄訊號，以執 行對應的像素T F T之切換，其中來自源極訊號線驅動電 路的類比訊號會提供給像素T F T以驅動液晶粒子。 數位視頻資料分割電路（S P C :串列對並列轉換電 路）係以5 0 5標示。數位視頻資料分割電路5 0 5係用 以將週邊輸入的數位視頻資料之頻率降至1/m之電路。 藉由分割週邊輸入的數位視頻資料，驅動電路的作動所需 之訊號頻率會下降至Ι/m。此處，將參考圖10 (A) 及1 0 ( B )，簡述實施例中所使用的數位視頻資料分割 經濟部智慧財產局員工消費合作社印製 割本 L 鎖鎖中 分基 D 佇佇鎖 料 c |D會ίί 資 ΡΗ係其 D 頻 S ， L ， 至 視。中 D 時入 位元式 I i輸 數單圖 Η Η 當 的本在。爲， 中基。路號路 例 C 中電訊電 施 Ρ }鎖鎖鎖 實 s Βίΐίίίτ ， 多 { 之的 D 示眾 ο 鎖中爲 所及 1 佇鎖亦 } 器圖 D 佇 L Α 生於爲 DD { 產示稱至 I 。ο 計顯係入 L 5 1 時置 L 輸 ， G 圖有配 D 當號 5 如具的 I ，訊 路路元 L 路入 電電單及電輸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） .48- 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（46 ) 的f?鎖訊號爲L 〇時，其會佇鎖輸入訊號。 在實施例中，8 〇 Μ Η z的8位元數位視頻資料會輸 入至數位視頻資料分割電路5 〇 5。數位視頻資料分割電 路5 0 5會將以串列對並列形式自週邊輸入的8 〇 Μ η ζ 的8位元數位視頻資料轉換並供應1 〇 μ Η ζ的數位視頻 資料給源極訊號線驅動電路。 此外’除了 8 Ο Μ Η ζ的數位視頻資料之外，尙有 4 ΟΜΗ ζ的時計（CK)及重設脈沖自週邊輸入至實施 例的數位視頻資料分割電路5 〇 5。實施例的數位視頻資 料分割電路5 0 5僅需頻率爲輸入的數位視頻資料的頻率 白勺一半之時計’因此，相較於習知實施例，根據實施例之 數位視頻資料於穩定性及可靠度上是優良的。 將於此參考圖1 1 ，其係顯示構成數位視頻資料分割 電路之S P C基本單元的時序圖。 圖1 1中所示的時序圖係顯示輸入的串列數位資料（ D— 1、D — 2、. . .D— 10、·..）被轉換成二 並列數位資料（P 1及P 2 )。 於此，說明實施例中所述的主動矩陣型液晶顯示裝置 之生產方法的實施例。在本實施例中，此範例係顯示於圖 1 2至圖1 4中，其中眾多TFT形成於具有絕緣表面的 基底之上，主動矩陣電路、源極訊號線驅動電路、閘極訊 號線驅動電路、數位資料分割電路、及其它週邊電路等等 係形成於相同基底上。將於下說明的實施例係顯示一狀態 ，於其中，主動矩陣電路1的一像素TFT及其它電路（ 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 49 - 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（47) 源極訊號線驅動電路、閘極訊號線驅動電路、數位資料分 割電路及其它週邊電路）的基本電路之CMO電路同時形 成。而且，在下述範例中，將說明主動矩陣列液晶顯示裝 置之生產製程，於其中，在CMOS電路中，p通道 T F T及N通道T F T分別設有一閘電極。但是，也可能 生產C Μ〇S電路，其係由設有諸如雙閘或三閘等多個閘 電極的TFT所構成。而且，在下述實施例中，雖然 TFT係雙閘N通道TFT，但是，像素TFT可以由具 有單閘、三閘、等等之T F T所構成。 將參考圖12 (A)。首先，製備石英基底400 1 作爲具有絕緣表面之基底。可以使用有熱氧化層形成於上 的矽基底以取代石英基底。可採用如此之方法，其中非晶 矽層形成於石英基底上且將其完全熱氧化以取得絕緣膜。 而且，可使用有氮化矽層形成於上以作爲絕緣膜之石英基 底、陶瓷基底或矽基底。接著，形成基層4 0 0 2。在本 實施例中，使用氧化矽（S i〇2 )作爲基層4 0 0 2。接 著，形成非晶矽層4 0 0 3。調整非晶矽層4 0 0 3，以 致於最後的層厚度（在熱氧化之後考慮層縮減之後取得的 層厚度）變成10至75nm (較佳地，15至45nm )° 此外，當形成非晶矽層4 0 0 3時，徹底地執行層中 的雜質管理，是重要的。在本實施例的情形中，其會受控 制，以致於阻礙非晶矽層4 0 0 3中後續晶化之雜質C ( 碳）及N (氮）的濃度爲5 X 1 〇18原子/cm3或更少 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50- 548685 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（48) (以5 X 1 017原子/cm3或更少爲代表，較佳地，2 X 1 017原子/cm3或更少），〇（氧）的濃度爲 1 · 5xl019原子/cm3或更少（以lxlO18原子 /cm3或更少爲代表，較佳地，5x1 017原子/cm3 或更少）。因爲假使雜質以高於上述的比例存在時，它們 可能不利於後續的晶化，並在晶化完成之後造成層的品質 降低。在說明書中，層中之雜質元素濃度會定義爲最小値 以符合S I M S (二次離子質量分析）量測結果。 爲了取得上述構造，較佳的是，本實施例中所使用的 低壓熱C VD爐會週期地接受乾淸潔，及嘗試淨化層形成 室。100至300sccm的C1F3(氟化氯）氣體會 於加熱至2 0 0至4 0 0°C之爐中流通，且熱分解所產生 的氟化物會用於層形成室的乾淸潔。 根據申請人所知，爐中溫度爲3 0 0 °C及C 1 F3氣體 的流量爲3 0 0 s c c m之情形中，能夠在四小時內完全 地消除約2 // m厚的雜質（主成份爲矽所構成）。 此外，非晶矽層4 0 0 3中的氫濃度係顯著的參數之 一。假使氫濃度被抑制於較低程度，則於取得良好晶化層 時可取得較佳結果。因此，較佳的是，使用低壓C V D方 法以形成非晶矽層4 0 0 3。而且，藉由最佳化層形成條 件，也可採用電漿CVD方法。 接著，對非晶矽層4 0 0 3執行晶化處理。使用 1 9 9 5年之日本公開專利公告號1 3 0 6 5 2作爲晶化 手段。可使用相同文獻中的實施例1或2中的任一實施例 I I I I ^---I I I I ·1111111 ^ ·1111111« . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -51 - 548685 A7 B7 五、發明說明（49) (請先閱讀背面之注意事項再填寫本頁) 。在本實施例中’較佳的是，使用相同專利公告中的實施 例2所揭示之技術（細節請參見1 9 9 6年的日本公開專 利公告號7 8 3 2 9 )。 1 9 9 6年的日本公開專利公告號7 8 3 2 9係形成 I50nm的掩罩絕緣膜4004，其會選取摻雜觸媒元 素之區域。掩罩絕緣膜4 0 0 4具有眾多開口埠以摻雜觸 媒元素。藉由開口埠的位置，能夠決定晶化區域的位置（ 圖 1 2 ( B ))。 以旋轉塗敷法塗著溶液4 0 0 5 (醋酸鎳乙醇溶液） ，溶液4 0 0 5含有鎳（N i )作爲促進非晶矽層 4 0 0 3晶化之觸媒元素。除了鎳（N i )之外，也可使 用鈷（Co)、鐵（Fe)、鈀（Pd)、鍺（Ge)、 舶（Pt)、銅（Cu)、金（Au)、等等作爲觸媒元 素。使用光阻掩罩之離子佈植法、或電漿摻雜法可用於上 述觸媒元素的摻雜製程。在此情形中，由於變得較容易減 少摻雜區的佔據區及控制後述的水平生長區中的生長距離 ，所以，當構成微電路時，摻雜製程將爲有效的技術。 經濟部智慧財產局員工消費合作社印製 在完成觸媒元素的摻雜製程之後，在氫於4 5 0°C下 發射一小時之後的不活化氛圍、氫氛圍或氧氛圍下，於 500至960 T：(以550至650 °C代表）下，熱處 理4至2 4小時。之後，晶化非晶矽層4 0 0 3。在本實 施例中，於5 7 0 °C下，氫氛圍中執行加熱處理。 此時，非晶矽層的晶化會優先從有鎳摻雜之區 4 0 0 6中產生的核（原子核）開始，因此，形成晶化區 -52- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明說明（50) 4007，其以幾乎平行於基底400 1的基底表面之方 式生長並由多晶矽層構成。晶化區4 0 0 7稱爲「水平生 長區」。水平生長區係在比較匹配的狀態下，其中個別晶 體會聚集。因此，其具有總體晶化優良之優點。 此外，在未使用掩罩絕緣膜4 0 0 4下，醋酸溶液會 塗著於非晶矽層的整個表面上以用於晶化。 參考圖（12D)。接著，執行觸媒元素的吸氣處理 。首先，選擇性地執行磷離子的摻雜。以形成的掩罩絕緣 膜4004，執行磷摻雜。假使此點發生時，磷僅摻雜於 未由掩罩絕緣膜4 0 0 4遮蔽之多晶矽層的區域4 0 0 8 上（此區稱爲磷摻雜區4008)。此時，摻雜的加速電 壓及氧化層構成的掩罩厚度最佳化，以致於磷不會穿透掩 罩絕緣膜4 0 0 4。由於氧化層假使直接接觸主動層時不 會成爲污染的原因，所以，掩罩絕緣膜4 0 0 4雖然不須 爲氧化層，但爲氧化層時是有利的。 磷的劑量從1 X 1 014至1 X 1 〇15離子/ cm2爲 適當的。在本實施例中，使用離子摻雜裝置，摻雜5 X 1014離子/cm2的磷。 此外，離子摻雜時的加速電壓定爲1 〇 k e V。假使 採用1 0 k e V的加速電壓時，磷幾乎不會通過 150nm厚的掩罩絕緣膜。 參考圖12 (E)。接著，在600 °C的氮氛圍下以 熱處理執行鎳元素吸收1至1 2小時（在實施例中爲1 2 小時）。因此，如圖12(E)所示’鎳會被吸入及拉至 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 53 - — ：---l·---------------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 548685 A7 B7 五、發明說明（51) (請先閱讀背面之注意事項再填寫本頁) 接近磷。在6 0 〇°C的溫度下，磷原子幾乎不會在層中移 動。但是，鎳原子可以移動數佰微米或更多。根據此點， 可瞭解到磷係最適宜吸收鎳的元素之一。 接著，參考圖13 (A)，說明多晶矽層的圖型化處 理。此時，磷摻雜區4 0 0 8，亦即吸入鎳的區域，不會 保留。因此，可取得幾乎未含鎳元素之多晶矽層的主動層 4009至4011。所取得的多晶矽層之主動層 4009至40 1 1稍後變成TFT的主動層。 參考圖（13B)。在形成主動層4009至 4 0 1 1之後，由含有矽的絕緣膜構成之閘絕緣層 4 0 1 2會形成於其上至變成7 0 nm厚。在氧化氛圍中 ，於 800 至 1100 °C (較佳地，950 至 1050 °C )的溫度下，執行熱處理，藉以在主動層4 0 0 9至 4 0 1 1與閘絕緣層4 0 1 2之間的邊界，形成熱氧化層 (未顯示）。 經濟部智慧財產局員工消費合作社印製 此外，在此階段執行熱處理以吸收觸媒元素（觸媒元 素的吸收處理）。在此情形中，熱處理係在含有鹵素的處 理氛圍中利用鹵素造成的觸媒元素吸收效果。而且，爲了 以鹵素充份取得吸收效果，較佳的是，在7 0 0 °C或更高 的溫度下執行熱處理。假使溫度低於7 0 0 °C，則將難以 分觸處理氛圍中的鹵素化合物，因此，恐怕無法取得吸收 效果。此外，在本情形中，關於含有鹵素的氣體，可使用 選自諸如 HC1 、HF、NF3、HBr、Cl2、 C 1 F3、BC 12、F e、Br2、等等包含鹵素之化合 -54- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（52) 物中之一或多種氣體。在此處理中，舉例而言，假使使用 H C 1 ，則主動層中的鎳會由氯的作用所吸收，並被移入 (請先閱讀背面之注意事項再填寫本頁) 氛圍中成爲揮發的氯化鎳。此外，在執行使用鹵素的觸媒 元素之吸收處理之情形中，可以在掩罩絕緣膜4 0 0 4被 移除之後圖型化主動層之前，執行觸媒元素的吸收處理。 也可在圖型化主動層之後，執行觸媒元素吸收處理。再者 ，此二種處理可合倂。 接著，形成鋁構成的金屬層（未顯示）以形成圖型化 造成的閘電極原型。在本實施例中，鋁層可使用含有 2 w t %的銃。此外，閘電極可由摻雜有雜質之多晶矽層 所形成，以便提供導電性。或者，可使用諸如Μ 〇或W或 此金屬的金屬矽化物等耐熱金屬。 接著，藉由1 9 9 5年的日本公開專利公告號 1 3 5 3 1 8所揭示的技術，形成多孔陽極氧化層 40 1 3至40 20、非多孔陽極氧化層402 1至 4 0 24、及閘電極 4025 至 4028 (圖 13 (Β) )° 經濟部智慧財產局員工消費合作社印製 因此，取得如圖1 3 ( Β )中所示的狀態，接著，使 用閘電極4 0 2 5至4 0 2 8以及多孔陽極氧化層 4 0 1 3至4 0 2 0作爲掩罩，蝕刻閘絕緣層4 0 1 2。 而且，多孔陽極氧化層4 0 1 3至4 0 2 0會被移除以取 得圖1 3 ( C )中所示的狀態。在本實施例中，4 0 2 9 至4 0 3 1標示處理過的閘絕緣層。 參考圖14(A)。接著，執行摻雜製程，於其中， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 55 - 548685 A7 B7 五、發明説明（53) 摻雜雜質元素以提供導電率。關於雜質元素，p (磷）或 As (砷）可用於N通道型，而B (硼）或Ga (鎵）可 用於P通道型。 在本實施例中，在二製程中執行雜質摻雜，以形成N 通道型TFT及P通道型TFT。 首先，摻雜雜質以形成N通道型T F T。在 8 0 k e V的高加速電壓下，執行第一雜質摻雜（在本實 施例中使用磷）。調整η —區，以致於P離子濃度變成χ X 1 018 原子/cm3至 1 xl 019 原子/cm3。 在1 0 k e V的低加速電壓下，執行第二雜質摻雜以 形成η +區。此時，由於加速電壓低，所以，閘絕緣層會作 爲掩罩。而且，η +區會被調整，以致於片電阻會變成小於 500Ω/平方（較佳地，300Ω/平方）。 經由上述處理，形成構成CMO S電路之Ν通道型 TFT源極區4 0 3 2及汲極區4 0 3 3、低濃度雜質區 4036、及通道形成區4039。此外，決定構成像素 TFT之N通道型TFT源極區4 0 3 4和汲極區 4035、低濃度雜質區4037以及4038、及通道 形成區4040及4041。（參見圖14 (A)) 此外，在圖1 4 ( C )所示的狀態中，構成C Μ〇S 電路之Ρ通道型T F Τ的主動層具有同於Ν通道型T F 丁 的主動層之結構。 接著，如圖14(Β)所示，設置光阻掩罩4042 以遮蓋Ν通道型TFT，且摻雜雜質離子（在本實施例中 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ---------參-- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -56- 548685 A7 B7 五、發明説明（54) ，使用硼）以提供p型導電率。 如同上述雜質摻雜處理一般，此處理會執行二次。由 於需要使N型導電率反轉成P型導電率，所以，摻雜濃度 比P離子摻雜濃度大數倍之B (硼）離子。 因此，形成構成CMOS電路之P通道型TFT源極 區4043及汲極區4044、低濃度雜質區4045及 通道形成區4046。（參見圖14 (B))。 此外，在閘電極由摻雜有雜質以提供導電率之多晶矽 層所形成的情形中，可使用習知的側壁結構以形成低濃度 雜質。 接著，藉由爐退火、雷射退火或燈退火或它們之組合 ，活化雜質離子。同時，修復摻雜製程中可能遭受到的主 動層損傷。 參考圖1 4 ( C )。接著，形成氧化矽層及氮化矽層 構成的疊層以作爲第一中間層絕緣膜4 0 4 7，及形成接 點孔。之後，形成源極電極及汲極電極4 0 4 8至 4 0 5 2。此外，使用有機樹脂層作爲第一中間層絕緣膜 〇 參考圖1 5 A。接著，第二中間層絕緣膜4 0 5 3會 由氮化矽層所形成。接著，形成0 . 5至3 // m厚之有機 樹脂層構成的第三中間層絕緣膜4 0 5 4。可使用聚醯亞 胺、丙烯酯、聚亞胺醯胺等作爲有機樹脂層。有機樹脂層 的優點係容易形成膜、層容易厚化、因相對介電常數低所 以可降低寄生電容、且平坦度優良、等等。也可使用上述 ----^-- (請先閱讀背面之注意事項再填寫本頁) 、1· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -57- 548685 A7 B7 五、發明說明（55) 物質之外的其它有機樹脂層。 (請先閱讀背面之注意事項再填寫本頁) 接著，蝕刻第三中間層絕緣膜4 0 5 4的部份，及在 像素TFT汲極電極4052上形成黑矩陣4054，以 第二中間層絕緣膜夾於它們之間。在本實施例中，T i ( 鈦）用於黑矩陣40 5 4。而且，在本實施例中，在像素 TFT與黑矩陣之間形成固持電容（也稱爲儲存電容）。 此外，在驅動電路部份中，使用黑矩陣4 0 5 4作爲第三 接線。而且，實施例的D / A轉換器電路之電容會由形成 源極電極與汲極電極時所產生的電極與黑矩陣所形成。接 著，形成諸如丙烯酯樹脂等有機樹脂所製成的第四中間層 絕緣膜4 0 5 6。 接著，形成通過第二、第三、及第四中間層絕緣膜 4 0 5 3. 4054及4056之接點孔，並形成120 n m厚的像素電極4 0 5 7。此外，由於實施例係透射型 主動矩陣液晶顯示裝置的實施例，所以，使用諸如I T〇 或I η Z nO等透明導電層以作爲構成像素電極40 5 7 之導電層。 經濟部智慧財產局員工消費合作社印製 接著，在氫氛圍中，於3 5 0 °C下將整個基底加熱一 至二小時，因此，可藉由氫化所有元素而補償層中的懸浮 鍵（特別是在主動層中）。經由上述處理，在相同基底上 ，完成具有CMO S電路及像素矩陣電路之主動矩陣基底 〇 接著，以上述處理所產生的主動矩陣基底爲基礎’說 明生產主動矩陣型液晶顯示裝置之製程。 -58- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明説明（56) 在處於圖1 5 ( B )所示的狀態中之主動矩陣基底上 ，形成對齊層4 0 5 8。在本實施例中，將聚醯亞胺用於 對齊層。接著，製備相對基底。相對基底係由玻璃基底 4059、透明導電層構成的相對電極4060、及對齊 層4 0 6 1所構成的。 此外，在本實施例中，使用聚醯亞胺層作爲對齊層。 而且，在形成對齊層之後，執行摩擦處理。在本實施例中 ，使用具有比較大的預傾斜角之聚醯亞胺作爲對齊層。 接著，以習知的細胞組裝製程，將經過上述處理之主 動矩陣基底及相對基底經由密封材料、間隔器（均未顯示 )，彼此黏合。之後，將液晶4 0 6 2供應於二基底之間 ，並以密封劑（未顯示）完全地密封。在本實施例中，使 用向列型液晶作爲液晶4 0 6 2。 因此’兀成如圖1 5 ( C )所不之透射式主動矩陣型 液晶顯示裝置。 也可使用雷射光（以準分子雷射或YAG雷射爲代表 )以晶化非晶矽層，而取代上述實施例中所述的晶化非晶 矽層之方法。 (實施例3 ) 在實施例3中，將說明生產具有根據發明之D A C之 主動矩陣型液晶顯示裝置之另一方法，其不同於上述實施 例2中所述之生產方法。而且，根據本實施例之主動矩陣 型液晶顯示裝置可作爲實施例2的主動矩陣型液晶顯示裝 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 裝-- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -59- 548685 A7 B7 五、發明說明（57) 置。 參考圖16 (A)。首先，200nm厚的氧化矽層 (請先閱讀背面之注意事項再填寫本頁) 5 0 0 2所構成之基層會形成於玻璃基底5 0 0 1上。基 層可藉由疊加氮化矽層而取得，或者僅由氮化矽層構成。 接著，使用電漿CVD法，在氧化矽層5 0 0 2上， 形成3 0 n m厚的非晶矽層，並將其脫氫。之後，藉由準 分子雷射退火，以形成多晶矽層（結晶矽層或多晶矽層） 〇 以習知之雷射晶化技術或熱晶化技術，執行晶化製程 。在本實施例中，藉由以線性形式處理脈沖振盪型K r F 準分子雷射，以將非晶矽層晶化。 此外，在本實施例中，採用非晶矽層作爲初始層，及 將其雷射退火，經由晶化而取得多晶矽層。但是，可使用 微晶矽層作爲初始層，或是直接形成多晶矽層。當然，可 以對所形成的多晶矽層執行雷射退火。此外，可執行爐退 火以取代雷射退火。而且，藉由如實施例1所示的方法， 執行非矽層的晶化。 經濟部智慧財產局員工消費合作社印製 將如此形成的結晶矽層圖型化，因而形成島狀矽層構 成的主動層5003及5004。 接著，形成氧化矽層構成的閘絕緣層5 0 0 5以遮蓋 主動層5003及5004，其中，於其上形成鉅及氮化 鉅的疊層結構所構成之閘接線（包含閘電極）。（參見圖 16(A))。 閘絕緣層5 0 0 5係製成1 0 0 n m厚。當然，氧化 -60- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（58) 矽層除外，可以使用氧化矽層或氮化矽層、及氮氧化矽層 的疊層結構。此外，雖然其它金屬可用於閘接線5 0 0 6 及5 0 0 7，但是，相對於矽具有高蝕刻選擇比例之材料 ，在後續處理中會是較佳的。 在如此取得圖1 6 ( A )中所示的狀態之後，執行第 一磷摻雜處理（磷添加處理）。此處，由於經由閘絕緣層 5 0 0 5執行摻雜，所以，加速電壓會建立至稍微高位準 之8 0 k e V。摻雜量也會被調整，以致於如此形成之第 一雜質區5 0 0 8及5 0 0 9的長度（寬度）會變成 0 · 5#m，而且，磷濃度會變成lxl〇17原子/ cm3。此時，以（η —)表示磷濃度。可以使用砷取代磷 〇 此外，使用閘接線5 0 0 6及5 0 0 7作爲掩罩，以 自我對齊的狀態形成第一雜質區5 0 0 8及5 0 0 9。& 時，本質結晶矽維持於閘接線5 〇 〇 6及5 0 0 7的正下 方，並形成通道形成區5010及5011。但是，事實 上由於第一雜質區會稍微摻雜於閘接線內，所以取得之結 構係閘接線5 0 0 6及5 0 0 7與第一雜質區5 0 〇 8和 5009會彼此重疊。（請參見圖16 (Β))。 接著，形成0 · 1至l//m厚（以0 · 2至 0 · 3 // m爲代表）的非晶矽層，以遮蓋閘接線5 〇 〇 6 及5 0 0 7，並執行各向異性蝕刻以形成側壁5 0 1 2及 5013。側壁5012及5013會製成0 · 寬 (當從閘接線的側壁觀察時）。（請參見圖1 6 ( C )) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ai . 一- ---I------- -------^訂------1 —線 (請先閱讀背面之注意事項再填寫本頁) 548685 A7 _ B7 五、發明說明（59) 0 (請先閱讀背面之注意事項再填寫本頁) 此外，由於在本實施例中使用無雜質摻雜的層作爲非 晶矽層，所以，形成本質矽層構成的側壁。 在取得圖1 6 ( C )中所示的狀態之後，執行第二磷 摻雜處理。在本情形中，加速電壓亦與第一次中一般設定 爲8 0 k e V。而且，調整摻雜量，以致於此次所形成的 第二雜質區5 0 1 4與5 0 1 5中含有的磷濃度爲1 X 1 018原子/cm3。此時，磷的濃度以（η)表示。 此外，在圖16 (D)中所示的磷摻雜處理中，第一 雜質區5008及5009保持在側壁5012與 50 13的正下方。這些第一雜質區5008及5009 將作爲第一 L D D。 經濟部智慧財產局員工消費合作社印製 此外，在圖1 6 ( D )的處理中，磷會摻雜於側壁 50 1 2與50 1 3中。事實上，由於加速電壓高，所以 磷係以磷濃度曲線的尾部（裙緣）在壁內佔優勢之狀態分 佈。雖然側壁的電阻成份可以由此磷所調整，但是假使磷 的濃度分佈相當不均勻，則其將變成施加至第二雜質區 5 0 1 4上的閘電壓於每一元素中變動的因素。因此，當 摻雜時，需要執行準確的控制。 接著，形成光阻掩罩5 0 1 6以遮蓋NTFT的一部 份以及形成光阻掩罩5 0 1 7以遮蓋整個PTF T。而且 ，在此狀態中，形成由閘絕緣層5 0 0 5的乾蝕刻所處理 之閘絕緣層5018。（參見圖16 (E)) 此時，閘絕緣層5 0 1 8從側壁5 0 1 2凸出至其外 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-泣- 548685 A7 B7 五、發明說明（60) (請先閱讀背面之注意事項再填寫本頁) 部之部份的長度（亦即，閘絕緣層5 0 1 8與第二雜質區 5 0 1 4接觸之長度）會決定第二雜質區5 0 1 4的長度 (寬度）。因此，需要以高準確度執行光阻掩罩5016 的光罩對齊。 在取得圖1 6 ( E )中所示的狀態之後，執行第三磷 摻雜處理。由於磷將被摻雜於曝露的主動層上，所以，加 速電壓會設定於1 0 k e V的低位準。此外，調整摻雜量 ，以致於如此取得的第三雜質區5 0 1 9中所含的磷濃度 爲5x 1 02Q原子/cm3。此時，磷濃度以（n + )表示 。（請參見圖17 (A)) 在本處理中，由於沒有磷被摻雜於光阻掩罩5 〇 1 6 與5 0 1 7所遮蔽的部份上，所以，第二雜質區5 0 1 4 及5 0 1 5會原狀地保持於此部份中。因此，第二雜質 5 0 1 4會因而被分區。同時，第三雜質區5 0 1 9也會 被分區。 第二雜質區5 0 1 4會作爲第二LDD，而第三雜質 區5 0 1 9會作爲源極區或汲極區。 經濟部智慧財產局員工消費合作社印製 接著，移除光阻掩罩50 1 6及5 0 1 7，及新近形 成光阻掩罩5021 ，其能遮蓋整個NTFT。而且，移 除P T F T的側壁5 0 1 3，此外，藉由閘絕緣層 5 0 0 5的乾蝕刻，形成形狀同於閘接線5 0 0 7之閘絕 緣層5022。（請參見圖17(B))。
在取得圖1 7 ( B )中所示的狀態之後，執行硼摻雜 處理（硼添加處理）。此處，加速電壓設定爲10keV -63- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（61) ，其中摻雜量會被調整，以致於第四雜質區中所包含的硼 濃度爲3 X 1 02°原子/cm3。此時，硼濃度以（ P+ + )表示。（請參見圖17 (c))。 此外，由於硼也會被摻雜成在閘接線5 0 0 7內佔優 勢，所以，會在閘接線5 0 0 7內形成通道形成區 50 1 1。而且，在本處理中，形成於PTFT側之第一 雜質區5 0 0 9及第二雜質區5 0 1 5會被反轉成P型。 因此，事實上，雖然電阻値會於原先爲第一雜質區的部份 以及原先爲第二雜質區的部份處變動，但是，由於以足夠 高的濃度摻雜硼，所以這不會造成問題。 因此，第四雜質區5 0 2 3會被分區。使用閘接線 5 0 0 7作爲掩罩，以完全自我對齊的狀態，形成第四雜 質區5 0 2 3，且第四雜質區會作爲源極區或汲極區。在 本實施例中，雖然未對PTFT形成LDD區，亦未形成 偏移區，但是，由於PTFT本質上具有高可靠度，所以 不會有問題。因此，由於〇N電流會增加，所以無L D D 區形成的情形具有更多優點。 因此，如同最後顯示於圖17 (C)中般，通道形成 區、第一雜質區、第二雜質區及第三雜質區會形成於 NTFT的主動層上，並僅有通道形成區與第四雜質區形 成於PTFT的主動層上。 因此，在取得圖1 7 ( C )中所示的狀態之後，形成 1 # m厚的第一中間層絕緣膜5 0 2 4。必須使用氧化矽 層、氮化矽層、氮氧化矽層、有機樹脂層或它們的疊層’ (請先閱讀背面之注意事項再填寫本頁) 訂： •線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -64- 548685 A7 _ B7 五、發明說明（62) 作爲第一中間層絕緣膜5 0 2 4。關於有機樹脂層，可使 用丙烯酸樹脂層。 在形成第一中間層絕緣膜5 0 2 4之後，形成由金屬 材料製成的源極接線5 0 2 5和5 0 2 6、以及汲極接線 5 0 2 7。在本實施例中，採用三中間層接線，其中含有 鈦的鋁層由鈦夾於中間。 此外，在使用稱爲B C B (苯並環丁烯）的樹脂層作 爲第一中間層絕緣膜5 0 2 4之情形中，平坦度可增加， 同時，變成能夠使用銅作爲接線金屬。由於銅的接線電阻 低，所以，其可有效作爲接線材料。 在如此形成源極接線及汲極接線之後，形成5 0 n m 厚的氮化矽層5 Ο 2 8作爲被動層。此外，於其上形成第 二中間層絕緣膜5 0 2 9作爲保護膜。可使用同於上述第 一中間層絕緣膜5 0 2 4之材料作爲第二中間層絕緣膜 5029。在本實施例中，採用之結構係疊加50nm厚 的丙烯酸樹脂層疊於氧化矽層上。 在經由上述處理之後，完成具有如圖1 7 ( D )中所 示的結構之C Μ〇S電路。由於，在實施例所形成的 CM〇S電路中，NT FT具有優良的可靠度，所以，整 個電路的可靠度可觀地增加。而且，假使採用如本實施例 中所示的此結構時，NTFT與PTFT的特徵平衡（電 特徵平衡）變成優良的。 此外，像素TFT也可由NTFT構成。 在取得圖1 7 ( D )中所示的狀態之後，打開接點孔 !·'——l·-------錢 (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -65- 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明説明（63) ，因而形成連接至像素T F T的汲極電極之像素電極。而 且’形成第三中間層絕緣層以形成對齊層。接著，形成黑 矩陣。 在驅動電路部份中，使用黑矩陣作爲第三接線。此外 ’以形成源極電極與汲極電極時產生的電極、及黑矩陣， 形成根據發明的D / A轉換器電路之電容。 接著’製備相對基底。相對基底係由玻璃基底、透明 導電膜構成的相對電極、及對齊層所構成。 而且，在本實施例中，使用聚醯亞胺作爲對齊層。在 形成對齊層之後，執行摩擦處理。此外，在實施例中，使 用具有比較大的預傾角之聚醯亞胺作爲對齊層。 接著，以習知的細胞組合製程，將主動矩陣基底與相 對基底彼此黏合。之後，將液晶供應至二基底之間，藉由 密封劑，完全地密封液晶。在本實施例中，使用向列型液 晶作爲液晶。 因此，完成主動矩陣液晶顯示裝置。 (實施例4 ) 在實施例4中，將說明矽基底用於上述實施例2或3 中的情形。所有其它處理與實施例1或2中相符。 參考圖18(A)及圖18 (B)。在矽基底6 0 0 1上 形成氧化矽層6 0 0 2。在氧化矽層上形成非晶矽層 6003 ，及在其整個表面上形成含有鎳的層6004。 接著，將層加熱以使非晶矽層6 0 0 3多晶化以形成多^ 批衣 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 - 66 - 548685 A7 B7 五、發明説明（64) 砂膜6 0 0 5。後續處理同於實施例2或5中所述。 (實施例5 ) 在實施例中，將說明生產主動矩陣型液晶顯示裝置的 另一方法，其不同於上述實施例2或3中所揭示之方法。 參考圖19 (A)—圖19 (E)及圖20 (A)— 20(B)。舉例而言，以Corning公司製造之 1 7 3 7玻璃基底爲代表之無鹼玻璃基底作爲基底 7〇〇1。在會有基底7〇〇1的TFT形成於上的表面 之上’形成2 0 0 nm厚由氧化砂構成的基層7 0 0 2。 基層7 0 0 2又可設有疊層的氮化矽層或僅設有氮化矽層 〇 接著，使用電漿CVD法，在基層7 0 0 2上形成 5 0 n m厚的非晶矽層。雖然可視非晶矽層的氫含量而決 定加熱溫度，但是，較佳地係在4 0 0至5 0 0 °C下，加 熱非晶矽層，以執行脫氫，因此，氫含量會被抑制至小於 5 a t m %，且藉由晶化處理而取得結晶矽層。 使用習知的雷射晶化技術或熱晶化技術作爲晶化處理 。在較佳實施例中，以線性形式聚集脈沖振盪型K r F準 分子雷射，並將其照射至非晶矽層以取得結晶矽層。此外 ，可使用上述實施例1或3中所述的方法作爲晶化處理。 而且，在本實施例中，雖然使用非晶矽層作爲初始層 ，但是，也可使用微晶矽層作爲初始層，或直接形成結晶 石夕層。 辦衣-- (請先閲讀背面之注意事項再填寫本頁)
、1T 線_ 經濟部智慧財產局8工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -67- 548685 A7 B7 五、發明說明（65) 將如此形成的結晶矽層圖型化，因而形成島狀半導體 主動層 7003、7004、及 7005。 (請先閱讀背面之注意事項再填寫本頁) 接著，形成主要由氧化矽或氮化矽構成之閘絕緣層 7006以遮蓋半導體主動層7003、7004及 7005。此處，以電漿CVD法，形成l〇〇nm厚的 氮氧化矽層。雖然未於圖1 9中說明，但可使用濺射方法 ，形成10至200nm (舉例而言，50nm)厚的鉬 (T a )，作爲第一導電層，及形成100至 lOOOnm厚（舉例而言，200nm厚）的鋁（A1 )作爲第二導電層，因此，在閘絕緣層7 0 0 6的表面上 構成第一閘電極。而且，藉由習知的圖型化技術，形成導 電層 7007、7008、7009、和 70 1 0、以及 第二導電層 7012、7013、7014、及 7015 ，它們係構成第一閘電極。 經濟部智慧財產局員工消費合作社印製 在使用鋁作爲構成第一閘電極的第二導電層之情形中 ，可使鋁純鋁、或是鋁合金，在鋁合金中，選自鈦、矽、 及銃中的任何元素會以0 · 1至5 a tm%的比例摻雜於 合金中。此外，在使用銅的情形中，雖然未顯示，但是， 較佳的是，氮化矽設置於閘絕緣層7 0 0 6的表面上。 此外’在圖1 9中，採用之結構係增加的電容部份設 置於構成像素矩陣電路之η通道型T F T的汲極側處。此 時，在增加的電容部份處的接線電極7 0 1 1及7 0 1 6 係由同於第一閘電極的材料所形成。 當如此形成圖1 9 ( A )中所示的結構時，執行摻雜 -68- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（66) η型雜質的第一處理。磷（P)、砷（As)、銻（Sb )、等等係習知之提供相對於結晶半導體材料爲η型之雜 質元素。但是，於此使用磷，並使用磷化氫（ΡΗ3)之離 子摻雜。在此處理中，由於磷會經過閘絕緣層而摻雜至閘 絕緣層下方的半導體層中，所以加速電壓設定於 · 8 0 k e V之高位準。如此形成的雜質區也會形成稍後說 明之η通道型TFT的第一雜質區7034及7042， 並作爲LDD區。因此，較佳的是此區的磷濃在1 X 1 016至1 X 1 019原子/cm3。此處，濃度定爲1 X 1 0 1 8 原子/ c m 3。 摻雜於半導體主動層中的上述雜質元素需要由雷射退 火法或熱處理法活化。可在形成源極及汲極區之摻雜雜質 的處理之後，執行此處理。但是，在此階段，以雷射退火 法活化雜質元素是有效的。 在本處理中，構成第一閘電極之第一導電層7 0 0 7 、7008、7009及7010以及第二導電層 7012、7013、7014及7015會作爲摻雜磷 的掩罩。結果，沒有或幾乎沒有磷會通過閘絕緣層而摻雜 於正位於半導體層的第一閘電極下方的區域上。如圖1 9 (B)所示，形成摻雜有磷之低濃度雜質區70 1 7、 7018、7019、7020、7021、7022、 及 7 0 2 3。 接著，僅對P通道型T F T的區域執行提供P型之雜 質摻雜處理，以致於形成η通道型T F T的區域會由具有 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -69- 548685 Α7 Β7 五、發明說明（67) (請先閱讀背面之注意事項再填寫本頁) 作爲掩罩的光阻層之光阻掩罩7 0 2 4及7 0 2 5所遮蓋 。雖然（B )、鋁（A 1 )、鎵（G a )、等等係習知之 提供P型的雜質元素，但是，此處使用乙硼烷（B2H6) ’以離子摻雜法’使用硼作爲雜質元素。此處，加速電壓 爲8 0 k e V，且硼係以2 X 1 〇2G原子/cm3的濃度 摻雜。如圖19 (C)所示，形成摻雜有高濃度的硼之區 域7026以及7027。 在移除光阻掩罩7 0 2 4及7 0 2 5之後，執行形成 第二閘電極之處理。此處，使用鉅作第二閘電極的材料及 形成爲100至lOOOnm厚，舉例而言，200nm 厚。也以習知的方法，執行圖型化，因而形成第二閘電極 7028、7029、7030、及 7031。此時，執 行圖型化，以致於第二閘電極的長度變成5 。結果， 形成第二閘電極，以致於在第一閘電極的二側形成與閘絕 緣層接觸5 // m長的區域。 經濟部智慧財產局員工消費合作社印製 此外，雖然在構成像素矩陣電路之η通道型T F T的 汲極側設有固持電容部份，但是，當形成第二閘電極時， 會同時形成固持電容部份的電極7 0 3 2。
使用第二閘電極7028、7029、7030及 7 0 3 1作爲掩罩，執行摻雜雜質元素之處理以提供第二 η型。此處，如同上述，使用磷化氫（ΡΗ3)執行離子摻 雜法。在本處理中，加速電壓會設定於8 0 k e V的高位 準，以便將磷經由層7 0 0 6摻雜至閘絕緣層7 0 〇 6正 下方的半導體層。有磷摻雜於上的區域係η通道型T F T 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-7〇 _ 548685 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（68) ，且較佳的是區域上的磷濃度設定爲1 X 1 019至1 X 1 021原子/cm3，以使這些區域作爲源極區7 0 3 5 、7043、及汲極區7036、7044。此處，濃度 設定爲1 X 1 〇2G原子/cm3。 此外，雖然此處未顯示，但是，遮蓋源極區7 0 3 5 、7043及汲極區7036、7047之閘絕緣層會被 移除，這些區域的半導體層會曝露，並直接摻雜磷。假使 增加此處理，則在離子摻雜法中加速電壓可以降低至 1 0 k e V，並且能夠有效率地摻雜磷。 再者，雖然磷會以相同濃度摻雜於P通道型T F T源 極區7 0 3 9及汲極區7 0 4 0中，但是，由於硼會以先 前處理中的濃度之二倍摻雜，所以導電率不會被反轉，且 於P通道型T F T的操作中不會有問題。 由於以個別濃度摻雜之提供η型或p型的雜質元素會 如原狀般未被活化，且未有效地作用，所以，需要執行摻 雜處理。藉由使用電熱爐之熱退火法、使用上述準分子雷 射之雷射退火法、或使用鹵素燈之快速熱退火法（R T A )，以執行此處理。 在熱退火法中，藉由氮氛圍中、5 0°C下二小時的加 熱處理，取得活化。在本實施例中，鋁會用於構成第一閘 電極之第二導電層。但是，由於會形成鉅製成的第一導電 層及第二閘電極以遮蓋鋁，鉬係作爲阻隔層，其中防止鋁 兀素在其它區域上佔優勢。此外，在雷射退火法中，藉由 以線性形式聚集及照射脈沖振盪型K r F準分子雷射光。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1·—.----------------訂---------線 Imr (請先閱讀背面之注意事項再填寫本-1) 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（69) 而且，假使在雷射退火法之後採用熱退火法，則可取得更 加的結果。此外，處理具有使晶性受離子摻雜損傷之區域 退火的效果，因此，可以改進這些區域的晶性。 經由上述處理，提供第一閘電極及遮蓋第一閘電極之 第二閘電極以作爲閘電極，而且，在η通道型TFT中* 在第二閘電極的二側處形成源極區及汲極區。此外，以自 我對齊的狀態，形成此結構，其中設置有經由閘絕緣層而 固定於半導體層上的第一雜質區以及第二閘電極與閘絕緣 層接觸的區域，並使它們彼此重疊。另一方面，在P通道 型T F T中，雖然源極區與汲極區的部份係形成爲重疊於 第二閘電極上，但是，在真正的應用中，不會有問題。 在取得圖1 9 ( D )中所示的狀態之後，形成 lOOOnm厚的第一中間層絕緣膜7049。可使用氧 化矽層、氮化矽層、氮氧化矽層、有機樹脂層、及它們的 疊層，作爲第一中間層絕緣膜7 0 4 9。在本實施例中， 雖然未顯示，但是，採用雙重結構，其中，首先形成 5 0 n m厚的氮化矽層，接著，形成9 5 0 n m厚的氧化 5夕層。 之後，藉由對第一中間層絕緣膜7 0 4 9之圖型化， 而在源極區及汲極區形成接點孔。而且，形成源極電極 7 0 50、7052、7053及汲極電極7051和 7054。雖然未顯示，但是在本實施例中，藉由圖型化 三層結構以形成這些電極，在三層結構中，100nm厚 的鈦層、300nm厚之含有鈦的鋁300nm及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 72 _ (請先閱讀背面之注意事項再填寫本頁)
548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（70) 1 5 0 n m厚的鈦層係藉由濺射法連續地形成。 因此，如圖19 (E)所示，在基底7001上形成 CMO S電路及主動矩陣電路。此外，在主動矩陣電路的 η通道型T F T的汲極側同時形成固持電容部份。如上所 述，形成主動矩陣基底。 接著，使用圖20 (Α)及20 (Β)，說明以 CM〇S電路及主動矩陣電路爲基礎之主動矩陣型液晶顯 示裝置的製造方法，CMO S電路及主動矩陣電路係藉由 上述處理而產生於相同基底上。首先，在處於圖19 (E )所示的狀態中之基底上形成被動層7 0 5 5，以遮蓋源 極電極7050、7052、7053以及汲極電極 7051和7054。被動層7055係由50nm厚的 的氮化矽層所形成，由有機樹脂構成的第二中間層絕緣膜 7 0 5 6會形成至約1 0 0 0 nm厚。可使用聚醯亞胺樹 脂、丙烯酸樹脂、聚亞胺醯胺樹脂、等等作爲有機樹脂。 使用有機樹脂層所產生的優點係容易形成、由於相對介電 常數低而可減少寄生電容、以及平坦度優良。此處，在塗 著於基底上之後，使用可熱聚合型之聚醯亞胺，及在 3 〇 〇 °C將其燃燒以形成有機樹脂層。 接者’在第一中間層絕緣膜7 0 5 6的像素區之部份 上形成黑矩陣（光遮蔽層）7057。黑矩陣7057可 由有機樹脂層形成，有機樹脂層係有金屬層或染料注入。 此處，以濺射法形成鈦。 此外，在驅動電路部份中，使用黑矩陣作爲第三接線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -73- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 548685 Α7 Β7 五、發明説明（71) 。而且，由產生源極電極及汲極電極時所產生的電極及黑 矩陣，形成根據發明之D / A轉換器電路的電容。 在形成黑矩陣7 0 5 7之後，形成第三中間層絕緣膜 7 0 5 8。如同第二中間層絕緣膜7 0 5 6般，使用有機 樹脂層以形成第三中間層絕緣膜7 0 5 8。在第二中間層 絕緣膜7 0 5 6與第三中間層絕緣膜7 0 5 8處，形成到 達汲極電極7 0 5 4之接點孔，因而形成像素電極 7 0 5 9。在需要反射型液晶顯示裝置的情形中，可使用 金屬層。此處，由於採用透射式液晶顯示裝置，所以，藉 由濺射法，形成1 〇 〇 n m厚的氧化銦錫（I T〇）層， 因而形成像素電極7059。 在形成圖2 0 ( A )中所示的狀態之後，形成對齊層 7 0 6 0。聚醯亞胺樹脂大部份用於一般液晶顯示元素的 對齊層。在計相對基底7 0 7 1上形成相對電極7 0 7 2 及對齊層7 0 7 3。在形成對齊層之後，執行摩擦處理， 以致於液晶元素會以某預傾斜角度平行地對齊。 經由上述處理，以習知的細胞組裝製程，藉由密封材 料及間隔器（二者均未顯示），黏合主動矩陣電路、有 C Μ 0 S電路形成於上的基底、及相對基底。之後，液體 材料7 0 7 4會供應至基底之間並由密封劑（未顯示）完 全地密封。因此，如圖1 9 ( Ε )所示，完成主動矩陣型 液晶顯示裝置。 (實施例6 ) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2ΐοχ297公釐） -74 - 批衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 548685 A7 _ B7 五、發明說明（72) 實施例6係顯示反轉交錯型τ F T作爲具有根據發明 的D A C之主動矩陣型液晶顯示裝置的實施例。 (請先閱讀背面之注意事項再填寫本頁) 爹考圖2 1。圖2 1係顯示反轉交錯型的n通道型 T F Τ之剖面視圖，其構成根據實施例之主動.矩陣型液顯 不裝置。此外’雖然在圖2 1中僅顯示一 η通道型τ F Τ ，但是，無須多言，如實施例1中般，CM〇S電路可由 P通道型T F T及η通道型T F T構成。亦無須多言，像 素丁 F Τ可由相同結構構成。 基底係由8 0 0 1標示。可使用如實施例3中所示之 基底。氧化矽層係以8 0 0 2標示。閘電極係以8 0 0 3 標示。閘絕緣層係以8 0 0 4標示。多晶矽層構成的主動 層係以 8005、8006、8007 及 8008 標示。 經濟部智慧財產局員工消費合作社印製 當產生主動層時，使用實施例1中所述之同於晶化非晶矽 層之方法。也可使用雷射光晶化非晶矽層之方法（較佳地 ’線性雷射光、或表面雷射光）。此外，源極區係以 8005標示，汲極區係以8006標示，低濃度雜質區 (LDD區）係以8 0 0 7標示，而通道形成區係以 8 0 0 8標示。通道保護層以8 0 0 9標示，中間層絕緣 膜以8010標示。源極電極及汲極電極分別以8011 及8 0 1 2標示。 (實施例7 ) 在實施例7中，說明主動矩陣型液晶顯示裝置由結構 不同於上述實施例之反轉交錯型T F Τ構成之實施例。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -75 - 548685 Α7 Β7 經濟部智慧財產笱員工消費合作社印製 五、發明説明（73) 參考圖2 2。圖2 2係顯示構成根據實施例之主動矩 陣型液晶顯示裝置之反轉交錯型η通道型τ F T的剖面視 圖。此處，雖然僅顯示一 η通道型TF Τ，但是，無須多 言’如實施例1中般，CMOS電路可由ρ通道型TFT 及η通道型T F T構成。亦無須多言，像素τ F T可由相 同結構構成。 基底係以9 0 〇 1標示。可使用如實施例3中所示之 基底。氧化砂層係以9 〇 0 2標示。閘電極係以9 0 0 3 標示。苯並環丁烯（BCB)層以9 0 0 4標示，其上表 面會平坦化。氮化矽層以9 0 0 5標示。B C Β層及氮化 砂層構成閘絕緣層。多晶矽層構成的主動層係以9 0 0 6 、9007、9008、及9009標示。當產生這些主 動層時’使用同於實施例1中所述之晶化非晶矽層之方法 。也可使用雷射光晶化非晶矽層之方法（較佳地，線性雷 射光、或表面雷射光）。此外，源極區係以9 0 0 6標示 ，汲極區係以9 0 0 7標示，低濃度雜質區（L D D區） 係以9 0 0 8標示，而通道形成區係以9 0 0 9標示。通 道保護層以9 0 1 0標示，中間層絕緣膜以9 0 1 1標示 。源極電極及汲極電極分別以9 0 1 2及9 0 1 3標示。 根據實施例，由於B C Β層構成的及氮化矽層構成之 閘絕緣層會被平坦化，但是，產生於其上的非晶矽層會製 成平坦的。因此，當晶化非晶矽層時，能夠取得多晶矽層 ，其比習知的反轉交錯型T F Τ更均勻。 ---------装-- (請先閲讀背面之注意事項再填寫本頁) 訂 線_ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -76- 548685 A7 B7 五、發明說明（74 ) (實施例8 ) 雖然，在根據上述實施例之主動矩陣型液晶顯示裝置 或被動矩陣型液晶顯示裝置中，使用向列型液晶的T N模 式作爲顯示模式，因此，可使用其它顯示模式。 · 此外，使用快速響應時間無臨限抗鐵電液晶或鐵電液 晶，以構成主動矩陣型液晶顯示裝置。 此外，在使用根據發明的DA C之主動矩陣型半導體 顯示裝置中，使用光學特性可以被調變以回應施加電壓之 任何其它顯示介質。舉例而言，可使用電發光元件。 除了 T F T之外，可使用Μ I Μ元件作爲主動元件， 主動元件係用於主動矩陣型液晶顯示裝置之主動矩陣電路 cjm 〇 如上所述，在使用根據發明的DA C之主動矩陣型液 晶顯示裝置中，除了 T N液晶之外，尙可使用不同型式的 液晶。舉例而言，可使用下述文獻揭示之液晶，H. Furue 等於 1998 年，SID 發表之"Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-scale Capability ",T· Yoshida 等於 1 997 年於 SID DIGEST, 841 發表 之 "A Full-Color Thresholdless Anti-ferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time'S. Inui 等於 J. Mater, Chem. 6(4)， 671-673 發表之 ''Thresholdless anti-ferroelectricity in liquid crystals and its 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I.——l·-------· (請先閱讀背面之注意事項再填寫本頁) !!訂-! I -線· 經濟部智慧財產局員工消費合作社印製 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（75) application to displays",及美國專利公告號 5594569。 在某溫度範圍下顯示抗鐵電相之液晶稱爲「抗鐵電液 晶」。在具有抗鐵電液晶的混合液晶中，有無臨限抗鐵電 混合液晶，其顯示電光回應特性，透射因數會相對於電場 連續地改變。在無臨限抗鐵電混合液晶中，可發現顯示V 形型式的電光響應特性者，以及驅動電壓約土 2 · 5 V者 (胞厚度：約l//m至2//m)。 圖3 3係實施例，顯示臨限抗鐵電混合液晶的光透射 因數的特徵、顯示相對於施加電壓之V形型式電光響應。 圖3 3中的縱軸標示透射因數（光學單位），而橫軸標示 施加電壓。此外，在液晶裝置的入射側偏轉板的透射軸會 建立成幾乎平行於無臨限抗鐵電混合液晶的碟狀結構相的 垂直方向，其幾乎與液晶裝置的摩擦方向一致。而且，外 離側的偏轉板之透射軸係建立成與入射側的偏轉板之透射 軸幾乎成直角（正交）。 如圖3 3所示，假使使用此臨界抗鐵電混合液晶，則 發現低電壓驅動及階度顯示能致動。 即使在此低壓驅動無臨限抗鐵電混合液晶用於具有根 據發明的D A C之主動矩陣型液晶顯示裝置的情形中，也 能夠降低DA C的輸出電壓，因此，變成能夠降低DA C 的操作電源，及降低驅動器的操作電源電壓。因此，可在 主動矩陣型液晶顯示裝置中取得低耗電及高可靠度。 因此，在使用低電壓驅動無臨限抗鐵電混合液晶之情 形中，假使使用具有比較小寬度（低濃度雜質區）（舉例 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 548685 A7 ___B7__ 五、發明説明（76) 而言，Onm至500nm或〇nm至200nm)的 L D D區之T F T時，則會有效的。 而且，一般而言，無臨限抗鐵電混合液晶具有大的自 然偏振，且液晶本身具有高介電常數。因此，在無臨限抗 鐵電混合液晶用於液晶顯示裝置的情形中，像素將需要具 有比較大的固持電容。因此，較佳的是，使用具有小的自 然偏振之無臨限抗鐵電混合液晶。 而且，由於藉由使用此臨界抗鐵電混合液晶，可取得 低壓驅動，所以可取得低耗電的主動矩陣型液晶顯示裝置 〇 此外，圖1 9係顯示單穩態鐵電液晶（F L C )的電 光特性，於其中使用顯示各向等性膽固醇型相-對掌型層 列型相轉換系統之鐵電液晶（F L C )，並施加D C電壓 ，以執行膽固醇型相-對掌型層列型相轉換，且圓錐邊緣 製成幾乎與摩擦方向一致。如圖1 9所示之鐵電液晶的顯 示模式係稱爲「半V形切換模式」。圖1 9中所示的圖形 之縱軸係標示透射因數（光學單位），而橫軸係標示施加 電壓。「半V形切換模式」詳述於46th Applied Physics Related Allied Lecture Assembly，March，1 999，1316 頁之「 Half V-shaped switching mode FLCD」中，及 Yoshihara 等於 LIQUID CRYSTAL，3rd Volume，3rd Edition，190 頁之「Timesharing Full-Color LCD by Ferroelectric Liquid Crystal」 中 o 如圖1 9所示，假使使用此鐵電液晶，則可以暸解低 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -79 - 548685 經濟部智慧財產局員工消費合作社印製 A7 B7___ _— 一 五、發明說明（77 ) 壓驅動及階度顯示是能夠致動的。顯示此電光特性的鐵電 液晶可用於根據發明之液晶顯示裝置中。 具有如圖3 3及3 9所示的此電光特性之每一液晶可 作爲根據發明的液晶顯示裝置之顯示介質。 (實施例9 ) 關於主動矩陣型半導體顯示裝置及被動矩陣型半導體 顯示裝置，其使用根據發明之DAC，有很多應用。在實 施例中，說明半導體裝置，於其中倂有使用根據發明之 D A C的主動矩陣型半導體顯示裝置。 關於半導體裝置，有攝影機、靜態相機、投影機、頭 戴式顯示器、汽車巡航單元、個人電腦、及攜帶式資訊終 端（行動電腦、攜帶式電話、等等）。圖2 3及2 4係顯 不其一實施例。 圖2 3 ( A )係顯示前投影式投影機，其由本體 10001、主動矩陣型半導體顯示裝置10002 (舉 例而言，液晶顯示裝置）、光源1 0 0 〇 3、光學系統 10004、及螢幕1〇〇〇5。此外，圖23 (A)顯 示具有一半導體顯示裝置之前投影式投影機。而且，藉由 倂入三半導體顯示裝置（每一者對應於r、G及B光）， 可以取得較高解析度及較高厚度的前投影型投影機。 圖2 3 ( B )係顯示後投影式投影機，其中本體係以 1 0 0 0 6標示，主動矩陣型半導體顯示裝置係以 10007標示，光源係以10008標示，反射器係以 ------------—訂------1—線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -80- 548685 A7 B7 五、發明說明（78 ) 1 ο 00 9標示，而螢幕係以1 〇〇 1 0標示。此外，圖 23 (Β)顯示後投影型投影器，於其中具有三主動矩陣 型半導體顯示裝置（分別對應於R、G及Β光）。 圖2 4 ( A )係顯示攜帶式電話，其包括本體 1 1001、語音輸出部份1 1〇〇2、語音輸入部份 1 1 00 3、主動矩陣型半導體顯示裝置1 ι〇〇4、操 作開關1 1 0 〇 5、及天線1 1 〇 〇 6。 圖24 (B)係顯示攝影機，其包括本體12001 、主動矩陣型半導體顯示裝置1 2 0 0 2、語音輸入部份 12003、操作開關12004、電池12005、及 影像接收部份1 2 0 0 6。 圖2 4 ( C )係顯示行動電腦，其包括本體 1 3〇〇1 、相機部份工3 〇 〇 2、影像接收部份 1 3003、操作開關1 3004、及主動矩陣型半導體 顯示裝置1 3005。 圖2 4 ( D )係顯示頭戴式顯示器（也稱爲護目鏡顯 示裝置），包括本體1 400 1、及主動矩陣型半導體顯 不裝置1 4002。 圖24(E)係顯示攜帶式電子書（電子書），包括 本體1 500 1、主動矩陣型半導體顯示裝置1 5002 及1 5003、記憶介質1 5004、操作開關 1 5 0 0 5、及天線 1 5 0 〇 6。 除了上述電子裝置之外，根據本發明的顯示裝置可應 用至不同型式的裝置，舉例而言，電視機、電子遊戲裝置 — ir-------罐 (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -81 - 548685 A7 B7 五、發明說明（79) 、個人電腦、放影機等等。 (請先閱讀背面之注意事項再填寫本頁) (實施例1 0 ) 在實施例1 0中，將說明具有根據發明的D / A轉換 器電路之液晶顯示裝置的另一實施例。而且，在實施例中 ，類似於實施例2中的處理可應用至特別提到的部份。 在實施例10中，，藉由使用掩罩絕緣膜4004, 將醋酸鎳溶液塗著於非晶矽層的幾乎整個表面上，作爲如 圖12 (A)中所示的狀態之觸媒元素摻雜處理。 在完成觸媒元素摻雜處理之後，接著，在4 5 0°C下 執行脫氫約一小時。除了在不活化氛圍、氫氛圍、或氧氛 圍中，在500至900 °C (以550至650 °C爲代表 )加熱處理四至二十四小時之外，尙會將非晶矽層 4 0 0 3晶化。在本實施例中，在氮氛圍中，在5 9 0 °C 下執行加熱處理八小時。 經濟部智慧財產局員工消費合作社印製 之後，執行加熱處理（觸媒元素的吸收處理）以吸收 觸媒元素。在實施例的情形中，藉由使鹵素含於處理氛圍 中，加熱處理會利用鹵素之觸媒元素的吸收效果。此外， 爲了充份地取得鹵素的吸收效果，較佳的是在高於 7 0 0 °C的溫度下，執行上述加熱處理。假使溫度小於此 溫度，則將難以分解鹵化物，且恐怕無法取得吸收效果。 此外，在此情形中，關於含有鹵素的氣體，可使用選自諸 如 HC1、HF、NF3、HBr、Cl2、ClF3、 BC 1 2、F2、B r2等之一種或多種化合物。在本實施 -82- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 Α7 Β7 五、發明說明（80) 例中，在〇2及HC 1氛圍中，在9 5 0 °C的溫度下，執行 加熱處理，以及執行吸收處理及同時形成熱氧化層。 在此之後，形成閘絕緣層。在本實施例中’關於閘絕 緣層的厚度，其最終厚度可形成至約5 0 nm厚。 所有其它處理可參考實施例2。 下述表1係顯示實施例1 〇的製程所取得的TFT之 特徵。 表1 L/W = 6.8/7.6r w m] Nch Pch Ιοη[β A] 227 91.5 Ioff[pA] 3.10 11.8 Ion/Ioff [dec.] 7.86 6.89 Vth[V] 0.44 -0.56 S value[V/dec·] 0.08 0.10 // F E (m a x) (c m2 / V s) 314 131 * β FE(max)[cm2/Vs] 425 262 (請先閱讀背面之注意事項再填寫本頁) 訂---------線Μ 經濟部智慧財產局員工消費合作社印製 在表1中，L/W表示（通道長度/通道寬度）， Ion表示（開啓電流）’ Ι〇ί f表示（關閉電流）’ I ο n / I 〇 f f表示（開啓電流與關閉電流的比例之共 同對數），Vth表示（臨限電壓）、Svalue表tk(S値） ，//FE表示（場效移動度）’其中"FE具有*表示L = 50#m 之 TFT 的 //FE。 此處，圖3 〇係實施例1 〇的製程取得的Τ F T之特 -1 I ϋ ϋ I ϋ- -ϋ ϋ ϋ ϋ ϋ ϋ I ^1 ϋ - 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公楚 -83- 548685 A7 ---- B7 五、發明說明（幻） 徵圖。在圖3 〇中，v g係顯示閘電壓，I d係顯示汲極 電流，而V d係顯示汲極電壓。 (請先閱讀背面之注意事項再填寫本頁) (實施例1 1 ) 在實施例1 i中，將說明具有本申請人製造之根據發 明的DAC (8位元）之主動矩陣型液晶顯示裝置的實施 例。 下述表2係顯示有本申請人製造之根據發明的da C 之主動矩陣型液晶顯示裝置的規格。 表2 顯示器對角線尺寸 2.6吋 像素數目 1920X1080 像素大小 30(H) X 30(V)[ μ m] 孔徑比 46% 輸入資料 8位元 電源（邏輯） 5V 輸入資料速率 80MHz 資料驅動器的頻率 10MHz 掃瞄驅動器的頻率 8.1KHz 定址模式 行反轉 對比 >100 經濟部智慧財產局員工消費合作社印製 此外，資料驅動器及掃瞄驅動器電路分別標示源極訊 號線驅動電路及閘極訊號線驅動電路。而且，執行源極訊 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ - 548685 A7 _ B7 五、發明說明（82) 線反轉顯示作爲定址模式。 圖31係顯示具有根據發明的DAC之主動矩陣型液 晶顯不裝置的顯示實施例，將於本實施例中詳述。 此外，圖3 2係顯示前投影型投影機的顯示實施例， 於其中使用均具有根據發明的DA C之三主動矩陣型液晶 顯示裝置，將於下說明之。而且，關於前投影型投影機， 可參考實施例9。 如圖3 1及圖3 2所示，在具有根據發明的DAC之 主動矩陣型液晶顯示裝置中，可取得非常微小的階度顯示 〇 (實施例1 2 ) 在實施例中，參考圖3 4至3 8，說明具有根據發明 的驅動電路之液晶顯示裝置的製造方法之實施例。在根據 發明的液晶顯示裝置中，像素部份、源極驅動器、閘極驅 動器、等等，係整體地形成於一基底上。此外，爲便於說 明，構成像素T F T的一部份及根據發明的驅動電路之 N c hTFT以及構成反相器電路之P c hTF 丁和 N c hTFT會形成於相同基底上。 在圖（3 4 )中，可使用低鹼玻璃基底及石英基底作 爲基底1 600 1。於本實施例中使用石英基底。爲了防 止雜質在基底1 6 0 0 1中佔優勢，形成諸如氧化矽層、 氮化矽層、氮氧化矽層等基層1 6 0 0 2。舉例而言，使 用電漿CVD法，疊層及形成l〇〇nm厚的S iH4、 (請先閱讀背面之注意事項再填寫本頁) — — — — — — — 訂·--— II---線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -85- 548685 A7 B7 五、發明說明（83) NH3、及N2〇製成之氮氧化矽層，也疊層及形成 2 0 〇 nm厚的S i H4與N2〇製成之氮氧化矽層。 (請先閱讀背面之注意事項再填寫本頁) 接著，使用諸如電漿CVD法、濺射法等習知方法， 形成20至15〇nm (較佳地，30至80nm)厚的 具有非晶矽結構之半導體1 6 0 0 3 a。在本實施例中·， 以低壓熱C V D法，形成5 3 n m厚的非晶矽層。非晶矽 半導體層及微晶矽半導層可作爲具有非晶結構之半導體層 ，可應用諸如非晶矽鍺層等具有-非晶結構的化合物半導體 層。而且，由於能夠形成基層1 6 0 0 2及非晶矽層 1 6 0 0 3 a ，所以，可以連續地形成此二者。在本情形 中，由於在基層形成之後，它們不會曝露於大氣下，所以 ，可防止其表面受污染。也能夠減少要製造的T F T之不 均勻，及臨限電壓的波動。（參見圖34 (A))。 經濟部智慧財產局員工消費合作社印製 使用習知的結晶技術，從非晶矽層1 6 0 0 3 a形成 晶結矽層1 6 0 0 3 b。舉例而言，雖然可應用雷射晶化 方及熱晶化法（固相生長法），但是，於此使用符合 1 9 9 5年曰本公開專利號1 3 0 6 5 2中揭示的技術之 使用觸媒元素的晶化法，形成結晶矽層1 6 0 0 3 b。雖 然熱處理會視非晶矽層的氫含量比例而定，但是，在晶化 製程之前、執行4 0 0至5 0 0 t的熱處理約一小時。較 佳的是，在氫含量比例減少至5原子％或更少之後，開始 晶化。由於非晶化矽層會結晶且原子會重新對齊而變成很 微小，所以，所產生的晶化矽層之厚度會從非晶矽層的初 始厚度減少1至15% (在本實施例中爲54nm)。（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -- 548685 經濟部智慧財產苟員工消費合作社印製 Α7 Β7 五、發明説明（84) 請參見圖3 4 ( B ))。 胃ώ 0型化結晶矽層1 6 〇 〇 3 b如島般，可形成島 狀半導體層16004至16007。之後，以電漿 C v D法或濺射法，由5 0至1 5 0 n m厚的氧化矽層形 成掩罩層16008。（參見圖34(C))。在實施例 中’掩罩層16008的厚度爲199nm。 接著’設置光阻掩罩16009，及在形成η通道型 TFT之島狀半導體層1 6 〇 〇 4至1 6 0 0 7的整個表 面上，摻雜1 X 1 〇i8至5 x 1 〇i7原子/ cm3濃度的 I月（B )以作爲提供p型的雜質元素。摻雜硼（b )的目 的係用以控制臨限電壓。可以用離子摻雜法，摻雜硼（B )’或是形成非晶矽層時，同時摻雜硼。此處，並未要求 硼摻雜。（參見圖34(D))。 爲了形成驅動器的驅動電路等之η通道型T F T的 L D D區’將產生η型之雜質元素選擇性地摻雜於島狀半 導體層1 6 0 1 〇至1 6 0 1 2上。因此，事先形成光阻 掩罩1 6 0 1 3至1 60 1 6。關於提供η型的雜質元素 ’可使用磷（Ρ )及砷（A s )。此處，採用使用磷化氫
(P Η 3 )的離子摻雜法，以摻雜磷（p )。所形成的雜質 元素區1 6 0 1 7及1 6 0 1 8之磷（Ρ )濃度可在2 X 1 016至5 X 1 019原子/cm3的範圍。在本說明書中 ，含於雜質區1 6 0 1 7至1 6 0 1 9中提供η型之雜質 元素的濃度，於此以（η —)表示。雜質區1 6 0 1 9係形 成像素部份的固持電容之半導體層，及以相同濃度摻雜磷 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -87- 548685 A7 B7 五、發明説明（85) (P)。（參見圖3 5 (A))。之後，移除光阻掩罩 16013 至 16016。 接著，在以氟移除主層1 6 0 0 8之後，執行活化摻 雜於圖3 4 (D)及圖3 5 (A)中的雜質元素之處理。 以雷射活化法，藉由氮氛圍中，5 0 0至6 0 0 °C的熱處 理一至四小時，以執行活化。此外，可同時執行此二處理 。在本實施例中，採用雷射活化法。使用K r F準分子雷 射光（波長：248nm)作爲雷射光。在實施例中，雷 射光會被處理成直線光，並以5至5 0 Η z的振盪頻率、 100至500Mj/cm2的能量密度、及80至98% 的直線光重疊比例，執行掃瞄，因此，以上述條件掃瞄有 島狀半導體層形成於上的整個表面。而且，雷射光的照射 條件未具有任何限制，且可適當地決定它們。 而且，藉由電漿C V D法或濺射法，由含有矽的絕緣 膜形成閘絕緣層1 6 0 2 0，以變成1 0至5 0 n m厚。 舉例而言，形成1 2 0 n m厚的氮化矽層。含有其它矽的 絕緣膜可由單層或疊層結構所形成以作爲閘絕緣層。（參 見圖 3 5 ( B ))。 接著，形成第一導電層，以形成閘電極。雖然第一導 電層可由單層形成，但是，需要時可採用二層或三層的疊 層結構。在實施例中，導電的金屬氮化物層製成之導電層 (A) 1 6 0 2 1及金屬層製成的另一導電層（B)會疊 層。導電層（B) 16022可由選自鉅（Ta)、鈦（ T i )、鉬（Mo)、及鎢（W)之任一元素、或主要由 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 批本-- (請先閱讀背面之注意事項再填寫本頁)
、1T 線_ 經濟部智慧財產局員工消費合作社印製 -88 - 548685 A7 B7 五、發明說明（86) 上述兀素構成的合金（以Μ 〇 - W合金層或μ 〇 - T a合 金層爲代表）所形成，且導電層（A) 1 602 1可由氮 化鉅（T a N )、氮化鎢（W N )、氮化鈦（T i N )、 或氮化鉬（Mo N)所形成。此外，導電層（a)可使用 矽化鎢、矽化鈦、或矽化鉬作爲取代。關於導電層（B ) 1 6 0 2 2，在慮及減少電阻的情形下，減少包含於其中 的雜質濃度是較佳的。特別地，在氧濃度減少至 3 0 p p m或更少的情形中，可取得較佳結果。舉例而言 ’假使鎢（W)的氧濃度減少至3 〇 p pm或更少時’可 取得2 0 // Ω或更少的相對電阻。 導電層（A) 16021製成10至50nm厚（較 佳地，2〇至3〇nm厚），及導電層（B) 16022 製成200至400nm厚（較佳地，250至 350nm厚），是較佳的。在實施例中，5〇nm厚的 氮化鉅層用於導電層（B ) 1 6 0 2 2。或是以濺射法形 經濟部智慧財產局員工消費合作社印製 成。在以濺射法形成層時，假使適量的X e及K r塡加至 A r氣以用於濺射時，則要產生的層之內部應力會減輕， 因而防止層剝落。而且，雖然未顯示，但是，假使形成矽 層會是有效的，在砂層上磷（P )會摻雜至導電層（A) 1 602 1下方2至20nm厚。因此，可以改進形成於 其上之導電層的黏著度，也可防止氧化。同時，導電層（ A )及導電層（B )可以防止污染的少量鹼金屬在閘絕緣 層16020上佔優勢。（請參見圖35 (C))。 接著，形成光阻掩罩16023至16027 ,及藉 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱^ .89- " 548685 A7 B7 五、發明說明（87) 由徹底地蝕刻導電層（A) 1 6 0 2 1及導電層（B) 16022，以形成閘電極16028至16031以及 電容接線1 6 0 3 2。形成閘電極1 6 0 2 8至 16031以及電容接線16032，以致於整體地形成 導電層（A)構成的16028a至16032a以及導 電層（B)構成的16028b至16032b。此時， 形成稍後會構成驅動器的驅動器電路等之T F T的閘電極 16028至16030，以致於經過雜質區16017 與160 18的一部份及閘絕緣層1 60 20，而彼此重 疊。（請參見圖35(D))。 接著，爲了形成P通道型TFT的源極及汲極區，執 行提供P型的雜質元素摻雜處理。此處，藉由使用閘電極 1 6 0 2 8作爲掩罩，以自我對齊的狀態，形成雜質區。 此時，形成η通道型TFT的區域會由光阻掩罩 1 6 0 3 3預先遮蔽。而且，以使用乙硼烷（B2H6)之 離子摻雜法，形成雜質區。此區中的硼（B )濃度設定爲 3 X 1 02〇至3 X 1 021原子/ cm3。在本說明書中， 包含於此處所形成的雜質區1 6 0 3 4中提供p型導之雜 質元素的濃度以（P++)表示（請參見圖36 (A))。 接著，於η通道型T F T中形成作爲源極區及汲極區 之雜質區。形成光阻掩罩16305至16307，藉由 摻雜提供η型的雜質以形成雜質區1 6 0 3 8至 1 6042。藉由使用磷化氫（ΡΗ3)之離子摻雜法，執 行此處理，且磷濃度設爲1 X 1 〇2G至1 X 1 021原子/ (請先閱讀背面之注意事項再填寫本頁)
--線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 90 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明説明（88) c m 3。在本說明書中，包含於此處所形成的雜質區 1 6 0 3 8至1 6 0 4 2中之提供η型的雜質元素之濃度 以（η + )表示。（請參見圖36 (Β))。 雖然雜質區1 6 0 3 8至1 6 0 4 2已含有先前處理 中摻雜的磷（Ρ )或硼（Β )，但是，會以比其高之足夠 高的濃度摻雜磷，故無須考慮導因於先前處理中摻雜之磷 (Ρ )或硼（Β )的影響。此外，摻雜於雜質區 1 6〇3 8中的磷（Ρ)濃度爲圖1 〇 (Α)中摻雜的硼 濃度之一半或三分之一，可以確保Ρ型導電率，且在 T F Τ特徵中不會產生不利影響。 而且，執行摻雜提供η型雜質的處理，以形成像素部 份的η通道型TFT之LDD區域。此處，藉由離子摻雜 法，以自我對齊狀態，並使用閘電極1 6 0 3 1作爲掩罩 ，以摻雜提供η型的雜質元素。要摻雜的磷（P )濃度爲 1 xl 016至1 xl 018原子/ cm3，其中以低於圖 35、圖36 (A)及圖36 (B)中摻雜的雜質元素濃 度，摻雜雜質，且事實上僅形成雜質區1 6 0 4 3及 1 6 044。在本說明書中，包含於雜質區1 6 04 3與 1 6044中提供η型之雜質元素的濃度以（η——)表示 。（請參見圖36(C))。 此處，可形成2 0 0 nm厚的S i〇Ν層等以作爲層 與層之間的膜，以防止閘電極的T a剝落。 之後，執行熱處理製程，其會活化以個別濃度摻雜之 提供η或ρ型之雜質元素。以爐退火方法、雷射退火法、 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -91 - 548685 A7 _ B7 五、發明說明（89) (請先閱讀背面之注意事項再填寫本頁) 或快速熱退火法（R T A )，執行此製程。此處，以爐退 火法執行活化處理。以1 p p m或更低之氧濃度，較佳地 爲0 · 1 P pm或更低，在4 0 0至8 0 0 °C之氮氛圍中 ’較佳地在500至600 °C，執行熱處理。在實施例中 ’在5 0 0°C執行熱處理一小時。此外，在諸如石英基底 等具有熱電阻特性之基底用於基底1 6 0 0 1的情形中， 8 0 〇°C下熱處理一小時可能已足夠，且能夠活化雜質元 素及較佳地形成摻雜有對應的雜質元素之雜質區與通道形 成區的接合。而且，在形成層與層之間的膜以防止上述閘 電極的T a剝落之情形中，會有無法取得此效果的情形。 在熱處理中，形成閘電極1 6028和1 603 1及 電容接線1 6 0 3 2之金屬層從表面算起爲5至8 0 nm ’而導電層（C) 1 6 028 c至1 6032 c係形成於 其表面上。舉例而言，在導電層（B) 16028b至 1 6 0 3 2 b由鶴（W)製成的情形中’接者形成氮化鶴 (W N )，在鉅（T a )的情形中，可形成氮化鉅（ 經濟部智慧財產局員工消費合作社印製 T a N )。此外，藉由在使用氮或氨之含氮的電漿氛圍中 曝露閘電極1 6 0 2 8至1 6 0 3 1及電容部份 16032，以可形成導電層（C) 16028c至 16032c。此外，在含有3至100%的氫之氛圍中 ，於3 0 0至4 5 0 t下執行熱處理一至十二小時，及執 行使島狀半導體層氫化之處理。此處理係藉由熱激化氫以 終止半導體層的懸垂鍵。關於另一氫化方法，可執行電漿 氫化（使用電漿激發的氫）。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 __ 五、發明說明（9〇） (請先閱讀背面之注意事項再填寫本頁) 在以使用觸媒元素之晶化法，從非晶矽層產生島狀半 導體層之情形中，會有少量的觸媒元素餘留在島狀半導體 層中。當然，雖然可在此條件下完成TFT，但是，更佳 的是，至少從通道形成區移除餘留的觸媒元素。關於移除 此觸媒元素的方法之一，有用利磷（P)的吸收作用之方 法。用於吸收所需的磷濃度等於圖3 6 ( B )中形成的雜 質區（n + )中的濃度，並能藉由此處所執行的活化處理之 熱處理，從η通道TFT與p通道TFT的通道形成區吸 收觸媒元素。（請參見圖36 (D))。 第一中間層絕緣膜1 6045係由500至1 500 n m之氧化矽層或氮氧化矽層所形成。之後，形成接點孔 ，其會到達個別島狀半導體層上所形成的源極區或汲極區 ，因此，形成源極接線1 6 0 4 6至1 6 0 4 9以及汲極 接線 16050 至 16053。（請參見 37(A))。 雖然未顯示，但是，在本實施例中，電極係由三疊層所形 成，其中，以濺射法連續地形成2 0 0 n m厚的T i層、 500nm厚含有矽之鋁層、及100nm厚之T i層。 經濟部智慧財產局員工消費合作社印製 接著，形成50至500nm (以1〇〇至 3 0 0 nm爲代表）厚的氮化矽層、氧化矽層或氮氧化矽 層作爲被動層1 6 0 5 4。在本實施例中，被動層 16054係製成50nm厚的氮化矽層與24 · 5nm 厚的氧化矽層所構成的疊層。在本情形中，假使執行氫化 處理，則在改進T F T特徵方面，可以取得滿意的結果。 舉例而言，在含有3至1 0 0%的氫之氛圍中，於3 0 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚^ -93- 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（91) 至3 4 5 Ot下，執行熱處理一至十二小時，是較佳的， 或者，採用電漿氬化處理，可以取得相同效果。此外，此 處較佳的是在形成接點孔以稍後連接像素電極與汲極電極 之位置處，在被動層1 6 0 5 4形成開口埠。（請參見圖 3 7(A))。 之後，形成1 · 0至1 · 5//m厚之有p樹脂構成的 第二中間層絕緣膜1 6 0 5 5。可使用聚醯亞胺樹脂、丙 烯樹脂、聚醯胺樹脂、聚亞胺醯胺樹脂、B C B (苯並環 丁烯）等作爲有機樹脂。此處，使用塗著於基底上之後會 被熱聚合之丙烯樹脂，且其會在2 5 0 t下燃燒以便形成 。（請參見圖37(B))。 在實施例中，形成1 · 〇至1 · 5//m之有機樹脂構 成的第三中間層絕緣膜1 6 0 5 9。關於有機樹脂，可使 用同於第二中間層絕緣膜所用之樹脂。此處，使用塗著於 基底上之後被熱聚合之聚醯亞胺，且其會於3 0 〇°C下被 燃燒以便形成。 而且’在第二中間層絕緣膜i 6 0 5 5與第三中間層 絕緣膜1 6 0 5 9處形成到達汲極接線1 6 0 5 3之接點 孔，藉以形成像素電極1 6 0 6 0。在根據發明之透射型 液晶顯示裝置中’使用諸如I T 0等透明導電層作爲像素 電極。（請參見圖37 (B))。 因此’可在相同基底上完成具有驅動電路T F T及像 素部份的像素T F T之基底。在驅動電路中形成p通道型 TFT 16101、第一η 通道型 TFT 16102 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -94- (請先閱讀背面之注意事項再填寫本頁)
548685 A7 B7 五、發明説明（92) 、及第二η通道型TFT16103，及在像素部份中形 成像素TFT16104及固持電容16105。（請參 見圖3 8 )。在本說明書中’爲便於說明，此基底稱爲「 主動矩陣基底」。 接著，將上述製程產生的主動矩陣基底爲基礎，說明 產生透射型液晶顯示裝置之製程。 對齊層1 6 0 6 5會形成處於圖3 8中所示的狀態之 主動矩陣基底上。在實施例中，對齊層1 6 0 6 5係由聚 醯亞胺樹脂製成。接著，製備相對基底。相對基底係由玻 璃基底1 6 0 6 2、透明導電層構成的相對電極 16063、及對齊層16065所構成。 而且，在實施例中，關於對齊層，使用聚醯亞胺樹脂 層，其中液晶粒子會對齊成與基底平行。此外，在形成對 齊層之後，藉由執行摩擦處理，液晶粒子會以固定預傾斜 角度而彼此平行對齊。 接著，經由上述製程完成的主動矩陣基底及相對基底 ，會藉由習知的細胞組製製成，經由密封材料及間隔器（ 均未顯示）而彼此黏著。之後，液晶1 6 0 6 4會供應於 二基底之間且由密封劑（未顯示）完全地密封。因此，完 成如圖3 8所示之透射型液晶顯示裝置。 而且，在本實施例中，透射型液晶顯示裝置會設計成 以Τ Ν (扭絞）模式顯示。因此，偏轉板（未顯示）會配 置於透射型液晶顯示裝置之上。 驅動電路的Ρ通道型TFT 161〇1在島狀半導 澤-- (請先閱讀背面之注意事項再填寫本頁) 、1' 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -95 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（93) 體層1 6004中具有通道形成區806、源極區 807 a 及 807b、汲極區 808a 及 808b。第一 η通道型TFT 16102在島狀層16005中具有 通道形成層809、與閘電極16071重疊的LCD區 8 10(此後，此1^00區稱爲乙〇7)、源極區8 11 、及汲極區8 1 2。在其通道長度方向上的L 〇 v區的長 度會定爲0 · 5至3 · 0#m，較佳地，爲1 · 〇至 1 · 5//m。第二η通道型TFT16013在島狀半導 體層1 6006中具有通道形成區8 1 3、LDD區 814及815、源極區816、及汲極區817。在這 些L D D區中，形成未與閘電極1 6 0 7 2重疊之L ο ν 區與LDD區（此後，此LDD區稱爲Loff)，其中 通道長度方向上Lo f f區的長度爲0 · 3至2 · 0//m ，較佳地爲0 · 5至1 · 5//m。像素TFT 1 6 1 0 4在島狀半導體層1 6 0 0 7中具有通道形成區 8 18及8 19、Lo f f區820至823、及源極區 或汲極區824。通道長度方向上的Lo f f區之長度爲 0 · 5 至 3 · 0#m，較佳地，1 · 5 至 2 · 5#m。此 外，在像素TFT 1 60 1 4的通道形成區8 1 8和 819與像素TFT的Lof f區802至823 (爲 L D D區）之間，形成偏移區（未顯示）。再者’固持電 容8 0 5係由電容接線1 6 0 7 4、閘絕緣層1 6 0 2 0 構成的絕緣層、連接至像素TFT 1 6 0 7 3的汲極區 8 2 6及摻雜有提供η型的雜質元素之半導體層所構成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公-96- (請先閱讀背面之注意事項再填寫本頁)
548685 A7 B7 五、發明說明（94) 在圖3 8中，雖然像素T F T係由雙閘極結構所構成，但 是，單閘極結構是可接受的，設有多個閘電極之多閘極結 (請先閱讀背面之注意事項再填寫本頁) 構也是可接受的。 如上所述’在實施例中，構成個別電路之T F T的結 構可以依據像素T F T及驅動器要求的規格而最佳化，其 中，能夠改進液晶顯示裝置的操作性能及可靠度。 在實施例中，將說明透射型液晶顯示裝置。但是，應 用根據發明的驅動電路之液晶顯示裝置不限於上述液晶顯 示裝置’也可應用至反射型液晶顯示裝置。 雖然配合液晶顯示裝置以說明前述之較佳實施例，但 是，本發明的驅動電路可應用至驅動E L (電發光顯示裝 置）。而且，前述實施例中所述的製造方法可應用至諸如 E L顯示裝置等薄膜電晶體的製造。將於下述實施例1 3 至1 7中說明E L顯示裝置的實施例。 〔實施例1 3〕 經濟部智慧財產局員工消費合作社印製 圖4 Ο A係上視圖，顯示E L顯示裝置，其係根據本 申請案之發明製成的。在圖4 0A中，顯示有基底 14010、像素部份14011、來自源極14012 之驅動電路、及來自閘極1 4 0 1 3之驅動電路，每一驅 動電路均連接至接線1 40 1 4 - 1 40 1 6，接線 1 40 1 4 — 1 40 1 6會到達引至外部設備之 FPC14017。 像素部份（較佳地與驅動電路一起）由遮蓋材料 -97- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（95) 1600G ίό、封材料（或殼材料）◦、及端密 封材料（或第二密封材料）1 7 〇 〇 ”斤包封。 圖4 Ο B係口J面視圖，顯示本實施例中的e l顯示裝 置之結構。顯示有基底1 4 0 1 〇、下塗層丄4 〇 2 !、 用於驅動電路之TFT 14Q22、及用於像素單元之 TFT 14023。（所示tTFT 14022係η 通道型T F Τ與ρ通道型丁 F 丁構成的CM〇s電路。所 不之T F T 1 4 〇 2 3係控制E l元件的電流之 CMOS電路。）這些tF丁 14023可爲任何習知 的構造（上閘極結構或底閘極結構）且先前的實施例中所 述之方法可用於製造這些T F 丁。 在完成TFT 14022 (用於驅動電路）及 TFT14023 (用於像素單元）時，像素電極 1 4 0 2 7會形成於樹脂製成的中間層絕緣膜（平面化膜 )之上。像素電極係透明導電膜，其會電連接至用於像素 單元之TFT 1 40 2 3的汲極。透明導電膜可由氧化 銦及氧化錫的化合物（稱爲I T 0 )或氧化銦與氧化鋅的 化合物所形成。在像素電極1 4 0 2 7上，形成有絕緣膜 14028，其中在像素電極14027上形成有開口。 接著，形成EL層1 40 2 9。其可爲藉由自由結合 諸如注入層、電洞傳輸層、發光層、電子傳輸層、及電子 注入層等習知的E L材料而形成的單層結構或多層結構。 任何習知的技術可用於此結構。E L材料可爲低分子材料 或高分子材料（聚合物）。藉由汽相沈積以塗敷前者，及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -98 (請先閱讀背面之注意事項再填寫本頁)
548685 A7 B7 五、發明說明（96) 藉由諸如旋轉塗著、印刷、或噴墨法等簡單方法以塗敷後 者。 在本實施例中’以經由掩罩之汽相沈積，形成E L層 。所造成的E L層會允許每一像素發射波長不同的光（紅 、綠、及藍）°這將實施例彩色顯示。其它可取得的系統 包含彩色轉換層（C CM)及濾色器的結合與白光發射層 與濾色器的結合。無須多言，E L顯示裝置可爲單色的。 在E L層上形成有陰極1 4 0 3 0。在此步驟之前， 需要儘可能地從EL層1 40 2 9與陰極1 40 3 0之間 的介面淸除濕氣及氧氣。藉由在真空中連續地形成E L層 14029與陰極14030，或是藉由在惰性氣體氛圍 中形成E L層1 4 0 2 9及接著在相同氣氛中形成陰極 1 40 3 0而不允許空氣進入，可以達成此目的。在本實 施例中，藉由使用具有多室系統（群組工具系統）之成膜 設備，形成所需的膜。 由氟化鋰膜及鋁膜所構成的多層結構會於本實施例中 作爲陰極14030。具體而言，以汽相沈積依序將氟化 鋰膜（1 nm厚）及鋁膜（3 OOnm厚）塗著EL層 14029。無須多言，陰極14030可由習知的陰極 材料Mg A g電極形成。接著，陰極1 4 0 3 0會連接至 1 40 3 1標示的區域中之接線1 40 1 6。供應指定電 壓給陰極1 4 0 3 0之接線1 4 0 1 6會經由導電膠材料 14032連接至FPC 14017。 區1403 1中的陰極14030與接線1 40 1 6 -I.——l·-------鲁 (請先閱讀背面之注意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -99- 548685 經濟部智慧財產局員工消費合作杜印製 A7 五、發明説明（97) 之間的電連接於中間層絕緣膜1 4 0 2 6與絕緣膜 1 4 0 2 8中需要接點孔。當中間層絕緣膜i 4 〇 2 6進 行蝕刻以形成用於像素電極的接點孔時，或當絕緣膜 1 4 0 2 8進行蝕刻以在形成e L層之前形成開口時，可 形成接點孔。當絕緣膜i 4 0 2 8進行蝕刻時，可同時蝕 刻中間層絕緣膜1 4 0 2 6。假使中間層絕緣膜 1 4 0 2 6與絕緣膜1 4 0 2 8由相同材料製成時，可形 成具有良好形狀的接點孔。 然後，形成被動膜16003、塡充材料16〇〇4 及遮蓋材料1 6 0 〇 〇，以致於這些層遮蓋E l元件。 此外’在遮蓋材料1 60〇〇與基底1 40 1〇的內 部形成密封材料i 7 〇 〇 〇以圍繞E L元件，及在密封材 料1 7 0 〇 〇的外部形成端密封材料1 7 〇 〇 1。 形成塡充材料1 6 0 〇 4以遮蓋E L元件且塡充材料 1 6 0 0 4會作爲黏著物以黏著至遮蓋材料1 6 〇 〇 〇。 關於塡充材料1 6004，可以使用PVC (聚氯乙烯） 、氧樹脂、矽樹脂、p V B (聚丁烯醇縮丁醛）、或 E V A (乙基乙烯基醋酸酯）。由於可以維持濕氣吸收， 所以’較佳的是在塡充材料1 6 〇 〇 4中形成乾燥劑。 而且’可在塡充材料1 6 〇 〇 4中含有間隔器。較佳 的是使用包括氧化鋇之球形間隔器，以維持間隔器中的濕 氣吸收。 在間隔器包含於塡充材料的情形中，被動膜 1 Θ 0 〇 3可以釋放間隔器的壓力。當然，諸如有機樹脂 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適财( CNS ) -100- 548685 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（98) 等不同於被動膜之其它膜可以用於釋放間隔器的壓力。 關於遮蓋材料1 6 0 0 〇，可以使用玻璃板、鋁板、 不锈鋼板、F R P (強化玻璃纖維塑膠）板、p v F (聚 氟乙烯）膜、美拉（Mylar )膜、聚酯膜或丙烯膜。在使用 P V B或E V A作爲塡充材料1 6 0 0 4的情形中，較佳 的是使用夾於P V F膜或美拉膜之間數十# m厚的鋁箔。 根據來自E L兀件的光發射方向（光_射方向），遮 蓋材料1 6 0 0 0應具有高透明度。 接線1 4 0 1 6會經由密封材料1 7 0 0 0和端密封 材料1 7 0 0 1與基底1 4 0 1 0之間的間隙，電連接至 F P C 1 4 0 1 7。在關於上述的接線1 4 0 1 6中， 其它接線1 4 0 1 4與1 4 0 1 5也會電連接至密封材料 17000之下的FPC 14017。 〔實施例1 4〕 在本實施例中，如圖4 1 A及4 1 B中所示，將解釋 結構不同於實施例1 3之另一 E L顯示裝置。圖4 1 A和 4 1 B中與圖4 0 A和4 0 B中相同的代號係標示相同的 構件，所以省略其說明。 圖4 1 A係顯示本實施例中的E L模組之上視圖，而 圖4 1 B係顯示圖4 1 A的A — A ’剖面視圖。 根據實施例1 3，形成被動膜1 6 0 〇 3以遮蓋E L 元件的表面。 形成塡充材料1 6 0 0 4以遮蓋E L元件且塡充材料 本紙張尺度適用中國國家標準（cns ) A4規格（21〇X297公釐) -101: ---------批衣------1T------^ (請先閱讀背面之注意事項再填寫本頁) 548685 A7 B7 五、發明説明（99) 1 6 0 0 4也會作爲黏著物以黏著至遮蓋材料1 6 〇〇〇 。關於塡充材料1 6 0 0 4，可以使用P V C (聚氯乙烯 )、環氧樹脂、矽樹脂、P V B (聚丁烯醇縮丁醛）、或 E V A (乙基乙烯基醋酸酯）。由於可以維持濕氣吸收， 所以’較佳的是在塡充材料1 6 0 0 4中形成乾燥劑。 而且’可在塡充材料1 6 0 0 4中含有間隔器。較較 的是使用包括氧化鋇之球形間隔器，以維持間隔器中的濕 氣吸收。 在間隔器包含於塡充材料的情形中，被動膜 1 6 0 0 3可以釋放間隔器的壓力。當然，諸如有機樹脂 等不同於被動膜之其它膜可以用於釋放間隔器的壓力。 關於遮蓋材料1 6 0 0 〇，可以使用玻璃板、鋁板、 不銹鋼板、F R P (強化玻璃纖維塑膠）板、p v ρ (聚 氟乙烯）膜、美拉（M y 1 a r )膜、聚酯膜或丙烯膜。 在使用P V B或E V A作爲塡充材料1 6 0 0 4的情形中 ’較佳的是使用夾於P V F膜或美拉膜之間數十# m厚的 鋁箔。 根據來自E L元件的光發射方向（光輻射方向），遮 蓋材料1 6 0 0 0應具有高透明度。
接著，使用塡充材料1 6 0 0 4以黏著遮蓋材料 1 6 0 0 〇。然後，附著焰材料1 6 0 0 1以遮蓋塡充材 料1 6 0 0 4的側部份（曝露面）。焰材料1 6 0 〇 1會由密 封材料（作爲黏著物）1 6 0 0 2黏著。關於密封材料 1 6 0 〇 2，光可固化樹脂是較佳的。而且，假使E L 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -102 - ---------裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 548685 A7 _ B7 五、發明說明（1〇9 層的抗熱性許可的話，也可使用可熱固化樹脂。密封材料 1 6 0 〇 2較佳的是不通過濕氣及氧氣。此外，能夠在密 封材料1 6 0 0 2內添加乾燥劑。 接線1 4 0 1 6會經由密封材料1 6 0 0 2與基底 14010之間的間隙，電連接至FPC 14017^ 關於上述的接線1 40 1 6，其它接線1 40 1 4與 1 4 0 1 5也會電連接至密封材料1 6 0 0 2之下的 F P C 14 0 17。 〔實施例1 6〕 在具有根據實施例1 3或1 4之結構的E L顯示裝置 中，可使用本發明。在本實施例中，詳細說明面板中的像 素區之結構。圖4 2係顯示像素區的剖面；圖4 3 A係顯 示其上視圖；而圖4 3 B係顯示像素區的電路圖型。在圖 42、圖43A及圖43B中，相同的代號係表示相同的 構件，對它們而言爲共同的。 在圖4 2中，形成於基底3 5 0 1上的切換 TFT3 5 0 2係具有雙重閘結構之NTFT。切換 TFT3 5 0 2的雙重閘結構實際上具有二串聯的TFT ,因此具有減少通過它們的關閉電流之優點。在本實施例 中，切換T F T具有此雙重閘結構，但並未侷限於此。其 可具有單閘結構或三閘結構，或者其它具有多於三閘之多 重閘結構。切換TFT3 502可爲發明的PTFT。 電流控制TFT 3 503係發明的NTFT。另一 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 29^公爱）~-103^ " (請先閱讀背面之注意事項再填寫本頁)
548685 A7 B7 五、發明說明（101) 種可能係TFT 3503可爲PTFT。切換 T F T 3 5 0 2中的汲極接線3 5會與電流控制TFT 中的閘電極3 7經由它們之間的接線3 6而電連接。以 3 8標示的接線係用於電連接切換TFT 3 5 0 2中的 閘電極3 9 a及3 9 b之閘接線。 在本實施例中，電流控制T F T 3 5 0 3係顯示成 具有單閘結構，但是，其可以具有多個TFT串聯之多重 閘結構。此外，多個T F T可以並聯，以致於通道形成區 實際上會分割成多個區。在該型的結構中，可以有效率地 實現熱輻射。結構係有利於保護裝置免於熱劣化。爲了避 免T F T 3 5 0 3中的熱載子問題，較佳的是提供至少 與閘電極部份地重疊之L D D區。 如圖43A所示，要連接電流控制TFT 3503 中的閘電極3 7之接線會與3 5 0 4標示的區域中之汲極 接線4 0經過它們之間的絕緣膜而相重疊。在此狀態中， 以3 5 0 4標示的區域會形成電容。電容3 5 0 4會用以 固持施加至電流控制T F T 3 5 0 3中的閘極之電壓。 汲極接線4 0會與電流供應線（電源線）3 5 0 6相連， 從電流供應線3 5 0 6會一直有固定電壓施加至汲極接線 4 0 〇 在切換TFT 3 50 2與電流控制 TFT 3503上形成有第一被動膜41。在膜41上 ，形成有絕緣樹脂製成的平面化膜4 2。相當重要的是， 經由平面膜4 2的平面化，可移除T F T中層部份高低的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）-〇4 - I.——-------錢 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I I I I I I I · I ·1 ϋ n I ·1 >1 I I I ϋ ϋ ϋ ϋ ϋ I ϋ I I I ϋ I I H — — — — — — 548685 A7 B7 五、發明說明（1C^) (請先閱讀背面之注意事項再填寫本頁) 不同。這是因爲要於稍後的步驟中形成於先前形成的層之 上的E L層係相當地薄，且假使在先前形成的層之間存在 有不同高度，則E L裝置通常會有發光故障之問題。因此 ，在先前形成的層上形成像素電極之前，需要儘可能地將 其平面化，以致於E L層可形成於平坦化表面上。 代號4 3係標示具有高反射率的的導電膜之像素電極 (在EL裝置中爲陰極）。像素電極43會與電流控制 TFT 3 5 0 3中的汲極電連接。較佳的是，像素電極 4 3係鋁合金、銅合金或銀合金的低電阻導電膜、或是這 些膜的疊層。無須多言，像素電極4 3可爲任何其它導電 膜的疊層結構。 經濟部智慧財產局員工消費合作社印製 在形成於絕緣膜（較佳地爲樹脂製成）場4 4 a與 4 4 b之間的凹壁（此對應於像素）中，形成發光層4 5 。雖然在顯示的結構中，僅顯示一像素，但是，多個發光 層可分別地形成於對應R (紅）、G (綠）及B (藍）不 同顏色之不同像素中。用於發光層之有機E L材料可爲任 何7Γ -共軛聚合物材料。此處可用之典型的聚合物材料包 含聚對二乙烯苯（PVV)、聚乙烯咔唑（PVK)、聚 荀材料、等等。 不同型的PVV型有機E L材料是習知的，如同〔H.
Shenk，H. Becker,〇· Gelsen，E· Klunge，W. Kreuder，及 H. Sprehzer 等所著之 “ Polymer f〇r Ught Emitting Diodes， Euro Display Proceedings，1999，pp· 33-37 中及日本專利公開 號9 2 5 7 6/1 9 9 8所揭示者。此處可使用任何此類 -105- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（i〇9 習知材料。 (請先閱讀背面之注意事項再填寫本頁) 具體而言，氰基聚伸苯基伸乙烯基化合物可用於紅發 光層；聚二乙烯苯可用於綠發光層；聚二乙烯苯或聚烷基 苯撐可用於藍發光層。用於發光層的膜之厚度會落在3 0 與150nm之間（較佳地在40與lOOnm之間）。· 上述這些化合物僅作爲可用於此之有機E L材料的實 施例且完全不具限制性。發光層可以與電荷輸送層或電荷 注入層以任何所需方式結合，以形成所要的E L層（這是 用於發光及用於發光的載子轉換）。 特別地，本實施例係顯示使用聚合物材料以形成發光 層之實施例，但是其不具限制性。除此之外，低分子有機 E L材料也可用於發光層。對於電荷輸送層及電荷注入層 而言，可使用諸如碳化矽等無機材料。用於這些層的不同 有機E L材料及無機材料係習知的，任何這種材料可用於 此處。 經濟部智慧財產局員工消費合作社印製 在本實施例中，在發光層45上形成PEDOT (聚 噻吩）或Pani (聚苯胺）電洞注入層46,以產生用 於E L層之疊層結構。在注入層4 6上，形成透明導電膜 的陽極4 7。在本實施例中，由發光層4 5發射之光會自 此朝著上表面之方向照射（亦即，在TF T的向上方向上 )。因此，在本實施例中，陽極必須傳送光。關於用於陽 極之透明導電膜，可使用氧化銦與氧化錫的化合物、及氧 化銦與氧化鋅的化合物。但是，由於在發光層與具有抗熱 性不佳的電洞注入層形成之後，會形成陽極，所以，較佳 -106- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548685 A7 B7 五、發明說明（10今 的是，用於陽極的透明導電膜由能夠在儘可能低的溫度下 形成膜的材料所製成。 (請先閱讀背面之注意事項再填寫本頁) 當形成陽極47時’完成EL裝置3505。此處如 此製成的E L裝置3 5 0 5標示包括像素電極（陰極） 43之電容、發光層45、電洞注入層_及陽極47。如 圖4 3 A所τκ，像素電極4 3的區域幾乎與像素的區域相 同。因此，在本實施例中，整個像素作爲E L裝置。因此 ，此處所製造的E L裝置之光利用效率爲高，且裝置能顯 示明亮的影像。 在本實施例中，第二被動膜4 8會形成於陽極4 7上 。關於第二被動膜4 8，較佳地使用氮化矽膜或氮氧化矽 膜。膜4 8的目的係使E L裝置與外在環境絕緣。膜4 8 具有防止有機E L材料免於因氧化而劣化並具有使其免於 排氣之功能。根據該型的第二被動膜48，EL顯示裝置 的可靠度會改進。 經濟部智慧財產局員工消費合作社印製 如上所述，本實施例中所製造的發明之E L顯示板具 有用於構造如圖4 2之像素的像素區及具有切換T F T以 及抗熱載子注入的電流控制TFT，通過切換TFT的關 閉電流非常小至令人滿意。因此，此處所製造的E L顯示 面板具有高可靠度及能顯示良好影像。 將本實施例的E L顯示板倂入圖2 4 ( A )至2 4 ( E )中所示的電子用品作爲其顯示部份，是爲有利的。 〔實施例1 6〕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -107- 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10弓 本實施例係顯示實施例1 5的E L顯示板的修改，其 中像素區中的E L裝置3 5 0 5具有相反結構。關於本實 施例，請參考圖4 4。本實施例之E L顯示板的構造與圖 4 3 A中所示者不同之處僅在於E L裝置部份與電流控制 TF T部份。因此’除了不同的部份之外’於此省略其它 部份之說明。 在圖44中，電流控制丁 FT 370 1可爲發明的 PT FT。TFT可以由先前實施例的任何方法製造。 在本實施例中，像素電極（陽極）5 0係透明的導電 膜。具體而言，使用氧化銦與氧化鋅的化合物製成之導電 膜。無庸置疑，也可使用氧化銦與氧化錫之化合物的導電 膜。 在形成絕緣膜的堤5 1 a與5 1 b之後，在溶液塗著 法中，於它們之間形成聚乙烯咔唑製成的發光層5 2。在 發光層5 2上，形成乙醯丙酮鉀（此後稱爲acacK )製成電 子注入層5 3，及銘合金製成的陰極5 4。在此情形中， 陰極54也作爲被動膜。如此製成EL裝置370 1。 在本實施例中，由發光層發射的光發會於朝向有 T F T形成於其上的基底之方向上發射，如箭頭所示之方 向。 將本實施例的E L顯示板倂入圖2 4 ( A )至2 4 ( E )的電子用品中作爲其顯示部份，是爲有利的。顯示器 的整個結構與圖33 (A)及（B)或圖34 (A)及（ B )中所示的相同。因此，省略相同的說明。 丨！！-------t (請先閱讀背面之注意事項再填寫本頁) 訂-------- -線 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -108- 經濟部智慧財產局員工消費合作社印製 548685 A7 B7 五、發明說明（1〇勺 〔實施例1 7〕 本實施例係顯示具有圖4 3 B的電路圖型之像素的修 改。修改係如圖4 5A至4 5 C中所示。在圖4 5A至 45C中所示的本實施例中，3801係標示用於切換 TFT 3802的源極線；3803係標示用於切換 TFT 3 8 0 2的閘接線；3 8 0 4係標示電流控制 TFT; 3805係標示電容；3806及3808係標 示電流供應線；而3 8 0 7係標示E L裝置。 在圖4 5 A的實施例中，電流供應線3 8 0 6由二像 素共用。特別地，本實施例特徵在於二像素以電流供應線 3 8 0 6在它們的中間而線性對稱地形成。由於可以減少 其中的電流供應線數目，所以，本實施例有利於使像素圖 型更加精細及薄。 在圖4 5 B的實施例中，電流供應線3 8 0 8係平行 於閘接線3 8 0 3形成。特別地，在本實施例中，電流供 應線3 8 0 8係構造成其不會與閘接線3 8 0 3重疊，但 並未侷限於此。不同於所述的情形，電流供應線與閘接線 只要它們具有不同的層，即可以經過它們之間的絕緣膜而 彼此重疊。由於電流供應線3 8 0 8與閘接線3 8 0 3可 享有其中共同的獨佔區，所以，本實施例有利於像素更加 精細化及薄化。 圖4 5 C的實施例結構特徵在於如圖4 5 B所示電流 供應線3 8 0 8係形成爲平行於閘接線3 8 0 8 ’且二像 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -1〇9 - --I I ^--------丨丨！ ！訂--------線·蠢 (請先閱讀背面之注意事項再填寫本頁) 548685 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10o 素係以電流供應線3 8 0 8位於它們之間的中間，而線性 對稱地形成。在本實施例中，以電流供應線3 8 0 8與任 一閘接線3 8 0 3重疊之方式’設置電流供應線3 8 0 8 ，亦爲有效的。由於可以減少其中的電流供應線的數目， 所以，本實施例有利於像素圖型更加精細化及薄化。 〔實施例1 8〕 圖4 3 A及4 3 B中所示的實施例1 5係設有電容 3 5 0 4，電容3 5 0 4作用以固持施加至電流控制 TFT 3 5 0 3中的閘極之電壓。但是，在實施例中可 以省略電容3504。 在實施例1 5中，電流控制T F T 3 5 0 3係具有 LDD區之NTFT，LDD區會與閘電極經過它們之間 的閘絕緣膜而相重疊。在重疊區中，形成有通常稱爲閘電 容之寄生電容。本實施例特徵在於確定地利用寄生電容以 取代電容3 5 0 4。 寄生電容會隨著閘電極與1 D D區重疊的面積而變’ 因此會依據重疊區中的L D D區之長度而決定。 如同圖4 5A、圖4 5 B及4 5 C中所示的實施例 17般，可省略電容3805。 將具有本實施例的像素結構之E L顯示板倂入於圖 2 4 (A)至2 4 (E)中所示的實施例之電子用品中作 爲其顯示部份，是有利的。顯示器的整體結構可以與圖 33 (A)及（B)或圖34 (A)與（B)中所示的相 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱）-110- (請先閱讀背面之注意事項再填寫本頁) # 訂---------線k! -·1 ϋ ϋ 1 1 ϋ ai ϋ I - 548685 A7 ___ B7 五、發明說明（10今 同。因此，省略相同說明。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -111 -

Claims (1)

  1. 548685 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 第88 1 20925號專利申請案 中文申請專利範圍修正本 民國92年4月11日修正 1 · 一種數位/類比轉換器電路，用於將η位元數位 資料（η :自然數）轉換成類比訊號； 其中該η位元數位資料的個別位元會控制切換開關及 控制連接至該切換開關之電容中的電荷充電及放電；及 類比訊號會與作爲參考電位的偏移電位一起輸出。 2 . —種數位/類比轉換器電路，用於將η位元數位 資料（η :自然數）轉換成類比訊號，該轉換器電路具有 對應於該η位元數位資料的個別位元之^個切換開關與η 個電容； 其中對應於個別位元之該η個切換開關會控制連接至 該η個切換開關中的每一切換開關之該電容中的電荷充電 及放電；及 類比訊號會與作爲參考電位的偏移電位一起輸出。 3 · —種數位/類比轉換器電路，用以將^位元數位 資料轉換成類比訊號，包括： 由η位元數位資料的較低位m位元之個別位元所控制 (m及η :自然數，m<n)之切換開關，由11位元數位 資料的較高位（η - m )位元之個別位元所控制的切換開 關； 連接至該較低位m位元的個別位元所控制的每一該切 換開關，比個別單位電容大2 m - 1倍之電容； 本紙張尺度適用中國國家標準（CNS ) A4規格（2ι〇χ297公釐） ---------^------1T------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548685 A8 B8 C8 _______ D8 六、申請專利範圍 連接至該較高位（η - m )位元的個別位元所控制的 每一該切換開關，比個別單位電容大2 n — m — 1倍之電容； 耦合電容；及 二重設開關； 其中，二電源及偏移電源會連接至該數位/類比轉換 器電路； 該切換開關會選取二電源中的一電源； 該二重設開關會控制電荷充電至該電容；及 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該η位元數位視頻資料的較高位（n - m )位元之電 容的共同連接端輸出。 4 . 一種數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m :自然數，m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2 n _ m — 1倍； 耦合電容，由連接該較低位元電路部份至該較高位元 電路部份之該單位電容所構成；及 二重設開關； 本ϋ尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 7^1 ： ---------^------、玎------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548685 A8 B8 C8 D8 々、申請專利範圍 其中二電源及偏移電源會輸入至其中； 該二重設開關會控制該較低位位元電路部份的個別電 容及該較高位位元電路部份的個別電容之電荷充電； 該偏移電源會輸入至該較高位位元電路部份的個別電 容之共同連接端； 該較低位位元電路部份的該個別切換開關會依據該位 元資訊選取該二電源中的一電源，及控制連接至該個別切 換開關的電容中的電荷充電及放電； 該較高位位元電路部份的該個別切換開關會依據每一 位元資訊選取該二電源中的一電源，及控制連接至該個別 切換開關的電容中的電荷充電及放電；及 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該較高位元電路部份之共同連接端輸出。 5 . —種數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m :自然數，m<n)所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大2m_1 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2n—m_1倍； 耦合電容，由連接該較低位元電路部份至該較高位元 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ： ---------^------1T------ (請先閱讀背面之注意事項再填寫本頁) 548685 A8 B8 C8 D8 六、申請專利範圍 電路部份之該單位電容所構成；及 二重設開關； (請先閲讀背面之注意事項再填寫本頁) 其中二電源Vh和Vl及偏移電源Vb會輸入至其中； 該偏移電源V B會輸入至該較高位位元電路部份的個另 電容之共同連接端；及 從該共同連接端輸出的輸出電壓V。U T以如下表示式 表示： Co + Cl ^ (ΤΛΥο : r2 + c, = ο·α+2+4+.··+2謂Λ 二（2"'lVc ·· q + c丄 + 2"’ · (c2 + = (2”-1 V c，/ = + a· -KlWc】+ 2m ·0 "2MVc· 〇 6.—種數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m :自然數，m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大2m_1 倍； 經濟部智慧財產局員工消費合作社印製 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2 n_m_1倍； 耦合電容，比連接該較低位元電路部份至該較高位元 電路部份之該單位電容大（2 m / ( 2 m - 1 ))倍·；及 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -4 _ 經濟部智慧財產局員工消費合作社印製 548685 A8 B8 C8 __ D8 __ 六、申請專利範圍 其中二電源及偏移電源會輸入至其中； 該二重設開關會控制該較低位位元電路部份的個別電 容及該較高位位元電路部份的個別電容之電荷充電； 該偏移電源會輸入至該較高位位元電路部份的個別電 容之共同連接端； 該較低位位元電路部份的該個別切換開關會依據該位 元資訊選取該二電源中的一電源，及控制連接至該個別切 換開關的電容中的電荷充電及放電； 該較高位位元電路部份的該個別切換開關會依據每一 位元資訊選取該二電源中的一電源，及控制連接至該個別 切換開關的電容中的電荷充電及放電；及 類比訊號會與作爲參考電位的該偏移電源之電位，一 起從該較高位元電路部份之共同連接端輸出。 7 · —種數位/類比轉換器電路，包括： 較低位位元電路部份，爲η位元數位資料之較低位m 位元（η及m :自然數，m < η )所控制之較低位位元電 路部份，及包含個別位元所控制的切換開關與連接至該切 換開關之電容，該電容具有之電容値比單位電容大2m 一1 倍； 較高位位元電路部份，爲η位元數位資料之較高位（ η - m )位元所控制之較高位位元電路部份，及包含個別 位元所控制的切換開關與連接至該切換開關之電容，該電 容具有之電容値比單位電容大2n_m_1倍； · 耦合電容，比連接該較低位元電路部份至該較高位元 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - ---------^------、訂------^ (請先閱讀背面之注意事項再填寫本頁) 548685 A8 B8 C8 D8 六、申請專利範圍 電路部份之該單位電容大（2 m/ ( 2 m - 1 ))倍；及 二重設開關； 其中二電源Vh和及偏移電源Vb會輸入至其中； 該偏移電源V B會輸入至該較高位位元電路部份的個別 電容之共同連接端；及 從該共同連接端輸出的輸出電壓V。υ τ以如下表示式 表示： £2-±-^3_ξ 0^1+2^-4+--+2^7) = (T',n-\)'c ； 土£31= (2'lVc ·娜/ (7'1 V c· I I 訂 '線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 548685 附件：第88120925號專利申請案 中文圖式修正頁 民國92年4月11日修正
    躕8CO浓 _4_ - —I \ I - - - I I -ΪΙΪ. >
TW088120925A 1998-12-03 1999-11-30 Digital analog converter TW548685B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34473298 1998-12-03
JP7784699 1999-03-23

Publications (1)

Publication Number Publication Date
TW548685B true TW548685B (en) 2003-08-21

Family

ID=26418898

Family Applications (3)

Application Number Title Priority Date Filing Date
TW094117864A TWI249905B (en) 1998-12-03 1999-11-30 Electronic device
TW088120925A TW548685B (en) 1998-12-03 1999-11-30 Digital analog converter
TW090116423A TWI246707B (en) 1998-12-03 1999-11-30 Electronic device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094117864A TWI249905B (en) 1998-12-03 1999-11-30 Electronic device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW090116423A TWI246707B (en) 1998-12-03 1999-11-30 Electronic device

Country Status (7)

Country Link
US (2) US6420988B1 (zh)
EP (2) EP1006664B1 (zh)
JP (1) JP4338855B2 (zh)
KR (1) KR100712863B1 (zh)
CN (2) CN1218491C (zh)
DE (2) DE69938207T2 (zh)
TW (3) TWI249905B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413957B (zh) * 2005-03-01 2013-11-01 Innolux Corp 主動式矩陣陣列裝置

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
TW468269B (en) 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
US6967633B1 (en) * 1999-10-08 2005-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
US7324034B2 (en) * 2003-04-18 2008-01-29 Edgewater Computer Systems, Inc. Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4629971B2 (ja) * 2003-12-11 2011-02-09 株式会社半導体エネルギー研究所 非直線ａ／ｄ変換されたデジタル信号対応のｄ／ａ変換回路及びそれを内蔵した音声信号処理回路及び表示装置
GB2409777A (en) * 2004-01-03 2005-07-06 Sharp Kk Digital/analog converter for a display driver
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
GB2422258A (en) * 2005-01-12 2006-07-19 Sharp Kk Bufferless switched capacitor digital to analogue converter
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
GB2425006A (en) * 2005-04-05 2006-10-11 Sharp Kk Switched capacitor digital/analogue converter arrangement
US7358872B2 (en) 2005-09-01 2008-04-15 Micron Technology, Inc. Method and apparatus for converting parallel data to serial data in high speed applications
US8477121B2 (en) 2006-04-19 2013-07-02 Ignis Innovation, Inc. Stable driving scheme for active matrix displays
JP4371240B2 (ja) * 2006-09-29 2009-11-25 エプソンイメージングデバイス株式会社 Ｄａ変換器及び液晶表示装置
US20080261710A1 (en) * 2007-04-17 2008-10-23 Ruelle Russell J Multi-game table assembly
US7985978B2 (en) 2007-04-17 2011-07-26 Himax Technologies Limited Display and pixel circuit thereof
US20090100063A1 (en) * 2007-10-10 2009-04-16 Henrik Bengtsson System and method for obtaining location information using a networked portable electronic device
CN104141112B (zh) * 2008-05-07 2017-09-19 普林斯顿大学理事会 用于电子器件或其他物品上的涂层中的混合层
TWI402513B (zh) * 2008-08-18 2013-07-21 Raydium Semiconductor Corp 電容值測量電路
KR102400984B1 (ko) 2008-11-28 2022-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8238845B2 (en) * 2009-09-22 2012-08-07 Broadcom Europe Limited Radio frequency circuit
DE102009051830B3 (de) * 2009-11-04 2011-06-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Kapazitiver Spannungsteiler
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
WO2011122280A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
CN102255615B (zh) * 2010-05-20 2014-06-11 复旦大学 一种适用于流水线模数转换器的mdac结构
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
WO2012156942A1 (en) 2011-05-17 2012-11-22 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
TW201411904A (zh) * 2012-09-10 2014-03-16 Ultimate Image Corp 有機發光二極體平面照明裝置
US8947122B2 (en) * 2013-01-14 2015-02-03 Cypress Semiconductor Corporation Non-volatile latch structures with small area for FPGA
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10666735B2 (en) 2014-05-19 2020-05-26 Auerbach Michael Harrison Tretter Dynamic computer systems and uses thereof
JP6421536B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455063B2 (ja) * 2014-10-15 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6435787B2 (ja) 2014-11-07 2018-12-12 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
JP6455110B2 (ja) 2014-12-05 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439419B2 (ja) 2014-12-05 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6540043B2 (ja) * 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP6578661B2 (ja) * 2015-01-27 2019-09-25 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
US9467162B1 (en) * 2015-07-21 2016-10-11 Amlogic Co., Limited Switched capacitor digital-to-analog converter
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
KR20180090731A (ko) * 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
WO2018150290A1 (en) 2017-02-16 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US10581450B1 (en) 2019-01-16 2020-03-03 Xilinx, Inc. Embedded variable gain amplifier in a current steering digital-to-analog converter
CN111639071B (zh) * 2019-03-01 2023-07-28 贵州白山云科技股份有限公司 一种表单显示方法和装置
US10862500B1 (en) 2019-11-14 2020-12-08 Xilinx, Inc. Embedded variable output power (VOP) in a current steering digital-to-analog converter
JP7226470B2 (ja) * 2021-04-26 2023-02-21 セイコーエプソン株式会社 電気光学装置および電子機器
JP7509079B2 (ja) 2021-04-27 2024-07-02 セイコーエプソン株式会社 電気光学装置および電子機器
JP2023003594A (ja) 2021-06-24 2023-01-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP7310857B2 (ja) 2021-06-24 2023-07-19 セイコーエプソン株式会社 電気光学装置および電子機器
JP2023144395A (ja) 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568917A (en) * 1983-06-27 1986-02-04 Motorola, Inc. Capacitive digital to analog converter which can be trimmed up and down
JPS62245723A (ja) * 1986-04-17 1987-10-27 Nec Corp ディジタル・アナログ変換器
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
EP0458169A3 (en) * 1990-05-15 1993-02-03 Kabushiki Kaisha Toshiba Drive circuit for active matrix type liquid crystal display device
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5719576A (en) * 1992-07-13 1998-02-17 Siemens Aktiengesellschaft Capacitor array digital/analog converter with compensation array for stray capacitance
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5563597A (en) * 1994-06-06 1996-10-08 Analog Devices, Inc. Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
DE4428545A1 (de) * 1994-08-12 1996-02-15 Philips Patentverwaltung Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2729528A1 (fr) 1995-01-13 1996-07-19 Suisse Electronique Microtech Circuit de multiplexage
JPH0955667A (ja) 1995-08-10 1997-02-25 Mitsubishi Electric Corp マルチプレクサ，及びデマルチプレクサ
TW331679B (en) * 1995-12-22 1998-05-11 Thomson Multimedia Sa Analog-to-digital converter.
USRE41216E1 (en) 1996-02-28 2010-04-13 Seiko Epson Corporation Method and apparatus for driving the display device, display system, and data processing device
DE19608687A1 (de) 1996-03-06 1997-09-11 Retro Tech Gmbh Verfahren und Test-Kit für den nichtradioaktiven, enzymatischen Nachweis von Reverser Transkriptase
JP3300230B2 (ja) * 1996-06-24 2002-07-08 沖電気工業株式会社 線形型デイジタルアナログ変換器及びその駆動方法
FR2756120B1 (fr) 1996-11-19 1999-02-05 Sgs Thomson Microelectronics Dispositif de conversion serie/parallele d'un signal haute frequence de faible amplitude
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
JP5767801B2 (ja) * 2010-01-19 2015-08-19 富士フイルム株式会社 塗料用組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413957B (zh) * 2005-03-01 2013-11-01 Innolux Corp 主動式矩陣陣列裝置

Also Published As

Publication number Publication date
KR100712863B1 (ko) 2007-05-03
JP4338855B2 (ja) 2009-10-07
US20020163457A1 (en) 2002-11-07
DE69938207D1 (de) 2008-04-03
CN1716377A (zh) 2006-01-04
DE69938207T2 (de) 2009-02-12
CN1260640A (zh) 2000-07-19
US6420988B1 (en) 2002-07-16
KR20000067817A (ko) 2000-11-25
EP1670142A1 (en) 2006-06-14
EP1006664A3 (en) 2003-12-10
DE69930190D1 (de) 2006-05-04
CN100423076C (zh) 2008-10-01
EP1006664A2 (en) 2000-06-07
EP1670142B1 (en) 2008-02-20
TWI249905B (en) 2006-02-21
TW200534337A (en) 2005-10-16
CN1218491C (zh) 2005-09-07
TWI246707B (en) 2006-01-01
DE69930190T2 (de) 2006-08-03
US6606045B2 (en) 2003-08-12
EP1006664B1 (en) 2006-03-08
JP2000341125A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
TW548685B (en) Digital analog converter
US9412309B2 (en) Image display device and driving method thereof
US6380876B1 (en) D/A conversion circuit and semiconductor device
TW468269B (en) Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP2019095812A (ja) 表示装置、表示モジュール及び電子機器
JP2011100133A (ja) 表示装置
US6753854B1 (en) Display device
US6606080B2 (en) Semiconductor display device and electronic equipment
US7342565B2 (en) Display device and a driver circuit thereof
TW523730B (en) Digital driver and display device
US6590581B1 (en) Display device
JP2000330527A (ja) 表示装置
JP4789305B2 (ja) 表示装置
JP4588163B2 (ja) 表示装置
CN100525116C (zh) 串行-并行转换电路和使用这种转换电路的半导体显示器件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees