TWI241674B - Manufacturing method of semiconductor chip - Google Patents

Manufacturing method of semiconductor chip Download PDF

Info

Publication number
TWI241674B
TWI241674B TW091133054A TW91133054A TWI241674B TW I241674 B TWI241674 B TW I241674B TW 091133054 A TW091133054 A TW 091133054A TW 91133054 A TW91133054 A TW 91133054A TW I241674 B TWI241674 B TW I241674B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
plate
support member
honing
manufacturing
Prior art date
Application number
TW091133054A
Other languages
English (en)
Other versions
TW200300590A (en
Inventor
Masahiko Kitamura
Koichi Yajima
Yusuke Kimura
Tomoya Tabuchi
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW200300590A publication Critical patent/TW200300590A/zh
Application granted granted Critical
Publication of TWI241674B publication Critical patent/TWI241674B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Description

1241674 A7 B7 五、發明説明(1 ) 一·發明所屬之技術領域 本發明係關於在利用板狀物支持構件予以支持半導體 晶圓之狀態下,進行硏磨,以製造半導體晶片之方法。 二·先前技術 在半導體晶圓形成多數的IC、LSI等之電路,藉由沿 著其之表面的街道予以切割,被分割爲個個之半導體晶片 ,而被利用在各種之電子機器。 半導體晶圓,雖係藉由硏磨其背面而形成爲所期望之 厚度,但是,近年來,爲了可使電子機器小型化、輕量化 ,半導體晶圓也被要求加工爲其厚度薄至1〇〇 // m以下、5〇 // m以下。可是,變薄的半導體晶圓,變得如紙般柔軟, 硏磨後之處理變得不容易。因此,也有被施以在將半導體 晶圓貼裝在剛性高的板狀支持構件之狀態下,進行硏磨, 使得其之後的運送等的處理變容易之工夫。 但是,爲了切割硏磨後的半導體晶圓,必須將貼裝在 板狀物支持構件的半導體晶圓剝離而換貼在切割捲帶,由 於硏磨後的半導體晶圓變薄故,要不損傷半導體晶圓而由 板狀物支持構件剝離,變得困難。 另外,在半導體晶圓表面的街道預先形成切削溝,藉 由硏磨其背面至該切削溝顯露出以分割爲個個之半導體晶 片之所謂的預先切割的手法中,先於硏磨,將形成切削溝 的半導體晶圓貼裝在剛性高的板狀物支持構件,在硏磨結 束後,需要由板狀物支持構件拾取被分割的半導體晶圓, --&- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁}
.裝T 經濟部智慈財產局員工消費合作社印製 1241674 A7 B7 五、發明説明(2 ) 在此情形,要不損傷薄半導體晶片而由板狀物支持構件剝 離,也是很困難。 (請先閱讀背面之注意事項再填寫本頁) 因此,本發明之目的在於:於薄半導體晶片的製造中 ,在不損傷半導體晶圓或者半導體晶片下’可由板狀物支 持構件予以剝離。 三·發明內容 發明之揭示 經濟部智慧財產局員工消費合作社印製 本發明係提供一種半導體晶片之製造方法,是針對將 由街道而被區分,在表面形成多數的半導體晶片之半導體 晶圓分割爲個個半導體晶片之半導體晶片之製造方法,該 方法係由:藉由因外部要因貼裝力降低的貼裝層,在板狀 物支持構件貼裝半導體晶圓之表面的板狀物支持構件一體 化工程;及將與板狀物支持構件成爲一體之半導體晶圓載 置於硏磨裝置的夾盤,硏磨半導體晶圓之背面的硏磨工程 ;及在與板狀物支持構件成爲一體之硏磨後的半導體晶圓 之背面貼裝切割捲帶,同時,以切割框架支持切割捲帶之 外周的捲帶貼裝工程;及在捲帶貼裝工程之前或者之後, 使外部要因作用於貼裝層,以使貼裝層之貼裝力降低,在 捲帶貼裝工程之後,由半導體晶圓的背面取下板狀物支持 構件與貼裝層之換貼工程;及介由切割捲帶,將與切割框 架成爲一體之半導體晶圓載置於切割裝置的夾盤,在街道 進行分離而分割爲個個半導體晶片之切割工程所構成。 另外’本發明係提供一種半導體晶片之製造方法,是 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ 297公釐) 1241674 A7 B7 五、發明説明(3 ) (請先閱讀背面之注意事項再填寫本頁) 針對將由街道而被區分,在表面形成多數的半導體晶片之 半導體晶圓分割爲個個半導體晶片之半導體晶片之製造方 法,該方法係由:將半導體晶圓載置於切割裝置的夾盤, 在街道形成溝的溝形成工程;及介由因外部要因貼裝力降 低之貼裝層,在板狀物支持構件貼裝半導體晶圓表面的板 狀物支持構件一體化工程;及將與板狀物支持構件成爲一 體之半導體晶圓載置於硏磨裝置的夾盤,硏磨半導體晶圓 的背面至溝顯露出的硏磨工程;及在與板狀物支持構件成 爲一體的硏磨後的半導體晶圓的背面貼裝捲帶,同時,以 框架支持捲帶之外周的捲帶貼裝工程;及在捲帶貼裝工程 之前或者之後,使外部要因作用於貼裝層,使貼裝層的貼 裝力降低,在捲帶貼裝工程之後,由半導體晶圓表面取下 板狀物支持構件與貼裝層的換貼工程所構成。 經濟部智慧財產局員工消費合作社印製 另外,本發明係提供一種半導體晶片之製造方法,是 針對將由街道而被區分,在表面形成多數的半導體晶片之 半導體晶圓分割爲個個半導體晶片之半導體晶片之製造方 法,該方法係由:將半導體晶圓載置於切割裝置的夾盤, 在街道形成溝的溝形成工程;及介由因外部要因貼裝力降 低之貼裝層,在板狀物支持構件貼裝半導體晶圓表面的板 狀物支持構件一體化工程;及將與板狀物支持構件成爲一 體之半導體晶圓載置於硏磨裝置的夾盤,硏磨半導體晶圓 的背面至溝顯露出,以分割爲個個半導體晶片的硏磨工程 ;及使外部要因作用於貼裝層,使貼裝層的貼裝力降低, 由板狀物支持構件與貼裝層取下半導體晶片的半導體晶片 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(4 ) 脫離工程所構成。 而且,上述各發明係以··利用具有比半導體晶圓的外 形還大之外形的板狀物支持構件以遂行板狀物支持構件一 體化工程、藉由以構成厚度測量器之觸針分別接觸半導體 晶圓的硏磨面與板狀物支持構件的表面,一面測量半導體 晶圓的厚度,一面遂行硏磨工程、在貼裝層包含有以外部 要因而發泡之發泡劑、貼裝層爲將包含以光而發泡之發泡 劑的黏著劑塗佈在薄膜狀中間層之至少一面的黏著捲帶、 板狀支持構件係由透明材質所形成、板狀物支持構件係由 透明之玻璃所形成,且其厚度爲〇.5mm至2.5mm爲附加條 件。 在如上述般構成的半導體晶片之製造方法中,介由因 外部要因貼裝力降低的貼裝層,在剛性高的板狀物支持構 件貼裝半導體晶圓,在該狀態下,進行硏磨,將半導體晶 圓磨成所期望的厚度,在之後,藉由使該外部要因產生作 用,以降低貼裝力而使半導體晶圓脫離之故,即使爲變薄 的半導體晶圓,也可以不損傷而容易脫離。 另外,在預先切割之情形,藉由採用同樣的方法,可 以容易使變薄的半導體晶片脫離。 另外,在只因外部要因,黏著力降低中,半導體晶圓 或者半導體晶片與板狀支持構件的密接性未被破壞,爲了 將其取下,此雖不一定足夠,但是如使用具有藉由紫外線 的照射,黏著力降低且發泡,密接力也降低之性質的黏著 捲帶,在半導體晶圓或者半導體晶片與板狀物支持夠件之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -- -裝· 經濟部智慧財產局員工消費合作社印製 1241674 A7 B7 五、發明説明(5 ) 間形成有間隙之故,密接性被破壞,可以更確實取下。 (請先閱讀背面之注意事項再填寫本頁) 四·實施方式 發明的最好實施形態 作爲實施本發明之最好形態,就如第1圖所示般地 將藉由街道S而被區分,在表面形成多數的半導體晶片C 之半導體晶圓W1分割爲個個半導體晶片C之方法做說明。 首先,如第2圖所示般地,翻轉半導體晶圓w 1,介由 黏著捲帶10在板狀物支持構件11貼裝半導體晶圓W1之表 面,做成第3圖所示之狀態(板狀物支持構件一體化工程 )〇 此黏著捲帶10係貼裝半導體晶圓W1與板狀物支持構 件11用之貼裝層,其構成爲因外部要因,貼裝力會降低。 此處所謂之貼裝力係由黏著力與密接力所構成。例如,作 爲黏著捲帶10,可以使用日本專利特開昭63- 1 798 1號公報 及曰本專利特開平4-88075號公報所揭示之黏著捲帶。 經濟部智慧財產局員工消費合作社印製 如第4圖所示般地’黏著捲帶1 〇係以厚度30 // m程度 之聚乙烯薄膜爲薄膜狀中間層1 2,在其之單面塗佈將作爲 黏著劑之丙烯基系黏著劑、作爲放射線聚合性化合物之尿 烷丙烯酸酯系齊聚物、作爲因紫外線等之光的外部要因而 發泡的發泡劑之碳酸銨或者松本油脂製藥株式會社製造的 「matsumoto micro sphere」以適當比例加以混合的貼裝層 1 3共20 // m之程度,在另一面塗佈以適當比例混合丙烯基 系黏著劑、尿烷丙烯酸酯系齊聚物之貼裝層丨4共20 // m而 & 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(6 ) 構成。另外,因應需要,也可以在貼裝層14混入發泡劑, 對貼裝層1 4之混入量,使比對貼裝層1 3之混入量少。 (請先閲讀背面之注意事項再填寫本頁) 如對如此構成之黏著捲帶1 0照射紫外線,關於貼裝層 1 3,黏著力降低而且發泡,密接力也降低。另一方面,關 於貼裝層1 4,黏著力雖降低,但是沒有混合發泡劑之故, 密接力不降低。因此,在板狀物支持構件一體化工程中, 如第4圖所示般地,將貼裝層1 3貼裝於半導體晶圓W1, 將貼裝層1 4貼裝於板狀物支持構件1 1極爲重要。另外, 在本說明書中,雖就貼裝層13及貼裝層14之雙方由於外 部要因而降低貼裝力之情形做說明,但是關於貼裝層14, 也可以不使用因外部要因而降低貼裝力之形式者。所以, 不一定要使外部要因作用於貼裝層14。 板狀物支持構件11係具有可以穩定支持即使在之後進 行的硏磨而變成薄至100// m以下、50// m以下之半導體晶 圓之程度的剛性,而且,以可使紫外線透過之PET、玻璃 等形成,例如,由厚度〇.5mm至2.5mm之程度的透明玻璃 所構成。 經濟部智慧財產局員工消費合作社印製 如第3圖般地,介由黏著捲帶1 0而被支持在板狀物支 持構件11的半導體晶圓W1,例如被運送於如第5圖所示 之硏磨裝置20,背面被硏磨而成爲所期望的厚度(硏磨工 程)。 硏磨裝置20之構成爲:由基座21之端部站立設置壁 部22,在此壁部22的內側面,於垂直方向配設有一對的滑 軌23,伴隨支持部24沿著滑軌23而上下運動,被安裝在 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^-- 1241674 A7 B7 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 支持部24的硏磨手段25也上下運動。另外,轉盤26可以 旋轉地配置在基座21上,另外,保持半導體晶圓之夾盤27 可以旋轉地在轉盤上配設有多數個。 在硏磨手段25中,係在具有垂直方向的軸心之主軸28 的則端裝置有安裝盤2 9,另外,在其下部安裝固設有硏磨 磨料3 1之硏磨輪30,硏磨磨料30係伴隨主軸28的旋轉而 旋轉之構成。 在利用硏磨裝置20以進行半導體晶圓w 1之硏磨之際 ’將支持在板狀物支持構件11的半導體晶圓W1吸引保持 在夾盤27中,使位於硏磨手段25的正下方,使主軸28旋 轉,而且,使硏磨手段25下降。然後,伴隨主軸28的高 速旋轉,硏磨輪3 0也高速旋轉,而且,旋轉之硏磨磨料3 1 與半導體晶圓接觸,對半導體晶圓施加按壓力,其表面藉 由硏磨磨料3 1而被硏磨。 藉由如此進行硏磨,半導體晶圓W 1係如第6圖所示般 地’在變薄之狀態下,被支持於板狀物支持構件1 1。而且 ,如第7圖所示般地,在翻轉被支持於板狀物支持構件1 1 經濟部智慧財產局員工消費合作社印製 的半導體晶圓W1的狀態下,貼裝於切割捲帶4 0之黏著面 〇 在此切割捲帶40的外周貼裝有切割框架4 1,藉由將被 支持於板狀物支持構件1 1的半導體晶圓W 1的背面貼裝於 切割捲帶40,使這些一體化(捲帶貼裝工程)。 接著,對於黏著捲帶1 0,介由板狀物支持構件1 1而使 外部要因作用。在本實施形態中,如第8圖所示般地,由 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 44 1241674 A7 B7 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) 板狀物支持構件1 1的上方照射紫外線。如此一來,在第4 圖所示之貼裝層1 3中,黏著力降低且發泡,在半導體晶圓 W1與貼裝層13之間形成間隙,密接力也降低故,貼裝力 降低,而成爲容易剝離之狀態。 另一方面,關於貼裝層14,密接力不降低故,在將黏 著捲帶1 0貼裝於板狀物支持構件1 1之狀態下,可以由半 導體晶圓W1剝離。 即在使黏著捲帶1 0的貼裝力降低後,如第9圖所示般 地,將板狀物支持構件11舉於上方,由半導體晶圓W1之 表面剝離板狀物支持構件11。此時,黏著捲帶1 0之貼裝層 Π的貼裝力變得比貼裝層14的貼裝力弱之故,黏著捲帶 10與板狀物支持構件11 一齊被由半導體晶圓W1剝離。 另一方面,黏著捲帶10的貼裝層14的貼裝力殘留之 故,黏著捲帶10被貼裝在板狀物支持構件11之狀態得以 被維持著。因此,變成只有變薄之半導體晶圓W 1被保持在 切割捲帶40及切割框架41 (換貼工程)。 經濟部智慧財產局8工消費合作社印製 如此以外部要因使貼裝力降低後,使板狀物支持構件 1 1脫離,即使爲變薄的半導體晶圓W1,也可以不使其破損 而容易換貼於切割捲帶。 另外,在換貼工程中,使外部要因作用於黏著捲帶10 之作業,也可以在捲帶貼裝工程前進行。在該情形時’貼 裝層1 3的貼裝力雖降低,但是殘留少許貼裝力之故’半導 體晶圓W 1不會由板狀物支持構件11脫落’不至於對換貼 工程產生阻礙。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(9 ) 介由切割捲帶40與切割框架41成爲一體之半導體晶 圓W1,例如由第10圖所示之切割裝置50而被切割。 (請先閱讀背面之注意事項再填寫本頁) 在此切割裝置50中,介由切割捲帶40與切割框架41 成爲一體之半導體晶圓W1,係被多數收容在卡匣51。 然後,介由搬入搬出手段52,與切割框架41成爲一體 之半導體晶圓W1由卡匣51被搬出,而載置在暫置區域53 ,由第1運送手段54所吸附著,藉由第1運送手段51旋 轉動作而被運送、載置於夾盤55,爲其所吸引保持。 半導體晶圓W1 —被吸引保持在夾盤55,夾盤55往+X 方向移動,被定位在對準手段56的正下方,藉由圖型匹配 等之處理,檢測出應切削之街道S,進行該街道S與旋轉刀 片5 7的Y軸方向的對位。如此完成對位時,夾盤5 5另外 往X軸方向移動,受到旋轉刀片57的作用而進行切削。 一面將旋轉刀片57在Y軸方向只依次移動街道間隔而 一面進行此硏磨,另外,如使夾盤5 5旋轉90度,進行同 樣的硏磨,如第1 1圖所示般地,全部的街道S被縱橫切削 而被分離,被分割爲個個半導體晶片C (切割工程)。 經濟部智慧財產局員工消費合作社印製 如上述般,藉由硏磨後才進行切割,即使在由於硏g 而使得半導體晶圓薄如紙之情形,也不會破損地製造半導 體晶片。 另外,在只因外部要因,黏著力降低中,半導體晶_ ^者半導體晶片與板狀支持構件的密接性未被破壞,爲了 將其取下,此雖不一定足夠,但是如使用具有藉由紫外線 的照射,黏著力降低,而且發泡,密接力也降低之性質的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(1〇 ) 黏著捲帶,在半導體晶圓W1與板狀物支持夠件之間形成有 間隙之故,密接性被破壞,可以更確實取下。 (請先閲讀背面之注意事項再填寫本頁) 接著,說明藉由所謂之預先切割的手法以製造半導體 晶片的情形。 首先,一開始例如在第10圖所示之切割裝置50的夾 盤55載置半導體晶圓,利用旋轉刀片57,如第12圖及第 1 3圖所示般地,在表面的街道S形成相當於最終的半導體 晶片C之厚度的深度的溝60,當成半導體晶圓W2(溝形成 工程)。 接著,與第2圖之情形相同,如第14圖所示般地,翻 轉半導體晶圓W2,介由黏著捲帶1 0在板狀物支持構件1 1 貼裝半導體晶圓W2的表面,做成第15圖所示之狀態(板 狀物支持構件一體化工程)。 然後,例如在第5圖所示之硏磨裝置20的夾盤27載 置成爲板狀物支持構件1 1的半導體晶圓W2,利用硏磨手 段25,一硏磨半導體晶圓W2的背面,如第16圖所示般地 ,溝60顯露出(硏磨工程)。 經濟部智慧財產局員工消費合作社印製 接著,以溝60顯露出之背面向下,在外周貼裝框架43 之捲帶42的黏著面貼裝半導體晶圓W2以便可以藉由拾取 裝置拾取半導體晶片C (捲帶貼裝工程)。然後,如第17 圖所示般地,藉由板狀物支持構件11的上方照射紫外線, 降低黏著捲帶1 0的貼裝層1 3的貼裝力。 接著,如第1 8圖所示般地,將板狀物支持構件1 1往 上舉,由半導體晶圓W 2之表面剝離板狀物支持構件1 1。 ---------------- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) 1241674 A7 B7 五、發明説明(11 ) (請先閱讀背面之注意事項再填寫本頁) 此時,黏著捲帶10的下面之貼裝層1 3的貼裝力比切割捲 帶40的貼裝力弱之故,黏著捲帶10也由半導體晶_ W2被 剝離。 另一方面,黏著捲帶10的上面之貼裝層14的貼裝力 還殘留之故,黏著捲帶10貼裝在板狀物支持構件11之狀 態得以被維持著。因此,成爲只有變薄之半導體晶圓W2被 保持在切割捲帶40及切割框架41之狀態(換貼工程)。 如此藉由因外部要因使貼裝力降低後,使其脫離板狀 物支持構件1 1,即使爲變薄之半導體晶圓W2也可以不破 損地容易換貼在切割捲帶。 另外,在半導體晶圓W2與板狀物支持構件之間形成間 隙之故,密接性被破壞,可以更確實取下。 另外,在換貼工程中,使外部要因作用於黏著捲帶10 之作業,也可以在捲帶貼裝工程前進行。在該情形時,貼 裝層1 3的貼裝力雖降低,但是殘留少許貼裝力之故,半導 體晶圓W2不會由板狀物支持構件11脫落,不至於對換貼 工程產生阻礙。 經濟部智慧財產局員工消費合作社印製 另外,藉由硏磨工程被分割爲個個半導體晶片C,全部 的半導體晶片c在一面維持半導體晶圓W2之外形一面藉由 黏著捲帶10而被支持在板狀物支持構件11之狀態下,如 第19圖所示般地,如介由板狀物支持構件11對黏著捲帶 1 0照射紫外線,貼裝力降低,可以由板狀物支持構件11直 接拾取半導體晶片C,變成不需要換貼工程,產生性提高之 同時,切割捲帶40及切割框架41也變成不需要,變得更 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1241674 A7 B7 _ 五、發明説明(12 ) 經濟(半導體晶片脫離工程)。 (請先閲讀背面之注意事項再填寫本頁) 在硏磨半導體晶圓W 1 ' W 2之情形,爲了使最終形成 的半導體晶片C成爲所期望的厚度,需要一面測量半導體 晶圓W 1、W2的厚度而一面進行硏磨。 因此,如第20圖所示般地,使板狀物支持構件11 a的 外形形成爲比半導體晶圓W1 ( W2 )的外形還大,將支持在 板狀物支持構件11a的半導體晶圓W1 ( W2)保持在第5圖 所示的硏磨裝置20的夾盤27,如第21圖所示般地,使觸 針70與板狀物支持構件1 1 a的表面接觸,而且,使觸針7 1 與半導體晶圓W1 ( W2)的背面接觸。 觸針70與觸針71係構成:依據其之高度差,可以求 得半導體晶圓W1 ( W2 )的厚度之厚度測量器72,藉由將 板狀物支持構件11a形成爲比半導體晶圓W1 ( W2)還大, 如此便可以隨時測量半導體晶圓W 1 ( W2 )的厚度之故,如 一面測量半導體晶圓W1 ( W2 )的厚度一面遂行硏磨工程, 能夠正確管理最終的半導體晶片的厚度。 經濟部智慧財產局員工消費合作社印製 另外,在如第10圖所示的卡匣51收容半導體晶圓之 際,爲了防止半導體晶圓與卡匣5 1的側面內部等基觸而損 傷,以將板狀物支持構件1 1的外形形成爲比半導體晶圓的 外形還大例如1mm〜2mm之程度爲佳。 另外,在以上的說明中,雖以藉由利用旋轉刀片而硏 磨半導體晶圓的街道,以分割爲個個半導體晶片、形成溝 之情形爲例而說明,但是,在半導體晶片的分割和溝的形 成上,也可以使用雷射光,本發明都可以適用於利用旋轉 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 46- 1241674 A7 B7 五、發明説明(13 ) 刀片之切割裝置,以及利用雷射光的切割裝置之任何一種 〇 (請先閲讀背面之注意事項再填寫本頁) 產業上之利用可能性 如上述般地,關於本發明的半導體晶片之製造方法, 係介由因外部要因而降低貼裝力之貼裝層,將半導體晶圓 貼裝在板狀物支持構件以進行硏磨,可以不損傷半導體晶 圓或者半導體晶片而容易使之脫離,因此,適用於全部的 半導體晶片之製造,特別是在薄半導體晶片的製造上,極 爲有用。 五·圖式簡單說明 第1圖係顯示半導體晶圓之斜視圖。 第2圖係顯示介由黏著捲帶而使半導體晶圓與板狀物 支持構件一體化之樣子的斜視圖。 第3圖係顯示半導體晶圓與板狀物支持構件介由黏著 捲帶而被一體化之狀態的斜視圖。 經濟部智慈財產局員工消費合作社印製 第4圖係顯示黏著捲帶之構成的一例之側面圖。 第5圖係顯示使用在本發明之實施的硏磨裝置的一例 之斜視圖。 第6圖係顯示硏磨後的半導體晶圓與板狀物支持構件 成爲一體之狀態的斜視圖。 第7圖係顯示將與板狀物支持構件成爲一體的半導體 晶圓貼裝在切割捲帶之樣子的斜視圖。 -------__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(14 ) 第8圖係顯示對板狀物支持構件照射紫外線之樣子的 斜視圖。 _ (請先閱讀背面之注意事項再填寫本頁) 第9圖係顯示由半導體晶圓取下板狀物支持夠件之樣 子的斜視圖。 第1 0圖係顯示使用在半導體晶圓的切割之切割裝置的 一例之斜視圖。 第11圖係顯示切割後的半導體晶圓的斜視圖。 第1 2圖係顯示在表面形成溝的半導體晶圓之斜視圖。 第1 3圖係顯示在表面形成溝之半導體晶圓的正面圖。 第14圖係顯示介由黏著捲帶將在表面形成溝的半導體 晶圓與板狀物支持構件一體化之樣子的斜視圖。 第15圖係顯示半導體晶圓與板狀物支持構件介由黏著 捲帶而被一體化之狀態的斜視圖。 第1 6圖係顯示藉由背面的硏磨,溝顯露出之半導體晶 圓被支持在板狀物支持構件之狀態的斜視圖。 第17圖係顯示對板狀物支持構件照射紫外線之樣子的 斜視圖。 經濟部智慧財產局8工消費合作社印製 第1 8圖係顯示由半導體晶圓取下板狀物支持構件之樣 子的斜視圖。 第19圖係顯示對板狀物支持構件照射紫外線,以拾取 半導體晶片之樣子的斜視圖。 第20圖係顯示利用比半導體晶圓的外形還大的板狀物 支持構件以支持半導體晶圓之樣子的斜視圖。 第21圖係顯示利用厚度測量器以測量被支持在板狀物 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4& 1241674 A7 B7 五、發明説明(15 ) 支持構件的半導體晶圓之厚度的樣子之正面圖。 (請先閲讀背面之注意事項再填寫本頁) 元件對照表 10:黏著捲帶 11:板狀物支持構件 12:薄膜狀中間層 13:貼裝層 14:貼裝層 2 0:硏磨裝置 21:基座 22:壁部 2 3 :滑軌 24:支持部 2 5 :硏磨手段 26:轉盤 27:夾盤 經濟部智慧財產局員工消費合作社印製 2 8 :主軸 29:安裝板 3 0:硏磨輪 31:硏磨磨料 40:切割捲帶 41:切割框架 50:切割裝置 5 1:卡匣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1241674 A7 B7 五、發明説明(16 ) 52:搬入搬出手段 5 3 :暫置區域 54:第1運送手段 55:夾盤 56:對準手段 W1:半導體晶圓 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)

Claims (1)

1241674 A8 B8 C8 D8 六、申請專利範圍 1 1 · 一種半導體晶片之製造方法,是針對將由街道而被 區分,在表面形成多.數的半導體晶片之半導體晶圓分割爲 個個半導體晶片之半導體晶片之製造方法,其特徵爲由: 介由因外部要因貼裝力降低的貼裝層,在板狀物支持 構件貼裝半導體晶圓之表面的板狀物支持構件一體化工程 ;及 將與該板狀物支持構件成爲一體之半導體晶圓載置於 硏磨裝置的夾盤,硏磨該半導體晶圓之背面的硏磨工程; 及 在與該板狀物支持構件成爲一體之硏磨後的半導體晶 圓之背面貼裝切割捲帶,同時,以切割框架支持切割捲帶 之外周的捲帶貼裝工程;及 在該捲帶貼裝工程之前或者之後,使該外部要因作用 於貼裝層,以使該貼裝層之貼裝力降低,在該捲帶貼裝工 程之後,由該半導體晶圓的背面取下該板狀物支持構件與 該貼裝層之換貼工程;及 介由該切割捲帶,將與該切割框架成爲一體之半導體 晶圓載置於切割裝置的夾盤,在該街道進行分離而分割爲 個個半導體晶片之切割工程所構成。 2 ·如申請專利範圍第1項記載之半導體晶片之製造方 法,其中利用具有比半導體晶圓的外形還大之外形的板狀 物支持構件以遂行板狀物支持構件一體化工程、藉由以構 成厚度測量器之觸針分別接觸該半導體晶圓的硏磨面與該 板狀物支持構件的表面,一面測量該半導體晶圓的厚度, 本^張尺度適用中國國家標準(〇阳)八4規格(210\297公釐) -21 - : (請先閱讀背面之注意事項再填寫本頁) -裝· 線 經濟部智慧財產局員工消費合作社印製 1241674 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 2 一面遂行硏磨工程。 3 ♦如申請專利範圍第1項記載之半導體晶片之製造方 法,其中貼裝層,係包含因外部要因而發泡之發泡劑。 4 ·如申請專利範圍第3項記載之半導體晶片之製造方 法,其中貼裝層,係將包含因光而發泡之發泡劑的黏著劑 塗佈在薄膜狀中間層之至少一面的黏著捲帶。 5 ·如申請專利範圍第4項記載之半導體晶片之製造方 法,其中板狀物支持構件,係由透明的材質形成。 6 ♦如申請專利範圍第5項記載之半導體晶片之製造方 法,其中板狀物支持構件,係由透明之玻璃形成,其厚度 爲 0.5mm 至 2.5mm。 7 · —種半導體晶片之製造方法,是針對將由街道而被 區分,在表面形成多數的半導體晶片之半導體晶圓分割爲 個個半導體晶片之半導體晶片之製造方法,其特徵爲由: 將半導體晶圓載置於切割裝置的夾盤,在該街道形成 溝的溝形成工程;及 介由因外部要因貼裝力降低之貼裝層,在板狀物支持 構件貼裝該半導體晶圓表面的板狀物支持構件一體化工程 ;及 將與該板狀物支持構件成爲一體之半導體晶圓載置於 硏磨裝置的夾盤,硏磨該半導體晶圓的背面至該溝顯露出 的硏磨工程;及 在與該板狀物支持構件成爲一體的硏磨後的半導體晶 圓的背面貼裝捲帶,同時,以框架支持該捲帶之外周的捲 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 線 本紙張尺度適用中國國家棣準(CNS ) A4規格(210X297公釐) -22- 1241674 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 ______D8六、申請專利範圍 3 帶貼裝工程;及 在該捲帶貼裝工程之前或者之後,使該外部要因作用 於該貼裝層,使該貼裝層的貼裝力降低,在該捲帶貼裝工 早呈之後’由該半導體晶圓表面取下該板狀物支持構件與該 貼裝層的換貼工程所構成。 8 ·如申請專利範圍第7項記載之半導體晶片之製造方 法’其中利用具有比半導體晶圓的外形還大的外形之板狀 物支持構件,遂行板狀物支持構件一體化工程、藉由以構 成厚度測量器之觸針分別接觸該半導體晶圓的硏磨面與該 板狀物支持構件的表面,一面測量該半導體晶圓的厚度, 一面遂行硏磨工程。 9 ·如申請專利範圍第7項記載之半導體晶片之製造方 法,其中貼裝層,係包含因外部要因而發泡之發泡劑。 I 0 ·如申請專利範圍第9項記載之半導體晶片之製造 方法,其中貼裝層,係將包含因光而發泡之發泡劑的黏著 劑塗佈在薄膜狀中間層之至少一面的黏著捲帶。 II ·如申請專利範圍第1 0項記載之半導體晶片之製造 方法,其中板狀物支持構件,係由透明的材質形成。 1 2 ·如申請專利範圍第11項記載之半導體晶片之製造 方法,其中板狀物支持構件,係由透明之玻璃形成,其厚 度爲 0.5mm 至 2.5mm。 1 3 · —種半導體晶片之製造方法,是針對將由街道而 被區分,在表面形成多數的半導體晶片之半導體晶圓分割 爲個個半導體晶片之半導體晶片之製造方法,其特徵爲由 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -23- (請先閱讀背面之注意事項再填寫本頁) -裝· 、^1 1241674 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 _ D8 _六、申請專利範圍 4 將半導體晶圓載置於切割裝置的夾盤,在該街道形成 溝的溝形成工程;及 介由因外部要因貼裝力降低之貼裝層,在板狀物支持 構件貼裝該半導體晶圓表面的板狀物支持構件一體化工程 ;及 將與該板狀物支持構件成爲一體之半導體晶圓載置於 硏磨裝置的夾盤,硏磨該半導體晶圓的背面至溝顯露出, 以分割爲個個半導體晶片的硏磨工程;及 使該外部要因作用於該貼裝層,使該貼裝層的貼裝力 降低,由該板狀物支持構件與該貼裝層取下該半導體晶片 的半導體晶片脫離工程所構成。 14 ·如申請專利範圍第13項記載之半導體晶片之製造 方法,其中利用具有比半導體晶圓的外形還大的外形之板 狀物支持構件,遂行板狀物支持構件一體化工程、藉由以 構成厚度測量器之觸針分別接觸該半導體晶圓的硏磨面與 該板狀物支持構件的表面,一面測量該半導體晶圓的厚度 ,一面遂行硏磨工程。 15 ·如申請專利範圍第13項記載之半導體晶片之製造 方法,其中貼裝層,係包含因外部要因而發泡之發泡劑。 1 6 ·如申請專利範圍第1 5項記載之半導體晶片之製造 方法,其中貼裝層,係將包含因光而發泡之發泡劑的黏著 劑塗佈在薄膜狀中間層之至少一面的黏著捲帶。· 17 ·如申請專利範圍第1 6項記載之半導體晶片之製造 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -24 - : ' (請先閱讀背面之注意事項再填寫本頁) -裝· 、1T 線 1241674 A8 B8 C8 D8 六、申請專利範圍 5 方法,其中板狀物支持構件,係由透明的材質形成。 1 8 ·如申請專利範圍第17項記載之半導體晶片之製造 方法,其中板狀物支持構件’係由透明之玻璃形成,其厚 度爲 0.5mm 至 2.5mm。 (請先閱讀背面之注意事項再填寫本頁) 裝· 、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 25
TW091133054A 2001-11-30 2002-11-11 Manufacturing method of semiconductor chip TWI241674B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366858 2001-11-30

Publications (2)

Publication Number Publication Date
TW200300590A TW200300590A (en) 2003-06-01
TWI241674B true TWI241674B (en) 2005-10-11

Family

ID=19176695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091133054A TWI241674B (en) 2001-11-30 2002-11-11 Manufacturing method of semiconductor chip

Country Status (8)

Country Link
US (1) US6852608B2 (zh)
JP (1) JPWO2003049164A1 (zh)
KR (1) KR20040064214A (zh)
CN (1) CN1493086A (zh)
AU (1) AU2002349582A1 (zh)
DE (1) DE10295893T5 (zh)
TW (1) TWI241674B (zh)
WO (1) WO2003049164A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
JP4509669B2 (ja) * 2004-06-29 2010-07-21 東京エレクトロン株式会社 載置機構及び被処理体の搬出方法
JP4917257B2 (ja) * 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
US20060121698A1 (en) * 2004-12-07 2006-06-08 Chih-Ming Hsu Plastic film and heat-dissipating ring for chip cutting
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
TWI269380B (en) * 2005-11-14 2006-12-21 Advanced Semiconductor Eng Laser marking method for wafer
JP4783381B2 (ja) * 2005-11-24 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
US20080138581A1 (en) * 2006-07-17 2008-06-12 Rajmohan Bhandari Masking high-aspect aspect ratio structures
US8865288B2 (en) * 2006-07-17 2014-10-21 University Of Utah Research Foundation Micro-needle arrays having non-planar tips and methods of manufacture thereof
KR100751182B1 (ko) 2006-07-25 2007-08-22 제일모직주식회사 박막 웨이퍼의 다이싱용 다이 본드 필름의 제조방법
JP5027460B2 (ja) 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP5122854B2 (ja) * 2007-04-13 2013-01-16 株式会社ディスコ デバイスの研削方法
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
TWI349962B (en) * 2007-08-10 2011-10-01 Advanced Semiconductor Eng Sawing method for a semiconductor element with a microelectromechanical system
US9102962B2 (en) * 2007-10-16 2015-08-11 Shiu Nan Chen Production method for solid cultured active mushroom mycelium and fruit-body metabolites (AMFM) products thereof
JP5307384B2 (ja) * 2007-12-03 2013-10-02 株式会社ディスコ ウエーハの分割方法
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5217557B2 (ja) * 2008-03-27 2013-06-19 パナソニック株式会社 電子部品の製造方法
US20090301994A1 (en) * 2008-05-12 2009-12-10 Rajmohan Bhandari Methods for Wafer Scale Processing of Needle Array Devices
WO2009149197A2 (en) 2008-06-03 2009-12-10 University Of Utah Research Foundation High aspect ratio microelectrode arrays enabled to have customizable lengths and methods of making the same
JP2011253833A (ja) * 2008-09-29 2011-12-15 Denki Kagaku Kogyo Kk 半導体部材製造方法及び粘着テープ
DE202008013468U1 (de) * 2008-10-14 2008-12-18 Christian Senning Verpackungsmaschinen Gmbh & Co. Verpackungen für dünnflächige, scheibenförmige Produkte
US8846499B2 (en) * 2010-08-17 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite carrier structure
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
EP2624286B1 (en) 2010-09-30 2020-11-11 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
US20130264686A1 (en) * 2012-04-05 2013-10-10 Texas Instruments Incorporated Semiconductor wafer processing
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6177075B2 (ja) * 2013-09-26 2017-08-09 株式会社ディスコ 加工方法
CN104505337B (zh) * 2014-12-23 2017-05-17 无锡中微高科电子有限公司 一种不规则晶圆的减薄方法
DE102014227005B4 (de) * 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
JP6896992B2 (ja) * 2015-09-08 2021-06-30 株式会社東京精密 ウェーハ研削方法及びウェーハ研削装置
JP6552930B2 (ja) * 2015-09-17 2019-07-31 株式会社ディスコ 研削装置
JP2018028001A (ja) * 2016-08-16 2018-02-22 株式会社ディスコ 両面粘着シート、及び被加工物の加工方法
JP6980421B2 (ja) 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
WO2020168174A1 (en) 2019-02-15 2020-08-20 Uniqarta, Inc Dynamic release tapes for assembly of discrete components
CN110137095B (zh) * 2019-04-02 2021-03-23 中国电子科技集团公司第五十五研究所 一种超薄晶圆基体芯片金球倒装焊接的方法
WO2020235373A1 (ja) 2019-05-23 2020-11-26 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP7206578B2 (ja) * 2019-10-24 2023-01-18 株式会社東京精密 ウェーハ研削方法及びウェーハ研削装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256360A (ja) * 1987-04-10 1988-10-24 Sumitomo Electric Ind Ltd 研削寸法測定装置
JPH0529455A (ja) * 1991-07-23 1993-02-05 Nec Corp 半導体装置の製造方法
JP2546753B2 (ja) * 1991-08-31 1996-10-23 信越半導体株式会社 Soi基板の製造方法
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP4409014B2 (ja) 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4369584B2 (ja) * 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート

Also Published As

Publication number Publication date
AU2002349582A1 (en) 2003-06-17
TW200300590A (en) 2003-06-01
KR20040064214A (ko) 2004-07-16
CN1493086A (zh) 2004-04-28
DE10295893T5 (de) 2004-10-28
JPWO2003049164A1 (ja) 2005-04-21
US6852608B2 (en) 2005-02-08
WO2003049164A1 (fr) 2003-06-12
US20040048419A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
TWI241674B (en) Manufacturing method of semiconductor chip
TW554464B (en) Plate supporting member and method of using the same
JP4964107B2 (ja) 剥離装置
JP2004296839A (ja) 半導体チップの製造方法
JP2008021929A (ja) サポートプレート、搬送装置、剥離装置及び剥離方法
WO2007099787A1 (ja) ウェーハ加工方法
KR100670762B1 (ko) 웨이퍼 후면 연마 및 테이프 부착 장치 및 방법
JP7042944B2 (ja) 搬送装置、および基板処理システム
JP2003209080A (ja) 半導体ウェーハ保護部材及び半導体ウェーハの研削方法
TWI663644B (zh) 磨削裝置及保護膠帶貼著方法
JP6731793B2 (ja) ウェーハ加工システム
JP2021170659A (ja) 基板処理システム、および基板処理方法
JP2005086074A (ja) 半導体ウェーハの移し替え方法
JP5957220B2 (ja) 板状ワークの割れ判断方法
JP2004082319A (ja) チップの研削方法及びリングフレーム固定機構
JP2004228133A (ja) 半導体ウェーハの分割方法
JPH1092776A (ja) 被加工物用保護部材及びウエーハの研磨方法
JP2004186430A (ja) 半導体ウェーハの加工方法
JP2002353170A (ja) 半導体ウェーハの分離システム、分離方法及びダイシング装置
JP4026680B2 (ja) 板状物支持部材及びその使用方法
TW202128346A (zh) 被加工物之研削方法
JP2004207607A (ja) 半導体ウェーハの分割方法
JP2012039039A (ja) 加工方法
JP3982572B2 (ja) 板状物保護テープ及び半導体ウェーハの研磨方法
TW544739B (en) Method of thinning wafer

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent