KR20040064214A - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20040064214A
KR20040064214A KR10-2003-7009249A KR20037009249A KR20040064214A KR 20040064214 A KR20040064214 A KR 20040064214A KR 20037009249 A KR20037009249 A KR 20037009249A KR 20040064214 A KR20040064214 A KR 20040064214A
Authority
KR
South Korea
Prior art keywords
support member
semiconductor wafer
plate
shaped support
semiconductor chip
Prior art date
Application number
KR10-2003-7009249A
Other languages
English (en)
Inventor
기타무라마사히코
야지마고이치
기무라유스케
다부치도모타카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20040064214A publication Critical patent/KR20040064214A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

외적 요인에 의하여 접착력이 저하되는 접착층을 가지는 접착 테이프(10)를 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키고, 그 상태로 반도체 웨이퍼의 이면을 연삭하고, 연삭 후의 반도체 웨이퍼의 이면에 다이싱 테이프를 접착시킴과 동시에 다이싱 테이프의 외주를 다이싱 프레임으로 지지하여, 접착층에 외적 요인을 작용시켜 접착층의 접착력을 저하시킴으로써, 반도체 웨이퍼 또는 반도체 칩을 손상시키지 않고 판형물 지지 부재와 접착 테이프를 분리할 수 있다.

Description

반도체 칩의 제조 방법 {PRODUCTION METHOD FOR SEMICONDUCTOR CHIP}
반도체 웨이퍼에는 IC, LS1 등의 회로가 복수 형성되어 있으며, 그 표면의 스트리트를 따라 다이싱 처리되어 개개의 반도체 칩으로 분할되어 각종 전자기기에 이용된다.
반도체 웨이퍼는 그 이면을 연삭하는 것에 의하여 원하는 두께로 형성되지만, 근래에는 전자기기의 소형화 및 경량화를 가능하게 하기 위하여, 반도체 웨이퍼도 그 두께가 100 ㎛ 이하, 50 ㎛ 이하로 얇게 가공되는 것이 요구되고 있다. 그러나, 얇아진 반도체 웨이퍼는 종이와 같이 유연해져 연삭 후의 취급이 곤란해진다. 따라서, 강성이 높은 판형물 지지 부재에 반도체 웨이퍼를 접착시킨 상태로 연삭을 행하여, 이후의 반송 등의 취급을 용이하게 하려는 고안도 실시되고 있다.
그러나, 연삭 후의 반도체 웨이퍼를 다이싱 처리하는 데에는, 판형물 지지 부재에 부착된 반도체 웨이퍼를 박리시켜 다이싱 테이프에 부착시켜야 하지만, 연삭 후의 반도체 웨이퍼가 얇아졌기 때문에, 반도체 웨이퍼를 손상시키지 않고 판형물 지지 부재로부터 박리하는 것은 곤란하다.
또한, 반도체 웨이퍼 표면의 스트리트에 미리 절삭홈을 형성해 두고, 그 절삭홈이 표출될 때까지 이면을 연삭함으로써 개개의 반도체 칩으로 분할하는, 이른바 사전 다이싱이라 불리는 기술에 있어서도, 연삭에 앞서 절삭홈이 형성된 반도체 웨이퍼를 강성이 높은 판형물 지지 부재에 접착하고, 연삭 종료 후에는 분할된 반도체 칩을 판형물 지지 부재로부터 픽업해야 하지만, 이 경우에도 얇은 반도체 칩을 손상시키지 않고 판형물 지지 부재로부터 박리하기는 곤란하다.
따라서, 본 발명은 얇은 반도체 칩의 제조에 있어, 반도체 웨이퍼 또는 반도체 칩을 손상시키지 않고 판형물 지지 부재로부터 박리할 수 있도록 하는 것을 목적으로 하고 있다.
본 발명은 판형물 지지 부재를 이용하여 반도체 웨이퍼를 지지한 상태로 연삭을 행하여, 반도체 칩을 제조하는 방법에 관한 것이다.
도 1은 반도체 웨이퍼를 나타내는 사시도.
도 2는 반도체 웨이퍼를 접착 테이프를 통하여 판형물 지지 부재와 일체화하는 모양을 나타내는 사시도.
도 3은 반도체 웨이퍼와 판형물 지지 부재가 접착 테이프를 통하여 일체화된 상태를 나타내는 사시도.
도 4는 접착 테이프의 구성의 일례를 나타내는 측면도.
도 5는 본 발명의 실시에 이용하는 연삭 장치의 일례를 나타내는 사시도.
도 6은 연삭 후의 반도체 웨이퍼가 판형물 지지 부재와 일체가 된 상태를 나타내는 사시도.
도 7은 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 다이싱 테이프에 접착시키는 모양을 나타내는 사시도.
도 8은 판형물 지지 부재에 자외선을 조사하는 모양을 나타내는 사시도.
도 9는 판형물 지지 부재를 반도체 웨이퍼로부터 분리하는 모양을 나타내는 사시도.
도 10은 반도체 웨이퍼의 다이싱에 이용하는 다이싱 장치의 일례를 나타내는 사시도.
도 11은 다이싱 후의 반도체 웨이퍼를 나타내는 사시도.
도 12는 표면에 홈이 형성된 반도체 웨이퍼를 나타내는 사시도.
도 13은 표면에 홈이 형성된 반도체 웨이퍼를 나타내는 정면도.
도 14는 표면에 홈이 형성된 반도체 웨이퍼를 접착 테이프를 통하여 판형물 지지 부재와 일체화하는 모양을 나타내는 사시도.
도 15는 반도체 웨이퍼와 판형물 지지 부재가 접착 테이프를 통하여 일체화된 상태를 나타내는 사시도.
도 16은 이면의 연삭에 의하여 홈이 표출된 반도체 웨이퍼가 판형물 지지 부재에 지지된 상태를 나타내는 사시도.
도 17은 판형물 지지 부재에 자외선을 조사하는 모양을 나타내는 사시도.
도 18은 판형물 지지 부재를 반도체 웨이퍼로부터 분리하는 모양을 나타내는 사시도.
도 19는 판형물 지지 부재에 자외선을 조사하여 반도체 칩을 픽업하는 모양을 나타내는 사시도.
도 20은 반도체 웨이퍼의 외형보다 큰 판형물 지지 부재를 이용하여 반도체 웨이퍼를 지지하는 모양을 나타내는 사시도.
도 21은 두께 측정기를 이용하여 판형물 지지 부재에 지지된 반도체 웨이퍼의 두께를 계측하는 모양을 나타내는 정면도.
본 발명은 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서, 외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정; 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하여 반도체 웨이퍼의 이면을 연삭하는 연삭 공정; 판형물 지지 부재와 일체가 되어 있는 연삭 후의 반도체 웨이퍼의 이면에 다이싱 테이프를 접착시킴과 동시에, 상기 다이싱 테이프의 외주를 다이싱 프레임으로 지지하는 테이프 접착 공정; 테이프 접착 공정 전 또는 후에 접착층에 상기 외적 요인을 작용시켜 접착층의 접착력을 저하시킴으로써, 테이프 접착 공정 후에 반도체 웨이퍼의 표면으로부터 판형물 지지 부재와 접착층을 분리하는 접착 교체 공정, 및 다이싱 테이프를 통하여 다이싱 프레임과 일체가 된 반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하고, 스트리트에서 분리하여 개개의 반도체 칩으로 분할하는 다이싱 공정으로 구성되는 반도체 칩의 제조 방법을 제공한다.
또한, 본 발명은 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서, 반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하여 상기 스트리트에 홈을 형성하는 홈 형성 공정, 외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정; 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하여 홈이 표출될 때까지 반도체 웨이퍼의 이면을 연삭하는 연삭 공정; 판형물 지지 부재와 일체가 되어 있는 연삭 후의 반도체 웨이퍼의 이면에 테이프를 접착시킴과 동시에, 테이프의 외주를 프레임으로 지지하는 테이프 접착 공정; 및 테이프 접착 공정 전 또는 후에 접착층에 외적 요인을 작용시켜 접착층의 접착력을 저하시킴으로써, 테이프 접착 공정 후에 반도체 웨이퍼의 표면으로부터 판형물 지지 부재와 상기 접착층을 분리하는 접착 교체 공정으로 구성되는 반도체 칩의 제조 방법을 제공한다.
또한, 본 발명은 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서, 반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하여 상기 스트리트에 홈을형성하는 홈 형성 공정; 외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정; 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하고, 홈이 표출될 때까지 반도체 웨이퍼의 이면을 연삭하여 개개의 반도체 칩으로 분할하는 연삭 공정; 및 접착층에 외적 요인을 작용시켜 접착층의 접착력을 저하시킴으로써 반도체 칩을 판형물 지지 부재와 접착층으로부터 분리하는 반도체 칩 이탈 공정으로 구성되는 반도체 칩의 제조 방법을 제공한다.
그리고, 상기의 각 발명은 반도체 웨이퍼의 외형보다 큰 외형을 가지는 판형물 지지 부재를 이용하여 판형물 지지 부재의 일체화 공정을 수행하고, 반도체 웨이퍼의 연삭면과 판형물 지지 부재의 표면에 두께 측정기를 구성하는 탐침을 각각 접촉시킴으로써 반도체 웨이퍼의 두께를 계측하면서 연삭 공정을 수행하는 것, 접착층이 외적 요인에 의하여 발포되는 발포제를 포함하는 것, 접착층이 광에 의하여 발포되는 발포제를 포함하는 접착제를 필름형 중간층의 적어도 한쪽 면에 도포한 접착 테이프인 것, 판형물 지지 부재가 투명한 재질에 의하여 형성되는 것, 그리고 판형물 지지 부재가 투명한 유리에 의하여 형성되고, 그 두께가 0.5 mm 내지 2.5 mm인 것을 부가적인 요건으로 한다.
상기와 같이 구성되는 반도체 칩의 제조 방법에 있어서는, 강성이 높은 판형물 지지 부재에 외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 반도체 웨이퍼를 접착하고, 그 상태로 연삭을 행하여 반도체 웨이퍼를 원하는 두께로 제작하고, 그 후에 상기 외적 요인을 작용시킴으로써 접착력을 저하시켜 반도체 웨이퍼를 이탈시키도록 하였기 때문에, 얇은 반도체 웨이퍼라도 손상시키지 않고 용이하게 이탈시킬 수 있다.
또한, 사전 다이싱의 경우에도 동일한 방법을 채용함으로써, 얇아진 개개의 반도체 테이프를 용이하게 이탈시킬 수 있다.
나아가, 외적 요인에 의하여 접착력이 저하되는 것만으로는 반도체 웨이퍼 또는 반도체 칩과 판형물 지지 부재의 밀착성이 해제되지 않으며, 분리를 위하여 반드시 충분하다고는 말할 수 없으나, 자외선 조사에 의하여 접착력이 저하됨과 동시에 발포하여 밀착력이 저하되는 성질을 가지는 접착 테이프를 사용하면, 반도체 웨이퍼 또는 반도체 칩과 판형물 지지 부재 사이에 간극이 형성되기 때문에, 밀착성이 해제되어 보다 확실하게 분리할 수 있다.
본 발명을 실시하기 위한 최선의 형태로서, 도 1에 도시한 바와 같이, 스트리트(S)에 의하여 구획되어 복수의 반도체 칩(C)이 표면에 형성된 반도체 웨이퍼(W1)를 개개의 반도체 칩(C)으로 분할하는 방법에 대하여 설명한다.
먼저, 도 2에 도시한 바와 같이, 반도체 웨이퍼(W1)를 전복시키고, 접착 테이프(10)를 통하여 판형물 지지 부재(11)에 반도체 웨이퍼(W1)의 표면을 접착시키고, 도 3에 나타낸 상태로 만든다(판형물 지지 부재의 일체화 공정).
이 접착 테이프(10)는, 반도체 웨이퍼(W1)와 판형물 지지 부재(11)를 접착하기 위한 접착층으로서, 외적 요인에 의하여 접착력이 저하되도록 구성되어 있다. 여기에서 말하는 접착력이란, 접착력과 밀착력으로 구성된다. 예를 들면, 접착 테이프(10)로는 일본 특개 소63-l7981호 공보 및 일본 특개 평4-88075호 공보에 개시되어 있는 접착 테이프를 이용할 수 있다.
도 4에 도시한 바와 같이, 접착 테이프(10)는 두께 30 ㎛ 정도의 폴리에틸렌 필름을 필름형 중간층(12)으로 하고, 그 한쪽 면에 접착제로서 아크릴계 접착제, 방사선 중합성 화합물로서 우레탄 아크릴레이트계 올리고머, 자외선 등의 광에 의한 외적 요인에 의하여 발포되는 발포제로서 탄산암모늄 또는 마쯔모토 유시 세이야쿠 가부시키가이샤 제조의 「마쯔모토 마이크로스페어」를 적당한 비율로 혼합한 접착층(13)을 20 ㎛ 정도 도포하고, 다른 한쪽 면에는 아크릴계 접착제와 우레탄 아크릴레이트계 올리고머를 적당한 비율로 혼합한 접착층(14)을 20 ㎛ 정도 도포하여 구성한다. 또한, 필요에 따라 접착층(14)에 발포제를 혼입시킬 수도 있으나, 접착층(14)에 대한 혼입량은 접착층(13)에 대한 혼입량보다는 적게 한다.
이와 같이 구성되는 접착 테이프(10)에 자외선을 조사하면, 접착층(13)에 대하여 접착력이 저하되는 동시에 발포하여 밀착력도 저하된다. 한편, 접착층(14)에 대해서는 접착력은 저하되나, 발포제가 혼합되어 있지 않기 때문에 밀착력은 저하되지 않는다. 따라서, 판형물 지지 부재의 일체화 공정에서는, 도 4에 나타낸 바와 같이 접착층(13)을 반도체 웨이퍼(W1)에 접착하고, 접착층(14)을 판형물 지지 부재(11)에 접착시키는 것이 중요하다. 또한, 본 명세서에서는 접착층(13) 및 접착층(14)의 모두가 외적 요인에 의하여 접착력이 저하되는 경우에 대하여 설명하고 있으나, 접착층(14)으로는 외적 요인에 의하여 접착력이 저하되는 타입의 것을 사용하지 않아도 된다. 그러므로, 접착층(14)에 반드시 외적 요인을 작용시킬 필요는 없다.
판형물 지지 부재(11)는, 이후에 행하는 연삭에 의하여 100 ㎛ 이하, 50 ㎛ 이하로 얇아진 반도체 웨이퍼에 대해서도 안정적으로 지지할 수 있는 정도의 강성을 가지는 동시에, 자외선을 투과시키는 PET, 유리 등으로 형성되며, 예를 들면 두께가 O.5 mm 내지 2.5 mm 정도인 투명한 유리에 의해 구성된다.
도 3과 같이 접착 테이프(10)를 통하여 판형물 지지 부재(11)에 지지된 반도체 웨이퍼(W1)는, 예를 들면 도 5에 도시한 바와 같은 연삭 장치(20)로 반송되어, 이면이 연삭되어 원하는 두께로 만들어진다(연삭 공정).
연삭 장치(20)에서는, 기부(21)의 단부로부터 벽부(22)가 기립하여 형성되어 있으며, 이 벽부(22)의 내측 면에는 한 쌍의 레일(23)이 수직방향으로 배치되고, 레일(23)을 따라 지지부(24)가 상하 이동함에 따라 지지부(24)에 장착된 연삭 수단(25)이 상하 이동하도록 구성되어 있다. 또한, 기부(21) 상에는 턴 테이블(26)이 회전 가능하게 배치되고, 또한 턴 테이블(26) 상에는 반도체 웨이퍼를 유지하는 척 테이블(27)이 회전 가능하게 복수 형성되어 있다.
연삭 수단(25)에서는, 수직방향의 중심축을 가지는 스핀들(28)의 선단에 마운터(29)가 장착되고, 또한 그 하부에 연삭 지석(砥石)(31)이 고착된 연삭 휠(30)이 장착되며, 연삭 지석(30)은 스핀들(28)의 회전에 따라 회전하는 구성으로 이루어져 있다.
연삭 장치(20)를 이용하여 반도체 웨이퍼(W1)를 연삭할 때에는, 판형물 지지 부재(11)에 지지된 반도체 웨이퍼(W1)를 척 테이블(27)에 흡인 유지시켜 연삭 수단(25)의 바로 아래에 위치를 부여하여, 스핀들(28)을 회전시키는 동시에 연삭 수단(25)을 하강시켜 간다. 그리고, 스핀들(28)의 고속 회전에 따라 연삭 휠(30)이 고속 회전하는 동시에, 회전하는 연삭 지석(31)이 반도체 웨이퍼에 접촉하여 가압력이 더해지는 것에 의해 그 표면이 연삭 지석(31)에 의하여 연삭된다.
이렇게 하여 연삭함으로써, 반도체 웨이퍼(W1)는 도 6에 도시한 바와 같이얇아진 상태로 판형물 지지 부재(11)에 지지된다. 그리고, 도 7에 도시한 바와 같이, 판형물 지지 부재(11)에 지지된 반도체 웨이퍼(W1)를 전복시킨 상태로 다이싱 테이프(40)의 접착면에 접착시킨다.
이 다이싱 테이프(40)의 외주에는 다이싱 프레임(41)이 접착되어 있고, 판형물 지지 부재(11)에 지지된 반도체 웨이퍼(W1)의 이면을 다이싱 테이프(40)에 접착함으로써, 이들을 일체화한다(테이프 접착 공정).
다음에 접착 테이프(10)에 대하여 판형물 지지 부재(11)를 통하여 외적 요인을 작용시킨다. 본 실시형태에서는, 도 8에 도시한 바와 같이, 판형물 지지 부재(11)의 상방으로부터 자외선을 조사한다. 이렇게 하면 도 4에 나타낸 접착층(13)에 대해서는 접착력이 저하되는 동시에 발포에 의하여 반도체 웨이퍼(W1)와 접착층(13) 사이에 간극이 형성되어 밀착력도 저하하기 때문에, 접착력이 저하되어 용이하게 박리할 수 있는 상태가 된다.
한편, 접착층(14)에 대해서는 밀착력이 저하되지 않기 때문에, 접착 테이프(10)를 판형물 지지 부재(11)에 접착된 상태로 반도체 웨이퍼(W1)로부터 박리할 수 있다.
즉, 접착 테이프(10)의 접착력을 저하시킨 후에, 도 9에 도시한 바와 같이, 판형물 지지 부재(11)를 상방으로 들어 올려 판형물 지지 부재(11)를 반도체 웨이퍼(W1)의 표면으로부터 박리한다. 이때, 접착 테이프(10)의 접착층(13)의 접착력은 접착층(14)의 접착력보다 약해져 있기 때문에, 접착 테이프(10)는 판형물 지지 부재(11)와 함께 반도체 웨이퍼(W1)로부터 박리된다.
한편, 접착 테이프(10)의 접착층(14)의 접착력은 잔존하기 때문에, 판형물 지지 부재(11)에 접착 테이프(10)가 접착된 상태는 유지된다. 따라서, 얇아진 반도체 웨이퍼(W1)만이 다이싱 테이프(40) 및 다이싱 프레임(41)에 유지된 상태가 된다(접착 교체 공정).
이렇게 하여 외적 요인에 의하여 접착력을 저하시킨 후, 판형물 지지 부재(11)를 이탈시킴으로써, 얇아진 반도체 웨이퍼(W1)라도 파손시키지 않고 용이하게 다이싱 테이프로 교체할 수 있다.
또한, 접착 교체 공정에서 접착 테이프(10)에 외적 요인을 작용시키는 작업은 테이프 접착 공정 전에 행할 수도 있다. 그 경우는, 접착층(13)의 접착력은 저하되지만, 약간은 접착력이 남아 있기 때문에, 판형물 지지 부재(11)로부터 반도체 웨이퍼(W1)가 탈락되지 않아, 접착 교체 공정에 지장이 생기는 일은 없다.
다이싱 테이프(40)를 통하여 다이싱 프레임(41)과 일체가 된 반도체 웨이퍼(W1)는, 예를 들면 도 10에 나타낸 다이싱 장치(50)에 의해서 다이싱된다.
이 다이싱 장치(50)에서, 다이싱 테이프(40)를 통하여 다이싱 프레임(41)과 일체가 된 반도체 웨이퍼(W1)는 카세트(51)에 복수 수납된다.
그리고, 다이싱 프레임(41)과 일체가 된 반도체 웨이퍼(W1)는, 반출입 수단(52)에 의하여 카세트(51)로부터 반출되어 임시 영역(53)에 탑재되고, 제1 반송 수단(54)에 흡착되어, 제1 반송 수단(54)이 선회 이동함에 따라 척 테이블(55)로 반송되어 탑재되어, 흡인 지지된다.
반도체 웨이퍼(W1)가 척 테이블(55)에 흡인 지지되면, 척 테이블(55)이 +X방향으로 이동하여 얼라인먼트 수단(56)의 바로 아래에 위치가 부여되고, 패턴 매칭 등의 처리에 의하여 절삭될 스트리트(S)가 검출되고, 그 스트리트(S)와 회전 블레이드(57)의 Y축 방향의 위치 맞춤이 행해진다. 이렇게 하여 위치 맞춤이 이루어지면, 또한 척 테이블(55)이 X축 방향으로 이동하여, 회전 블레이드(57)의 작용을 받아 절삭이 행해진다.
이러한 절삭을 회전 블레이드(57)를 Y축 방향으로 스트리트 간격만 산출하여 이송하면서 행하고, 또한 척 테이블(55)을 90도 회전시켜 동일한 절삭을 행하면, 도 11에 도시한 바와 같이, 모든 스트리트(S)가 종횡으로 절삭되어 분리되어, 개개의 반도체 칩(C)으로 분할된다(다이싱 공정).
이상과 같이 하여 연삭으로부터 다이싱을 행함으로써, 연삭에 의해 반도체 웨이퍼가 종이와 같이 얇아진 경우에도, 파손시키지 않고 반도체 칩을 제조할 수 있다.
또한, 외적 요인에 의하여 접착력이 저하되는 것만으로는 반도체 웨이퍼 또는 반도체 칩과 판형물 지지 부재의 밀착성이 해제되지 않으며, 분리를 위하여 반드시 충분하다고는 말할 수 없으나, 자외선의 조사에 의하여 접착력이 저하되는 동시에 발포하여 밀착력이 저하되는 성질을 가지는 접착 테이프를 사용하면, 반도체 웨이퍼(W1)와 판형물 지지 부재(11) 사이에 간극이 형성되기 때문에, 밀착성이 해제되어 보다 확실하게 분리할 수 있다.
이어서, 이른바 사전 다이싱 방법에 의하여 반도체 칩을 제조하는 경우에 대하여 설명한다.
먼저 처음에, 예를 들면 도 10에 나타낸 다이싱 장치(50)의 척 테이블(55)에 반도체 웨이퍼를 탑재하고, 회전 블레이드(57)를 이용하여, 도 12 및 도 13에 도시한 바와 같이, 표면의 스트리트(S)에 최종적인 반도체 칩(C)의 두께에 상당하는 깊이의 홈(60)을 형성시켜 반도체 웨이퍼(W2)를 제조한다(홈 형성 공정).
이어서, 도 2의 경우와 같이, 도 14에 도시한 바와 같이, 반도체 웨이퍼(W2)를 전복시키고, 접착 테이프(10)를 통하여 판형물 지지 부재(11)에 반도체 웨이퍼(W2)의 표면을 접착하고, 도 15에 나타낸 상태로 만든다(판형물 지지 부재의 일체화 공정).
그리고, 예를 들면 도 5에 나타낸 연삭 장치(20)의 척 테이블(27)에 판형물 지지 부재(11)로 이루어진 반도체 웨이퍼(W2)를 탑재하고, 연삭 수단(25)을 이용하여 반도체 웨이퍼(W2)의 이면을 연삭하면, 도 16에 도시한 바와 같이 홈(60)이 표출된다(연삭 공정).
이어서, 반도체 칩(C)을 픽업 장치에 의하여 픽업할 수 있도록, 외주에 프레임(43)이 접착된 테이프(42)의 접착면에 홈(60)이 표출된 이면을 아래로 하여 반도체 웨이퍼(W2)를 접착한다(테이프 접착 공정). 그리고, 도 17에 도시한 바와 같이, 판형물 지지 부재(11)의 상방으로부터 자외선을 조사함으로써, 접착 테이프(10)의 접착층(13)의 접착력을 저하시킨다.
이어서, 도 18에 도시한 바와 같이, 판형물 지지 부재(11)를 상방으로 들어 올려 판형물 지지 부재(11)를 반도체 웨이퍼(W2)의 표면에서 박리한다. 이때, 접착 테이프(10)의 하면의 접착층(13)의 접착력은 다이싱 테이프(40)의 접착력보다약해져 있기 때문에, 접착 테이프(10)도 반도체 웨이퍼(W2)로부터 박리된다.
한편, 접착 테이프(10)의 상면의 접착층(14)의 접착력은 잔존하기 때문에, 판형물 지지 부재(11)에 접착 테이프(10)는 접착된 상태를 유지한다. 따라서, 얇아진 반도체 웨이퍼(W2)만이 다이싱 테이프(40) 및 다이싱 프레임(41)에 유지된 상태가 된다(접착 교체 공정).
이렇게 하여 외적 요인에 의하여 접착력을 저하시킨 후, 판형물 지지 부재(11)를 이탈시킴으로써, 얇아진 반도체 웨이퍼(W2)라도 파손시키지 않고 용이하게 다이싱 테이프로 교체할 수 있다.
또한, 반도체 웨이퍼(W2)와 판형물 지지 부재 사이에 간극이 형성되기 때문에, 밀착성이 해제되어 보다 확실하게 분리할 수 있다.
또한, 접착 교체 공정에서 접착 테이프(10)에 외적 요인을 작용시키는 작업은 테이프 접착 공정 전에 행할 수도 있다. 그 경우는, 접착층(13)의 접착력은 저하되지만, 약간의 접착력은 남아 있기 때문에, 판형물 지지 부재(11)로부터 반도체 웨이퍼(W2)가 탈락되지 않아, 교체 공정에 지장이 생기는 일은 없다.
또한, 연삭 공정에 의하여 개개의 반도체 칩(C)으로 분할되어, 모든 반도체 칩(C)이 반도체 웨이퍼(W2)의 외형을 유지하면서 접착 테이프(10)에 의하여 판형물 지지 부재(11)에 지지된 상태에서 도 19에 도시한 바와 같이, 판형물 지지 부재(11)를 통하여 접착 테이프(10)에 자외선을 조사하면, 접착력이 저하되어 반도체 칩(C)을 판형물 지지 부재(11)로부터 직접 픽업할 수 있어, 접착 교체 공정이 불필요하게 되어, 생산성이 향상되는 동시에, 다이싱 테이프(40) 및 다이싱프레임(41)이 불필요해져 경제적이다(반도체 칩 이탈 공정).
반도체 웨이퍼(W1, W2)를 연삭하는 경우에는, 최종적으로 형성되는 반도체 칩(C)을 원하는 두께로 만들기 위하여, 반도체 웨이퍼(W1, W2)의 두께를 계측하면서 연삭해야 한다.
따라서, 도 20에 도시한 바와 같이, 판형물 지지 부재(1la)의 외형을 반도체 웨이퍼(W1 또는 W2)의 외형보다 크게 형성하고, 판형물 지지 부재(1la)에 지지된 반도체 웨이퍼 (W1 또는 W2)를 도 5에 나타낸 연삭 장치(20)의 척 테이블(27)에 유지하고, 도 21에 도시한 바와 같이, 판형물 지지 부재(1la)의 표면에 탐침(70)을 접촉시키는 동시에 반도체 웨이퍼(W1 또는 W2)의 이면에 탐침(71)을 접촉시킨다.
탐침(70)과 탐침(71)은 그 높이 차이에 기초하여 반도체 웨이퍼(W1 또는 W2)의 두께를 측정할 수 있는 두께 측정기(72)를 구성하며, 판형물 지지 부재(11a)를 반도체 웨이퍼(W1 또는 W2)보다 크게 형성함으로써, 수시로 반도체 웨이퍼(W1 또는 W2)의 두께를 계측할 수 있기 때문에, 반도체 웨이퍼(W1 또는 W2)의 두께를 계측하면서 연삭 공정을 수행하면, 최종적인 반도체 칩의 두께를 정확하게 관리할 수 있다.
또한, 도 10에 나타낸 카세트(51)에 반도체 웨이퍼를 수용할 때에, 반도체 웨이퍼가 카세트(51)의 측면 내부 등에 접촉하여 손상되는 것을 방지하기 위해서도, 판형물 지지 부재(11)의 외형을 반도체 웨이퍼의 외형보다 예를 들면 1 mm∼2 mm 정도 크게 형성해 두는 것이 바람직하다.
또한, 이상의 설명에서는 회전 블레이드를 이용하여 반도체 웨이퍼의 스트리트를 절삭함으로써 개개의 반도체 칩으로 분할하거나, 홈을 형성하거나 하는 경우를 예로 들어 설명했으나, 반도체 칩으로의 분할이나 홈의 형성에는 레이저광을 이용할 수도 있고, 본 발명은 회전 블레이드를 이용한 다이싱 장치 및 레이저광을 이용한 다이싱 장치 어느 것에나 적용할 수 있다.
이상과 같이, 본 발명에 관한 반도체 칩의 제조 방법은, 외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 반도체 웨이퍼를 판형물 지지 부재에 접착시켜 연삭을 행함으로써, 반도체 웨이퍼 또는 반도체 칩을 손상시키지 않고 용이하게 이탈시킬 수 있기 때문에, 모든 반도체 칩의 제조에 적절하며, 특히 얇은 반도체 칩의 제조에 매우 유용하다.

Claims (18)

  1. 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서,
    외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정;
    상기 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하여 상기 반도체 웨이퍼의 이면을 연삭하는 연삭 공정;
    상기 판형물 지지 부재와 일체가 되어 있는 연삭 후의 반도체 웨이퍼의 이면에 다이싱 테이프를 접착시킴과 동시에, 상기 다이싱 테이프의 외주를 다이싱 프레임으로 지지하는 테이프 접착 공정;
    상기 테이프 접착 공정 전 또는 후에 상기 접착층에 상기 외적 요인을 작용시켜 상기 접착층의 접착력을 저하시킴으로써, 상기 테이프 접착 공정 후에 상기 반도체 웨이퍼의 표면으로부터 상기 판형물 지지 부재와 상기 접착층을 분리하는 접착 교체 공정; 및
    상기 다이싱 테이프를 통하여 상기 다이싱 프레임과 일체가 된 반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하고, 상기 스트리트에서 분리하여 개개의 반도체 칩으로 분할하는 다이싱 공정
    으로 구성되는 반도체 칩의 제조 방법.
  2. 제1항에 있어서,
    반도체 웨이퍼의 외형보다 큰 외형을 가지는 판형물 지지 부재를 이용하여 판형물 지지 부재의 일체화 공정을 수행하고, 상기 반도체 웨이퍼의 연삭면과 상기 판형물 지지 부재의 표면에 두께 측정기를 구성하는 탐침을 각각 접촉시킴으로써 상기 반도체 웨이퍼의 두께를 계측하면서 연삭 공정을 수행하는 반도체 칩의 제조 방법.
  3. 제1항에 있어서,
    접착층이 외적 요인에 의하여 발포되는 발포제를 포함하는 반도체 칩의 제조 방법.
  4. 제3항에 있어서,
    접착층이 광에 의하여 발포되는 발포제를 포함하는 접착제를 필름형 중간층의 적어도 한쪽 면에 도포한 접착 테이프인 반도체 칩의 제조 방법.
  5. 제4항에 있어서,
    판형물 지지 부재가 투명한 재질에 의하여 형성되는 반도체 칩의 제조 방법.
  6. 제5항에 있어서,
    판형물 지지 부재가 투명한 유리에 의하여 형성되고, 그 두께가 0.5 mm 내지2.5 mm인 반도체 칩의 제조 방법.
  7. 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서,
    반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하여 상기 스트리트에 홈을 형성하는 홈 형성 공정;
    외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정;
    상기 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하여 상기 홈이 표출될 때까지 상기 반도체 웨이퍼의 이면을 연삭하는 연삭 공정;
    상기 판형물 지지 부재와 일체가 되어 있는 연삭 후의 반도체 웨이퍼의 이면에 테이프를 접착시킴과 동시에, 상기 테이프의 외주를 프레임으로 지지하는 테이프 접착 공정; 및
    상기 테이프 접착 공정 전 또는 후에 상기 접착층에 상기 외적 요인을 작용시켜 상기 접착층의 접착력을 저하시킴으로써, 상기 테이프 접착 공정 후에 상기 반도체 웨이퍼의 표면으로부터 상기 판형물 지지 부재와 상기 접착층을 분리하는 접착 교체 공정
    으로 구성되는 반도체 칩의 제조 방법.
  8. 제7항에 있어서,
    반도체 웨이퍼의 외형보다 큰 외형을 가지는 판형물 지지 부재를 이용하여 판형물 지지 부재의 일체화 공정을 수행하고, 상기 반도체 웨이퍼의 연삭면과 상기 판형물 지지 부재의 표면에 두께 측정기를 구성하는 탐침을 각각 접촉시킴으로써 상기 반도체 웨이퍼의 두께를 계측하면서 연삭 공정을 수행하는 반도체 칩의 제조 방법.
  9. 제7항에 있어서,
    접착층이 외적 요인에 의하여 발포되는 발포제를 포함하는 반도체 칩의 제조 방법.
  10. 제9항에 있어서,
    접착층이 광에 의하여 발포되는 발포제를 포함하는 접착제를 필름형 중간층의 적어도 한쪽 면에 도포한 접착 테이프인 반도체 칩의 제조 방법.
  11. 제10항에 있어서,
    판형물 지지 부재가 투명한 재질에 의하여 형성되는 반도체 칩의 제조 방법.
  12. 제11항에 있어서,
    판형물 지지 부재가 투명한 유리에 의하여 형성되고, 그 두께가 0.5 mm 내지2.5 mm인 반도체 칩의 제조 방법.
  13. 스트리트에 의하여 구획되어 복수의 반도체 칩이 표면에 형성된 반도체 웨이퍼를 개개의 반도체 칩으로 분할하는 반도체 칩의 제조 방법으로서,
    반도체 웨이퍼를 다이싱 장치의 척 테이블에 탑재하여 상기 스트리트에 홈을 형성하는 홈 형성 공정;
    외적 요인에 의하여 접착력이 저하되는 접착층을 개재시켜 판형물 지지 부재에 상기 반도체 웨이퍼의 표면을 접착시키는 판형물 지지 부재의 일체화 공정;
    상기 판형물 지지 부재와 일체가 된 반도체 웨이퍼를 연삭 장치의 척 테이블에 탑재하고, 상기 홈이 표출될 때까지 상기 반도체 웨이퍼의 이면을 연삭하여 개개의 반도체 칩으로 분할하는 연삭 공정; 및
    상기 접착층에 상기 외적 요인을 작용시켜 상기 접착층의 접착력을 저하시킴으로써 상기 반도체 칩을 상기 판형물 지지 부재와 상기 접착층으로부터 분리하는 반도체 칩의 이탈 공정
    으로 구성되는 반도체 칩의 제조 방법.
  14. 제13항에 있어서,
    반도체 웨이퍼의 외형보다 큰 외형을 가지는 판형물 지지 부재를 이용하여 판형물 지지 부재의 일체화 공정을 수행하고, 상기 반도체 웨이퍼의 연삭면과 상기 판형물 지지 부재의 표면에 두께 측정기를 구성하는 탐침을 각각 접촉시킴으로써상기 반도체 웨이퍼의 두께를 계측하면서 연삭 공정을 수행하는 반도체 칩의 제조 방법.
  15. 제13항에 있어서,
    접착층이 외적 요인에 의하여 발포되는 발포제를 포함하는 반도체 칩의 제조 방법.
  16. 제15항에 있어서,
    접착층이 광에 의하여 발포되는 발포제를 포함하는 접착제를 필름형 중간층의 적어도 한쪽 면에 도포한 접착 테이프인 반도체 칩의 제조 방법.
  17. 제16항에 있어서,
    판형물 지지 부재가 투명한 재질에 의하여 형성되는 반도체 칩의 제조 방법.
  18. 제17항에 있어서,
    판형물 지지 부재가 투명한 유리에 의하여 형성되고, 그 두께가 0.5 mm 내지 2.5 mm인 반도체 칩의 제조 방법.
KR10-2003-7009249A 2001-11-30 2002-11-15 반도체 칩의 제조 방법 KR20040064214A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00366858 2001-11-30
JP2001366858 2001-11-30
PCT/JP2002/011941 WO2003049164A1 (fr) 2001-11-30 2002-11-15 Procede de production de microplaquette semi-conductrice

Publications (1)

Publication Number Publication Date
KR20040064214A true KR20040064214A (ko) 2004-07-16

Family

ID=19176695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7009249A KR20040064214A (ko) 2001-11-30 2002-11-15 반도체 칩의 제조 방법

Country Status (8)

Country Link
US (1) US6852608B2 (ko)
JP (1) JPWO2003049164A1 (ko)
KR (1) KR20040064214A (ko)
CN (1) CN1493086A (ko)
AU (1) AU2002349582A1 (ko)
DE (1) DE10295893T5 (ko)
TW (1) TWI241674B (ko)
WO (1) WO2003049164A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
JP4509669B2 (ja) * 2004-06-29 2010-07-21 東京エレクトロン株式会社 載置機構及び被処理体の搬出方法
JP4917257B2 (ja) * 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
US20060121698A1 (en) * 2004-12-07 2006-06-08 Chih-Ming Hsu Plastic film and heat-dissipating ring for chip cutting
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
TWI269380B (en) * 2005-11-14 2006-12-21 Advanced Semiconductor Eng Laser marking method for wafer
CN101297393B (zh) * 2005-11-24 2010-05-12 株式会社瑞萨科技 半导体器件的制造方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
US20080138581A1 (en) * 2006-07-17 2008-06-12 Rajmohan Bhandari Masking high-aspect aspect ratio structures
US8865288B2 (en) * 2006-07-17 2014-10-21 University Of Utah Research Foundation Micro-needle arrays having non-planar tips and methods of manufacture thereof
KR100751182B1 (ko) 2006-07-25 2007-08-22 제일모직주식회사 박막 웨이퍼의 다이싱용 다이 본드 필름의 제조방법
JP5027460B2 (ja) 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP5122854B2 (ja) * 2007-04-13 2013-01-16 株式会社ディスコ デバイスの研削方法
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
TWI349962B (en) * 2007-08-10 2011-10-01 Advanced Semiconductor Eng Sawing method for a semiconductor element with a microelectromechanical system
US9102962B2 (en) * 2007-10-16 2015-08-11 Shiu Nan Chen Production method for solid cultured active mushroom mycelium and fruit-body metabolites (AMFM) products thereof
JP5307384B2 (ja) * 2007-12-03 2013-10-02 株式会社ディスコ ウエーハの分割方法
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5217557B2 (ja) * 2008-03-27 2013-06-19 パナソニック株式会社 電子部品の製造方法
US20090301994A1 (en) * 2008-05-12 2009-12-10 Rajmohan Bhandari Methods for Wafer Scale Processing of Needle Array Devices
US8886279B2 (en) 2008-06-03 2014-11-11 University Of Utah Research Foundation High aspect ratio microelectrode arrays enabled to have customizable lengths and methods of making the same
JP2011253833A (ja) * 2008-09-29 2011-12-15 Denki Kagaku Kogyo Kk 半導体部材製造方法及び粘着テープ
DE202008013468U1 (de) * 2008-10-14 2008-12-18 Christian Senning Verpackungsmaschinen Gmbh & Co. Verpackungen für dünnflächige, scheibenförmige Produkte
US8846499B2 (en) * 2010-08-17 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite carrier structure
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
WO2012042653A1 (ja) 2010-09-30 2012-04-05 富士電機株式会社 半導体装置の製造方法
US20130264686A1 (en) * 2012-04-05 2013-10-10 Texas Instruments Incorporated Semiconductor wafer processing
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6177075B2 (ja) * 2013-09-26 2017-08-09 株式会社ディスコ 加工方法
CN104505337B (zh) * 2014-12-23 2017-05-17 无锡中微高科电子有限公司 一种不规则晶圆的减薄方法
DE102014227005B4 (de) 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
JP6896992B2 (ja) * 2015-09-08 2021-06-30 株式会社東京精密 ウェーハ研削方法及びウェーハ研削装置
JP6552930B2 (ja) * 2015-09-17 2019-07-31 株式会社ディスコ 研削装置
JP2018028001A (ja) * 2016-08-16 2018-02-22 株式会社ディスコ 両面粘着シート、及び被加工物の加工方法
JP6980421B2 (ja) 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
JP2022521498A (ja) 2019-02-15 2022-04-08 キューリック・アンド・ソファ・ネザーランズ・ベーフェー 個別構成要素を組み立てるための動的剥離テープ
CN110137095B (zh) * 2019-04-02 2021-03-23 中国电子科技集团公司第五十五研究所 一种超薄晶圆基体芯片金球倒装焊接的方法
KR20220011141A (ko) 2019-05-23 2022-01-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템
JP7206578B2 (ja) * 2019-10-24 2023-01-18 株式会社東京精密 ウェーハ研削方法及びウェーハ研削装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256360A (ja) 1987-04-10 1988-10-24 Sumitomo Electric Ind Ltd 研削寸法測定装置
JPH0529455A (ja) 1991-07-23 1993-02-05 Nec Corp 半導体装置の製造方法
JP2546753B2 (ja) 1991-08-31 1996-10-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JPH09148283A (ja) 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート

Also Published As

Publication number Publication date
TW200300590A (en) 2003-06-01
AU2002349582A1 (en) 2003-06-17
WO2003049164A1 (fr) 2003-06-12
DE10295893T5 (de) 2004-10-28
TWI241674B (en) 2005-10-11
JPWO2003049164A1 (ja) 2005-04-21
US20040048419A1 (en) 2004-03-11
US6852608B2 (en) 2005-02-08
CN1493086A (zh) 2004-04-28

Similar Documents

Publication Publication Date Title
KR20040064214A (ko) 반도체 칩의 제조 방법
US7172950B2 (en) Method for manufacturing semiconductor chip
US20040007327A1 (en) Dicing tape applying apparatus and back-grinding/dicing tape applying system
CN110265346B (zh) 晶圆的加工方法
TWI546854B (zh) The method of grinding
WO2003060974A1 (fr) Element de protection pour plaquette semi-conductrice et procede de meulage d'une plaquette semi-conductrice
WO2017154304A1 (ja) 基板転写方法および基板転写装置
JP4324788B2 (ja) ウェーハマウンタ
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
KR20150131964A (ko) 웨이퍼 가공 방법 및 중간 부재
TW201528359A (zh) 裝置晶圓之加工方法
JP2005086074A (ja) 半導体ウェーハの移し替え方法
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JP2003007649A (ja) 半導体ウェーハの分割方法
JP2003007653A (ja) 半導体ウェーハの分割システム及び分割方法
JP2004228133A (ja) 半導体ウェーハの分割方法
US11590629B2 (en) Method of processing workpiece and resin sheet unit
JP2005260154A (ja) チップ製造方法
JP2002353170A (ja) 半導体ウェーハの分離システム、分離方法及びダイシング装置
JP4681704B2 (ja) 半導体ウェーハの分割方法
JP2004207607A (ja) 半導体ウェーハの分割方法
JP2012039039A (ja) 加工方法
TW202234495A (zh) 製造半導體製品的方法及其系統
JP2003142440A (ja) 板状物保護テープ
JP2020096047A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application