TWI235436B - Semiconductor device and manufacturing method for the same - Google Patents

Semiconductor device and manufacturing method for the same Download PDF

Info

Publication number
TWI235436B
TWI235436B TW092124622A TW92124622A TWI235436B TW I235436 B TWI235436 B TW I235436B TW 092124622 A TW092124622 A TW 092124622A TW 92124622 A TW92124622 A TW 92124622A TW I235436 B TWI235436 B TW I235436B
Authority
TW
Taiwan
Prior art keywords
layer
diffusion
semiconductor device
aforementioned
patent application
Prior art date
Application number
TW092124622A
Other languages
English (en)
Other versions
TW200416892A (en
Inventor
Mitsuhiro Nakamura
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200416892A publication Critical patent/TW200416892A/zh
Application granted granted Critical
Publication of TWI235436B publication Critical patent/TWI235436B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10338—Indium gallium phosphide [InGaP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1235436 玫、發明說明： 【發明所屬之技術領域】 本發明係、有關於-種於擴散層擴散雜質並構 導體裝置及半導體裝置之製造方法。 之+ 【先前技術】 近年來，移動體通㈣統中，可攜式通信末端之小型化 及低耗電化係受到強烈要求。為了實現此等要求，例如·· 關於毛射用功率放大器必須可以單一正電源動作、可進行 更=電壓驅動、驅動效率更高等。現在，作為此種功率放 大°σ用而貝、用化之裝置可舉例：接合型場效電晶體 (Junction Field Effect Transistor，以下亦稱 JFET)、異質接 合型％效電晶體（Heter〇 FET，以下亦稱HFET)、蕭特基障 壁問極場效電晶體（Metal-Semiconductor Field Effect Transistor ·金屬—半導體場效電晶體，以下亦稱MESFET)、 及使用p型閘極之異質接合型場效電晶體（p型閘極HFET) 等。 其中’由於p型閘極HFET係於閘極具有pn接合，可使施 加於閘極之電壓加大。故，可進行單一正電源動作。又， 具有異質構造，故為線性優良之元件。甚而，此FET之臨限 值電壓係決定於藉由磊晶沈積所形成之各層之A1或In之組 成、各層之厚度、載子濃度等磊晶沈積時所決定之要因， 及P型閘極之擴散深度。 一般而言，裝置製造商大多於量產時使用由其他之磊晶 基板製造商所製造之磊晶基板，將磊晶基板加工而形成電
O:\86\86456.DOC 1235436 晶體。另一方面，磊晶基板製造商於製造p型閘極HFET時， 係於例如：GaAs等之基板使GaAs、AlGaAs、inGaAs等之磊 晶層沈積。然而，此等層一般係分別包含A1或“之組成量 之不均、載子濃度之不均、厚度之不均。裝置製造商係難 以進行此種包含於蟲晶基板之各層之厚度或載子濃度之控 制。 圖Η系表示先前之半導體裝置之構成例之剖面圖。 於作為半導體基板之GaAs基板112形成緩衝層114，於緩 衝層114之上面形成構成電晶體之通道之通道層116，於通 道層116之上面形成作為擴散層之A1GaAs層118。於AiGaAs 層118上形成作為絕緣膜之SiN膜120。甚而，於A1GaAs層118 上，藉由SiN膜120而形成絕緣之閘極電極124、源極電極 12 1、；及極電極123。於形成於閘極電極124之下層之擴散層 之AiGaAs層118，選擇性地擴散作為載子之例如：p型雜質 之Zn，從而形成摻雜區域125，並構成半導體裝置ι〇ι。 先前之半導體裝置之製造方法，其為人習知者為例如： 特開2001 -188077號公報中，為了使P型雜質之Zn擴散於 GaAs或AiGaAs，測定擴散後之電性特性，由該特性計算擴 散係數，進一步計算用以獲得期望之臨限值電壓之擴散 量，根據該計算結果再度使晶圓呈高溫並擴散雜質，晶圓 冷部後測定電性特性而控制擴散深度之方法。 然而’隨著擴散時間、溫度、或氣體流量之變化，擴散 深度將產生變化’故半導體裝置之特性無法集中化。在此， 所谓「集中化」係例如··使臨限值電壓成為期望之數值者。
0 \86\86456 DOC 1235436 總言之，先前之半導體裝置101之製造方法中，如圖2所示 導入p5L雜貝並形成摻雜區域125之際，具有難以控制摻雜 區域1 25之問題點。故，由晶圓之中心部製造之ic(integrated Circuu ·積體電路）與由周邊部製造之lc係出現臨限值電壓 相異之情況。其結果，由丨片晶圓所製造之各半導體裝置工 係無法取得均一之臨限值電壓。因此，當然無法作為1C使 用，良率則下降。X，除此之外，晶圓之溫度上升或冷卻 亦耗費時間，具有製程之TAT(Turn Ar〇und Time ••工作時 間）較長之問題點。故，一種半導體裝置及其製造方法係受 到期待，其係保持上述之半導體裝置之特性，並以1次之擴 散可獲得期望之臨限值電壓者。 【發明内容】 本發明係有鑑於上述之事由而實現者，其目的在於提供 一種半導體裝置及其半導體裝置之製造方法，其係以丨次之 擴散使形成於擴散層之摻雜區域之雜質之擴散深度均一， 獲得期望之臨限值電壓，並使良率提升者。 為了達成上述目的，本發明之半導體裝置係具有··通道 層，其係形成於基板者；擴散停止層，其係形成於通道層 之上面者；擴散層，其係形成於擴散停止層之上面者；及 摻雜區域，其係擴散層之至少一部分相接於擴散停止層而 形成，雜質所擴散者；擴散停止層所具有之擴散速度係慢 於擴散層之雜質之擴散速度，以使來自擴散層之雜質停止 擴散。 根據本發明之半導體裝置，擴散層係由雜質之擴散快於
O:\86\86456.DOC 1235436 擴散停止層之層所形成，i 战具下層之擴散停止層係由雜質之 擴散慢於擴散層之β所犯々 ^ t ' 增之層所形成。因此，將看到雜質於擴散声 内擴散較快，於擴散β μ @ 、 於擴仏止層内擴散急速停止。&，換雜區 域之雜質之擴散深度可均—控制，半導體裝置可獲得 之臨限值電屢。 為了達成上述目的，本發明之半導體裝置之製造方法係 ^有：通道層形成工序’其係於基板形成通道層者；擴散 停止層形成工序’其係於通道層之上層形成擴散停止層 者’擴散層形成工序，其係於擴散停止層之上層形成擴散 層者；及摻雜區域形成工序，其係形成擴散層之至少二部 分與擴散防止層相接而導入雜質之摻雜區域者；於形成擴 散停止層之工序中，擴散停止層係使用雜質之擴散速度慢 於擴散停止層之材料而形成，於形成摻雜區域之工序中， 雜負之擴散係藉由擴散停止層而停止。 根據本發明之半導體裝置之製造方法，相較於其下層之 擴散停止層，擴散層之雜質之擴散較快，故將看到雜質於 擴散層内之擴散較快，於擴散停止層内之擴散急速停止。' 故，可均一控制摻雜區域中之雜質之擴散深度，半導體裝 置可獲得均一之臨限值電壓而製造。 【實施方式】 以下將參考圖式，根據附圖詳細說明本發明之較佳實施 型態。 再者，以下所述之實施型態係本發明之較佳具體例，故 附加各種較佳之技術上之限定，然而，若非於以下之說明
0\86\86456.DOC 1235436 中特別記載限定本發明之内容，否則本發明之範圍未限定 於此等型態。 〈第一實施型態〉 圖3係表示本發明之第一實施型態之半導體裝置1之構成 之剖面圖。再者’為了易於觀看，以下圖示之各層係設 定為厚度大致均等’然而，本發明並未限定於此種各層之 厚度比。 作為半導體裝置1之半導體基板，其係於例如·· GaAs基板 12上形成緩衝層14，及構成電晶體之通道之通道層16。 通道層16之上層係形成（^^層17,以作為本實施型態中 之特徵之擴散停止層。關於^^層17之詳細待後述。且， 〇2^層17之上層係疊層擴散層18。此擴散層18之作為載子 之例如：p型雜質之Zn係易於擴散，雜質係選擇性地擴散至 特定之擴散深度。 擴散層18係使用例如：InGaP層取代先前之A1GaAs層而 形成。111〇“層18之上層係形成作為絕緣膜之§11^膜2〇。甚 而，InGaP層18之上層係藉由3^膜2〇而分別形成絕緣之閘 極電極24、源極電極2 1、汲極電極23。將載子之例如·· p型 雜質之Zn選擇性地擴散於形成於閘極電極24之下層之擴散 層之InGaP層1 8 ’以形成摻雜區域25，並構成閘極。 在此，相較於形成於上層2InGaI^ 18，上述GaAs層卩 之雜質之擴散較慢。因此，當選擇性地擴散於InGaJ^ 18 之雜貝到達擴散停止層之GaAs層丨7時，擴散將急速受到抑 制。總言之，GaAs層17可抑制來自111(}“層丨8之雜質之擴
〇 \86\86456 DOC 1235436 散。其結果，可正確控制雜質之擴散深度。如此，若正確 控制雜質之擴散深度，則可正確控制包含此等閘極24之p型 閘極FET(Field Effect Transistor ··場效電晶體）之臨限值電 壓。 半導體裝置1之構成如以上所述，其次，參考圖3說明半 導體裝置之製造方法之動作例。 圖4〜圖7係分別表示本實施型態之半導體裝置之製造方 法之步驟之一例示之剖面圖。在此，說明關於p型閘極 FET(Field Effect Transistor :場效電晶體）之製程。 首先，如圖4所示，於例如：GaAs基板12上，形成由以^ 層所形成之緩衝層14，於緩衝層14之上面形成成為通道之 通道層16。緩衝層14及通道層16係藉由磊晶沈積等而形成。 其次，如圖5所示，於通道層16之上面，藉由磊晶沈積等 而形成GaAs層17,以作為本實施型態之特徵之擴散停止層。 甚而，如圖6所示，於GaAs層17之上面，藉由磊晶沈積等 形成InGaP層18，其係作為相較KGaAs層，雜質之擴散速 度較快之擴散層（載子之摻雜層）之一例。其次，於111〇"層 18之上面，堆積成為選擇擴散掩膜之SiN膜2〇。 且，如圖7所示，於SiN膜20形成相當於場效電晶體（fet) 之閘極等之開口部22a。 於藉由開口部22a而露出之inGaP層18之上面，以約6〇〇 度之溫度選擇性地擴散例如：p型雜質之Zn，形成摻雜區域 25 ’構成閘極構造。在此，p型雜質係於111〇“層18擴散， 於擴散較InGaP層1 8丨叉之擴散停止層之GaAs層1 7停止擴 〇 \86\86456 D0C -10- 1235436 散。故，將看到於擴散層之InGaP層1 8，雜質之擴散較快， 於其下層之擴散停止層之GaAs4 17，擴散急速停止。其結 果半導體裝置1係藉由1次之擴散，均一控制摻雜區域2 5 之雜質之擴散深度，例如：同樣於晶圓之中心部製造及於 周邊部製造之情況，均可獲得均一之臨限值電壓。 又’換言之’於擴散停止層之GaAs層17，其構成係隨著 遠離擴散層之InGaP層18，雜質之濃度降低。故，半導體裝 置1係於形成於擴散層之InGap層18之摻雜區域25，均一控 制雜質之擴散深度，可獲得均一之臨限值電壓。 最後，如圖3所示，於藉由開口部22a而露出之111〇化層18 之上面形成閘極電極24等，從而形成p型閘極fet。 圖8係對於擴散時間之擴散深度之特性之一例示之示意 圖。圖8中，擴散停止層DSL之GaAs層17係形成例如：2〇〇nm 程度，擴散層DL之InGaP層18係形成例如：300nm程度。又， 橫軸係表示擴散時間tD，縱軸係表示厚度。 根據上述特性可知，例如··至擴散時間丨〇〔 A u〕為止， 雜貝係深入擴散於擴散層DL之InGaP層1 8内，於擴散時間 1〇〔 A.U〕程度時，到達擴散停止層〇紅之^^層17。然而， 即使雜質之擴散進行長於例如：擴散時間1 〇〔 Α·υ〕以上， 擴散停止層之雜質之擴散深度亦不會再深入。故，根據上 述半導體裝置1之製造方法，可較先前更正確控制擴散深 度。其結果，藉由上述方法所製造之各半導體裝置丨之臨限 值電壓係呈均一，良率亦提升。 本實施型怨中，擴散停止層1 7係由雜質之擴散慢於擴散
O:\86\86456 DOC -11 - 1235436 層1 8之層所形成，隨著遠離擴散層1 8側，雜質之濃度係逐 漸下降。故，於本實施型態之半導體裝置1之形成於擴散層 18之摻雜區域25中，雜質之擴散深度係受到均一控制，可 獲得均一之臨限值電壓。 又，藉由使用Zn作為雜質，於擴散停止層17使用GaAs 層’作為來自擴散層18之雜質之Zn之擴散變慢，從而難以 擴散。 根據本實施型態，以1次之擴散，使擴散層之111〇“層i 8 内之雜質之擴散深度均一，可獲得期望之臨限值電壓，並 可提升良率。 〈第二實施型態〉 圖9係表示第二實施型態之半導體裝置u之構成例之剖 面圖。 本貝％型怨之半導體裝置la係大致與圖3所示之第一實 靶型怨之半導體裝置丨之構成相同，故同一之構成係使用與 圖3共通之符號，省略其說明，並以相異點為主而進行說明。 又，本實施型態之半導體裝置之製造方法係大致與圖4〜 圖7所不之第一實施型態之半導體裝置之製造方法之步驟 相同，同一之步驟係使用與圖4〜圖7共通之符號，省略其說 明，並以相異點為主而進行說明。 本實軛型怨之半導體裝置1a，其係於例如：GaAs基板12 形成緩衝層14，及構成電晶體之通道之通道層μ。通」 層16之上層係形成作為擴散停止層之GaAs層17, GaAs層1 之上層係f層擴散層以士⑽層18之上層係形成作為蒸;
O:\86\86456.DOC -12- 1235436 防止層之AlGaAs層丨9, AlGaAs層19之上層係形成作為絕緣 朕之SlN膜20。甚而，AlGaAs層19之上係藉由8^膜2〇而分 別形成絕緣之閘極電極24、源極電極21、汲極電極U。形 成於閘極電極24之下層之蒸發防止層之AlGaAs層19及擴散 層之InGaP層18之作為載子之例如·· p型雜質之仏係選擇性 地擴散，形成摻雜區域25，從而構成閘極。 於半導體裝置la中，與第一實施型態之半導體裝置丨之相 異點係在於InGaP層18、閘極電極24等、及义1^膜2〇之間設 置例如··蒸發防止層之（^八8層19。再者，蒸發防止層亦可 為例如：AlGaAs層。蒸發防止層係藉由半導體裝置之製造 之加熱工序，可防止包含於擴散層之元素之蒸發等。藉此， 可維持擴散層與擴散停止層之雜質之擴散速度之關係。 半V體1置la為此種構成，其次，說明此半導體裝置h 之製造方法之一例示。 圖10及圖11係分別表示本實施型態之半導體裝置之製造 方法之步驟之一例示之剖面圖。再者，本實施型態之半導 體裝置之製造方法係大致與圖4〜圖6為止所示之第一實施 型態之半導體裝置之製造方法之步驟相g，主要僅說明相 異部分。 例如· GaAs基板12上’形成由GaAs層所形成之緩衝層 14,於緩衝層丨4之上面形成成為通道之通道層“。其次， 於通道層16之上面形成作為擴散停止層之仏^層17。其 -人’於GaAs層17之上面形成雜質之擴散速度較以心層⑷夫 之作為擴散層之InGaP層18。緩衝層14、通道層16、擴散停
O:\86\86456.DOC * 13 - 1235436 止層1 7、及擴散層1 8係藉由例如：磊晶沈積等而形成。 藉由磊晶沈積形成InGaP層1 8後，如圖1〇所示，藉由蠢晶 沈積，於擴散層之InGaP層1 8上形成上述蒸發防止層之 Ga As層19。其次，藉由與上述圖7相同之方法，於蒸發防止 層之GaAs層19上形成SiN膜20。 其次’如圖11所示’將SiN膜20作為掩膜，約以6〇〇度之 溫度’將例如·· p型雜質之Zn選擇性地擴散於蒸發防止層之 GaAs層19及擴散停止層之InGaP層18。 此時，來自InGaP層18之雜質擴散，到達擴散停止層之 GaAs層1 7後’雜質之擴散將急速停止。故，於inGap層1 8 等形成圖11所示之摻雜區域25。且，同於第一實施型態， 於蒸發防止層之GaAs層19形成閘極電極24等。 本貫施型態之半導體裝置中，相較於以例如：GaAs層作 為擴散停止層17之情況，例如：藉由包含AlGaAs層之層而 形成擴散停止層17，使用Zn作為雜質，可提升耐壓效果。 又’蒸發防止層19可於製造半導體裝置時之加熱中，防 止包含於擴散層1 8之元素之蒸發，故，半導體裝置之臨限 值電壓係呈均一。例如：使用GaAs層作為蒸發防止層19， 可防止擴散層1 8之元素之蒸發，使臨限值電壓均一。甚而， 亦可使用AlGaAs層作為蒸發防止層19。相較於aGaAs層作 為洛發防止層19之情況，藉由使用AlGaAs層作為蒸發防止 層19 ’可提升耐壓效果。 根據本實施型態，可發揮與第一實施型態大致相同之效 果’且’進行半導體裝置1 a之製造中之加熱時，蒸發防止
O:\86\86456.DOC -14- 1235436
層之GaAs層19可防止包含於擴散層之元素，例如：InGaP 層18中之P等之蒸發。故，半導體裝置u之臨限值電壓呈均 一，從而提升良率。 〈第三實施型態〉 圖12係表示本發明之第三實施型態之半導體裝置lb之構 成例之剖面圖。 半導體裝置lb係大致與圖3所示之第一實施型態之半導 體裝置1之構成相同’故同一之構成係使用與圖3共通之符 號’省略其說明，並以相異點為主而進行說明。又，本實 施型態《半導體裝置之製造方法係大致與圖4〜圖7所示之 第-實施型態之半導體裝置之製造方法之步驟相同，與第 一實施型態相@之步驟係使用與圖4〜圖7共通之符號，省略 其說明，並以相異點為主而進行說明。 本實把型怨之半導體裝置lb，其係KGaAs基板12上形成 緩衝層14,及構成電晶體之通道之通道層16。通道層16之 上層係@層作為擴散停止層之GaAs層17。GaA^ 17之上層 係形成擴散層之InGaP層。匕㈣層18之上層係形成_ GaAs層19a。η型GaAs層19a係形成開口部，露出InGaI^ 18 之至少一部分。於露出之111(}31>層18係形成摻雜區域乃，摻 雜區域25之上面係形成閘極電極“，從而形成閉極構造。 又η型GaAs層19a之上面係形成作為絕緣膜之siN膜2〇，藉 由SlN膜20而分別形成絕緣之源極電極21 有異於第-實施型態之半導體裝置i，於半導體裝㈣ 中，InGaP層1 8、閘極電極24望 c .χτ 电往24寺、及SiN膜20之間係設置例
0\86\86456.DOC ' 15- 1235436 如：GaAs層l9a(n型GaAs層）’並進一步將閘極電極24設置 於GaAs層19a所形成之開口部内。 其次，說明半導體裝置1 b之製造方法之一例示。 圖13〜圖15係分別表示本實施型態之半導體裝置之製造 方法之步.驟之一例#之剖自圖。料，本實施型態之半導 體裝置之製造方法係大致與第一實施型態之半導體裝置之 製造方法中之圖4〜圖6為止相同，以相異部分為主而進行說 明。 首先，於GaAs基板12上形成緩衝層14，於緩衝層14之上 面形成成為通道之通道層16。其次，於通道層16之上面形 成作為擴散停止層之GaAs層17，於GaAs層17之上面形成作 為擴散層之InGaP層18。 幵> 成InGaP層1 8之後，如圖13所示，於擴散停止層之inGap 層18上形成例如：η型GaAs層19a。其次，於GaAs層19a之 上面形成SiN膜20。藉由反應性離子蝕刻（Reactive ι〇η
Etching，以下亦稱RIE)除去 SiN膜 20之成為 FET(Field Effect
Transistor :場效電晶體）之閘極之部分。其次，於露出於形 成於SiN膜20之開口部之GaAs層19a，以約600度之溫度，選 擇性地擴散例如：p型雜質之Zn。此時，由於表面為GaAs 層，故預先施加高蒸汽壓之As之壓力。 以特定之時間使Zn擴散後，Zn將通過GaAs層19a，到達 擴散速度較擴散停止層快之InGaP層1 8。於InGaP層1 8中， 由於Zn之擴散較快，當到達其次之擴散停止層之（^^層！ 7 時，將看到擴散於該處停止。故，根據半導體裝置之製造 0 \86\86456 D0C -16- 1235436 方法’可控制Zn之擴散深度，使其相同於磊晶沈積之控制 膜厚之控制所獲得之厚度。 其次’如圖14所示，蝕刻露出之GaAs層19a，形成開口部。 其次’如圖15所示，於該開口部蒸鍍成為FET之閘極之金 屬層。於InGaP層1 8之上面形成作為歐姆電極之例如： AuGeNi寺，作為閘極電極24。藉由上述工序，形成圖I〕所 示之構造之半導體裝置lb。 根據本實施型態，可發揮與第一實施型態大致相同之效 果’且’若將此種Zn之擴散深度之控制用於叩丁之閘極之 形成’將可更正確地控制臨限值電壓。 本發明並非限定於上述實施型態者。 例如·上述實施型態係例示P型雜質之以作為雜質，然 而，並未加以限定，即使採用上述以外之雜質亦可獲得相 同之效果。又，雖例示半導體裝置之各層之材質，但並不 局限於此，亦可適當變更。 又’上述實施型態之各構成係可省略其一部分，進行不 同於上述之任意組合。上述通道層16亦可為例如：A1GaAS/ InGaAs之雙摻雜雙異質構造。又，亦可為例如：仙心 GaAs之單異質構造之HEMT(High £1如削
Transistor:高電子遷移率電晶體）。甚而此通道層亦可為 n_型InGaAs之摻雜通道構造。 如以上說明，根據本發明，可提供—種半導體裝置及半 導體裝置之製造方法，其係以1次之擴散於擴散層所形成之 摻雜區域中，使雜質之擴散深度均一，獲得期望之臨限值 O:\86\86456 DOC -17- 1235436 電壓，並提升良率者。 【產業上之利用可能性】 本發明之半導體裝置可適用於IC*LSI等半導體元件。 本發明之半導體裝置之製造方法係可適用於1C或LSI等 半導體元件之製造中，將臨限值電壓控制為期望之數值之 工序 ° 【圖式簡單說明】 圖1係表示先前之半導體裝置之構成例之剖面圖。 圖2係表示先前之半導體裝置之構成例之剖面圖。 圖3係表示第一實施型態之半導體裝置之構成例之剖面 圖。 圖4係表示第一實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖5係表示第一實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖6係表示第一實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖7係表示第一實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖8係對於擴散時間之擴散深度之特性之一例示之示意 圖。 圖9係表示第二實施型態之半導體裝置之構成例之剖面 圖。 圖10係表示第二實施型態之半導體裝置之製造方法之步 O:\86\86456.DOC -18 - 1235436 驟之一例示之剖面圖。 圖11係表示第二實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖1 2係表示第三實施型態之半導體裝置之構成例之剖面 圖。 圖13係表示第三實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖14係表示第三實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 圖15係表示第三實施型態之半導體裝置之製造方法之步 驟之一例示之剖面圖。 【圖式代表符號說明】 1 、 la 、 lb 、 101 半導體裝置 12 、 112 GaAs基板（半導體基板） 14 、 114 緩衝層 16 、 116 通道層 17 GaAs層（擴散停止層） 18 InGaP層（擴散層） 19 GaAs層（蒸發防止層） 19a η型GaAs層 20 、 120 SiN膜（絕緣膜） 21 、 121 源極電極 22a 開口部 23 、 123 汲極電極 0 \86\86456 DOC -19- 1235436 24、 25、 118 124 閘極電極 125 摻雜區域 AlGaAs層（擴散層） O:\86\86456 DOC -20-

Claims (1)

1235436 第092124622號專利申請案 [Μ—見』 中文申請專利範圍替換本(93年12月） 拾、申請專利範園： L 一種半導體裝置，其係具有： 通道層，其係形成於基板； 擴散停止層，其係形成於前述通道層之上面； 擴散層，其係形成於前述擴散停止層之上面，·及 摻雜區域，其係前述擴散層之至少一部分相接於前述 擴散停止層而形成，其中擴散有雜質； 月1j述擴散停止層所具有之擴散速度係慢於前述擴散層 之前述雜質之擴散速度，使來自前述擴散層之前述雜質 之擴散停止。 其中前述基板係藉 2·如申請專利範圍第丨項之半導體裝置 由ΠΙ-V族化合物半導體所形成。 其中前述擴散層係 3·如申請專利範圍第丨項之半導體裝置 藉由包含InGaP層者所形成。 其中於前述摻雜區 4.如申請專利範圍第1項之半導體裝置 :，隨著遠離前述擴散層側，前述擴散停止層之前述雜 貝之濃度係下降。 5·如申請專利範圍第丨項之半導 含^ <牛¥體裝置’其中前述雜質係包 前述擴散停止層係藉由包含GaAs層者所形成。 如申睛專利範圍第1項之车道 含Zn; #貞之+導體裝置，其中前述雜質係包 前述擴散停止層係藉由包含A1GaAs層者所形成。 1235436 7,=申請：利範圍第旧之半導體襄置，其中進—步具有蒸 發防止層，其係形成於前述 … 一 鏔政層之上層，防止包含於 丽述擴散層之元素因加熱而蒸發。 其中前述蒸發防止 8·如申請專利範圍第7項之半導體裝置 層係藉由包含GaAs層者所形成。 其中前述蒸發防止 9·如申請專利範圍第7項之半導體裝置 層係藉由包含AlGaAs層者所形成。 10 ·如申请專利範圍第1項之半導 甘+、， 、 #貞（牛¥體1置，其中前述擴散層係 適用於p型閘極之場效電晶體。 11 一種半導體裝置之製造方法，其係具有： 通道層形成工序，其係於基板形成通道層； 擴散停止層形成工序，其係於前述通道層之上層形成 擴散停止層； 擴散層形成工序，其係於前述擴散停止層之上層形成 擴散層；及 3 / 摻雜區域形成工序，其係於前述擴散層之至少一部分 形成與前述擴散停止層相接而導入雜質之摻雜區域； 於形成前述擴散停止層之工序中，前述擴散停止層係 使用前述雜質之擴散速度慢於前述擴散層之材料而形 成； / 於形成前述摻雜區域之工序中，雜質之擴散係藉由前 述擴散停止層而停止。 !2·如申請專利範圍第u項之半導體裝置之製造方法，其中 W述基板係使用化合物半導體基板。 O:\86\86456-931215.DOC 1235436 13·如申請專利範圍第u項之半導體裝置之 於形成前述摻雜區域之工序中 法、、中 側，前述捭科广L a 者运離前述擴散層 之擴政停止層之前述雜質之濃度 14·如中請專利範圍第u項 卸 於形成則述擴散層之工序中，前 八 InGaP^ # 0 』攻擴散層係形成包含 15. 如申請專利範圍第11項 於形成前述擴散停止層 形成包含GaAs層者； 之半導體裝置 之製造方法，其 中 之工序中，就前述擴散停止層係 於形成前述摻雜區域 如申凊專利範圍第1 1項 於形成前述擴散停止層 形成包含AlGaAs層者； 16. 之工序中，前述雜質係包含Zn。 之半導體裝置之製造方法，其中 之工序中，就前述擴散停止層係 於形成前述摻雜區域之工序中，前述雜質係包含Zn。 17. 如申請專利範圍第u項之半導體裝置之製造方法，立中 於形成前述擴散層之工序與形成前述摻雜區域之工i之 間，進一步具有於前述擴散層之上層，形成防止包含於 耵述擴散層之元素因加熱而蒸發之蒸發防止層之工序。 18. 如申請專利範圍第17項之半導體裝置之製造方法，其中 於形成前述蒸發防止層之工序中，就前述蒸發防止層係 形成包含GaAs層者。 19.如申請專利範圍第17項之半導體裝置之製造方法，其中 於形成前述蒸發防止層之工序中，就前述蒸發防止層係 形成包含AlGaAs層者。 O:\86\86456-931215.DOC 1235436 20.如申請專利範圍第17項之半導體裝置之製造方法，其 前述擴散層係適用於P型閘極之場效電晶體。 O:\86\86456-931215.DOC
TW092124622A 2002-09-05 2003-09-05 Semiconductor device and manufacturing method for the same TWI235436B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002260245A JP2004103656A (ja) 2002-09-05 2002-09-05 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200416892A TW200416892A (en) 2004-09-01
TWI235436B true TWI235436B (en) 2005-07-01

Family

ID=31973091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124622A TWI235436B (en) 2002-09-05 2003-09-05 Semiconductor device and manufacturing method for the same

Country Status (7)

Country Link
US (1) US7109100B2 (zh)
EP (1) EP1548818A4 (zh)
JP (1) JP2004103656A (zh)
KR (1) KR101014410B1 (zh)
CN (1) CN1596464B (zh)
TW (1) TWI235436B (zh)
WO (1) WO2004023544A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902571B2 (en) * 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
EP2146694A4 (en) * 2007-04-13 2012-11-14 Univ North Texas FORMULATION FOR ACTIVE-LOADED PLGA NANOPARTICLES FOR TARGETED NANO TUMOR THERAPEUTICS
US20100290982A1 (en) * 2007-04-13 2010-11-18 University Of North Texas Health Science Center At Fort Worth Solid in oil/water emulsion-diffusion-evaporation formulation for preparing curcumin-loaded plga nanoparticles
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP5857390B2 (ja) * 2012-03-30 2016-02-10 住友電工デバイス・イノベーション株式会社 半導体装置
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US8947154B1 (en) 2013-10-03 2015-02-03 Avogy, Inc. Method and system for operating gallium nitride electronics
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
CN106887469B (zh) * 2017-03-22 2019-05-07 武汉光谷量子技术有限公司 一种雪崩二极管的外延结构及雪崩二极管的制造方法
CN107611174B (zh) * 2017-09-06 2020-12-18 英诺赛科（珠海）科技有限公司 氮化镓基半导体器件及其制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245A (en) * 1843-09-01 Fiee-laddeb
JPS5346666B2 (zh) 1975-01-20 1978-12-15
JPS6077418A (ja) 1983-10-05 1985-05-02 Matsushita Electric Ind Co Ltd 不純物拡散方法
US4502898A (en) * 1983-12-21 1985-03-05 At&T Bell Laboratories Diffusion procedure for semiconductor compound
US4843033A (en) * 1985-09-27 1989-06-27 Texas Instruments Incorporated Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source
JPS6320878A (ja) 1986-07-14 1988-01-28 Mitsubishi Electric Corp ホトダイオ−ドの製造方法
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
GB2248966A (en) * 1990-10-19 1992-04-22 Philips Electronic Associated Field effect semiconductor devices
US5243207A (en) * 1991-03-15 1993-09-07 Texas Instruments Incorporated Method to integrate HBTs and FETs
EP0531550B1 (en) * 1991-03-28 1997-12-29 Asahi Kasei Kogyo Kabushiki Kaisha Field effect transistor
JPH04364027A (ja) * 1991-06-10 1992-12-16 Victor Co Of Japan Ltd ＧａＡｓへのＺｎの拡散方法
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
JPH07249780A (ja) * 1994-03-08 1995-09-26 Sanyo Electric Co Ltd 電界効果型半導体素子
JP3258835B2 (ja) * 1994-11-10 2002-02-18 三洋電機株式会社 電界効果型半導体装置
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets
JPH10223651A (ja) * 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP3174293B2 (ja) * 1998-01-14 2001-06-11 松下電器産業株式会社 半導体装置
JP2000100829A (ja) * 1998-09-25 2000-04-07 Sony Corp 接合型電界効果トランジスタおよびその製造方法
US6410946B1 (en) * 1999-05-06 2002-06-25 Sony Corporation Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
JP3707765B2 (ja) * 1999-09-09 2005-10-19 株式会社村田製作所 電界効果型半導体装置
JP2001217257A (ja) * 2000-01-31 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2001244456A (ja) 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
DE10015884A1 (de) * 2000-03-30 2001-10-11 Philips Corp Intellectual Pty Schottky-Diode
US6429103B1 (en) * 2000-04-13 2002-08-06 Motorola, Inc. MOCVD-grown emode HIGFET buffer
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage

Also Published As

Publication number Publication date
KR101014410B1 (ko) 2011-02-15
JP2004103656A (ja) 2004-04-02
TW200416892A (en) 2004-09-01
US20040266090A1 (en) 2004-12-30
KR20050034625A (ko) 2005-04-14
WO2004023544A1 (ja) 2004-03-18
US7109100B2 (en) 2006-09-19
EP1548818A4 (en) 2008-09-24
CN1596464B (zh) 2010-11-03
EP1548818A1 (en) 2005-06-29
CN1596464A (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
US7262446B2 (en) Semiconductor device and process for production thereof
US6410947B1 (en) Semiconductor device and process of production of same
US8710557B2 (en) MOS transistor having combined-source structure with low power consumption and method for fabricating the same
TWI235436B (en) Semiconductor device and manufacturing method for the same
TWI701835B (zh) 高電子遷移率電晶體
CN110600549A (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
JP2009076673A (ja) Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
US20060281237A1 (en) Method of manufacturing junction field effect transistor
US6455361B1 (en) Semiconductor device and manufacturing method of the same
KR100426285B1 (ko) 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법
JP2004146588A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
CN111463259A (zh) 高电子迁移率场效应晶体管及其制备方法
US20070037369A1 (en) Method of manufacturing silicon carbide semiconductor device
JP5307995B2 (ja) 半導体装置の製造方法
JP2006156914A (ja) 窒化物半導体装置の製造方法
TW202310058A (zh) 半導體結構及其製造方法
CN115020242A (zh) 一种增强型晶体管及其制造方法
JP2011166005A (ja) 窒化物半導体を用いた半導体装置およびその製造方法
JP2000277533A (ja) 化合物半導体装置及びその製造方法
JP2004134619A (ja) ヘテロ接合電界効果トランジスタ
JPS63283126A (ja) 半導体装置の製造方法
JPS6158274A (ja) 半導体装置の製造方法
JPS6360568A (ja) 半導体装置の製造方法
JPH0737906A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees