TWI232519B - Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture - Google Patents
Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture Download PDFInfo
- Publication number
- TWI232519B TWI232519B TW092135631A TW92135631A TWI232519B TW I232519 B TWI232519 B TW I232519B TW 092135631 A TW092135631 A TW 092135631A TW 92135631 A TW92135631 A TW 92135631A TW I232519 B TWI232519 B TW I232519B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- close contact
- contact layer
- semiconductor device
- group
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D7/00—General design of wind musical instruments
- G10D7/02—General design of wind musical instruments of the type wherein an air current is directed against a ramp edge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H5/00—Musical or noise- producing devices for additional toy effects other than acoustical
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B15/00—Teaching music
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D9/00—Details of, or accessories for, wind musical instruments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Business, Economics & Management (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Description
1232519 玖、發明說明: 【發明所屬之技術領城】 相關申請案之交互參照 本案係基於曰本專利申請案第2〇〇3_〇〇9631號,申請曰 5 2003年1月17曰且請求該案之優先申請權,該案全文以引用 方式併入此處。 發明領域 本發係有關一種半導體元件及其製造,特別係有關一 種半導體元件其具有一傳導層係由鉑族金屬或鉑族金屬合 10金製成,該傳導層形成於一半導體基材上,及其製造方法。 L· 發明背景 隨著基於記憶體之半導體元件如動態隨機存取記憶體 (DRAM)及鐵電記憶體(FRAM)之電容器容量變成極大,半 15導體元件之結構由金屬-絕緣體-半導體(MIS)結構改變成金 屬-絕緣體-金屬(MIM)結構。已經研究鐵電薄膜材料,包括 而電材料如氧化紐及鎖欽酸銘、及鐵電材料如ρζτ及^Βτ 。作為電容器之儲存電極,使用其抗氧化性絕佳之金屬及 傳導型氧化物。例如此種材料可為抗氧化性絕佳之金屬如 20 Ru、Ir及Pt,傳導性氧化物如仙〇2及Ir〇2具有弼鈦礦結構之 傳導性材料如SrRu〇,如曰本專利公開案第平_7_297364、 平-8-335679及平-8-340091號之揭示。 此等材料製成之電極係由物理薄膜形成法例如濺鍍及 瘵鍵製成,以及隨後進行加熱處理來改良接觸緊密度,減 1232519 少形成小丘及針孔,以及讓表面變粗糙等。 此種鉑族金屬與絕緣膜之接觸性不良。為了提升鉑族 金屬製造之傳導膜與絕緣膜之接觸緊密度,緊密接觸層設 置於二膜間。 5 若插置有TiN、WN等製成之緊密接觸層,當具有高縱 橫比之接觸孔内面以鉑族金屬等製成之傳導膜覆蓋時,則 覆蓋率及形態劣化。 【發明内容3 發明概要 10 本發明之目的係提供一種半導體元件及其製造方法, 當例如鉑族金屬製成之傳導膜形成於緊密接觸層上時可防 止覆蓋率及形態的劣化。 根據本發明之一方面,提供一種半導體元件,其包含 :一種緊密接觸層設置於半導體基材上,該緊密接觸層係 15 由一種選自由耐火金屬、耐火金屬合金、耐火金屬氮化物 、及矽化耐火金屬氮化物組成之群組之材料製成;一氧化 物表層設置於該緊密接觸層表面上,該氧化物表層係由組 成緊密接觸層之材料氧化物製成;及第一傳導層係設置於 氧化物表層表面上,第一傳導層係由鉑族金屬或含鉑族金 20屬之合金製成。 根據本發明之另一方面,提供一種製造一半導體元件 之方法,該方法包含下列步驟:形成一種緊密接觸層設置 於半導體基材上,該緊密接觸層係由一種選自由耐火金屬 、而寸火金屬合金、而ί火金屬氮化物、及石夕化耐火金屬氮化 1232519 物組成之群組之材料製成;氧化該緊密接觸層之一表面; 以及形成一第一傳導層於該經氧化之緊密接觸層之一表 面上,該第一傳導層係由鉑族金屬或含鉑族金屬之合金 製成。 5 經由氧化緊密接觸層表面,可改良設置於該緊密接觸 層上之第一傳導層之覆蓋率。 圖式簡單說明 第1A圖為根據本發明之一具體實施例之半導體元件之 剖面圖,以及第1B圖為閘極之剖面圖。 10 第2A至2K圖為部分剖面圖,顯示根據本發明之具體實 施例製造半導體元件之方法。 第3A及3B圖為SEM相片,顯示經由具體實施例方法製 成之圓柱形釕層試驗件及其比較試驗件個別之SEM相片。 第4A及4B圖為藉具體實施例方法製成之圓柱形釕層 15 之試驗件之SEM相片。 第5 A及5 B圖為藉具體實施例方法製成之圓柱形釕層 之試驗件之SEM相片。 第6 A及6 B圖為藉具體實施例方法製成之圓柱形釕層 之試驗件之SEM相片。 20 第7圖為線圖顯示具有欲氧化之TiN層表面之雙層結構 之片電阻與氧化物層膜厚度間之關係。 I:實施方式3 較佳實施例之詳細說明 第1A圖為根據本發明之一具體實施例,一半導體元件 1232519 之剖面圖。該具體實施例之半導體元件為DRAM。參照第 1A圖,說明製造第一具體實施例之半導體元件之方法。 氧化石夕(Si〇2)製成之隔離區丨2係經由淺溝渠隔離(STI) 於矽製成之半導體基材11表面所形成,該表面具有p型表層 5區。於由隔離區12所界限之主動區表面上,形成絕緣閘極 13 0 如第1B圖所示,絕緣閘極13具有··閘絕緣膜21,其係 由氧化矽製成且係形成於矽表面上;下閘極22,其係由複 晶矽製成且係形成於閘絕緣21上;上閘極23其係由矽化鎢 10 (WSi)等製成且係形成於下閘極22上;蝕刻擋止層24其係由 氮化矽(SiN)等製成且係形成於上閘極23上;以及側壁蝕刻 擋止層25其係由氮化矽等製成,且覆蓋閘極之側壁。為求 圖式的簡明,絕緣閘極13係以簡化形式繪製於第1八圖。 於形成側壁蝕刻擋止層25之前,經由使用由閘絕緣膜 15 21至蝕刻擋止層24之積層結構作為遮罩,離子被植入而形 成源區及〉及區。 於絕緣閘極13形成後,形成氧化矽等製成之第一層間 絕緣膜14。接觸孔係經由第一層間絕緣膜14於其需要區形 成,複晶矽、鎢(W)等製成之插塞15埋置於接觸孔内部。插 20塞15之形成方式係藉CVD沉積複晶矽層或鎢層,藉化學機 械拋光(CMP)等去除該層不必要之部分。
Ik後,第二層間絕緣膜16形成於基材之全部表面上。 第二層間絕緣膜16之形成方式為,一旦絕緣膜沉積至中間 高度,形成位元線BL,隨後沉積絕緣膜至其餘部分而將位 1232519 凡、,泉BL埋置於其中。接觸孔18係經由第二層間絕緣膜Μ形 成,形成至下插塞!5,鶴等製成之插塞17填補於接觸孔内 〇 例如插塞17之形成方式係經由沉積TiN層製成之位障 5金屬層以及鶴層,藉CMP等去除該層不必要之部分而製造 。隨後於第二層間絕賴16之平坦面上,财沉積氮化石夕 層31、氧化石夕層32及氮化石夕層33。此種積層變成支持層, 構成防止隨後形成之電容器脫落的底部。上氮化石夕層及下 氮化石夕層3认33係用作為氧化石夕層接受侧時的^ 10 層。 形成插塞17及形成電㈣於插塞上之方法將參照第从 圖說明。第2八至2·顯示第—層間絕緣膜14區及更高 咼度之各層,只對應一個電容器。 如第2Α@所示,位元線BL係埋置於第—層間絕緣膜16 U。雖然第1Α圖顯示位元線虹係沿繪製片材之平行方向延伸 但第2Α至2Κ圖各自顯示垂直於位元線肌延伸方向之剖面 圖。 接觸孔18係經由第一層間絕緣膜16製成。接觸孔“設 置於為重疊位元線BL之-區,第1Α圖所示插塞15之上表面 20係。又置於接觸孔底部。雖然第2八圖只顯示一個接觸孔, 但其它接麻切形成於帛2Α_4—層間絕緣膜狀 右側及左側。 接觸孔18之内表面及第—層間絕緣膜16之上表面以 TiN層覆i。鎢層形成於全部基材表面上,埋置接觸孔i 8 1232519 。/儿積於第一層間絕緣膜16上表面之非必要的TiN層及鎢層 係藉CMP去除。因此此種去除過程留下TiN製成之位障金屬 層17A,且覆蓋接觸孔18内表面,以及留下嫣插塞17填補於 接觸孔18。 5 如第2B圖所示,於第一層間絕緣膜16上,循序形成厚 4〇奈米之氮化矽層31,厚1〇〇奈米之氧化矽層32及厚4〇奈米 之氮化矽膜33。犧牲膜5.0形成於氮化矽層%上,該膜厚9⑼ 奈米且係由氧化石夕製成。 如第2C圖所示,於對應鎢插塞17該區,形成一孔51, 10貝牙由犧牲膜5〇至氮化石夕層31之四層。鶴插塞17之上表面 係設置於孔51之底部。 如第2D圖所示,於孔51之内面以及於犧牲膜50之上表 面,™製成之厚1〇奈米緊密接觸層州系藉化學氣相沉 (CVD)製成。 ' 士第2E圖所不,緊密接觸層%之表層經氧化而形成一 氧化物表層35。氧化物表層35之厚度設定為5奈米或更薄。 氧化方法細節容後詳述。 如第2F圖所示’於氧化表層虹,藉㈣形成厚轉 米之舒層36。射了層36上,光阻材料經塗覆而形成光阻膜 2〇 52。部分光㈣52係埋置於孔仙部。替代光阻材料,也 可使用旋塗玻璃(SOG)材料。 士第2G圖所不’進行CMp直到犧牲膜%之上表面暴露 為止。因此緊密接觸層34、氧化物表層35、釘層36及光阻 膜52留在接觸孔51内部。因光阻膜52係於CMP之前埋置於 10 ^232519 孔5ι内。P ’故可防止CMp使用之料漿留在孔51内部。於犧 膜5〇上及上方之氧化物表層35及緊密接觸層34可藉蝕刻 去除,而非採用CMp去除。 第Η圖所示’犧牲膜5 0係藉濕法使用氫氟酸等去 5除。 、 如第21圖所示,填補於孔51之光阻膜52被去除。留下 31柱形舒層36。氧化物表層35及緊密接觸層34二者留在釕 周面上。;|了層36之内周面暴露出。此種釕層%為 電容器之儲存電極。 1〇 /如第2J圖所示,於訂層36外周面上方之緊密接觸層34 係使用過氧化硫酸或過氧化銨可藉濕法去除。此時,也去 除氧化物表層35,故暴露出釘層36之外周面。緊密接觸層 34中,於氮切助上表面下方部分也被㈣,因此,介 於釘層36外周面與氮化石夕層33及氧化石夕層32界限之凹部内 15周面間形成開縫55。 士第2K圖所不,於作為電容器儲存電極用之釘層%表 面上,使用Ta(〇(C2H5))5來源氣體於基材溫度至赋, 藉⑽製成厚ίο奈米之氧她(Ta2〇5)層37。氧化组層财 身係埋置於開縫55,開縫55係經由回.緊密接觸層_ 成。直接接觸緊密接觸層34之氧化组層37變厚,故可防止 局部漏電流的增加。 使用Ru(EtCP)2或Ru(cp)來、、馬杳雕 求源虱肢,於基材溫度300至 400°C,藉CVD形成厚30奈米之旬 〆 ;層38设盍氧化鈕層37表面 。使用前文說明方法,形成電容哭,+〜口。 口口 毛谷為、係由作為下電 20 1232519 極之舒層36、作為電容器介電層之氧化纽層37及作為上電 極層之釕層38組成。 後文將參照第1A圖做說明。氧化石夕製成之第三層間絕 、、彖膜41形成於全部基材表面上,埋置電容器。第三層間絕 5緣膜4/於釕層38頂面之厚度L例如為300奈米。接觸孔係 ^由第二層間絕緣膜41而形成於預定區,作為電容器上電 ♦之。P刀釕層38暴露於接觸孔底部。接觸孔係設置於未設 置電容器區域。 於第三層間絕緣膜41上,形成厚約4〇〇奈米之第—層銘 W佈線42。此種銘佈線42透過貫穿第三層間絕緣膜41而形成 的接觸孔,電聯結至対層38。厚約45〇奈米且由氧化石夕製成 之第四層間絕緣膜43係形成於第三層間絕緣膜41上’覆蓋 紹佈線42。 於四層間絕緣膜43表面上,形成厚約9〇〇奈米之澤 15層銘佈線44。在呂佈線44係透過貫穿第四層間絕緣膜43开 之接觸孔,而電聯結至於較低高度之預定佈線。 ,於第四層間絕緣膜43上,形成厚約300奈米且由氧代 製成之第五層間絕緣膜45覆蓋紹佈線44。此種氧化石夕之 20
間絕緣膜係例如藉CVD製成。於第五層間絕緣膜^上, ^約刪奈米且由氮切製叙保護膜46。開口 47形成 牙第五層間、.巴,,彖膜45及保護膜如兩層,因此部分銘佈線 暴露於開口 47底部。 第3A圖顯示第所示对層%形成後,裝置結構之 面㈣相片。緊密接觸層34之表面氧化係於向下流動電 12 1232519 m统,於氧流速3 sim、及基材溫度為室溫進行6〇秒。 精此氧化方法形成之氧化物表層35厚度約為5奈米。供比較 用,第3B關純成有釕層之裝置結構之剖面刪相片, 而未氧化緊密接觸層34表面。 5 可知如同本具體實施例,經由氧化緊密接觸層34表面 :可改良釕層36之覆蓋率,特別於孔底部之覆蓋率。經由 氧化緊密接觸層34表面,釕層36之表面形態變佳。 第4A及4B圖顯示的緊密接觸層34表面係藉其它方法 氧化時,釕層之剖面SEM相片。第4A圖所示SEM相片係用 1〇於一種試驗件,其釕層係於基材溫度450°C以及氧流速5 seem及氮流速1〇〇〇 sccm之氣氛下氧化處理3〇分鐘形成。氧 化物表層厚約5奈米。第4B圖所示SEM相片為一試驗件相片 ,其釕層係於釕薄膜形成CVD系統,於基材溫度33〇。〇以及 氧流速650 seem氣氛下,以及於133 pa(1托耳)壓力下進行 15 氧化處理1〇分鐘形成。氧化物表層厚度約為3奈米。 於二試驗件可知,表層之覆蓋率及表面形態皆比第3B 圖所示未經氧化處理之案例改良。 如前述,經由氧化TiN緊密接觸層表面而形成耵〇]^氧 化物表層,於其上形成釕層,可改良釕層覆蓋率及表面形 20態。藉氧化緊密接觸層表面而改良釕層覆蓋率及表面形態 可歸因於氧化造成緊密接觸層表面之鈍化態。 苐5 A圖顯示於第2J圖所示該態試驗件之sem相片。第 2J圖中,第一層間絕緣膜16及鎢插塞π係設置於氮化矽層 31下方。第5A圖所示試驗件中,氮化矽層31下方全區為鎢 13 1232519 層。釕層厚度為2〇奈米。釘声制 a k ^ 曰衣成之圓柱體的掉落以及钉 層與鶴層間的傳導故障不會發生。 、 供比較用,第圖顯示 ^ ® ^ ^ ^ 货件之SEM相片,該試驗 件之釕層之_縣氧化緊密__表面。料厚3〇太 米。如圖可知,有斜面圓桎 不 口 〇 ㈣層。多個81柱體於相片中 王原因在於圓柱體與下方鶴層間之傳導故障所致。 第6A圖顯示第5A圖所示試驗件之剖面随相片。供比 較用二細圖顯示第5B圖所示試驗件之剖面SEM相片。 10 15 Γ置於接近第6A圖圓柱形釕層下端該區係對應於由氮 =:二氧切層32及氮切層33組成之支持層。鶴層 可於支持層下方觀察。 由见化/層31、氧切層32及氮切層33組成之支持 二係出現於第6B圖所示圓柱形釘膜下方柱 隙所取剖面圖,故支持層於該相片 連續。可知於三屑下士 曰万之鎢層部分經蝕刻,且形成空隙。 此係歸因於當笫2tfi & - 圖所不之緊密接觸層34經蝕刻時蝕刻劑 透過針孔而到達鎢層之故。 士 例所示’經由於釕層36形成前氧化緊密 接觸層34表面,可故白 又良針層之覆蓋率,以及防止傳導故障 的出現。 其一人奸第7圖,將對第2K圖所示氧化物表層35之較 佳厚度做說明。 苐7圖為線圖題千 • 口,、、、貝不片電阻與TiON層厚度間之關係, N層為厚1G奈米之TiN層、以及氧化TiN層表面獲得之 20 1232519
Tl〇N層之雙層結構組成。橫座標表示TiON層厚度,單位「 奈米」,縱座標表示片電阻,單位「Ω/口」。隨著丁謂層的 變厚’片電阻也變大。 根據發明人進行評比結果,發現TiON層厚度較佳設定 5為1奈米或以上俾獲得欲形成於TiON層上之釕層有足夠覆 蓋率改良效果。較佳將TiON層厚度設定為5奈米或以下, 俾藉濕1 虫刻去除Ti〇N層(氧化物表層)35。 右TiON層厚度係於丨至5奈米之範 圍,則TiN層及TiON 層兩層之片電阻約為1000「Ω/口」或以下。此種片電阻通 1〇常係等於不含Ti0N層結構之片電阻。TiON層對電阻增加的 影響輕微。 於前文說明之具體實施例,第2E圖所示緊密接觸層34 之表面氧化方法係經由於氧化氣氛藉加熱氧化法、使用向 下流動電漿灰化系統之氧化法、或使用欲用來形成釕層之 15 CVD系統之氧化法進行。氧化過程也可採用其它方法。 例如若位障金屬層係藉CVD形成,於此膜形成後,氧 氣及氨氣被導入CVD系統艙室内來產生水及氧化緊密接觸 層表面。於緊密接觸層形成後,基材由CVD系統拾取出, 緊密接觸層表面暴露於含氧元素化學品如水(H20)、水性臭 20 氧(〇3)、過氧化氫(h2o2)及hno3。鹽酸或硫酸可混合於此 等化學品來去除粉塵。可於含氧元素氣氛如臭氧(〇3)、水蒸 氣(氏0)、C02、NO及N20下進行加熱處理。緊密接觸層表 面可暴露於此等氣體電漿。 於前述具體實施例,雖然使用TiN作為緊密接觸層材料 15 1232519 ,但也可使用其它材料。該等材料可為耐火金屬或其合金 例如鈦(Ti)、鈕(Ta)、鎢(w)、錄(Zr)、铪(Hf)及鈮(Nb)、耐 火金屬氮化物如氮化鎢(WN)、氮化鈕(TaN)、氮化鍅(ZrN) 、氮化給(HfN)及氮化鈮(NbN)或矽化耐火金屬氮化物如 5 TiSiN、TaSiN、WSiN、ZrSiN、HfSiN及NbSiN。 前述具體實施例中,雖然使用釕作為電容器儲存電極 材料,但其它鉑族金屬或其合金也可使用,例如Ir、Re、 Pt、Pd、Rh及 Os 〇 已經就較佳具體實施例說明本發明。本發明非僅限於 10 前述具體實施例。熟諳技藝人士顯然易知可做出其它多項 修改、改良、組合等。 【圖式簡單說明】 第1A圖為根據本發明之一具體實施例之半導體元件之 剖面圖,以及第1B圖為閘極之剖面圖。 第2A至2K圖為部分剖面圖,顯示根據本發明之具體實 施例製造半導體元件之方法。 第3A及3B圖為SEM相片,顯示經由具體實施例方法製 成之圓柱形釕層試驗件及其比較試驗件個別之SE]y[相片。 第4A及4B圖為藉具體實施例方法製成之圓柱形釘層 之試驗件之SEM相片。 第5A及5B圖為藉具體實施例方法製成之圓柱形釕層 之試驗件之SEM相片。 第6A及6B圖為藉具體實施例方法製成之圓柱形釕層 之試驗件之SEM相片。 16 1232519 第7圖為線圖顯示具有欲氧化之TiN層表面之雙層結構 之片電阻與氧化物層膜厚度間之關係。 【圖式之主要元件代表符號表】 11…半導體基材 12…隔離區 13...絕緣閘極 14...層間絕緣膜 15...插塞 16...層間絕緣膜 17...插塞 17A...位障金屬層 18...接觸孔 21...閘絕緣膜 22...下閘極 23...上閘極 24...蝕刻擋止層 25...側壁#刻擋止層 31…氮化矽層 32…氧化矽層 33…氮化矽層 34...緊密接觸層 35...氧化物表層 36...釕層 37…氧化钽層 38...釕層 41...層間絕緣膜 42...鋁佈線 43...層間絕緣膜 44...崔S佈線 45...層間絕緣膜 46...保護膜 47···開口 50...犧牲層 51···孔 52...光阻膜 5 5...開縫
17
Claims (1)
1232519 拾、申請專利範圍·· 1. 一種半導體元件,其包含: 一種緊密接觸層設置於半導體基材上,該緊密接觸 層係由一種選自由耐火金屬、耐火金屬合金、财火金 5 屬氮化物、及石夕化财火金屬氮化物組成之群組之材料 製成; 一氧化物表層設置於該緊密接觸層表面上,該氧化 物表層係由組成緊密接觸層之材料氧化物製成;及 第一傳導層係設置於氧化物表層表面上,第一傳導 10 層係由鉑族金屬或含鉑族金屬之合金製成。 2·如申請專利範圍第1項之半導體元件,其中該第一傳導 層含有一種選自由RU、Ir、Re、Pt、Pd、Rh及Os組成之 群組之金屬。 3·如申請專利範圍第1項之半導體元件,其中該緊密接觸 15 層係由一種選自 Ti、Ta、W、Zr、Hf、Nb、TiN、TaN 、WN、ZrN、HfN、NbN、TiSiN、TaSiN、WSiN、ZrSiN 、HfSiN及NbSiN組成之群組之材料製成。 4.如申請專利範圍第1項之半導體元件,進一步包含: 一電容器介電膜,其係覆蓋第一傳導層表面且由介 2〇 電材料製成;以及 一第二傳導層,其係覆蓋電容器介電膜之表面且係 由鉑族金屬或鉑族金屬合金製成而連同電容器介電膜 及第一傳導層共同形成一個電容器。 5·如申請專利範圍第1項之半導體元件,其中該氧化物層 18 1232519 厚度為1至5奈米。 6. 如申請專利範圍第1項之半導體元件,進一步包含: 一支持層,其係設置於該半導體基材上且係由絕緣 材料製成,以及 5 一凹部,其係經由支持層形成, 其中: 該緊密接觸層係設置於凹部内表面上;以及 該第一傳導層具有一第一區覆蓋該氧化物表層,以 及一第二區係沿圓柱形虛擬平面設置,該圓柱形虛擬平 10 面係由凹部之一側面向上延伸且與第一區連續。 7. 如申請專利範圍第6項之半導體元件,進一步包含: 一電晶體,其係形成於該半導體基材之表層上及表 層内,該電晶體具有一對雜質擴散區其係用作為源區及 >及區以及閘極, 15 一層間絕緣膜,其係形成於該半導體基材上且覆蓋 電晶體;以及 一插塞,其係貫穿層間絕緣膜形成,且聯結至電晶 體之雜質擴散區之一, 其中該支持層係設置於層間絕緣膜上方,該插塞係 20 暴露於凹部底部,以及第一傳導層係透過緊密接觸層及 氧化物表層而聯結至插塞。 8. —種製造一半導體元件之方法,該方法包含下列步驟: 形成一種緊密接觸層設置於半導體基材上,該緊密 接觸層係由一種選自由耐火金屬、而ί火金屬合金、对火 19 1232519 金屬氮化物、及矽化耐火金屬氮化物組成之群組之材料 製成; 氧化該緊密接觸層之一表面;以及 形成一第一傳導層於該經氧化之緊密接觸層之一 5 表面上,該第一傳導層係由翻族金屬或含翻族金屬之合 金製成。 9.如申請專利範圍第8項之製造一半導體元件之方法,其 中於氧化步驟形成於緊密接觸層表面之氧化物層厚度 為1至5奈米。 10 10.如申請專利範圍第8項之製造一半導體元件之方法,其 中該氧化步驟包括一暴露步驟,該步驟將緊密接觸層暴 露於一種氣氛,其含有至少一種選自由〇2、〇3、H2O、 C02、NO及N20組成之群組之氣體或一種選自由〇2、03 、H20、C02、NO及N20組成之群組之氣體之電漿。 15 11.如申請專利範圍第8項之製造一半導體元件之方法,其 中該氧化步驟包括一暴露該緊密接觸層於液體之步驟 ,該液體含有至少一種選自由h2o、h2o2、hno3及水性 臭氧組成之群組之化學品。 12.如申請專利範圍第11項之製造一半導體元件之方法,其 20 中該液體係混合鹽酸或硫酸。 20
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009631A JP2004221467A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200414353A TW200414353A (en) | 2004-08-01 |
TWI232519B true TWI232519B (en) | 2005-05-11 |
Family
ID=32767223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092135631A TWI232519B (en) | 2003-01-17 | 2003-12-16 | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture |
Country Status (5)
Country | Link |
---|---|
US (2) | US7102189B2 (zh) |
JP (1) | JP2004221467A (zh) |
KR (1) | KR100972212B1 (zh) |
CN (1) | CN1270384C (zh) |
TW (1) | TWI232519B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655074B1 (ko) * | 2004-11-11 | 2006-12-11 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
US20060151846A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | Method of forming HfSiN metal for n-FET applications |
JP4628862B2 (ja) * | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
KR100738576B1 (ko) * | 2005-06-27 | 2007-07-11 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 및 그 형성방법 |
US7416953B2 (en) * | 2005-10-31 | 2008-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical MIM capacitors and method of fabricating the same |
JP4916715B2 (ja) * | 2005-12-21 | 2012-04-18 | 富士通株式会社 | 電子部品 |
JP4267010B2 (ja) | 2006-08-02 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
CN100539079C (zh) * | 2006-12-27 | 2009-09-09 | 中芯国际集成电路制造(上海)有限公司 | 制造dram电容器结构的方法 |
JP2010287853A (ja) * | 2009-06-15 | 2010-12-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US20130126984A1 (en) * | 2011-11-22 | 2013-05-23 | Globalfoundries Inc. | Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer |
US10903308B2 (en) | 2016-07-13 | 2021-01-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
US10043684B1 (en) * | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3021800B2 (ja) | 1990-07-24 | 2000-03-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
JP3007789B2 (ja) | 1994-04-25 | 2000-02-07 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3098923B2 (ja) | 1994-12-28 | 2000-10-16 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3683972B2 (ja) | 1995-03-22 | 2005-08-17 | 三菱電機株式会社 | 半導体装置 |
KR100214267B1 (ko) | 1995-04-07 | 1999-08-02 | 김영환 | 반도체 소자 제조방법 |
WO1997001854A1 (en) * | 1995-06-28 | 1997-01-16 | Bell Communication Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
JPH09260600A (ja) | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
TW442837B (en) * | 1998-12-03 | 2001-06-23 | Infineon Technologies Ag | Integrated circuit-arrangement and its production method |
US6429087B2 (en) * | 1999-08-30 | 2002-08-06 | Micron Technology, Inc. | Methods of forming capacitors |
US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
US6559499B1 (en) * | 2000-01-04 | 2003-05-06 | Agere Systems Inc. | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization |
JP3895099B2 (ja) | 2000-08-10 | 2007-03-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR100422565B1 (ko) * | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
-
2003
- 2003-01-17 JP JP2003009631A patent/JP2004221467A/ja active Pending
- 2003-12-16 TW TW092135631A patent/TWI232519B/zh not_active IP Right Cessation
- 2003-12-29 US US10/745,967 patent/US7102189B2/en not_active Expired - Lifetime
-
2004
- 2004-01-09 KR KR1020040001429A patent/KR100972212B1/ko active IP Right Grant
- 2004-01-17 CN CNB2004100028450A patent/CN1270384C/zh not_active Expired - Fee Related
-
2006
- 2006-08-02 US US11/497,344 patent/US7470595B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200414353A (en) | 2004-08-01 |
CN1518109A (zh) | 2004-08-04 |
US20040150021A1 (en) | 2004-08-05 |
KR20040067884A (ko) | 2004-07-30 |
JP2004221467A (ja) | 2004-08-05 |
US7470595B2 (en) | 2008-12-30 |
KR100972212B1 (ko) | 2010-07-26 |
CN1270384C (zh) | 2006-08-16 |
US20060286744A1 (en) | 2006-12-21 |
US7102189B2 (en) | 2006-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976462B2 (ja) | 半導体装置の製造方法 | |
US6846711B2 (en) | Method of making a metal oxide capacitor, including a barrier film | |
US7470595B2 (en) | Oxidizing a metal layer for a dielectric having a platinum electrode | |
US7169663B2 (en) | Semiconductor device with rare metal electrode | |
JP4046588B2 (ja) | キャパシタの製造方法 | |
JP4342131B2 (ja) | 容量素子の製造方法及び半導体装置の製造方法 | |
TW516217B (en) | Semiconductor device and method for fabricating the same | |
US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP4286439B2 (ja) | 半導体装置の製造方法 | |
JP4088914B2 (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
JP3839281B2 (ja) | 半導体装置の製造方法 | |
JP2001210803A (ja) | スタックトキャパシタおよびその製造方法 | |
JP2003224206A (ja) | 半導体装置及びその製造方法 | |
JP3929743B2 (ja) | 容量素子の製造方法 | |
JP4632620B2 (ja) | 半導体装置の製造方法 | |
JP4162879B2 (ja) | 半導体装置の製造方法 | |
JP2001267529A (ja) | 半導体装置およびその製造方法 | |
JP4485701B2 (ja) | 半導体装置およびその製造方法 | |
JP2002190581A (ja) | 半導体装置及びその製造方法 | |
JP2002033461A (ja) | 半導体装置およびその製造方法 | |
JP2007306003A (ja) | 半導体装置の製造方法と半導体装置 | |
JP2008091693A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003133525A (ja) | 半導体メモリ素子及びその製造方法 | |
JP2003264245A (ja) | 半導体装置及びその製造方法 | |
JP2003158130A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |