CN100539079C - 制造dram电容器结构的方法 - Google Patents

制造dram电容器结构的方法 Download PDF

Info

Publication number
CN100539079C
CN100539079C CNB2006101483885A CN200610148388A CN100539079C CN 100539079 C CN100539079 C CN 100539079C CN B2006101483885 A CNB2006101483885 A CN B2006101483885A CN 200610148388 A CN200610148388 A CN 200610148388A CN 100539079 C CN100539079 C CN 100539079C
Authority
CN
China
Prior art keywords
coating
bottom electrode
oxide skin
electrode structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101483885A
Other languages
English (en)
Other versions
CN101211853A (zh
Inventor
金正起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101483885A priority Critical patent/CN100539079C/zh
Priority to US11/853,347 priority patent/US7611945B2/en
Publication of CN101211853A publication Critical patent/CN101211853A/zh
Application granted granted Critical
Publication of CN100539079C publication Critical patent/CN100539079C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种形成用于动态随机存取存储器的电容器结构的方法。该方法包括形成覆盖半导体衬底；形成覆盖器件层的第一层间电介质；形成第一层间电介质层内的通孔结构；形成覆盖第一层间电介质层的第一氧化物层；形成覆盖第一氧化物层的阻挡层；形成覆盖第一阻挡层的第二氧化物层；形成穿过一部分第二氧化物层、一部分阻挡层及一部分第一氧化物层的沟槽区；形成底部电极结构以勾画出沟槽区；用掩模层保护底部电极结构并选择性地去除第二氧化物层，直到起蚀刻阻挡作用的阻挡层，以暴露出底部电极结构的外部区；形成覆盖底部电极结构的外部区及底部电极结构的内部区的电容器电介质层；形成覆盖电容器电介质层的上电容器极板，以形成电容器结构。

Description

制造DRAM电容器结构的方法
技术领域
本发明涉及用于半导体器件制造的集成电路及其加工。特别地，本发明提供了制造用于动态随机存取存储器，一般称为DRAM，的电容器结构的方法和结构。但是应该认识到，本发明的适用范围要广泛得多。
背景技术
集成电路已经将在单个硅片上制造的互连器件由几个发展到数百万个。传统的集成电路所提供的性能及复杂程度已远远超过了最初所想象的。为了提高复杂度和电路密度(即，在给定的芯片面积上能够封装的器件的数量)，最小的器件特征尺寸，也就是公知的器件“几何尺寸(geometry)”，已经随着集成电路的发展变得更小。
增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供了较低成本的部件。一套集成电路生产设备可能要花费几亿甚至几十亿美元。每个生产设备都有一定的晶片生产量，而且每个晶片上都要有一定数量的集成电路。因此，通过把一个集成电路上的各个器件做得更小，就可以在每一个晶片上做更多的器件，这样就可以增加生产设备的产量。将器件做得更小是非常具有挑战性的，因为完整的制造中所采用的每一个工艺都有极限。也就是说，典型地，一个特定的工艺只能将器件减小到某个特征尺寸，然后就需要改变工艺或器件布局。另外，因为器件需要越来越快的设计，某些传统的工艺和材料就存在工艺局限制。
这种工艺的一个示例是制造用于存储器件的电容器结构。这种电容器结构包括沟槽、散热片及堆叠设计等。尽管已经有了重大的改进，然而这种设计仍然存在很多局限性。仅仅作为一个示例，这些设计必须变得越来越小但是仍然需要存储很大的电容值。另外，这些电容器设计往往难以制造，并且通常需要复杂的制造工艺和结构，这就导致了低效率，并且可能由于泄漏引起低成品率。下面将贯穿本说明书，对这些及其他局限性做更详细和更具体的描述。
由以上所述可以看出，需要一种改进的技术来加工半导体器件。
发明内容
根据本发明，提供了用于半导体器件制造的集成电路的加工技术。特别地，本发明提供了制造用于动态随机存取存储器，一般称为DRAM的电容器结构的方法和结构。但是应该认识到，本发明的适用范围要广泛得多。
在具体的实施例中，本发明提供了一种形成用于动态随机存取存储器的电容器的方法。所述方法包括形成覆盖半导体衬底(例如硅晶片，绝缘体晶片上的硅)的器件层(如MOS晶体管、PMOS晶体管和NMOS晶体管)。所述方法包括形成覆盖所述器件层的第一层间电介质，并形成所述第一层间电介质层内的通孔结构。所述方法包括形成覆盖所述第一层间电介质层的第一氧化物层，并形成覆盖所述第一氧化物层的阻挡层。所述方法包括形成覆盖所述第一阻挡层的第二氧化物层，并形成穿过一部分所述第二氧化物层、一部分所述阻挡层及一部分所述第一氧化物层的沟槽区。形成底部电极结构以勾画出所述沟槽区。所述底部电极结构包括内部区。所述底部电极结构耦合到所述通孔结构。所述方法包括采用掩模层保护所述底部电极结构，并选择性地去除第二氧化物层，直到所述起蚀刻阻挡作用的阻挡层，以暴露出所述底部电极结构的外部区。所述方法包括形成覆盖所述底部电极结构的外部区及所述底部电极结构的内部区的电容器电介质层。所述方法包括形成覆盖所述电容器电介质层的上电容器极板，以形成电容器结构。
在一个可替换的具体实施例中，本发明提供了一种形成用于动态随机存取存储器的多个电容器的方法。所述方法包括形成覆盖半导体衬底的包括多个MOS器件的器件层，并形成覆盖所述器件层的第一层间电介质层。所述方法包括形成所述第一层间电介质层内的通孔结构。所述通孔结构耦合到所述MOS器件中的至少一个。所述方法包括形成覆盖所述第一层间电介质层的第一氧化物层，并形成覆盖所述第一氧化物层的阻挡层。所述方法包括形成覆盖所述第一阻挡层的第二氧化物层，并形成穿过一部分所述第二氧化物层、一部分所述阻挡层及一部分所述第一氧化物层的沟槽区。所述沟槽区的高度和宽度比规定为10或更大。所述方法包括形成底部电极结构，以勾画出所述沟槽区，且所述底部电极结构耦合到所述通孔结构。所述底部电极结构包括内部区。所述方法包括采用掩模层保护所述底部电极结构，并选择性地去除第二氧化物层，直到所述阻挡层，以暴露出所述底部电极结构的外部区。所述阻挡层起蚀刻阻挡作用。所述方法包括形成覆盖所述底部电极结构的外部区及所述底部电极结构的内部区的电容器电介质层。所述方法还形成覆盖所述电容器电介质层的上电容器极板，以形成电容器结构。
本发明与传统技术相比，可以获得很多益处。例如，本技术提供了一种取决于传统技术的易于使用的工艺。在一些实施例中，该方法提供了更高的每个晶片的管芯的器件成品率。此外，所述方法提供了一种无需对传统的设备和工艺进行大量修改、与传统工艺技术相兼容的工艺。优选地，本发明为0.13微米及更小的设计规则提供了改进的工艺整合。另外，电容器结构之间的间距可为0.13微米及更小。优选地，本发明提供了用电极结构的两侧来存储电荷的电容器结构。取决于实施例，可以获得这些益处中的一个或多个。下面将贯穿本说明书，对这些及其他益处做更加具体的描述。
为了使本发明的目的、特性及优点更加清楚，下面将结合详细说明和附图对本发明做进一步的描述。
附图说明
图1至图9说明了根据本发明的实施例形成用于动态存取存储器的电容器结构的方法。
具体实施方式
根据本发明，提供了用于半导体器件制造的集成电路的加工技术。特别地，本发明提供了制造用于动态随机存取存储器，一般称为DRAM的电容器的方法和结构。但是应该认识到，本发明的适用范围要广泛得多。
根据本发明的实施例，形成用于动态随机存取存储器的电容器结构的方法概述如下：
1.提供半导体衬底；
2.形成覆盖半导体衬底的器件层(如MOS晶体管)；
3.形成覆盖器件层的第一层间电介质，优选地，该第一层间电介质为平面化的；
4.形成第一层间电介质层内的通孔结构(如插棒)；
5.形成覆盖第一层间电介质层的第一氧化物层，其可为平面化的；
6.形成覆盖第一氧化物层的阻挡层(如氮化硅)；
7.形成覆盖第一阻挡层的第二氧化物层；
8.形成穿过一部分第二氧化物层、一部分阻挡层及一部分第一氧化物层的沟槽区，以暴露出通孔结构；
9.形成底部电极结构，以勾画出沟槽区，该底部电极结构包括内部区，该底部电极结构耦合到暴露的通孔结构；
10.可选地，形成覆盖底部电极结构的表面的半球形的含硅层；
11.通过掩膜层，如光刻胶保护底部电极结构；
12.选择性地去除第二氧化物层，直到起蚀刻阻挡作用的阻挡层，以暴露出底部电极结构的外部区；
13.形成覆盖底部电极结构的外部区及底部电极结构的内部区的电容器电介质层；以及
14.形成覆盖电容器电介质层的上电容器极板，以形成电容器结构；以及
15.根据需要执行其它步骤。
上述的步骤序列提供了本发明实施例的方法。如上所述，该方法采用了包括形成用于动态随机存取存储器的电容器结构的方式的步骤组合。此处，在不背离本发明权利要求范围的情况下，也可以提供其他替换：增加一些步骤、去掉一个或多个步骤或者按照不同的顺序提供一个或多个步骤。下面将贯穿本说明书，对本发明的做更具体的描述。
图1至图9描述了根据本发明的实施例形成用于动态随机存取存储器的电容器结构的方法。这些图仅作为示例，不应不适当地限制权利要求的范围。本领域的技术人员可以认识到许多变化、替换和修改。参考图1，该图所示为电容器结构100的俯视图。该图还显示了电容器结构的扫描电子显微镜(SEM)照片101。本方法将通过其他附图进行描述，所述其他附图是截面图(见A到A’)。下面贯穿本说明书，对本方法的有关细节做更加详细的描述。
该方法包括提供半导体衬底205。该衬底包括单元阵列部分201和外围单元区203。该衬底包括多个包括多晶硅层和折射物金属层的MOS晶体管结构。晶体管结构包括其上面的顶覆层(cap layer)。每个MOS晶体管结构还包括侧壁间隔体。每个晶体管结构之间可以包括通孔结构，如插棒结构。该结构还包括层间电介质层213。外围部分还包括用于逻辑门的多个晶体管等。优选地，层间电介质层通过化学机械抛光和/或回蚀(etchback)技术平面化。当然，本领域的技术人员可以做出其他变化、修改和替换。
参考图3，该方法包括形成覆盖第一层间电介质层的第一氧化物层301，并形成覆盖第一氧化物层的阻挡层303。氧化物层可以从硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)和正硅酸乙脂(TEOS)中选择。优选地，氧化物层是平面化的。阻挡层可以由与覆盖的氧化物层具有不同蚀刻特性的适当的材料制成。阻挡层还具有适当的机械特性来支撑独立式的电容器结构。优选地，阻挡层可以由含氮化硅的材料制成。阻挡层的厚度可以约为50-100埃。当然，也可以采用其他厚度。此外，取决于应用，阻挡层可以为多层或复合材料。该方法包括形成覆盖第一阻挡层的第二氧化物层305。在优选的实施例中，第二氧化物层的厚度大于第一氧化物层。尽管所描述的第一氧化物层和第二氧化物层都为单层，取决于实施例，它们都可以由多层组成。
如图4所示，该方法包括形成穿过一部分第二氧化物层、一部分阻挡层和一部分第一氧化物层的沟槽区401。沟槽区采用图案化技术形成。该图案化技术利用图案化的光掩模材料409。在一个具体的实施例中，沟槽区的高度和宽度比为10或更大。沟槽区位于多个沟槽之间，该多个沟槽通过一部分第一氧化物层和第二氧化物层403相互分隔。取决于实施例，两个相邻沟槽区之间的间隔可以约为0.13微米及更小。每个沟槽的开口处较大，而向着底部区越来越小，该底部区覆盖通孔结构的暴露部分405。采用利用含氟杂质的反应性离子蚀刻工艺对每一个沟槽区进行图案化。该蚀刻工艺去除一部分第二氧化物层、横穿阻挡层并去除一部分第一氧化物层，以形成沟槽区。
现在参考图5，形成底部电极结构501，以勾画出沟槽区。底部电极结构包括内部区502。底部电极结构耦合到通孔结构。底部电极结构采用多晶硅材料的被覆式淀积(blanket deposition)制成。多晶硅材料是用杂质(如磷杂质)或扩散杂质原位掺杂的。优选地，该方法形成覆盖底部电极的内部区的半球形颗粒硅材料503。该半球形硅材料被覆式淀积以覆盖底部电极层的暴露表面。该方法包括用掩模层505保护底部电极结构。如图所示，该掩模材料是填充每个沟槽且延伸覆盖第二氧化物层表面的光刻胶。
参考图6，该方法将光掩模材料从所形成结构表面的水平区去除。优选地，该方法采用化学机械抛光工艺暴露出氧化物层的上表面。还将覆盖第二氧化物层水平表面的部分底部电极和半球形的硅去除。如图所示，暴露出部分第二氧化物层601，而保留沟槽区603内的光刻胶填充材料。
如图7所示，该方法形成覆盖第二氧化物层而暴露出沟槽区的顶面的保护层707。还在一部分沟槽区701的上方形成保护层以防止对第二氧化物层705的任何蚀刻。该方法选择性地将第二氧化物层去除，直到起蚀刻阻挡作用的阻挡层，以暴露出底部电极结构的外部区。如所示，底部电极709、711和713是独立式的，尽管他们由部分第一氧化物层支撑并由阻挡层固定。根据优选的实施例，阻挡层粘着在底部电极的外部区，从而保持每个底部电极在适当的位置。如所示，底部电极具有作为电容器结构另一部分的暴露的外部区。也就是说，通过每个底部电极的外部区增大了底部电极的表面积。
该方法包括形成覆盖底部电极结构的外部区和覆盖底部电极结构的内部区的电容器电介质层801。也就是说，底部电极的两侧都被电容器电介质覆盖。电容器电介质可以包括氧化物、氮化物、氧化物/氮化物的组合等等。该方法包括形成覆盖电容器电介质层的上电容器极板901，以形成电容器结构。该电容器结构包括底部电极(两侧)、电容器电介质和顶部电容器极板。取决于实施例，顶部电容器极板是原位掺杂或扩散的多晶硅。当然，也可以有其他变化、修改和替换。
上述的步骤序列提供了根据本发明实施例的方法。如上所述，该方法采用了包括形成用于动态随机存取存储器的电容器结构的方式的步骤组合。此处，在不背离本发明权利要求范围的情况下，也可以提供其他替换：增加一些步骤、去掉一个或多个步骤或者按照不同的顺序提供一个或多个步骤。
应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和变更。

Claims (19)

1.一种形成用于动态随机存取存储器的电容器结构的方法，该方法包括：
形成覆盖半导体衬底的器件层；
形成覆盖所述器件层的第一层间电介质；
形成所述第一层间电介质层内的通孔结构；
形成覆盖所述第一层间电介质层的第一氧化物层；
形成覆盖所述第一氧化物层的阻挡层；
形成覆盖所述阻挡层的第二氧化物层，
形成穿过一部分所述第二氧化物层、一部分所述阻挡层及一部分所述第一氧化物层的沟槽区，所述沟槽区的高度与宽度比大于10；
形成底部电极结构，以勾画出所述沟槽区，所述底部电极结构包括内部区，所述底部电极结构耦合到所述通孔结构；
利用掩模层保护所述底部电极结构；
选择性地去除所述第二氧化物层，直到所述起蚀刻阻挡作用的阻挡层，以暴露出所述底部电极结构的外部区；
形成覆盖所述底部电极结构的外部区及所述底部电极结构的内部区的电容器电介质层；以及
形成覆盖所述电容器电介质层的上电容器极板，以形成电容器结构。
2.如权利要求1所述的方法，其中所述阻挡层包括氮化硅层。
3.如权利要求1所述的方法，进一步包括淀积半球形颗粒的硅以覆盖所述底部电极的内部区。
4.如权利要求1所述的方法，其中所述第一氧化物层是从硼磷硅玻璃、氟硅玻璃和正硅酸乙脂中选择的。
5.如权利要求1所述的方法，其中所述第二氧化物层是从硼磷硅玻璃、氟硅玻璃和正硅酸乙脂中选择的。
6.如权利要求1所述的方法，其中所述通孔结构包括插棒结构。
7.如权利要求1所述的方法，其中所述选择性地去除的步骤包括采用缓冲氧化物蚀刻剂的湿法蚀刻。
8.如权利要求1所述的方法，其中所述阻挡层包括50埃到100埃的厚度。
9.如权利要求1所述的方法，其中所述上电容器极板包括多晶硅材料。
10.一种形成用于动态随机存取存储器的多个电容器结构的方法，所述方法包括：
形成覆盖半导体衬底的包括多个MOS器件的器件层；
形成覆盖器件层的第一层间电介质；
形成所述第一层间电介质层内的通孔结构，所述通孔结构耦合到所述MOS器件中的至少一个；
形成覆盖所述第一层间电介质层的第一氧化物层；
形成覆盖所述第一氧化物层上的阻挡层；
形成覆盖所述第一阻挡层的第二氧化物层；
形成穿过一部分所述第二氧化物层、一部分所述阻挡层及一部分所述第一氧化物层的沟槽区，所述沟槽区的高度与宽度比规定为10或更大；
形成底部电极结构，以勾画出所述沟槽区，且所述底部电极结构耦合到所述通孔结构，所述底部电极结构包括内部区；
采用掩膜层保护所述底部电极结构；
选择性地将第二氧化物层去除，直到所述起蚀刻阻挡作用的阻挡层，以暴露出所述底部电极结构的外部区；
形成覆盖所述底部电极结构的外部区及所述底部电极结构的内部区的电容器电介质层；以及
形成覆盖所述电容器电介质层的上电容器极板，以形成电容器结构。
11.如权利要求10所述的方法，其中所述沟槽区的高度与宽度比大于15。
12.如权利要求10所述的方法，其中所述阻挡层包括氮化硅层。
13.如权利要求10所述的方法进一步包括淀积半球形颗粒的硅以覆盖所述底部电极的内部区。
14.如权利要求10所述的方法，其中所述第一氧化物层是从硼磷硅玻璃、氟硅玻璃和正硅酸乙脂中选择的。
15.如权利要求10所述的方法，其中所述第二氧化物层是从硼磷硅玻璃、氟硅玻璃和正硅酸乙脂中选择的。
16.如权利要求10所述的方法，其中所述通孔结构包括插棒结构。
17.如权利要求11所述的方法，其中所述选择性地去除的步骤包括采用缓冲氧化物蚀刻剂的湿法蚀刻。
18.如权利要求10所述的方法，其中所述阻挡层包括50埃到100埃的厚度。
19.如权利要求10所述的方法，其中所述上电容器极板包括多晶硅材料。
CNB2006101483885A 2006-12-27 2006-12-27 制造dram电容器结构的方法 Active CN100539079C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2006101483885A CN100539079C (zh) 2006-12-27 2006-12-27 制造dram电容器结构的方法
US11/853,347 US7611945B2 (en) 2006-12-27 2007-09-11 Method and resulting structure for fabricating DRAM capacitor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101483885A CN100539079C (zh) 2006-12-27 2006-12-27 制造dram电容器结构的方法

Publications (2)

Publication Number Publication Date
CN101211853A CN101211853A (zh) 2008-07-02
CN100539079C true CN100539079C (zh) 2009-09-09

Family

ID=39584572

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101483885A Active CN100539079C (zh) 2006-12-27 2006-12-27 制造dram电容器结构的方法

Country Status (2)

Country Link
US (1) US7611945B2 (zh)
CN (1) CN100539079C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
CN101989539B (zh) * 2009-08-04 2012-03-28 中芯国际集成电路制造(上海)有限公司 电容器制作方法
CN101996860B (zh) * 2009-08-11 2012-08-08 中芯国际集成电路制造(上海)有限公司 电容器制作方法
CN102148186B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102148188B (zh) * 2010-02-09 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN102148185B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法
CN102930981B (zh) * 2011-08-12 2015-08-19 无锡华润上华半导体有限公司 一种电容及其制作方法
US9082555B2 (en) * 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
CN103855300B (zh) * 2012-12-04 2017-03-29 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN107611127B (zh) * 2017-09-19 2018-12-04 长鑫存储技术有限公司 半导体结构及其形成方法
CN114496927B (zh) * 2020-10-26 2024-06-11 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
US6653199B2 (en) * 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
JP2004221467A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101211853A (zh) 2008-07-02
US7611945B2 (en) 2009-11-03
US20080160687A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
CN100539079C (zh) 制造dram电容器结构的方法
CN100481393C (zh) 自由倾斜的叠层电容器的制造方法
JP4378167B2 (ja) 半導体装置及びこれの製造方法
US5956587A (en) Method for crown type capacitor in dynamic random access memory
US6720232B1 (en) Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US7683413B2 (en) Double sided container capacitor for a semiconductor device
US5677222A (en) Method for forming a DRAM capacitor
US20070111430A1 (en) High density mimcap with a unit repeatable structure
US20050040448A1 (en) Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device
US20100240179A1 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US8519510B2 (en) Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (eDRAM) and method to form the same
US20120235274A1 (en) Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
CN113544848A (zh) 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法
WO2002050896A2 (en) Method for fabricating vertical transistor rench capacitor dram cells
US6413832B1 (en) Method for forming inner-cylindrical capacitor without top electrode mask
US6808980B2 (en) Method of process simplification and eliminating topography concerns for the creation of advanced 1T-RAM devices
CN101996930B (zh) 制造接触接合垫的方法及半导体器件
US6753252B2 (en) Contact plug formation for devices with stacked capacitors
CN102034686A (zh) 电容器及其形成方法
US6020234A (en) Increasing capacitance for high density DRAM by microlithography patterning
US5739060A (en) Method of fabricating a capacitor structure for a semiconductor memory device
US5912485A (en) Capacitor structure for a semiconductor memory device
US20230389267A1 (en) Method of fabricating storage capacitor with multiple dielectrics
US20230387188A1 (en) Storage capacitor with multiple dielectrics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111208

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111208

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation