CN113544848A - 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法 - Google Patents

在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法 Download PDF

Info

Publication number
CN113544848A
CN113544848A CN202080018554.8A CN202080018554A CN113544848A CN 113544848 A CN113544848 A CN 113544848A CN 202080018554 A CN202080018554 A CN 202080018554A CN 113544848 A CN113544848 A CN 113544848A
Authority
CN
China
Prior art keywords
memory array
region
shield
reference structure
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018554.8A
Other languages
English (en)
Inventor
S·D·唐
S·普卢居尔塔
R·J·希尔
高云飞
N·R·塔皮亚斯
杨立涛
刘海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113544848A publication Critical patent/CN113544848A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

一些实施例包含集成组合件，其具有沿着第一方向延伸且通过中介区彼此间隔的数字线。所述中介区中的每一者沿着横截面具有第一宽度。支柱从所述数据线向上延伸；所述支柱包含垂直延伸于上源极/漏极区与下源极/漏极区之间的晶体管沟道区。存储元件与所述上源极/漏极区耦合。字线沿着与所述第一方向相交的第二方向延伸。所述字线包含邻近所述沟道区的栅极区。屏蔽线在所述中介区内且沿着所述第一方向延伸。所述屏蔽线可与至少一个参考电压节点耦合。一些实施例包含形成集成组合件的方法。

Description

在数字线之间具有屏蔽线的集成组合件及形成集成组合件的 方法
相关申请案的交叉参考
本申请案主张2019年3月6日申请的第62/814,664号美国临时专利申请案的优先权及权益，所述美国专利申请案的全文以引用方式并入本文中。
技术领域
在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法。
背景技术
存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。实例存储器是DRAM(动态随机存取存储器)。DRAM单元可各自包括与电容器组合的晶体管。DRAM单元可经布置成阵列；其中字线沿着阵列的行延伸，且其中数字线沿着阵列的列延伸。字线可与存储器单元的晶体管耦合。每一存储器单元可通过字线中的一者与数字线中的一者的组合唯一地寻址。
常规存储器架构中可能遇到的问题是电容耦合(即寄生电容)可能发生于邻近数字线之间，从而在非作用数字线的相邻者被激活时导致沿着非作用数字线的干扰。随着存储器架构按比例缩放以增加集成度，电容耦合变得越来越成问题。将期望缓解或预防此电容耦合。
还期望开发新的方法来制造高度集成的存储器(例如DRAM)，及开发用此类方法制造的新架构。
附图说明
图1到1C是在形成实例集成组合件的实例方法的实例初始工艺阶段处的实例构造的区的图解视图。图1A、1B及1C分别是沿着图1的线A-A、B-B及C-C的图解横截面图。
图2到2C是图1到1C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图2A是沿着图2的线A-A的图解横截面图。图2B及2C分别是沿着图2及2A的线B-B及C-C的图解横截面图。
图3到3C是图2到2C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图3A是沿着图3的线A-A的图解横截面图。图3B及3C分别是沿着图3及3A的线B-B及C-C的图解横截面图。
图4到4C是图3到3C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图4A是沿着图4的线A-A的图解横截面图。图4B及4C分别是沿着图4及4A的线B-B及C-C的图解横截面图。
图5到5C是图4到4C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图5A是沿着图5的线A-A的图解横截面图。图5B及5C分别是沿着图5及5A的线B-B及C-C的图解横截面图。
图6到6C是图5到5C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图6A是沿着图6的线A-A的图解横截面图。图6B及6C分别是沿着图6及6A的线B-B及C-C的图解横截面图。
图7到7C是图6到6C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图7A是沿着图7的线A-A的图解横截面图。图7B及7C分别是沿着图7及7A的线B-B及C-C的图解横截面图。
图8到8C是图7到7C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图8A是沿着图8的线A-A的图解横截面图。图8B及8C分别是沿着图8及8A的线B-B及C-C的图解横截面图。
图9到9C是图8到8C的实例处理阶段之后的实例处理阶段处的图1到1C的实例构造的区的图解视图。图9A是沿着图9的线A-A的图解横截面图。图9B及9C分别是沿着图9及9A的线B-B及C-C的图解横截面图。
图10是图9A的实例处理阶段之后的实例处理阶段处的图9A的实例构造的区的图解视图。图10是沿着与图9A相同的横截面的视图。
图11是实例存储器阵列的区的图解示意图。
图12到12B是实例集成组合件的区的图解俯视图。
图12C及12D是沿着图12B的线C-C的图解横截面侧视图且说明一对实例集成组合件。
图12E是说明另一实例集成组合件的图解横截面侧视图。
图13是图6A的实例处理阶段之后的实例处理阶段处且是图7A中展示的构造的替代的图6A的实例构造的区的图解视图。图13是沿着与图6A及7A相同的横截面的视图。
图14到14C是在形成实例集成组合件的实例方法的实例初始工艺阶段处的实例构造的区的图解视图。图14A、14B及14C分别是沿着图14的线A-A、B-B及C-C的图解横截面图。
图15到15C是图14到14C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图15A是沿着图15的线A-A的图解横截面图。图15B及15C分别是沿着图15及15A的线B-B及C-C的图解横截面图。
图16到16C是图15到15C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图16A是沿着图16的线A-A的图解横截面图。图16B及16C分别是沿着图16及16A的线B-B及C-C的图解横截面图。
图17到17C是图16到16C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图17A是沿着图17的线A-A的图解横截面图。图17B及17C分别是沿着图17及17A的线B-B及C-C的图解横截面图。
图18到18C是图17到17C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图18A是沿着图18的线A-A的图解横截面图。图18B及18C分别是沿着图18及18A的线B-B及C-C的图解横截面图。
图19到19C是图18到18C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图19A是沿着图19的线A-A的图解横截面图。图19B及19C分别是沿着图19及19A的线B-B及C-C的图解横截面图。
图20到20C是图19到19C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图20A是沿着图20的线A-A的图解横截面图。图20B及20C分别是沿着图20及20A的线B-B及C-C的图解横截面图。
图21到21C是图20到20C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图21A是沿着图21的线A-A的图解横截面图。图21B及21C分别是沿着图21及21A的线B-B及C-C的图解横截面图。
图22到22C是图21到21C的实例处理阶段之后的实例处理阶段处的图14到14C的实例构造的区的图解视图。图22A是沿着图22的线A-A的图解横截面图。图22B及22C分别是沿着图22及22A的线B-B及C-C的图解横截面图。
图23是图22B的实例处理阶段之后的实例处理阶段处的图22B的实例构造的区的图解视图。图23是沿着与图22B相同的横截面的视图。
图24是包括堆叠的层级的实例组合件的区的图解横截面侧视图。
具体实施方式
一些实施例包含在数字线之间设置有屏蔽线的存储器架构(例如DRAM)。屏蔽线可与参考电压(例如接地、Vcc/2等)耦合使得其不是电浮动的。屏蔽线可缓解相邻数字线之间的电容耦合。一些实施例包含制造存储器架构的方法。参考图1到24描述实例实施例。
参考图1到1C，集成组合件(构造)10包含基底12。基底12包括半导体材料18；此半导体材料可例如包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底12可称为半导体衬底。术语“半导体衬底”意味着包括半导电材料的任何构造，包含(但不限于)块状半导电材料，例如半导电晶片(单独或以包括其它材料的组合件)及半导电材料层(单独或以包括其它材料的组合件)。术语“衬底”是指任何支撑结构，包含(但不限于)上文描述的半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、屏障材料、扩散材料、绝缘体材料等中的一或多者。
支撑结构14在基底12之上。支撑结构包含半导体材料18之上的绝缘材料16。间隙经设置于支撑结构14与基底12之间以指示支撑结构14与基底12之间可存在中介材料、组件等。在一些实施例中，可省略间隙。
绝缘材料16可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅，基本上由二氧化硅组成或由二氧化硅组成。
堆叠20经形成于支撑结构14之上。堆叠20包含数字线材料24之上的半导体材料22。
数字线材料24可包括任何合适的导电组合物；例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，数字线材料可为包括以下中的一或多者的含金属材料：钨、钛、氮化钛、氮化钨等。
数字线材料24具有直接抵靠绝缘材料16的底表面23且具有与底表面23成相对关系的顶表面25。
半导体材料22可包括任何合适的半导体组合物；且在一些实施例中，可包括硅、锗、III/V族半导体材料(例如磷化镓)、半导体氧化物等中的一或多者、基本上由硅、锗、III/V族半导体材料(例如磷化镓)、半导体氧化物等中的一或多者组成或由硅、锗、III/V族半导体材料(例如磷化镓)、半导体氧化物等中的一或多者组成；其中术语III/V族半导体材料是指包括从由周期表的III及V族选出的元素的半导体材料(其中III及V族是旧的命名法，且现在称为13及15族)。在一些实施例中，半导体材料22可包括硅(例如单晶硅、多晶硅等)、基本上由硅(例如单晶硅、多晶硅等)组成或由硅(例如单晶硅、多晶硅等)组成。
半导体材料22的底部区段26是导电掺杂的且最终被并入到晶体管的源极/漏极区中(其中实例晶体管在下文描述)。取决于晶体管将是n沟道装置还是p沟道装置，底部区段26可为n型掺杂或p型掺杂的。在所展示的实施例中，底部区段26直接抵靠数字线材料24的顶表面25，且因此与数字线材料24电耦合。底部区段26的近似上边界用虚线27图解说明。
半导体材料22具有直接抵靠数字线材料24的顶表面25的底表面19且具有与底表面19成相对关系的顶表面21。
保护罩盖材料28经形成于堆叠20之上，且直接抵靠半导体材料22的顶表面21。罩盖材料28可包括任何合适的组合物；且在一些实施例中，可包括氮化硅，基本上由氮化硅组成或由氮化硅组成。
参考图2到2C，堆叠20被图案化成沿着第一方向(即y轴方向，其中y轴方向在图2、2B及2C中展示)横向延伸的轨30。轨通过沟槽32彼此间隔。沟槽32可称为第一沟槽以与在后续工艺阶段处形成的其它沟槽区分开。
轨30沿着z轴方向垂直延伸，其中z轴在图2A到2C中展示。轨中的每一者具有对应于半导体材料22的顶表面21的顶表面，且具有对应于数字线材料24的底表面23的底表面。轨中的每一者具有从顶表面21延伸到底表面23的侧壁面33。个别轨由保护罩盖材料28的盖罩来罩盖。
轨30内的图案化数字线材料24经配置为数字线34；其中此类数字线沿着第一方向(即y轴方向)横向延伸。
轨30可使用任何合适的处理形成。例如，在一些实施例中，图案化掩模(例如光刻图案化光致抗蚀剂掩模)可经提供以界定轨30及沟槽32的位置；一或多个蚀刻可用于将图案从图案化掩模转印到掩模之下的材料中，借此形成轨30及沟槽32；及接着，掩模可经移除以留下图2到2C的构造。
数字线34中的每一者沿着图2A的横截面具有宽度W。此宽度可称为第一宽度。图2A的横截面正交于y轴的第一方向，且沿着x轴延伸。x与y轴的正交关系在图2中展示。
数字线34中的每一者从绝缘材料16的顶部到上表面25具有高度H。在一些实施例中，此高度可称为第一高度。
沟槽32可被认为包含数字线34之间的中介区36。在所展示的实施例中，此类中介区沿着图2A的横截面也具有第一宽度W。在所展示的实施例中，沟槽中的每一者从数字线34的底表面23到轨30的顶表面21、甚至到罩盖材料28的顶表面具有均匀宽度W。在其它实施例中，中介区36的宽度可不同于数字线的宽度，但沟槽从数字线的底表面到轨的顶表面仍可具有均匀宽度。
图2及2A展示沿着图案化轨30的一个侧的边缘区38。在一些实施例中，轨30经图案化到存储器阵列的组件中，且因此在存储器阵列区40内。在此类实施例中，边缘区38可用于说明沿着存储器阵列区40的外围边缘的处理。
参考图3到3C，绝缘材料42经形成以覆盖轨30的顶表面21及侧壁面33。绝缘材料42使沟槽32变窄。
绝缘材料42可包括任何合适组合物；且在一些实施例中可包括二氧化硅(例如利用原硅酸四乙酯TEOS沉积的二氧化硅)；多孔氧化硅、碳掺杂二氧化硅等。绝缘材料42可使用任何合适处理形成，例如(举例来说)原子层沉积、化学气相沉积等。
变窄的沟槽32从半导体材料材料22的顶表面21到沟槽32的底表面31具有均匀宽度W1。在一些实施例中，宽度W1可称为第二宽度以将其与数字线34及中介区36的第一宽度W区分开。在一些实施例中，第二宽度W1可小于或等于第一宽度W的约一半、小于或等于第一宽度W的约三分之一等。
参考图4到4C，导电屏蔽材料44经形成于变窄的沟槽32内。导电屏蔽材料44可包括任何合适的导电组合物；例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅(例如多晶硅)、导电掺杂锗等)中的一或多者。在一些实施例中，导电屏蔽材料44可称为第二导电材料以将其与用作数字线材料的第一导电材料24区分开。在一些实施例中，屏蔽材料44可包括与数字线材料24相同的组合物，或可包括与数字线材料24不同的组合物。在一些实施例中，屏蔽材料44可包括一或多种金属及/或含金属材料；且可例如包括氮化钛、氮化钽、钨、钽、钌等中的一或多者。
在所说明的实施例中，导电屏蔽材料44填充变窄的沟槽32。在一些实施例中，屏蔽材料44可被认为基本上填充变窄的沟槽32；其中术语“基本上填充”意味着屏蔽材料44填充沟槽到至少轨30内的半导体材料22的顶表面21的层阶。
参考图5到5C，任选纵切用于沿着边缘区38穿通屏蔽材料44且借此形成凹入区46。邻近凹入区46的屏蔽材料48可被认为包含水平延伸的边缘区48。
参考图6到6C，额外绝缘材料42经形成于屏蔽材料44之上及凹入区46内。额外绝缘材料42可包括(若干)任何合适组合物；且在一些实施例中可包括二氧化硅。二氧化硅可使用旋涂电介质(SOD)工艺形成。在所展示的实施例中，平坦化上表面51跨材料44及42延伸。此平坦化上表面可使用合适处理形成；例如(举例来说)化学机械处理(CMP)。
参考图7到7C，第二沟槽52经形成以沿着第二方向(即x轴方向)延伸。第二沟槽52的第二方向与第一方向(即y轴方向)相交；且因此与第一沟槽32的方向相交(在图2到2C中展示)。在所展示的实施例中，第二沟槽52的第二方向基本上正交于第一沟槽32的第一方向。
第二沟槽52图案化轨30的上区54且不图案化轨的下区56(如图7B中展示)；且数字线34保持在轨的未图案化下区56内。第二沟槽52还延伸到导电屏蔽材料44中(如图7C中展示)。
图案化上区54包含半导体材料22的垂直延伸支柱58，其中此类支柱在数字线34之上。
支柱58具有与第一沟槽30一起图案化的侧壁面33(其中此类侧壁面33在上文参考图2到2C描述)。侧壁面33在图7的俯视图中用虚线图解指示。
参考图8到8C，字线60经形成于第二沟槽52内。字线包括导电字线材料62。导电字线材料62可包括任何合适的导电组合物，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，导电字线材料62可被认为是第三导电材料使得其可与屏蔽线的第二导电材料44及数字线的第一导电材料24区分开。第一、第二及第三导电材料可为彼此相同的组合物；且在一些实施例中将包括相同含金属组合物(例如包括以下中的一或多者的组合物：钨、钛、钽、钌、氮化钨、氮化钽、氮化钛等)。替代地，第一、第二及第三导电材料中的至少一者可为与第一、第二及第三导电材料中的至少另一者不同的组合物。
在所展示的实施例中，绝缘材料64经设置于第二沟槽52内，且字线60经嵌入于此绝缘材料内。绝缘材料64可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅及氮化硅中的一者或两者。
字线60与半导体材料22之间的绝缘材料64的区对应于栅极电介质材料(或栅极绝缘材料)63。栅极电介质材料可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅，基本上由二氧化硅组成或由二氧化硅组成。
字线60在图8的俯视图中图解地说明以帮助读者理解字线相对于组合件10内的其它结构的定向。
在所说明的实施例中，字线60被展示为对应于字线WL1、WL2及WL3。此类字线是可沿着存储器阵列的行延伸的字线的实例。而且，数字线34经指示以对应于数字线DL1、DL2、DL3及DL4。此类数字线是可沿着存储器阵列的列延伸的数字线的实例。
参考图9到9C，屏蔽材料44经凹入(即，高度减小)以形成导电屏蔽线66；其中导电屏蔽线沿着y轴的第一方向延伸。在所展示的实施例中，导电屏蔽线与数字线(例如DL1)的上段(区)68及半导体材料22的下段(区)70垂直重叠。在一些实施例中，下段70可对应于沿着轨30的未图案化部分56的段(在图7B中展示)。在一些实施例中，下区70可包含半导体材料22的掺杂底段26的全部。在一些实施例中，数字线(例如DL4)可被认为延伸到绝缘材料16的上表面上方的第一高度H，且屏蔽线66可被认为包括处于绝缘材料16的上表面上方的第二高度H1的顶表面67。第二高度H1可大于或等于第一高度H。掺杂区26可被认为延伸到第三高度H2，且第二高度H1也可大于或等于第三高度H2。另外，字线(例如WL3)中的每一者可被认为具有处于第四高度H3的底表面(在图9C中展示)，且第二高度H1(图9A)可小于第四高度H3。
显而易见，边缘区38内的屏蔽线66具有与中介区36内的屏蔽线66不同的配置。明确来说，中介区36内的屏蔽线66经配置为垂直延伸板，而边缘区38内的屏蔽线66经配置为角板。明确来说，边缘区38内的屏蔽线66具有垂直延伸区72、水平延伸区74及连接垂直延伸区与水平延伸区的肘区73。在一些实施例中，数字线DL1可被认为是沿着存储器阵列的边缘的边缘数字线，且定义边缘列76。边缘列76在一个侧上具有中介区36，且在与所述一个侧成相对关系的另一侧上具有边缘区38。具有角板配置的屏蔽线66沿着边缘列76延伸。
中介区36内的屏蔽线66具有对应于上文参考图3A描述的宽度W1的水平宽度。
绝缘材料42经形成于凹入屏蔽线66之上。
构造10经受平坦化(例如CMP)以形成跨绝缘材料42及64且跨半导体材料22延伸的平坦化上表面65。
半导体材料支柱58的顶部区段78经掺杂。顶部区段78可用与用于底部区段26中的掺杂剂相同类型的掺杂剂来掺杂。掺杂区段78的近似下边界用虚线79图解说明。掺杂顶部区段78形成晶体管86的上源极/漏极区80，且掺杂底部区段26形成晶体管的下源极/漏极区82。晶体管沟道区84在半导体支柱58内且垂直延伸于下源极/漏极区82与上源极/漏极区80之间。沟道区可经本征掺杂或轻掺杂以实现所期望的阈值电压。字线(例如WL3)邻近于沟道区84，且通过栅极电介质材料63与沟道区间隔。字线包括晶体管86的栅极且可用于通过沟道区84将个别晶体管的源极/漏极区80及82门控地彼此耦合。图9B展示沿着字线60的栅极88，其中此类栅极对应于字线的邻近沟道区84的区。在一些实施例中，栅极88可被认为对应于字线60的栅极区。
在图1到9的实施例中，半导体材料22的底部区段26在形成字线60前被掺杂(明确来说，其被展示为在图1的处理阶段处被掺杂)，且半导体材料22的顶部区段78在形成字线60之后被掺杂(明确来说，其在图9的处理阶段处被掺杂)。在其它实施例中，顶部及底部区段26及78可在其它工艺阶段处被掺杂。例如，顶部及底部区段26及78两者都可在图1的工艺阶段处被掺杂。
屏蔽线66可用于减轻且甚至预防邻近数字线之间不希望有的寄生电容(例如，数字线DL1与DL2之间的寄生电容)。屏蔽线66被展示为与参考结构90(即参考电压源、参考电压节点等)耦合，参考结构90又与经配置以将参考电压提供到参考结构的电路系统92耦合；且在一些实施例中经配置以将参考结构90保持在参考电压下。参考电压因此被提供到屏蔽线66。参考电压可为任何合适的参考电压；且在一些实施例中可为接地、Vcc/2等。可能有利的是，将屏蔽线保持在参考电压下而非使屏蔽线能电浮动，这是因为此可使屏蔽线能更好地减轻邻近数字线之间不希望有的寄生电容。参考结构90可为导电板(例如含金属板)或任何其它合适的导电结构。在一些实施例中，可省略参考结构90，且屏蔽线66可简单地耦合到经配置以诱发沿着屏蔽线的所期望的参考电压的电路系统。
中介区36包括从数字线34的底表面23到上源极/漏极区80的顶表面81的第一宽度W。
参考图10，存储元件94经形成以与上源极/漏极区80导电耦合。存储元件可为具有至少两种可检测状态的任何合适的装置；且在一些实施例中可为例如电容器、电阻存储器装置、导电桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。在所展示的实施例中，存储元件94是电容器。每一电容器具有与参考电压96耦合的节点。此参考电压可为任何合适的参考电压，且可与用于屏蔽线66处的参考电压相同，或可不同于此参考电压。在一些实施例中，参考电压96可为接地或Vcc/2。
存储元件94及晶体管86可经并入到存储器阵列98的存储器单元100中。在一些实施例中，晶体管86可称为存储器单元的存取晶体管。图11示意性地说明存储器阵列98的一部分，且展示包括数字线DL1、DL2及DL3以及字线WL1、WL2及WL3的此存储器阵列。存储器阵列内的存储器单元100中的每一者通过字线中的一者与数字线中的一者的组合唯一地寻址。存储器阵列可包含任何合适数目个存储器单元100；且在一些实施例中可包括数百个、数百万个、数千万个等等存储器单元。
图10的参考结构90可经放置于相对于存储器阵列98任何合适的位置。图12到12E展示存储器阵列98及参考结构90的实例布置。图12到12E中的每一者展示图解说明为正方形或其它合适多边形的存储器阵列98(标记为存储器阵列)。图12到12B用与存储器阵列相交的虚线来图解说明导电屏蔽线66。
图12到12B的存储器阵列98可被认为具有外围边界102且沿着外围边界具有外围边缘101、103、105及107。在一些实施例中，边缘101及103可称为存储器阵列的第一及第二外围边缘，且可被认为彼此成相对关系。屏蔽线66中的每一者沿着第一外围边缘101具有第一端109，且沿着第二外围边缘103具有第二端111。第一及第二端109及111可被认为彼此成相对关系。
图12展示其中屏蔽线66的第一端109通过互连件104与参考结构90(在图12中标记为REF)电耦合的实施例。
图12A展示其中第一参考结构90a(REF 1)邻近存储器阵列98的第一外围边缘101设置且第二参考结构90b(REF 2)邻近存储器阵列的第二外围边缘103设置的实施例。在所说明的实施例中，第一参考结构90a从第一外围边缘101横向偏移，且第二参考结构90b从第二外围边缘103横向偏移。参考结构90a及90b两者都经耦合到经配置以在结构90a及90b(即参考电压节点90a及90b、参考电压源90a及90b等)上提供所期望的参考电压的共同电路系统92。屏蔽线66被划成第一组66a及第二组66b。第一组具有通过第一互连件104a与第一参考结构90a耦合的第一端109，且第二组具有通过第二互连件104b与第二参考结构90b耦合的第二端111。
在图12A的实施例中使用两个参考结构90a及90b可使参考结构与屏蔽线66之间的连接能够比可用图12的单个参考结构实现的更好地散布。此可简化屏蔽线与参考结构之间的连接的形成，且可使邻近互连件之间的所期望的间隔能够避免相邻互连件之间的寄生电容。
图12B展示其中参考结构90(REF)在外围包围存储器阵列98的实施例。此可使到屏蔽线的连接能够更均匀地散布在存储器阵列周围，这可进一步减轻相邻互连件104之间的寄生电容。
参考结构可经设置以沿着与存储器阵列相同的平面，或可相对于存储器阵列垂直偏移。例如，图12C及12D展示说明沿着图12B的线C-C的横截面，其说明其中参考结构90沿着与存储器阵列98相同的水平平面(图12C)或相对于存储器98垂直偏移(图12D)的实例实施例。
图12E展示另一实施例，其中参考结构90从存储器阵列98垂直偏移；但在图12E的实施例中，参考结构没有相对于存储器阵列横向偏移，而代替地在存储器阵列正下方。
图1到10的实施例在形成字线60之后减小导电屏蔽材料44的高度。明确来说，字线64在图8的处理阶段处形成，且屏蔽材料的高度在图9的处理阶段处减小以便形成导电屏蔽线66。在其它实施例中，导电屏蔽材料的高度可在形成字线前减小。例如，图13展示作为图7A的工艺阶段的替代的工艺阶段处的构造10，且展示屏蔽线材料44的高度经减小以形成导电屏蔽线66。图13的构造10随后可用类似于图8到10的方法的方法进行处理以形成参考图10描述的存储器阵列98。
图1到10的处理利用从屏蔽线66的端延伸的互连件来耦合屏蔽线与一或多个参考结构。在其它实施例中，参考结构可经设置于屏蔽线之下且直接抵靠屏蔽线的底表面。图14到23说明其中屏蔽线经形成以具有直接抵靠参考结构的底表面的实例实施例。
参考图14到14C，集成组合件(构造)10a包含基底12之上的支撑结构14a。支撑结构包含绝缘材料16及半导体材料18，且进一步包含材料16与18之间的参考结构90。参考结构90包括导电材料120。导电材料120可包括任何合适的导电组合物，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，参考结构90包括含金属材料；例如(举例来说)钛、钽、氮化钛、氮化钽、钌、钨等中的一或多者。在所展示的实施例中，参考结构可被认为被配置为水平延伸扩展件。
堆叠20经形成于支撑结构14a之上。堆叠20包含数字线材料24之上的半导体材料22。半导体材料22的底部区段26是导电掺杂的。保护罩盖材料28在堆叠20之上。
参考结构90被展示为与经配置以将参考结构保持在所期望的电压(例如接地、Vcc/2等)下的电路系统92耦合。尽管参考结构90到电路系统92的此耦合是在图14到14C的工艺阶段处展示，但在其它实施例中，耦合可在后一工艺阶段处提供。
参考图15到15C，堆叠20经图案化成沿着第一方向(y轴方向)横向延伸的轨30。轨通过第一沟槽32彼此间隔。轨30沿着z轴方向垂直延伸。轨中的每一者具有对应于半导体材料22的顶表面21的顶表面，且具有侧壁面33。
轨30的图案化穿通绝缘材料16以沿着沟槽32的底部暴露参考结构90的上表面121。
轨30内的图案化数字线材料24经配置为数字线34；其被标记为数字线DL1到DL4。
轨30可使用任何合适的处理形成，包含例如类似于上文参考图2到2C描述的工艺的工艺。
数字线34沿着图15A的横截面具有第一宽度W，且延伸到第一高度H。
沟槽32包含数字线34之间的中介区36，且此类中介区也具有第一宽度W。在所展示的实施例中，沟槽中的每一者从参考结构90的顶表面121到罩盖材料28的顶表面具有均匀宽度W。
展示沿着图案化轨30的一个侧的边缘区38。图15到15C的实施例的边缘区类似于上文关于图2到2C的实施例描述的边缘区。
参考图16到16C，绝缘材料42经形成于轨30之上，且经图案化成绝缘壳122中。绝缘壳覆盖轨的顶表面21及轨的侧壁面33。绝缘壳122使沟槽32变窄，且参考结构90的上表面121沿着变窄的沟槽的底部暴露。
变窄的沟槽32从参考结构90的上表面121到半导体材料22的顶表面21具有均匀第二宽度W1。在一些实施例中，第二宽度W1可小于或等于第一宽度W的约一半、小于或等于第一宽度W的约三分之一等。
参考图17到17C，导电屏蔽材料44经形成于变窄的沟槽32内且在变窄的沟槽的底部处直接抵靠参考结构90的暴露上表面121。
在所说明的实施例中，导电屏蔽材料填充变窄的沟槽32。在一些实施例中，屏蔽材料44可被认为基本上填充变窄的沟槽32；其中术语“基本上填充”意味着屏蔽材料44填充沟槽到至少轨30内的半导体材料22的顶表面21的层阶。
参考图18到18C，屏蔽材料44经凹入(即，在高度上减小)以形成导电屏蔽线66；其中导电屏蔽线沿着y轴的第一方向延伸。在所展示的实施例中，导电屏蔽线与数字线(例如DL1)的整个高度垂直重叠，且与半导体材料22的下段70垂直重叠。在一些实施例中，数字线(例如DL4)可被认为延伸到参考结构90上方的第一高度H，且屏蔽线66可被认为包括处于参考结构上方的第二高度H1的顶表面67。第二高度H1可大于或等于第一高度H。掺杂区26可被认为延伸到第三高度H2，且第二高度H1也可大于或等于第三高度H2。
中介区36内的屏蔽线66具有对应于上文参考图16A描述的宽度W1的水平宽度。
参考图19到19C，额外绝缘材料50经形成于导电屏蔽线66之上。额外绝缘材料50可包括(若干)任何合适组合物；且在一些实施例中可包括二氧化硅。二氧化硅可使用旋涂电介质(SOD)工艺形成。额外绝缘材料50可包括与绝缘材料42相同的组合物，或可为与绝缘材料42不同的组合物。
参考图20到20C，第二沟槽52经形成以沿着第二方向(即x轴方向)延伸。第二沟槽52图案化轨30的上区54且不图案化轨的下区56(如图20B中展示)；且数字线(例如DL2)保持在轨的未图案化下区56内。
图案化上区54包含半导体材料22的垂直延伸支柱58，其中此类支柱在数字线34之上。
参考图21到21C，字线60经形成于第二沟槽52内。字线包括导电字线材料62。
绝缘材料64也经设置于第二沟槽52内，且字线60经嵌入于此绝缘材料内。绝缘材料64可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅及氮化硅中的一者或两者。
栅极电介质材料(或栅极绝缘材料)63经设置于字线与半导体支柱58之间。
字线60被展示为对应于字线WL1、WL2及WL3。
构造10经受平坦化(例如CMP)以形成跨绝缘材料42、50及64且跨半导体材料22延伸的平坦化上表面65。
参考图22到22C，半导体材料支柱58的顶部区段78被掺杂。顶部区段78可用与用于底部区段26中的掺杂剂相同类型的掺杂剂来掺杂。掺杂顶部区段78形成晶体管86的上源极/漏极区80，且掺杂底部区段26形成晶体管的下源极/漏极区82。晶体管沟道区84在半导体支柱58内且垂直延伸于下源极/漏极区82与上源极/漏极区80之间。字线(例如WL3)邻近于沟道区，且通过栅极电介质材料63与沟道区间隔。字线包括晶体管86的栅极且可用于通过沟道区84将个别晶体管的源极/漏极区80及82门控地彼此耦合。图22B展示沿着字线60的栅极88，其中此类栅极对应于邻近沟道区84的字线的区。在一些实施例中，栅极88可被认为对应于字线60的栅极区。
屏蔽线66可用于以类似于上文参考图9描述的方式的方式减轻且甚至预防邻近数字线之间不希望有的寄生电容(例如，数字线DL1与DL2之间的寄生电容)。
在图14到22的实施例中，半导体材料22的底部区段26在形成字线60前被掺杂(明确来说，其被展示为在图14的处理阶段处被掺杂)，且半导体材料22的顶部区段78在形成字线60之后被掺杂(明确来说，其在图22的处理阶段处被掺杂)。在其它实施例中，顶部及底部区段26及78可在其它工艺阶段处被掺杂。例如，顶部及底部区段26及78两者都可在图14的工艺阶段处被掺杂于半导体材料22中。
在图14到22的实施例中，在形成字线60前减小导电屏蔽材料44的高度。在其它实施例中，导电屏蔽材料的高度可在形成字线60之后减小，类似于上文参考图1到10描述的实施例。
参考图23，展示图22B的工艺阶段之后的工艺阶段处的构造10a。存储元件94经形成以与上源极/漏极区80导电耦合。在所展示的实施例中，存储元件94是电容器。每一电容器具有与参考电压96耦合的节点。
存储元件94及晶体管86可经并入到存储器阵列98的存储器单元100中。在一些实施例中，晶体管86可称为存储器单元的存取晶体管。存储器阵列98可类似于上文参考图11描述的存储器阵列。
参考电压源92(即参考电压电路系统)可经设置于相对于参考结构90任何合适的位置中；且在一些实施例中可在参考结构下方、参考结构上方、参考结构横向外部等。在一些实施例中，一或多个虚设字线可用于将参考电压供应到参考结构90。
在一些实施例中，存储器阵列98(例如图10的存储器阵列98或图23的存储器阵列98)可在垂直堆叠布置的层级(或层面)内的存储器层级(即存储器层面)内。例如，图24展示包括垂直堆叠布置的层级168、170、172及174(也标记为层级1到4)的集成组合件10b的一部分。垂直堆叠布置可向上延伸以包含额外层级。层级1到4可被认为堆叠在彼此顶上的层阶的实例。层级可在不同半导体裸片(晶片)内，或层阶中的至少两者可在相同半导体裸片内。底部层级(层级1)可包含控制电路系统及/或感测电路系统(例如，可包含字线驱动器、感测放大器、参考电压控制电路系统92等；且在一些实施例中可包含CMOS电路系统)。上层级(层级2到4)可包含存储器阵列，例如(举例来说)存储器阵列98。各个层级内的存储器阵列可彼此相同(例如，全都可为DRAM阵列)，或可彼此不同(例如，一些可为DRAM阵列，而其它是NAND阵列)。而且，上层级中的一或多者可包含控制电路系统或其它逻辑电路系统。图24图解展示包括存储器阵列的上层面(层级2)及包括控制电路系统的下层面(层级1)，且展示通过导电互连件175与上层面的电路系统耦合的下层面的控制电路系统。
上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可被并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为广泛范围系统中的任一者，例如(举例来说)相机、无线装置、显示器、芯片组、机顶盒、游戏、发光装置、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文描述的各种材料、物质、组合物等可用现在已知或尚待开发的任何合适的方法形成，包含(例如)原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”及“绝缘”可用于描述具有绝缘电性质的材料。在本公开中，认为所述术语是同义的。在一些例子中，利用术语“电介质”，且在其它例子中，利用术语“绝缘”(或“电绝缘”)，可为为了在本公开内提供语言变化以简化所附权利要求书内的前置基础，且不用于指示任何显著化学或电差异。
在本公开中可利用术语“电连接”及“电耦合”两者。所述术语被认为是同义的。在一些例子中利用一个术语且在另一例子中利用另一术语可为为了在本公开内提供语言变化以简化所附权利要求书内的前置基础。
附图中的各个实施例的特定定向仅出于说明性目的，且在一些应用中所述实施例可相对于所展示定向旋转。本文提供的描述及所附权利要求书涉及在各种特征之间具有描述的关系的任何结构，无论所述结构是否处于图的特定定向中或还是相对于此定向旋转。
除非另有指示，否则所附说明的横截面视图仅展示横截面的平面内的特征，且不展示横截面的平面后的材料，以便简化图式。
当一结构在上文指称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，其可直接在另一结构上或也可存在中介结构。相比之下，当一结构被指称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非另外明确陈述)，而是指示直立对准。
结构(例如，层、材料等)可被称为“垂直延伸”以指示所述结构大体上从底层基底(例如，衬底)向上延伸。垂直延伸结构可基本上正交于所述基底的上表面延伸，或不正交于所述基底的上表面延伸。
一些实施例包含一种具有沿着第一方向延伸的数字线的集成组合件。所述数字线通过中介区彼此间隔。所述数字线中的每一者沿着正交于所述第一方向的横截面具有第一宽度。所述中介区中的每一者沿着所述横截面也具有所述第一宽度。所述数字线中的每一者具有处于第一高度的顶表面。垂直延伸支柱在所述数字线之上。所述支柱中的每一者包含垂直延伸于上源极/漏极区与下源极/漏极区之间的晶体管沟道区。所述下源极/漏极区与所述数字线耦合。所述支柱中的每一者沿着所述横截面具有所述第一宽度。所述中介区向上延伸于所述支柱之间且从所述上源极/漏极区的顶表面到所述数字线的底表面具有所述第一宽度。存储元件与所述上源极/漏极区耦合。字线沿着与所述第一方向相交的第二方向延伸。所述字线包含邻近所述沟道区的栅极区。屏蔽线在所述中介区内且沿着所述第一方向延伸。所述屏蔽线中的每一者具有处于大于或等于所述第一高度的第二高度的顶表面。
一些实施例包含一种形成集成组合件的方法。支撑结构经形成以在参考结构之上包括绝缘材料。所述参考结构包括金属且经配置为水平延伸部。堆叠经形成于所述支撑结构之上。所述堆叠包括数字线材料之上的半导体材料。所述堆叠经图案化成沿着第一方向延伸的轨。所述轨通过第一沟槽彼此间隔。所述图案化穿通所述绝缘材料以留下沿着所述第一沟槽的底部暴露的所述参考结构的上表面。所述轨中的每一者具有顶表面，且具有从所述顶表面向下延伸的侧壁面。所述将所述堆叠图案化成所述轨将所述数字线材料形成为沿着所述第一方向延伸的数字线。形成覆盖所述轨的所述顶表面及所述侧壁面的绝缘壳。所述绝缘壳使所述第一沟槽变窄。所述参考结构的所述上表面沿着所述变窄的第一沟槽的底部暴露。形成在所述变窄的第一沟槽内且在所述变窄的第一沟槽的所述底部处直接抵靠所述参考结构的所述暴露上表面的导电屏蔽线。形成沿着第二方向延伸的第二沟槽。所述第二方向与所述第一方向相交。所述第二沟槽将所述轨的上区图案化成支柱且不图案化所述轨的下区。所述轨的所述下区包含所述数字线。字线经形成于所述第二沟槽内。所述半导体材料的底部区段经掺杂以形成下源极/漏极区。所述下源极/漏极区与所述数字线耦合。所述半导体材料的顶部区段经掺杂以形成上源极/漏极区。沟道区垂直地位于所述下源极/漏极区与所述上源极/漏极区之间。所述字线邻近所述沟道区。存储元件经形成以与所述上源极/漏极区耦合。
一些实施例包含一种形成集成组合件的方法。形成在数字线材料之上包括半导体材料的堆叠。所述堆叠经图案化成沿着第一方向延伸的轨。所述轨通过第一沟槽彼此间隔。所述轨具有顶表面，且具有从所述顶表面向下延伸的侧壁面。所述将所述堆叠图案化成所述轨将所述数字线材料形成为沿着所述第一方向延伸的数字线。形成覆盖所述轨的所述顶表面及所述侧壁面的绝缘材料。所述绝缘材料使所述第一沟槽变窄。导电屏蔽线经形成于所述变窄的第一沟槽内。形成沿着第二方向延伸的第二沟槽。所述第二方向与所述第一方向相交。所述第二沟槽将所述轨的上区图案化成支柱且不图案化所述轨的下区。所述轨的所述下区包含所述数字线。字线经形成于所述第二沟槽内。所述半导体材料的底部区段经掺杂以形成下源极/漏极区。所述下源极/漏极区与所述数字线耦合。所述半导体材料的顶部区段经掺杂以形成上源极/漏极区。沟道区垂直地位于所述下源极/漏极区与所述上源极/漏极区之间。所述字线邻近所述沟道区。存储元件经形成以与所述上源极/漏极区耦合。存储元件包括存储器阵列的存储器单元。所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸。所述屏蔽线中的每一者沿着所述存储器阵列的第一外围边缘具有第一端且沿着所述存储器阵列的第二外围边缘具有与所述存储器阵列的所述第一外围边缘成相对关系的第二端。所述导电屏蔽线中的每一者的所述第一及第二端中的至少一者与参考电压源电连接。
依据法规，已用关于结构及方法特征或多或少特定的语言描述了本文中公开的标的物。然而，应理解，权利要求书不限于展示及描述的特定特征，因为本文中公开的意义包括实例实施例。因此，权利要求书应按字面意义提供全部范围，且应根据等同原则适当地解释。

Claims (47)

1.一种集成组合件，其包括：
数字线，其沿着第一方向延伸；所述数字线通过中介区彼此间隔；所述数字线中的每一者沿着正交于所述第一方向的横截面具有第一宽度；所述中介区中的每一者沿着所述横截面也具有所述第一宽度；所述数字线中的每一者具有处于第一高度的顶表面；
所述数字线之上的垂直延伸支柱；所述垂直延伸支柱中的每一者包括晶体管沟道区及上源极/漏极区；下源极/漏极区在所述沟道区之下且与所述数字线耦合；所述晶体管沟道区垂直延伸于所述下源极/漏极区与所述上源极/漏极区之间；所述垂直延伸支柱中的每一者沿着所述横截面具有所述第一宽度；所述中介区向上延伸到所述垂直延伸支柱之间且包括从所述上源极/漏极区的顶表面到所述数字线的底表面的所述第一宽度；
存储元件，其与所述上源极/漏极区耦合；
字线，其沿着与所述第一方向相交的第二方向延伸；所述字线包含邻近所述沟道区的栅极区；及
屏蔽线，其在所述中介区内且沿着所述第一方向延伸；所述屏蔽线中的每一者具有处于大于或等于所述第一高度的第二高度的顶表面。
2.根据权利要求1所述的集成组合件，其中所述存储元件是电容器。
3.根据权利要求1所述的集成组合件，其中所述垂直延伸支柱包括一或多种半导体材料。
4.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；其中列中的一者是边缘列；所述边缘列具有沿着一个侧延伸的所述中介区中的一者且具有沿着与所述一个侧成相对关系的第二侧延伸的边缘区；所述中介区内的所述屏蔽线是第一屏蔽线且经配置为垂直延伸板；所述屏蔽线中的一者在所述边缘区内且是第二屏蔽线；所述第二屏蔽线经配置为与所述第一屏蔽线不同且包括将垂直延伸区连接到水平延伸区的肘区。
5.根据权利要求1所述的集成组合件，其中所述屏蔽线中的每一者沿着所述横截面具有第二宽度；且其中所述第二宽度小于或等于所述第一宽度的约一半。
6.根据权利要求5所述的集成组合件，其中所述第二宽度小于或等于所述第一宽度的约三分之一。
7.根据权利要求1所述的集成组合件，其中所述下源极/漏极区中的每一者具有处于第三高度的顶表面，且其中所述第二高度大于或等于所述第三高度。
8.根据权利要求7所述的集成组合件，其中所述字线中的每一者具有处于第四高度的底表面，且其中所述第二高度小于所述第四高度。
9.根据权利要求1所述的集成组合件，其中所述数字线包括第一导电材料，所述屏蔽线包括第二导电材料且所述字线包括第三导电材料；且其中所述第一、第二及第三导电材料中的至少一者不同于所述第一、第二及第三导电材料中的至少另一者。
10.根据权利要求1所述的集成组合件，其中所述数字线包括第一导电材料，所述屏蔽线包括第二导电材料且所述字线包括第三导电材料；其中所述第一、第二及第三导电材料是相同组合物；且其中所述相同组合物包括金属。
11.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；且进一步包括所述存储器阵列之下的含金属参考结构；所述屏蔽线中的每一者具有直接邻近于所述含金属参考结构的上表面的底表面。
12.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；其中所述屏蔽线中的每一者具有沿着所述存储器阵列的外围边缘的端；且进一步包括：
参考结构，其从所述存储器阵列偏移；及
互连件，其从所述屏蔽线的所述端延伸到所述参考结构。
13.根据权利要求12所述的集成组合件，其中所述参考结构是含金属板。
14.根据权利要求12所述的集成组合件，其中所述参考结构从所述存储器阵列垂直偏移。
15.根据权利要求12所述的集成组合件，其中所述参考结构从所述存储器阵列横向偏移。
16.根据权利要求12所述的集成组合件，其中所述参考结构的至少一部分从所述存储器阵列横向偏移且还从所述存储器阵列垂直偏移。
17.根据权利要求12所述的集成组合件，其中所述存储器阵列在垂直堆叠的层面布置的存储器层面内。
18.根据权利要求17所述的集成组合件，其中所述垂直堆叠的层面布置包含所述存储器层面之下的下层面；所述下层面包括与所述存储器层面的电路系统耦合的控制电路系统。
19.根据权利要求18所述的集成组合件，其中所述参考结构沿着所述下层面。
20.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；其中所述屏蔽线中的每一者具有第一端且具有与所述第一端成相对关系的第二端；且进一步包括：
第一参考结构，其从所述存储器阵列的第一侧横向偏移；
第二参考结构，其从所述存储器阵列的第二侧横向偏移；
第一互连件，其从所述屏蔽线的所述第一端延伸到所述第一参考结构；及
第二互连件，其从所述屏蔽线的所述第二端延伸到所述第二参考结构。
21.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；其中所述屏蔽线中的每一者具有第一端且具有与所述第一端成相对关系的第二端；且进一步包括：
第一参考结构，其从所述存储器阵列的第一侧横向偏移；
第二参考结构，其从所述存储器阵列的第二侧横向偏移；
第一互连件，其从第一组所述屏蔽线的所述第一端延伸到所述第一参考结构；及
第二互连件，其从第二组所述屏蔽线的所述第二端延伸到所述第二参考结构；所述第二组包括与所述第一组不同的屏蔽线。
22.根据权利要求1所述的集成组合件，其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；且进一步包括：
参考结构，其在外围包围所述存储器阵列；及
互连件，其从所述屏蔽线延伸到所述参考结构。
23.根据权利要求22所述的集成组合件，其中所述参考结构从所述存储器阵列垂直偏移。
24.一种形成集成组合件的方法，其包括：
在参考结构之上形成包括绝缘材料的支撑结构；所述参考结构包括金属且经配置为水平延伸扩展件；
在所述支撑结构之上形成堆叠；所述堆叠包括数字线材料之上的半导体材料；
将所述堆叠图案化成沿着第一方向延伸的轨；所述轨通过第一沟槽彼此间隔；所述图案化穿通所述绝缘材料以留下沿着所述第一沟槽的底部暴露的所述参考结构的上表面；所述轨中的每一者具有顶表面，且具有从所述顶表面向下延伸的侧壁面；所述将所述堆叠图案化成所述轨将所述数字线材料形成为沿着所述第一方向延伸的数字线；
形成覆盖所述轨的所述顶表面及所述侧壁面的绝缘壳；所述绝缘壳使所述第一沟槽变窄；所述参考结构的所述上表面沿着所述变窄的第一沟槽的底部暴露；
形成在所述变窄的第一沟槽内且在所述变窄的第一沟槽的所述底部处直接抵靠所述参考结构的所述暴露上表面的导电屏蔽线；
形成沿着第二方向延伸的第二沟槽；所述第二方向与所述第一方向相交；所述第二沟槽将所述轨的上区图案化成支柱且不图案化所述轨的下区；所述轨的所述下区包含所述数字线；
在所述第二沟槽内形成字线；
掺杂所述半导体材料的底部区段以形成下源极/漏极区；所述下源极/漏极区与所述数字线耦合；
掺杂所述半导体材料的顶部区段以形成上源极/漏极区；沟道区垂直地位于所述下源极/漏极区与所述上源极/漏极区之间；所述字线邻近所述沟道区；及
形成与所述上源极/漏极区耦合的存储元件。
25.根据权利要求24所述的方法，其中所述半导体材料的所述底部区段在形成所述字线前进行掺杂；且其中所述半导体材料的所述顶部区段在形成所述字线之后进行掺杂。
26.根据权利要求24所述的方法，其进一步包括：
在所述变窄的第一沟槽内形成导电屏蔽材料；所述导电屏蔽材料基本上填充所述变窄的第一沟槽；及
减小所述导电屏蔽材料的高度使得所述导电屏蔽材料与所述数字线及所述轨的所述半导体材料的仅下段垂直重叠；具有所述减小高度的所述导电屏蔽材料是所述导电屏蔽线。
27.根据权利要求26所述的方法，其中所述半导体材料的与所述屏蔽材料垂直重叠的所述下段包含所述下源极/漏极区的全部。
28.根据权利要求26所述的方法，其中所述导电屏蔽材料的所述高度在形成所述字线前减小。
29.根据权利要求26所述的方法，其中所述导电屏蔽材料的所述高度在形成所述字线之后减小。
30.根据权利要求24所述的方法，其中所述变窄的沟槽从所述半导体材料的顶部到所述数字线材料的底部具有均匀宽度。
31.根据权利要求24所述的方法，其进一步包括形成从所述参考结构到经配置以将所述参考结构保持在参考电压下的电路系统的电连接。
32.一种形成集成组合件的方法，其包括：
在数字线材料之上形成包括半导体材料的堆叠；
将所述堆叠图案化成沿着第一方向延伸的轨；所述轨通过第一沟槽彼此间隔；所述轨具有顶表面，且具有从所述顶表面向下延伸的侧壁面；所述将所述堆叠图案化成所述轨将所述数字线材料形成为沿着所述第一方向延伸的数字线；
形成覆盖所述轨的所述顶表面及所述侧壁面的绝缘材料；所述绝缘材料使所述第一沟槽变窄；
在所述变窄的第一沟槽内形成导电屏蔽线；
形成沿着第二方向延伸的第二沟槽；所述第二方向与所述第一方向相交；所述第二沟槽将所述轨的上区图案化成支柱且不图案化所述轨的下区；所述轨的所述下区包含所述数字线；
在所述第二沟槽内形成字线；
掺杂所述半导体材料的底部区段以形成下源极/漏极区；所述下源极/漏极区与所述数字线耦合；
掺杂所述半导体材料的顶部区段以形成上源极/漏极区；沟道区垂直地位于所述下源极/漏极区与所述上源极/漏极区之间；所述字线邻近所述沟道区；
形成与所述上源极/漏极区耦合的存储元件；其中所述存储元件由存储器阵列的存储器单元组成；其中所述数字线沿着所述存储器阵列的列延伸且所述字线沿着所述存储器阵列的行延伸；其中所述导电屏蔽线中的每一者具有沿着所述存储器阵列的第一外围边缘的第一端且具有沿着与所述存储器阵列的所述第一外围边缘成相对关系的所述存储器阵列的第二外围边缘的第二端；及
电连接所述导电屏蔽线中的每一者的所述第一及第二端中的至少一者与参考电压源。
33.根据权利要求32所述的方法，其中所述导电屏蔽线包括导电掺杂硅。
34.根据权利要求32所述的方法，其中所述半导体材料的所述底部区段在形成所述字线前进行掺杂；且其中所述半导体材料的所述顶部区段在形成所述字线之后进行掺杂。
35.根据权利要求32所述的方法，其进一步包括：
在所述变窄的第一沟槽内形成导电屏蔽材料；所述导电屏蔽材料基本上填充所述变窄的第一沟槽；及
减小所述导电屏蔽材料的高度使得所述导电屏蔽材料与所述数字线及所述轨的所述半导体材料的仅下段垂直重叠；具有所述减小高度的所述导电屏蔽材料是所述导电屏蔽线。
36.根据权利要求35所述的方法，其中所述半导体材料的与所述屏蔽材料垂直重叠的所述下段包含所述下源极/漏极区的全部。
37.根据权利要求35所述的方法，其中所述导电屏蔽材料的所述高度在形成所述字线前减小。
38.根据权利要求35所述的方法，其中所述导电屏蔽材料的所述高度在形成所述字线之后减小。
39.根据权利要求32所述的方法，其中所述变窄的沟槽从所述半导体材料的顶部到所述变窄的沟槽的底部具有均匀宽度。
40.根据权利要求32所述的方法，其中所述电连接所述导电屏蔽线中的每一者的所述第一及第二端中的所述至少一者与所述参考电压源包括电连接所述导电屏蔽线中的每一者的所述第一及第二端中的所述至少一者与含金属参考结构。
41.根据权利要求40所述的方法，其中所述参考结构是板。
42.根据权利要求40所述的方法，其中所述参考结构从所述存储器阵列垂直偏移。
43.根据权利要求40所述的方法，其中所述参考结构是所述存储器阵列的所述第一及第二外围边缘中的邻近者，且从所述存储器阵列的所述第一及第二外围边缘中的所述一者横向偏移。
44.根据权利要求40所述的方法，其中所述参考结构在外围包围所述存储器阵列。
45.根据权利要求44所述的方法，其中所述参考结构从所述存储器阵列垂直偏移。
46.根据权利要求32所述的方法，其中所述参考电压源是邻近于所述存储器阵列的所述第一外围边缘的第一参考电压源，且包括：
形成从所述导电屏蔽线的至少一些所述第一端到所述第一参考电压源的电连接；及
形成从所述导电屏蔽线的至少一些所述第二端到邻近于所述存储器阵列的所述第二外围边缘的第二参考电压源的电连接。
47.根据权利要求32所述的方法，其中所述参考电压源是第一参考电压源，且包括：
使用第一互连件形成从第一组所述导电屏蔽线的所述第一端到所述第一参考电压源的电连接；及
使用第二互连件形成从第二组所述导电屏蔽线的所述第二端到第二参考电压源的电连接；所述第二组包括不同于所述第一组的导电屏蔽线。
CN202080018554.8A 2019-03-06 2020-03-05 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法 Pending CN113544848A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962814664P 2019-03-06 2019-03-06
US62/814,664 2019-03-06
PCT/US2020/021103 WO2020181043A1 (en) 2019-03-06 2020-03-05 Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies

Publications (1)

Publication Number Publication Date
CN113544848A true CN113544848A (zh) 2021-10-22

Family

ID=72334692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018554.8A Pending CN113544848A (zh) 2019-03-06 2020-03-05 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法

Country Status (4)

Country Link
US (2) US11069687B2 (zh)
KR (1) KR20210125601A (zh)
CN (1) CN113544848A (zh)
WO (1) WO2020181043A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020181043A1 (en) * 2019-03-06 2020-09-10 Micron Technology, Inc. Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
US11600535B2 (en) 2020-05-06 2023-03-07 Micron Technology, Inc. Integrated assemblies having conductive material along three of four sides around active regions, and methods of forming integrated assemblies
US11877445B2 (en) 2021-01-15 2024-01-16 Micron Technology, Inc. Integrated assemblies and semiconductor memory devices
US11594536B2 (en) * 2021-03-10 2023-02-28 Micron Technology, Inc. Integrated assemblies and semiconductor memory devices
US20220375942A1 (en) * 2021-05-18 2022-11-24 Micron Technology, Inc. Microelectronic devices including memory cell structures, and related methods and electronic systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
DE102005021825A1 (de) * 2005-05-11 2006-11-16 Infineon Technologies Ag Halbleiterspeichervorrichtung mit verbesserter Ladungserhaltung durch Bitleitungsabschirmung
JP2007194267A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体記憶装置
US8097504B2 (en) * 2007-06-26 2012-01-17 Sandisk Technologies Inc. Method for forming dual bit line metal layers for non-volatile memory
US8530312B2 (en) * 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9070584B2 (en) 2013-05-24 2015-06-30 Nanya Technology Corp. Buried digitline (BDL) access device and memory array
US9847337B1 (en) * 2016-12-27 2017-12-19 Micron Technology, Inc. Memory arrays comprising ferroelectric capacitors
US10546811B2 (en) * 2017-05-10 2020-01-28 Micron Technology, Inc. Assemblies which include wordlines over gate electrodes
US10229874B1 (en) 2018-03-22 2019-03-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
EP3599245A1 (en) 2018-07-27 2020-01-29 Dompé farmaceutici S.p.A. Il-17a binding polypeptides and medical uses thereof
WO2020181043A1 (en) * 2019-03-06 2020-09-10 Micron Technology, Inc. Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies

Also Published As

Publication number Publication date
US20200286895A1 (en) 2020-09-10
US20210327883A1 (en) 2021-10-21
KR20210125601A (ko) 2021-10-18
WO2020181043A1 (en) 2020-09-10
US11069687B2 (en) 2021-07-20
US11581317B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
CN111697054B (zh) 包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法
EP2215658B1 (en) Semiconductor constructions and methods of forming capacitors
EP1897134B1 (en) Two-sided surround access transistor for a 4.5f2 dram cell
US11069687B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
CN110383477B (zh) 具有与存取装置耦合的主体连接线的设备
CN112071839A (zh) 存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法
US10896909B2 (en) Integrated assemblies, and methods of forming integrated assemblies
CN113454779A (zh) 具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法
US20200286898A1 (en) Integrated Assemblies Having Dielectric Regions Along Conductive Structures, and Methods of Forming Integrated Assemblies
US6291335B1 (en) Locally folded split level bitline wiring
CN111009526A (zh) 集成组合件及形成集成组合件的方法
CN110993604A (zh) 形成集成式组合件的方法
US11563010B2 (en) Integrated assemblies, and methods of forming integrated assemblies
US6753252B2 (en) Contact plug formation for devices with stacked capacitors
CN111293116A (zh) 集成式组合件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination