TWI222342B - Technique for reducing the number of layers in a multilayer circuit board - Google Patents

Description

1222342 (1) 玖、發明說明 【發明所屬之技術領域】 本發明通常與多層電路板有關.，且更尤其是與降低多 層電路板層數之方法有關。 【先前技術】 長久以來已經使用印刷電路板完成電子零件間之電氣 連結。第一這種電路板在其上表面上只有一單訊號層，用 鲁 於在上面所安裝之電子零件之間路由電氣訊號。這些單訊 號層電路板對於安裝在相同電路板上之電子零件間所能路 由之電氣訊號數具嚴重之限制。那就是，安裝在一單訊號 層電路板上之電子零件間所能路由之電氣訊號數爲單訊號 層面積總量所限制。 相關於單訊號層電路板之面積限制引起多層印刷電路 板之開發。這種多層印刷電路板可爲單或雙面且在其表面 上可具多個訊號層並埋植在多層印刷電路板內。因此，這 · 種多層印刷電路板已允許大量增加安裝在相同電路板上之 電子零件間可路由之電氣訊號。 當使用具高密度封裝之電子零件時，利用多層印刷電 路板已尤其有利。那就是，具高密度封裝之電子零件通 常需要多層之多層印刷電路板與安裝在相同電路板上之其 它電子零件作電氣連結。事實上，電子零件封裝密度一向 代表層數，在多層印刷電路板上安裝電子零件後即提供該 層數。雖然一多層印刷電路板可提供之層數理論上爲無限 -6- (2) (2)1222342 ，但當多層印刷電路板之層數超出一合理數目時會產生問 題，尤其是當嘗試在電子零件間路由高速電氣訊號時。例 如，當在多層印刷電路板之不同層之間作電氣連結時，通 常使用導電穿孔。雖然這些導電穿孔允許在一多層印刷電 路板內之不同層間有直接之垂直電氣連結，卻具有與經此 傳播訊號之效能有反作用之這些導電穿孔相關之內在寄 生物。那就是，這些導電穿孔具內在寄生阻抗、容抗、及 感抗，其對沿著各導電穿孔傳播之訊號具反作用。而且，· 這些內在寄生物對一印刷電路板之可製造性亦具反作用且 因此對其成本亦具反作用。由於其對訊號效能之反作用， 這些內在寄生物亦限制沿各導電穿孔傳播之訊號之頻寬。 這些反作用只當多層印刷電路板之層數增加時才增加。 可參考美國專利申請案號09/651，188導引至訊號 通道路由且目標亦在降低多層電路板之層數。然而，甚至 利用所發表之訊號通道路由方法，預期的是進一步之增進 有鑑於前述，會預期要提供一種方法，用於增加安裝 在一多層印刷電路板上之電子零件之間所作之電氣連結數 而不致增加多層印刷電路板之層數。更尤其是，會預期要 提供一種方法，用於以有效率及有效成本方式，降低多層 電路板之層數。 【發明內容】 發明槪要 -7- (3) (3)1222342 根據本發明，提供一種用於降低一多層電路板層數之 方法。多層電路板具多數導電訊號層，用於至和從安裝在 多層電路板一表面上之至少一電子零件加以路由電氣訊號 。在一較佳實施例中，藉由在從多層電路板表面延伸至多 數導電訊號層之至少其中一層的多層電路板中形成多數導 電穿孔加以實現這方法。藉由安排表面使得至少兩電源/ 接地接腳之第一組相當於第一穿孔且至少兩電源/接地接 腳之第二組相當於位在第一穿孔近鄰之第二穿孔進而加以 實現這方法，因此，在表面上產生一通道且在多數訊號層 之第一層上產生一通道，並經由多數導電訊號層之第一層 上之通道路由一第一多數電氣訊號。 根據本發明另一觀點，提供一增進式多層電路板。該 多層電路板其多數導電訊號層，用於至和從安裝在多層電 路板一表面上之至少一電子零件加以路由電氣訊號。 多層電路板在從多層電路板表面延伸至多數導電訊號 層之至少其中一層的多層電路板中包含多數導電穿孔。多 層電路板額外包含相當於第一穿孔之至少兩電源/接地接 腳之一第一組及相當於一第二穿孔之至少兩電源/接地接 腳之一第二組，其中之第二穿孔位在第一穿孔近鄰，並被 安排成在表面上產生一通道且在多數訊號層之第一層上產 生一通道。多層電路板額外包含經由多數導電訊號層第一 層上之通道加以路由之第一多數電氣訊號路徑。 根據本發明進一步觀點，多數導電訊號層一向由至少 一電介層所分開。而且，至少某些多數導電訊號層一向由 -8 - (4) (4)1222342 至少一導電電源/接地平面層所分開。而且，多層電路板 表面一向主要爲一導電電源/接地平面層。 參考如附圖中所示之典範實施例，現將對本發明更加 詳細說明。雖然參考較佳實施例說明本發明如下’應了解 的是本發明未侷限於此。那些在此處接近學說之技術中具 有一般技能的人將認知到額外之實施、修飾’及實施例， 以及其它利用領域，如此處之發表及請求，該領域是在本 發明範圍內，且對於這領域’本發明可顯著加以利用。 【實施方式】 較佳實施例詳細說明 本發明一電源路由方法是設計成使自由通道路由方法 達最佳化，美國專利申請案號〇9 / 651，188中發表該方 法，據以藉以參考，納入該專利。如第1圖中所示，先前 發表之方法包含一多層印刷電路板1 0。那就是’多層印 刷電路板1 〇納入本發明之觀念’俾能降低多層印刷電路 % 板1 0之層數。 多層印刷電路板1 0包含一主要（頂）層1 2、一次要 (底）層14、多數訊號層16、及多數電源/接地平面層 1 8。應注意的是，如以下所將更加詳述者’要不是形成在 上面之接觸墊和測試訊號管線，主要層1 2和次要層1 4主 要爲電源/接地平面層。 多層印刷電路板1 0亦包含一用於以電氣式連接所選 取之多數訊號層1 6 (即，訊號層1 6 a和1 6 c )之第一過度 -9- (5) (5)1222342 穿孔（穿孔）20，一用於以電氣式連接主要層12之第二 過度穿孔（穿孔）22，次要層14，及所選取之多數電源 /接地平面層18(即，電源/接地平面層18a或i8b)， 一用於以電氣式連接所選取多數訊號層1 6 (即，訊號層 16a和16d )之埋植穿孔24，以及一用於以電氣式將訊號 層16a連接至形成在主要層12 —接觸墊28之微穿孔26 〇 目前發表之方法可聯合第1圖中所示之多層印刷電路 鲁 板1 〇使用，或另外能獨立使用，加以設計成無礙之通道 ，經由該通道可達成額外之路由或突破。因此，第1圖之 多層印刷電路板1 〇只是範例而已，因可隨即使用習知之 多層電路板。 參考第2圖，表示一具有1152輸入/輸出（I/O) 接觸點之電子零件之表面粘著格陣列封裝之配置圖30。 第2圖亦表示一代表與1/ Ο接觸有關之訊號型式之說明 圖。 爲了更加了解這詳細說明，俾能增加解析度，第3圖 表示第2圖中所示配置圖30之一象限32(即，右上象限 )。第4 一個圖直接與第3圖中所示象限32 —致。第2 圖中之訊號型式說明圖亦適用第3圖，以及第4B — 7B圖 。第4 A圖不使用說明圖符號且爲淸楚起見而加以簡化。 然而，第4A圖表示與第2和3圖中所示之相同象限且因 此其相同之配置。 參考第4A圖，表示多層印刷電路板10之主要層12 -10- (6) (6)1222342 之部位3 4。如以上所示，主要層1 2之這部位3 4直接與 第3圖中所示之象限3 2 —致。那就是，主要層12之這部 位 34相當於多層印刷電路板1 0之部位，其中，具有 1 152 1/ 0接觸點之表面粘著格陣列封裝之電子零件之一 象限是安裝在多層印刷電路板1 0上。 如以上所示，要不是形成在上面之接觸墊和測試訊號 管路，主要層12主要爲一電源/接地平面層。更尤其是 ，主要層12包含一以電氣式連接至接地接觸墊（即，說 · 明圖中之 GND )，但非以電氣式連接至電源接觸墊（即 說明圖中之 VA和 VB )，或訊號接觸墊（即，說明圖中 之訊號）之接地平面。 如第4A圖中所示爲了產生自由通道90，本發明之電 源路由方法策略性使用包含安排成一特定圖案之接腳8 1 和穿孔82之狗骨頭墊80。注意到用以產生通道之大半狗 骨頭墊80包含兩接腳81。每一穿孔82亦可能包含具某 些電路板圖樣之二個以上接腳8 1。與穿孔82相關之所有 · 接腳8 1應具相同電位。在一單穿孔82上一特定圖案之雙 倍電源或接地接腳連結點8 1允許形成自由通道90。每一 穿孔82之雙倍接腳81不只允許在主要層12表面上形成 通道90，如下列之進一步說明，而且允許在其它層中形 成通道。 在許多情況中，在一單封裝中就只有許多（如不夠多 )電源和接地接腳對訊號接腳。因此可看到使用電源路由 方法開啓更多連續之自由通道，然後可使用該自由通道路 -11 - (7) (7)1222342 由訊號。當路由差動對時可看到所發表方法之另一優點， 因針對被分成封裝接腳，它允許邊靠邊路由兩訊號。 第4B圖表示安裝在主要層12上之狗骨頭墊80和零 件墊85之截面圖。第4B圖中之各層相當於與第1圖有關 ，以上所說明之各層。 第5 A圖表示多層印刷電路板1 0之訊號層1 6a部位 42。如以上所示，訊號層16a之這部位42與第3圖所示 之象限3 2直接一致。那就是，這部位42相當於多層印刷 鲁 電路板1〇之部位，其中，具有1152 I/O接觸點之表面 粘著格陣列封裝之電子零件之一象限是安裝在多層印刷電 路板1 0上。訊號層1 6a包含用以容納被動零件之通道72 。不像以訊號通道路由，電源路由通道將實際形成在第一 訊號層16a上而非第二訊號層16b上且因此將提供訊號及 微穿孔通道之更好分佈。 第5B圖說明訊號層16a之截面圖。穿孔94之選取依 所選取圖樣而定。由於整體之堆疊而因此選取穿孔94。 ® 使用這種穿孔94使通道在訊號層16a上或下被開啓。 第6A圖更說明訊號層16a之右上象限。訊號層16a 包含以電氣式連接至多層印刷電路板1 〇中狗骨頭穿孔之 多數導電訊號管路44，根據本發明在多層印刷電路板1 〇 之其它層中形成通道。根據它們所攜載訊號之特一向預先 選取這些訊號管路44。那就是，訊號管路44可攜載高速 訊號。另外，訊號管路44可攜載低速訊號。 如第6 B圖中所示，主要的是，形成在多層印刷電路 -12- (8) (8)1222342 板1 〇中之微穿孔46，除訊號層1 6a外，不再延伸至多層 印刷電路板1 〇內。如下列詳述，這允許通道形成在多層 印刷電路板10其它層中之這些微穿孔46下方。 參考第7A圖，表示多層印刷電路板10之訊號層16b 部位48。如以上所示，訊號層1 6b之這部位48與第3圖 中所示之象限3 2直接一致。那就是，訊號層1 6b之這部 位48相當於多層印刷電路板1 〇之這部位，其中，具有 11 52 I/O接觸點之表面粘著格陣列封裝之電子零件之一 象限是安裝在多層印刷電路板1 0上。 訊號層16b包含以電氣式連接至訊號層16b中所形成 穿孔（第7B圖中所示）之多數導電訊號管路5 0。根據本 發明，在通道52中路由許多這些訊號管路50。那就是， 藉由多層印刷電路板10訊號層10b中穿孔之缺乏而形成 之通道允許在那裡路由多數導電訊號管路5 0。以別種方 式，如多層印刷電路板10之這和其它層中之這些區域52 存在穿孔，則將需要額外訊號層加以路由多數導電訊號管 路5 0。因此，多層印刷電路板1 0之這和其它層中之這些 區域5 2中穿孔之缺乏允許整體降低多層印刷電路板1 〇中 所需之訊號層數。在聯合目前發表之方法，使用美國專利 申請案號〇9/651，I88之方法中產生一量大通道53。這 量大通道5 3允許路由額外訊號，因此節省額外之空間。 第7B圖中表示第二訊號層16b之截面圖。在某些情 況中可使用第二階微穿孔1 〇 2，尤其是如整體層深度大槪 爲9mil時（目前製造極限）。 -13- (10) (10)1222342 摘要言之，所發表之電源路由方法策略上使用置放式 穿孔和微穿孔，俾能將到自由通道。進而隨微穿孔之使用 ，該方法將允許淸除封裝底面內之後續層空間，該封裝底 面將允許封裝內更密之路由。 這方法集中在降低印刷電路板之層數。由於自由通道 之增加，可從封裝取得更高之每層訊號數。進一步結合美 國專利申請案號09/ 6 5 ]，188中所發表之自ffi通道路虫― ，電源路由，允許高密度封裝之更輕易之突破並導致更高、鲁 之成本節省。 先前，雖然已安排各邐圖案之訊號接腳，卻尙未探究 應用電源路由而完成自由通道之電位。本發明方法允許針 對電源和接地接腳，使周穿孔（或依圖樣及電路板堆疊之， 微穿孔或任何型式之暗穿孔而定）和策略性置放之穿孔（ 或微穿孔或暗穿子）之自由路由通道結構，本發明方法可 提供降低3 0 — 5 0 %之餍數u 有關方法論，可將用以解決問題之步驟摘要如下：3 · )確認封裝底面內之電源接腳；b )策略性置放之穿孔， 俾能形成自由通道；及c )連接至一可能穿孔之兩個或更 多 ''圖樣允許"4 9塾之達辑。 * 1 * 作爲進_-·步之步驟’ d )能使用電源丨接轉路由加:以 補助訊號自由通道或反之，一起對齊兩通道/髟成一、量 大通道"。 本發明未侷限於此處所說明之特定實施例範圍中。實 在是，除此處所說明那些外，從前項說明和隨圖，對那tb ^ 15- (11) (11)1222342 技術具有一般技能者而言，本發明之各種修飾是顯而易見 的。因此，使這種修飾意圖落在下列附加請求項目之範圍 內。而且，就一特定用途之特定環境中之特定實施而言。 雖然此處已說明本發明，然而，那些具有該技術之一般技 能者將認知到其有用性並非侷限於此，且對於任何多寡之 用途，本發明可在任何多寡之環境中有利地加以實施。因 此，下列所說明之申請專利範圍應就如此處所發表之本發 明完全範圍和精神加以解釋。 · 【圖式簡單說明】 爲有助於更加完全了解本發明，現在參考附圖。這些 圖示不應被解釋爲使本發明受到限制，而只是意圖作爲範 例而.已。 第1圖爲根據本發明一多層印刷電路板之側截面圖。 第2圖表示一具有152支接腳電子零件之表面粘著格 陣列之封裝之安排。 β 第3圖表示第2圖中所示安排上層電源/接地及訊號 接腳之一象限（即，右上象限）。 第4Α圖表示穿孔置放及接腳連結後之第3圖象限。 第4Β圖表示相當於第4Α圖接地（表面）平面層部 位之一多層印刷電路板截面圖。 第5Α圖表示第1圖中所示多層印刷電路板之第一訊 號層部位。 第5Β圖表示相當於第6Α圖訊號層部位之一多層印 -16- (13) 訊號層 訊號層 訊號層 訊號層 訊號層 電源/接地平面層 電源/接地平面層 電源/接地平面層 · 過度穿孔 過度穿孔 埋植穿孔 微穿孔 接觸墊 配置圖 象限 部位 ® 部位 訊號管路 微穿孔 部位 訊號管路 區域 通道 量大通道 -18- (14)1222342 72 通道 8 0 狗骨頭墊 8 1 接腳 82 穿孔 8 5 零件墊 90 通道 94 穿孔 1 02 微穿孔 104 穿孑L 1 06 象限 1 08 象限 112 象限

-19-

Claims (1)

1. (1) (1)1222342 拾、申請專利範圍 1. 一種降低多層電路板層數之方法，該多層電路板 具多數導電訊號層，用於至和從安裝在多層電路板一表面 上之至少一電子零件加以路由電氣訊號，該方法包含下列 步驟： 在從多層電路板表面延伸至多數導電訊號層之至少其 中一層的多層電路板中形成多數導電穿孔； 安排表面使得一組至少兩電源/接地接腳電連接至一 穿孔以產生一通道之至少一部份在多數導電訊號層之至少 第一層上，該通道之部份被實位在至少兩電源/接地接腳 之至少之一下方且鄰近穿孔；和 經由多數導電訊號層之第一層上之通道之部份，路由 至少一電氣訊號路徑。 2. 如申請專利範圍第1項之方法，更包含形成穿孔（ via)，作爲一通孔（thoruyhhole)之步驟。 3 .如申請專利範圍第1項之方法，其中至少一額外組 之至少兩電源/接地接腳電連接至對應穿孔且安排以產生 至少通道之第二部份在至少多數導電訊號層之第一層上， 通道之第二部份實質位在至少一額外組之至少兩電源/接 地接腳之至少一電源/接地接腳之下方且鄰近對應穿孔以 加長通道。 4. 如申請專利範圍第1項之方法，更包含產生穿孔， 作爲一微穿孔之步驟。 5. 如申請專利範圍第1項之方法，更包含在多數導電 -20- (2) (2)1222342 訊號層之第二層上產生一通道之步驟。 6 ·如申請專利範圍第5項之方法，更包含經由多數訊 號層之第二層上之通道，路由至少電氣訊號路徑之步驟。 7 .如申請專利範圍第1項之方法，更包含在從多層電 路板表面延伸至多數導電訊號層之第一層之多層電路板中 形成額外導電穿孔之步驟，額外之導電穿孔被安排成使得 在第一多數導電穿孔下方之多數導電訊號層之第二層中形 成一通道。 8 ·如申請專利範圍第1項之方法，更包含以至少一電 介體層分離多數導電訊號層之步驟。 9 .如申請專利範圍第1項之方法，更包含爲了構成具 有一預選寬度之通道之部份而安排多數導電穿孔之步驟。 10. 如申請專利範圍第1項之方法，更包含爲了構成 一預選形狀通道之部份而安排多數導電穿孔之步驟，該形 狀爲矩形，方形、圓形、及對角形之一。 11. 如申請專利範圍第1項之方法，更包含經由淸晰 可見通道處之多數訊號層上之通道路由多數電氣訊號路徑 之步驟。 12. 如申請專利範圍第1項之方法，更包含經由通道 之部份，在一晶片封裝中央產生一開口之步驟。 13. 如申請專利範圍第1項之方法，更包含以至少一 導電電源/接地層分離至少某些多數導電訊號層之步驟。 14. 一種增進式之多層電路板’該多層電路板具多數 導電訊號層，用於至和從安裝在多層電路板一表面上之至 -21 - 1222342 Ο) 少一電子零件加以路由電氣訊號，該多層電路板包含： 在從多層電路板表面延伸至多數導電訊號層之至少其 中一層的多層電路板中之多數導電穿孔； 安排表面使得一組之至少兩電源/接地接腳電連接至 一穿孔以產生一通，道之至少一部份在多數訊號層之第一層 上，該通道之部份實質位在至少兩電源/接地接腳之一之 下方且鄰近該穿孔；和 經由多數導電訊號層之第一層上之通道之部份加以路 由之一電氣訊號路徑。 15.如申請專利範圍第14項之多層電路板，其中，該 穿孔爲通孔。 i 6.如申請專利範圍第14項之多層電路板，更包含至 少一額外組之至少兩電源/接地接腳電連接至對應穿孔且 安排以產生至少通道之第二部份在至少多數導電訊號層之 第一層上，通道之第二部份實質位在至少一額外組之至少 兩電源/接地接腳之至少一電源/接地接腳之下方且鄰近 對應穿孔以加長通道。 17.如申請專利範圍第14項之多層電路板，其中該穿 孔爲微穿孔。 1 8 .如申請專利範圍第1 4項之多層電路板，在多數訊 號層之第二層上更包含一通道。 1 9.如申請專利範圍第1 8項之多層電路板，更包含經 由多數導電訊號層第二層上之通道加以路由至少電氣訊號 -22- (4)1222342 2 0.如申請專利範圍第14項之多層電路板 從多層電路板表面延伸至多數導電訊號層之第-電路板中之額外導電穿孔，額外之導電穿孔被受 在第一多數導電穿孔下方之多數導電訊號層之負 成一通道。 2 1 .如申請專利範圍第1 4項之多層電路板， 將多數導電訊號層分離在一旁之至少一電介體1 22.如申請專利範圍第14項之多層電路板， 了構成具有一預選寬度之通道之部份而安排之爹 孔。 23 .如申請專利範圍第1 4項之多層電路板， 離至少某些多數導電訊號層之至少一導電電源/ ，更包含在 層之多層 排成使得 二層中形 更包含一 〇 更包含爲 數導電穿 更包含分 接地層。 -23- 公告本, 修正 附件lb:第92106419號專利申請案 文說明書（含申請專利範圍）無劃線替換本 民國93年3月12曰呈發明專利說明書 1222342 (塡寫本書件時請先行詳閱申請書後之申請須知，作※記號部分請勿塡寫） 840451 ※敗分類：A/政免 ※申請案號·· 92106419_ ※申請曰期:92年03月20闩 mm (中文）在多層電路板中降低層數之方法_ (英文）Technique for reducing the number of layers in a multilayer circuit board .

   發明人1 姓 名：（中文）安妮塔維齊科斯卡_ (英文）WYRZYKOWSKA, ΑΝΕΤΑ D._ 住居所地址：（中文）加拿大安大略省卡納逹雪爾奎斯特五十二 號 ___ (英文）52 Shearer Crest , Kanata，Ontario , Canada K2L 3N2

   申請人1 姓名或名稱：（中文）北電網絡有限公司 (英文）NORTEL NETWORKS LIMITED

   住居所地址：（中文）加拿大魁北克省聖羅蘭阿弗雷德諾貝爾大 道二三五一號_ (或營業所）（英文）2351 Boul_evard Alfred-NobeK St. Laurent , Quebec H4S 2A9，Canada 國 籍：（中文）加拿大_ (英文）CANADA 代表人：（中文）1.霍姆斯_安德森 _ (英文）1. ANDERSON, HQLMRS W._ 1222342

   附件lb:第92106419號專利申請案 中文說明書劃替換頁 民國93年3月Ϊ7曰呈 如§者如爲微穿孔1 0 2之穿孔因製造極限而不實際時， 可使用穿孔1〇4。如使用微穿孔作爲電源路由，則形成於 表面層12下方所有層上之主要通道將會存在。此外，在 微穿孔下方層上將開啓另一通道（即，因微穿是那麼淺， 故在第三層上或上方將看不見N+1，微穿孔頂部一訊號 1 ( N = 2 ) ) 〇 第8圖表示本發明方法所足以節省之訊號層。尤其是 ，如已實施習知之穿孔圖樣。在訊號層（1 6 c )上將會需 要額外之3 1個訊號。因此，本發明之方法（聯合先前發 表之自由通道訊號路由）已造成一層之節省。 第9圖只是提供表示標準象限1〇6和通道化象限1〇8 間之比較。如第9圖之例證，通道化象限使空間節省增加 第10圖爲一主要層12之電位電源路由圖樣之另一種 圖示。三個通道90產生自含接腳81與穿孔82之狗骨頭 墊80之定位。接腳81可爲相同電位之電源及/或接地接 φ 腳，但不含訊號接腳。 第1 1圖說明可出現在任何後續訊號層上之通道化象 限1 1 2，如第1圖中之說明和如美國專利申請案號 09 / 6 5 1，188中之說明，該後續訊號層可與訊號自由通 道路由組合，俾能形成量大通道。參考第7Α圖，以上表 示並說明經由這些量大通道5 3之訊號路由。 -14- 1222342一

   V2) 刷電路板截面圖。 第6A圖表示第1圖中所示多層印刷電路板之第一訊 號層部位之通道路由。 第6B圖表示相當於第4A圖訊號層部位之一多層印 刷電路板截面圖。 第7A圖表示第1圖中所示多層印刷電路板之第二訊 號層部位。 第7B圖表示相當於第7A圖第二訊號層部位之一多 層印刷電路板截面圖。 第8圖表示使用習知穿孔圖樣之假設性第三訊號層。 第9圖表示多層板之所有四個象限，其中，右上方爲 一通道化象限。 第1 〇圖表示依序使電源接腳變成兩倍之多，在第1 圖中所示之多層印刷電路板一表面上產生一自由通道。 第1 1圖表示第1圖中多層印刷電路板之一通道化象 限0 〔主要元件對照表〕 9 電介體層 10 多層印刷電路板 12 主要層 14 次要層 -17-