TW579580B - Structure and method for fabrication of a leadless chip carrier with embedded antenna - Google Patents

Structure and method for fabrication of a leadless chip carrier with embedded antenna Download PDF

Info

Publication number
TW579580B
TW579580B TW091116764A TW91116764A TW579580B TW 579580 B TW579580 B TW 579580B TW 091116764 A TW091116764 A TW 091116764A TW 91116764 A TW91116764 A TW 91116764A TW 579580 B TW579580 B TW 579580B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
bonding pad
patent application
signal bonding
Prior art date
Application number
TW091116764A
Other languages
English (en)
Inventor
Roberto Coccioli
Mohamed Megahed
Hassan S Hashemi
Original Assignee
Conexant Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems Inc filed Critical Conexant Systems Inc
Application granted granted Critical
Publication of TW579580B publication Critical patent/TW579580B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

579580 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（） 發明背景 本發是名稱爲「無引線晶片載體設計與結構」而序 號爲09/7 1 3,834號且於2000年十一月15日申請並讓渡給 本申請案的受讓人之待審專利申請案的部分接續案，且宣 告對於其申請日期之利益，並將其附於此供參考。 1. 發明範圍 本發明大體上是關於半導體晶片封裝的領域。更特別 地’本發明是在無引線晶片載體設計及結構的領域。 2. 背景技藝 半導體製造工業持續面臨對於更小與更複雜的晶粒之 需求。這些更小與更複雜的晶粒也必須以更高的頻率運 行。更小、更複雜與更快的裝置之需求不僅在晶粒製造本 身，也在用於容納晶粒且提供電連接至「晶片外」（off一 chip)裝置的各種封裝體、結構或載體的製造中導致新的挑 例如，對於更高頻率的裝置-尤其是「晶片上」（on一 chip)與「晶片外」的寄生性-之需求必須減至最小。例 如，寄生性電感、電容與電阻-其全部對於晶粒與它的相 關晶片外元件之電性有不利的影響-必須減至最小。因爲 RF(「無線電頻率」）半導體裝置以高頻運行，故這些裝置 (即，RF裝置）構成一種顯著的裝置，其特別需要很低的寄 生性。 I 0¾ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 579580 經濟部智慧財產局8工消費合作社印製 A7 B7五、發明説明（j 最近，相對於離散的半導體封裝體而言，表面安裝晶 片與晶片載體已經普及。離散的半導體封裝體典型上具有 大量的「接腳」，其可能須要先相當大的空間，也稱爲 「腳印」，用於將分離的半導體封裝體安裝及電連接至印 刷電路板。此外，與離散的半導體封裝體有關的成本與時 間及與在印刷電路板中鑽出大量孔有關的成本與時間是替 代物-諸如表面安裝裝置與晶片載體-爲何已經普及的最 主要理由。 在此技藝中已做各種嘗試，以達成不同的晶片載體設 計。日本1 03 1 307 1號公告-於1 998年十一月24日公告， 名稱爲「電子零件與接線板裝置」，其發明人是Minami Masinni -揭示一種結構，其使半導體裝置放出的熱消散。 結構提供形成於一接線板中之金屬包裝的貫穿孔，接線板 將裸晶片放出的熱經由接線板底部上的散熱圖案傳送，然 後到達一散熱板。 日本0205 83 5 8號公告-於1990年二月27日公告，名 稱爲「用於安裝電子兀件的基板」，其發明人是Fujikawa Osamu -揭不一種具有一中心區域的基板，包括夾置於鍍金 屬的頂與底表面之間的八熱傳導樹脂充塡孔。然後，一電 子元件以銀膏粘劑接合至基板之鑛金屬的頂表面之中心區 域，以改進散熱與對於濕氣的抗力。 日本09 1 53679號公告-於1 997年六月10日公告，名 稱爲「堆疊的玻璃陶瓷電路板」，其發明人是Miyanishi Kenji -揭示一種堆疊的玻璃陶瓷電路板，其包括七堆疊的 ^ 裝 I 訂— 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -5- 579580 經濟部智慧財產局8工消費合作社印製 A7 _ B7_ 五、發明説明（j 玻璃陶瓷層。多層堆疊的玻璃陶瓷電路板又包括很多包含 金或銅的通孔，而頂與底表面上的表面導體遮蓋通孔。頂 導體充當1C晶片的熱庫。 日本10335521號公告-於1998年十二月18日公告， 名稱爲「半導體裝置」，其發明人是Yoshida Kazuo-揭示 一種形成於陶瓷基板中的熱通孔，而一半導體晶片安裝在 熱通孔上方。熱通孔之孔的上部分形成於一陶瓷基板中， 其方式是俾使當它在徑向向外行進時變淺。 一種用於安裝晶片於印刷電路板上的傳統晶片載體結 構具有很多缺點。例如，傳統晶片載體仍然引進太多的寄 生性，仍然不提供低電感與電阻接地連接至晶粒。傳統晶 片載體也具有很有限的散熱能力，且苦於伴隨著不良的散 熱所造成的可靠度問題。例如，在高頻應用中，諸如無線 電頻率應用，若干瓦的功率是由單一晶粒產生。因爲半導 體晶粒與晶片載體是由不同的材料製成，各材料具有不同 的熱膨脹係數，故它們對於晶粒產生的熱之反應不同。所 得的熱應力可能造成晶粒破裂或晶粒與晶片載體分離，此 可能導致電與機械失效。於是，成功的散熱是重要的，且 需要新穎的結構和方法。 對於在高頻操作之更小、更複雜且更快速的裝置-諸 如無導線通訊裝置與藍芽無線電頻率收發機-之需求已導 致對於小尺寸天線的需求增加。於是，無線通訊裝置之尺 寸的減小已造成需要一種小尺寸天線，其整合於容納半導 體晶粒-其連接至天線-的相同「封裝體」中。如上述， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I 裝1T線 (請先閱讀背面之注意事項再填寫本頁) -6 - 579580 經濟部智慧財產局員工消費合作社印製 A7 B7_____五、發明説明（j 在高頻操作之更小、更複雜的半導體晶粒需要一結構，以 支撐、容納及電連接半導體晶粒至一印刷電路板，且提供 低寄生性、有效的散熱及低的電感與電阻接地。 所以，需要一種新穎及可靠的結構與方法，其支撐、 容納及電連接半導體晶粒至一嵌入於結構中的天線，且克 服離散的半導體封裝體與傳統晶片載體所面臨的問題。更 特別地，需要一種新穎及可靠的結構與方法，以將天線嵌 入於結構中，該結構支撐、容納及電連接至一半導體晶 粒’且提供低寄生性、有效的散熱及低的電感與電阻接 地。 發明槪述 本發明是針對具有嵌入式天線之無引線晶片載體之結 構及製造方法。本發明揭示一種結構，其將一半導體晶粒 產生的熱有效消散。本發明又揭示一種結構，其包含一嵌 入式天線，也提供低寄生性及低的電感與電阻接地連接至 半導體晶粒。 在一實施例中，本發明包括一具有一頂表面以容納一 半導體晶粒的基板。例如，基板可以包括有機材料，諸如 聚四氟乙烯材料或FR4基的層壓材料。又舉一例，基板可 以包括一陶瓷材料。依據本發明之一特點，一天線麗|坚 於基板的底表面上。藉由將天線連接至一通孔，且經由該 通孔’連接至一基板信號接合墊與一半導體晶粒信號接合 墊，可以容易地處置天線。 冢紙張尺度適财麵家標準（CNS ) Μ規格（21GX297公慶） — -------^--裝------訂------線I.· (請先閲讀背面之注意事項再填寫本頁) 579580 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（g 在一實施例中，本發明包括至少一在基板中的通孔。 本發明的至少一通孔在半導體晶粒的信號接合墊與印刷電 路板之間提供電連接。該至少一通孔可以包括一導電與導 熱的材料，諸如銅。該至少一通孔在一基板接合墊與印刷 電路板之間提供電連接。基板接合墊藉由一信號接合線， 連接至半導體晶粒的信號接合墊。該至少一通孔也在半導 體晶粒的信號接合墊與一焊接區-其電連接至印刷電路 板-之間提供電連接。 圖式簡單說明 圖1繪示本發明之一實施例的剖視圖。 圖2A與2B個別繪示在本發明之一實施例中的示範性 通孔之頂視圖與剖視圖。 圖3繪示本發明之一實施例在「鋸切分離」步驟完成 以後的頂視圖。 圖4繪示本發明之一實施例在「鋸切分離」步驟完成 以後的底視圖。 圖5繪示一示範性過程的流程圖，本發明之一實施例 藉由該過程而製造。 圖6繪示本發明之一實施例在「鋸切分離」步驟完成 以後的底視圖。 圖7繪示本發明之示範性嵌入式天線實施例的底視 圖。 圖8繪示本發明之示範性嵌入式天線實施例的剖視 • 0¾ (請先閱讀背面之注意事項再填寫本頁) Γ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -8- 579580 經濟部智M財產局g(工消費合作社印製 A7 __ B7五、發明説明（d 圖。 圖9繪示本發明之示範性嵌入式天線實施例的另一剖 視圖。 圖1 0繪示本發明之示範性嵌入式天線實施例的頂視 圖。 主要元件對照表 100 結構 半導體晶粒信號接合墊 106 半導體晶粒信號接合墊 108 半導體晶粒接地接合墊 110 半導體晶粒 111 晶粒接合墊 112 晶粒接合物 113 焊劑遮罩 114 基板向下接合區域 11 5 焊劑遮罩 11 6 向下接合線 117 支撐墊 118 頂表面 120 基板 122 厚度 124 底表面 126 通孔 --------_--參------1T------# (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 579580 A7 B7 五、發明説明（) 經濟部智慧財產局員工消費合作社印製 128 通 孔 130 通 孔 132 基 板 信 號 接 合 墊 134 信 號 接 合 線 138 基 板 信 號 接 合 墊 140 信 號 接 合 線 142 區 域 144 焊 接 區 146 焊 接 Tpp^ 147 焊 劑 148 散 熱 器 150 印 刷 電 路 板 218 頂 表 面 220 基 板 224 底 表 面 226 通 孔 238 基 板 信 號 接 合 墊 242 丨品 域 244 焊 接 區 252 焊 接 區 墊 厚 度 254 通 孔 鑽 挖 直 徑 256 接 合 墊 厚 度 258 通 孔 壁 厚 260 通 孔 直 徑 (請先閱讀背面之注意事項再填寫本頁) 裝· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 579580 A7 B7 五、發明説明（ 經濟部智慧財產局0(工消費合作社印製 262 通孔 300 結構 306 半導體晶粒信號 310 半導體晶粒 320 基板 326 通孔 338 基板信號接合墊 340 接合線 384 側部 386 側部 400 結構 402 通孔 412 焊接區 414 軌線 420 基板 424 底表面 425 通孔 426 通孔 428 焊接區 430 軌線 432 焊接區 434 通孔 436 軌線 438 通孔 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 579580 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 440 442 444 445 446 448 600 602 604 606 610 611 614 616 617 618 620 622 626 638 700 720 722 724 焊接區 軌線 焊接區 焊接區間距 焊接區寬度 散熱器 結構 通孔 軌線_ 基板接合墊 軌線 晶粒接合墊 通孔 軌線 基板接合墊 頂表面 基板 晶粒接合區域 通孔 基板接合墊 結構 基板 基板信號接合墊 底表面 (請先閱讀背面之注意事項再填寫本頁) 裝· 、11 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 579580 A7 B7 經濟部智慧財產局員工消費合作社印製 、發明説明（ ίο 726 通孔 728 通孔 730 通孔 744 焊接區 7.45 焊接區間距 746 焊接區 747 焊接區寬度 748 散熱器 752 通孔 754 天線軌線 756 天線軌線 758 焊接區 760 焊接區 800 結構 804 晶粒信號接合墊 806 半導體晶粒信號接合墊 808 半導體晶粒接地接合墊 810 半導體晶粒 811 晶粒接合墊 812 晶粒接合物 813 焊劑遮罩 814 基板向下接合區域 815 焊劑遮罩 816 向下接合線 (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -13- 579580 A7 B7 五、發明説明（ 經濟部智您財產局員工消費合作社印製 817 支撐墊 818 頂表面 820 基板 822 厚度 824 底表面 826 通孔 828 通孔 830 通孔 832 基板信號接合墊 834 信號接合線 838 基板信號接合墊 840 信號接合線 844 焊接區 846 焊接區 847 焊劑 848 散熱器 849 焊劑 850 印刷電路板 851 焊劑 854 天線軌線 856 天線軌線 900 結構 904 半導體晶粒信號接合墊 906 半導體晶粒信號接合墊 (請先閱讀背面之注意事項再填寫本頁) .裝·
、1T 線 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -14- 579580 A7 B7 經濟部智慈財產局員工消費合作社印製 、發明説明（ h 908 半導體晶粒接地接合墊 910 半導體晶粒 911 晶粒接合墊 912 晶粒接合物 913 焊劑遮罩 914 基板向下接合區域 915 焊劑遮罩 916 向下接合線 917 支撐墊 918 頂表面 919 軌線 920 基板 924 底表面 926 通孔 932 基板信號接合墊 934 信號接合線 938 基板信號接合墊 940 信號接合線 944 焊接區 946 焊接區 947 焊劑 948 散熱器 950 印刷電路板 951 焊劑 (請先閱讀背面之注意事項再填寫本頁) 装· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 579580 A7 B7 、發明説明（ )3 952 通孔 954 天線軌線 956 天線軌線 1000 結構 1004 基板信號接合墊 1006 半導體晶粒信號接合墊 1010 半導體晶粒 1018 頂表面 1019 軌線 1020 基板 1026 通孔 1032 基板信號接合墊 1034 信號接合線 1038 基板信號接合墊 1040 信號接合線 1052 通孔 發明詳細說明 ； 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慈財產局®工消費合作社印製 本發明是針對具有嵌入式天線的無引線晶片載體之結 構及製造方法。以下的說明含有與本發明的各實施例及實 例有關之特定資訊。專精於此技藝的人可以知道，本發明 能夠由與此申請案特別討論者不同的方式實施。此外，本 發明的某些特定細節並未討論，以免模糊本發明。未在本 發明中說明的特定細節是一般專精於此技藝的人所能理解 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 579580 A7 B7 五、發明説明（）4 者。 本發明中的圖與它們的附帶詳細說明純係針對本發明 的實施例。爲了維持簡潔，使用本發明的原則之本發明的 其他實施例未在本申請案中特別說明，且未由此圖特殊繪 不° 圖1中的結構100繪示一依據本發明的實施例之示範 性結構的剖視圖。結構100顯示成爲接合至圖1中的印刷 電路板（“PCB”）150。參考結構100，半導體晶粒110由晶粒 接合物11 2接合至晶粒接合墊111。注意，在本申請案中， 諸如半導體晶粒1 10的「半導體晶粒」也稱爲「晶片」或 「半導體晶片」。晶粒接合墊111可以是AUS - 5焊劑遮 罩，且它（即，晶粒接合墊111)意指在半導體晶粒11〇正下 方的焊劑遮罩區段。焊劑遮罩的形成與圖案化在本發明的 後部分中將更詳細討論。然而，晶粒接合墊111可以包括 焊劑遮罩以外的材料。晶粒接合墊111的厚度可以是—例 如-10.0至30_0微米。晶粒接合物112可包括充塡銀的環 氧樹脂或bismalemide。通常，晶粒接合物112可以是導電 或電絕緣、熱固粘性或其組合。然而，在本發明的本實施 例中，晶粒接合物11 2可導電及導熱。 焊劑遮罩11 3施加至基板1 20的頂表面1 1 8。焊劑遮罩 113的厚度可以是-例如-1〇.〇至30.0微米。焊劑遮罩U3 可以是AUS - 5 ;然而，焊劑遮罩11 3可以包括其他材料。 焊劑遮罩115施加至基板120的底表面124。焊劑遮罩115 的厚度可以是-例如-10.0至30.0微米。焊劑遮罩Π5也 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------：--批衣— I (請先閲讀背面之注意事項再填寫本頁) "口 線 經濟部智慧財產局員工消費合作社印製 -17- 579580 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（）5 可以是AUS - 5 ;然而’焊劑遮罩11 5可以包括其他材料。 支撐墊117製造於基板120的頂表面118上’且在一實施例 中，支撐墊117可以是銅。然而，支撐墊117可以包括其 他金屬。例如，支撐墊117可以是鋁、鉬、鎢或金。注 意，在本發明之一實施例中，半導體晶粒110可以直接焊 接至支撐墊117。將參考圖5’進一步說明支撐墊117的製 造如下。 基板向下接合區域Π4製造於基板120的頂表面118 上。在圖1的結構1〇〇中，基板向下接合區域114可以包 括鍍鎳的銅。基板向下接合區域1 1 4可以又包括一在鍍鎳 的銅上方的鍍金層。然而，基板向下接合區域114可以包 括其他金屬。例如，基板向下接合區域114可以是鋁、 鉬、鎢或金。將參考圖5，進一步說明基板向下接合區域 11 4的製造如下。向下接合線11 6的第一端部接合至半導體 晶粒110上的半導體晶粒接地接合墊108。向下接合線116 的第二端部接合至基板向下接合區域114。向下接合線116 可以是金，或可包括其他金屬，諸如鋁。向下接合線11 6 的直徑可以約爲30.0微米，或選擇其他直徑。 基板1 20可以包括一個二層有機層壓物，諸如四氟乙 烯。然而，基板120可以包括其他有機材料，諸如FR4基 的層壓物。在本發明的一實施例中，基板120可以是陶瓷 材料。在圖1的結構100中，基板120的厚度122約爲 200.0微米；然而，在本發明的其他實施例中，基板120的 厚度可以不同。 I 菜 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 579580 經濟部智慈財產局，'貝工消費合作社印製 A7 B7__五、發明説明（& 續圖1，通孔128(也稱爲第一複數通孔）與通孔126及 通孔130(也稱爲第二複數通孔）坐落於基板120中。通孔 126、通孔130與通孔128自頂表面118延伸至基板120的 底表面124。通孔126、通孔130與通孔128可以包括一導 熱材料。通孔126、通孔130與通孔128可以包括銅，實際 上，在示範性結構100中，通孔126、通孔130與通孔128 由銅充塡。然而，通孔126、通孔130與通孔12 8能夠以其 他金屬充塡，不會偏離本發明的範疇。在本發明的另一實 施例中，通孔126、通孔130與通孔128可能不完全由一金 屬充塡。通常，通孔128、通孔126、通孔130具有類似的 結構。如此，及藉由一闡釋的例子，將參考圖2A與2B， 特別是針對虛線142環繞的區域（其對應於圖2B中的虛線 242環繞的區域），更詳細說明示範性通孔126的結構。 如圖1所示，信號接合線1 34的第一端部接合至半導 體晶粒110上的半導體晶粒信號接合墊104。信號接合線 1 34的第二端部接合至基板信號接合墊1 32。信號接合線 1 34可以是金，或者，可以包括其他金屬，諸如鋁。信號接 合線134的直徑可以是30.0，或可選擇其他直徑。又如圖1 所示，信號接合線140的第一端部接合至半導體晶粒110 上的半導體晶粒信號接合墊106。信號接合線140的第二端 部接合至基板信號接合墊138。信號接合線140可以是金， 或者，可以包括其他他金屬，諸如鋁。信號接合線140的 直徑可以是30.0，或可選擇其他直徑。 圖1中，基板信號接合墊132製造於基板120的頂表 ^氏張尺度適用中國國家¥準(〇奶）A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -19- 579580 經濟部智慈財產局8工消費合作社印製 A7 B7_五、發明説明（ 面118上。在結構1〇〇中，基板信號接合墊132可以包括鍍 鎳的銅。基板信號接合墊1 32可以又包括一在鍍鎳的銅上 方的鍍金層。然而，基板信號接合墊1 32可以包括其他金 屬。例如，基板信號接合墊132可以是鋁、鉬、鎢或金。 將參考圖5，進一步說明基板信號接合墊1 32的製造如下。 在圖1的結構1〇〇中，基板信號接合墊132重疊於通孔 130。在本發明的另一實施例中，基板信號接合墊132並非 重疊於通孔130，而是「頂靠」於通孔130。 類似於基板信號接合墊132，基板信號接合墊138製造 於基板120的頂表面118上。在結構100中，基板信號接合 墊138可以包括鍍鎳的銅。基板信號接合墊138可以又包 括一在鍍鎳的銅上方的鍍金層。然而，基板信號接合墊1 38 可以包括其他金屬。例如，基板信號接合墊1 3 8可以是 鋁、鉬、鎢或金。將參考圖5，進一步說明基板信號接合墊 138的製造如下。在結構1〇〇中，基板信號接合墊138重疊 於通孔1 26。在本發明的另一實施例中，基板信號接合墊 138頂靠於通孔126。 又如圖1所示，焊接區144製造於基板120的底表面 124上。在結構100中，焊接區144可以包括銅。然而，焊 接區144可以包括其他金屬，例如，鋁、鉬、鎢或金。將 參考圖5，進一步說明焊接區144的製造如下。焊接區144 由焊劑147接合至印刷電路板150。然而，此技藝中習知的 其他方法可以用於接合焊接區144至印刷電路板1 50。在結 構1〇〇中，焊接區144重疊於通孔126。在本發明的另一實 本纸張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） I I I裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) -20- 579580 經濟部智慧財產局g(工消費合作社印製 A7 B7五、發明説明（^ 施例中，焊接區144並非重疊於通孔126，而是「頂靠」於 通孔126。 類似於焊接區144，焊接區146製造於基板120的底表 面124上。在結構100中，焊接區146可以是銅。然而，焊 接區146可以包括其他金屬，例如，鋁、鉬、鎢或金。將 參考圖5，進一步說明焊接區144的製造如下。在圖1的結 構100中，焊接區146由焊劑147接合至印刷電路板150。 然而，此技藝中習知的其他方法可以用於接合焊接區146 至印刷電路板150。在結構100中，焊接區146重疊於通孔 1 30。在本發明的另一實施例中，焊接區144可以頂靠於通 孔 1 2 6。 又如圖1所示，散熱器148製造於基板120的底表面 124上。在結構100中，散熱器148可以是銅。然而，散熱 器148可以包括其他金屬，例如，鋁、鉬、鎢或金。在示 範性結構100中，散熱器148由焊劑147接合至印刷電路板 1 50。然而，此技藝中習知的其他方法可以用於接合散熱器 148至印刷電路板150。將參考圖5，進一步說明散熱器148 的製造如下。 圖2A顯示圖2B中的區域242之頂視圖，其對應於圖1 的區域142。特別地，基板220、通孔226與基板信號接合 墊238個別對應於圖1的基板120、通孔126與基板信號接 合墊138。圖2A也顯示通孔262。通孔262在圖1中不可 見，圖1是沿著圖2A的線1 - 1之剖視圖。然而，通孔262 在圖2B中可見，因爲圖2B是沿著圖2A的線B - B之剖視 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ； 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 21 - 579580 經濟部智慈財產局員工消费合作社印製 A7 B7五、發明説明（ 圖。將參考圖2B，詳細討論通孔226、接合墊23 8與通孔 262如下。 圖2B顯示沿著圖2A的線B - B之區域242的剖視圖。 然而，圖1中的區域142顯示沿著圖2A的線1 - 1之剖視 圖。特別地，頂表面218、基板220、底表面224、通孔 226、基板信號接合墊238與焊接區244個別對應於圖1的 頂表面118、基板120、底表面124、通孔126、基板信號接 合墊138與焊接區144。 圖2B中，焊接區墊厚度25 2可以是約12.7至30.0微 米。通孔鑽挖直徑254可以是150.0微米，而接合墊厚度 256可以是約12.7至30.0微米。通孔壁厚25 8可以是約 20.0微米。通孔直徑260可以是約110.0微米。注意，爲了 容易繪示起見，圖2A與2B中的各種尺寸未依比例繪出。 通孔226的製造開始於基板220。在本發明的一實施例 中，銅可以層壓於基板220的頂表面218與底表面224上。 層壓於基板220的頂表面218與底表面224上之銅的厚度可 以是-例如-15.0微米。然而，其他金屬可以層壓於基板 220的頂表面218與底表面224上。例如，層壓於基板220 的頂表面218與底表面224上的金屬可以是鋁、鉬、鎢或 金。其次，具有通孔鑽挖直徑254的通孔開口是在一預定 位置鑽穿基板220。然後，基板220鍍銅，以在對應於通孔 壁厚25 8的通孔開口內部產生一層銅。然而，基板220可 以由其他金屬噴鍍。於是，製造具有通孔鑽挖直徑262的 通孔226，如圖2A與2B所示。上述製造通孔226的過程也 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） j 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) -22- 579580 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（如 可用於圖1的結構100中之通孔130與通孔128的製造。 圖3的結構3 0 0繪示一依據本發明的示範性結構在 「鋸切分離」步驟完成以後的頂視圖，簡言之，「鋸切分 離」步驟涉及切割基板1 20(圖1 )，以達成一「分離」的結 構’諸如圖1的結構100，其對應於圖3的結構300。鋸切 分離步驟是參考圖5更詳細說明的過程中之最後的步驟之 一。於是，結構300包括對應於圖1的基板120之基板 3 20。然而，對比於圖1的結構1〇〇，在結構300中，基板 接合墊頂靠-而非重疊-於通孔。例如，基板信號接合墊 3 3 8顯示成爲頂靠-而非重疊-於通孔3 26。此對比於圖1 的基板信號接合墊138,其顯示成爲重疊-而非頂靠-於通 孔126。繼續針對結構300，接合線340的第一端部接合至 基板信號接合墊338。接合線340的第二端部接合至半導體 晶粒310上的半導體晶粒信號接合墊306。注意，在圖3 中，只繪示通孔326、基板信號接合墊338、接合線340與 半導體晶粒信號接合墊306，以保持簡潔。 圖3之結構300的形狀可以是正方形。例如，在分離 的結構300中之基板320的側部384與側部3 86可以各爲 4·0公厘。舉其他例子，其他正方形「封裝體尺寸」可以是 5.0公厘乘5.0公厘、6.0公厘乘6.0公厘或7.0公厘乘7.0 公厘。在另一實施例中，結構300的形狀可以是矩形。矩 形實施例的「封裝體尺寸」可以是3.9公厘乘4.9公厘。舉 其他例子，矩形實施例的其他「封裝體尺寸」可以是4.4公 厘乘6.5公厘或4.4公厘乘7.8公厘。 --------；-I^------1Τ------# (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -23- 579580 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（^ 圖4的結構400繪示依據本發明之一示範性實施例在 「鋸切分離」步驟完成以後的底視圖。結構400包括對應 於圖1的基板120之基板420。然而，對比於圖1的結構 100，在結構400中，焊接區頂靠-而非重疊-於通孔。例 如，焊接區444顯示成爲頂靠-而非重疊-於通孔426。此 對比於圖1的焊接區144，其顯示成爲重疊-而非頂靠-於 通孔1 26。此外，連接焊接區與通孔至一散熱器的軌線—諸 如圖4中的軌線414、430、436與442 -未顯示於圖1的結 構 10 0 〇 現在，更詳細討論圖4。圖4顯示基板420的底表面 424。焊接區412、428、43 2、440與444個別頂靠於通孔 402、425、434、43 8與426。軌線414連接通孔402與散熱 器448。軌線436連接通孔434與散熱器448。軌線430連 接焊接區428與散熱器448。軌線442連接焊接區440與散 熱器448。所以，通孔402、425、434、43 8個別由軌線 414、430、43 6與442連接至散熱器448。在圖4的示範性 實施例中，「焊接區間距」445可以是-例如-500.0微 米，且「焊接區寬度」446可以是-例如-250.0微米。注 意，在圖4中，只繪示通孔402、425、426、434、438及焊 接區412、428、43 2、440與444，以保持簡潔。在另一實 施例中，完全未使用「接地軌線」，諸如圖4中的軌線 414、430、436與442。如此，圖4中的焊接區412、428、 432與440將不接地，諸如圖4中的散熱器448，但將充當 一般的「信號」焊接區。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·
、1T 線 -24- 579580 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（\2 參考圖5 ’現在討論一過程之一例子，圖1中的結構 100是藉由該過程而製造。過程開始於步驟502。在步驟 5 04，通孔開口鑽在一銅層壓基板條中。例如，該條可以是 銅層壓基板的1 8吋乘24吋嵌板。圖1中的基板1 20對應於 銅層壓基板條之一區段。典型上，複數單元的結構1 00組 合於銅層壓基板條上。在組合過程的後段步驟中，結構1 00 的複數組合單元分離成爲個別的單元。鑽在銅層壓基板中 的通孔開口之直徑可以是約150.0微米。 典型上，使用複數鑽石鑽頭，一次鑽出全部通孔開 口。在步驟506，通孔開口的側壁在一無電的噴鍍浴中由銅 噴鍍。在背景方面，無電的噴鍍意指一種噴鍍方法，其涉 及藉由還原化學浴，將諸如銅、鎳、銀、金或鈀的金屬沈 積於各種材料的表面上。無電的噴鍍浴之結果，通孔在銅 層壓基板的頂與底表面之間提供導電與導熱。在一實施例 中，於無電的噴鍍過程完成以後，通孔直徑-諸如圖2B中 的通孔直徑260 -是約110.0微米。 在步驟508，通孔開口由銅充塡。添加額外的銅至通孔 開口會藉由提供更大的剖面積以用於熱流而增加通孔的熱 傳導率。而且，提供更大的剖面積以用於電流會增加通孔 的導電率。在本實施例中，通孔開口由銅部分（或幾乎完全） 充塡，而在其他實施例中，通孔開口由銅完全充塡。在本 發明之一實施例中，通孔由鎢充塡。在該實施例中，充塡 鎢的通孔足夠強，以允許直接接合至通孔。 在步驟5 1 0，一遮罩用於將基板的頂與底表面上的金屬 (請先閲讀背面之注意事項再填寫本頁) 装. 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25- 579580 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明（& 化層之導體圖案化。在此示範性實施例中，金屬化層可以 是銅。在步驟5 1 2，多餘的銅被蝕除，在基板的頂與底表面 上獲得一已界定的金屬互聯或金屬軌線圖案，也稱爲印刷 電路。例如，在圖4的結構400中，一在底表面424上的 圖案化金屬化層特別包含散熱器448、焊接區4 1 2、4 1 8、 428、432 與 440 及軌線 414、430、436 與 442。 在步驟5 1 4，焊劑遮罩施加至基板的頂與底表面，以遮 蓋基板的頂與底表面上之暴露的圖案化銅。焊劑遮罩改進 將半導體晶粒固定至基板頂表面的晶粒接合物之粘結品 質。例如，在圖1的結構100中，焊劑遮罩113改進將半 導體晶粒110固定至基板120頂表面118的晶粒接合物112 之粘結品質。焊劑遮罩也防止基板信號接合墊、基板向下 接合區域與焊接區的污染。 在步驟5 1 6，焊劑遮罩被蝕除，以暴露將發生接合與焊 接之印刷電路區域中的銅。例如，焊劑遮罩被蝕除，以暴 露圖1中的基板向下接合區域114、基板信號接合墊1 3 2與 138、焊接區144與146及散熱器148。在步驟518，在將發 生接合與焊接之印刷電路區域中之暴露的銅是由一層鎳噴 鍍，接著，一層金噴鍍於鍍鎳的銅之頂部。金/鎳噴鍍保護 暴露的銅，以防氧化。而且，金/鎳噴鍍製備暴露的銅，以 接合於印刷電路的接合墊與基板向下接合區域，諸如圖1 的基板信號接合墊132與138及基板向下接合區域114。此 外’金/鎳噴鍍製備暴露的銅，以焊接於印刷電路焊接區與 散熱器，諸如圖1的焊接區144與146及散熱器14 8。 (請先閲讀背面之注意事項再填寫本頁) .展. 訂 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 579580 經濟部智慧財產局S工消費合作社印製 A7 B7五、發明説明（& 在步驟520，一半導體晶粒由晶粒接合材料接合至晶粒 接合墊。在圖1的結構100中，例如，半導體晶粒110由 晶粒接合物11 2接合至晶粒接合墊111。如上述，晶粒接合 墊111可以是AUS - 5焊劑遮罩（即，晶粒接合墊111)，且 它意指在半導體晶粒11 0正下方的焊劑遮罩的區段。晶粒 接合材料-例如，圖1所示的接合物11 2 -可以包括充塡銀 的環氧樹脂或bismalemide。通常，晶粒接合材料可以是導 電或電絕緣、熱固粘性或其組合。在發明的另一實施例 中，半導體晶粒可以直接焊接至一支撐墊，諸如圖1中的 支撐墊117。 在步驟522，於半導體晶粒接合墊（諸如圖1中的半導 體晶粒信號接合墊104與106)與印刷電路接合墊（諸如圖1 中的基板信號接合墊132與138)之間執行線接合。在圖3 的結構300中，例如，線接合是在半導體晶粒接合墊306 與基板信號接合墊338之間執行。在圖1的結構100中， 用於線接合的接合線-諸如信號接合線134與140-可以包 括金。在步驟524，半導體晶粒與接合線-諸如圖1中的半 導體晶粒110、信號接合線134與140及向下接合線116 -囊封於一適當的鑄模化合物中。鑄模化合物提供保護，以 防在接續的製造過程及使用期間之化學污染或物理損害。 鑄模化合物-例如-可以包括各種化學化合物，諸如多功 能環氧樹脂、酚醛淸漆與雙苯基樹脂或其組合。 在步驟526，含有複數組合單元的結構100之條被鋸切 分離成爲個別的單元。在鋸切分離時，結構1 00之個別組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝.
、1T 線 -27- 579580 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（^5 合單元是自含有複數組合單元的結構100之條切割，以獲 得大量結構，諸如結構100。注意，.參考圖5所說明的過程 只是製造圖1的結構100之方法之一。也注意，整個方法 或參考圖5所討論的每一個別過程之變化與修改對於一般 專精於此技藝的人而言是顯而易知的。在步驟528，製造圖 1的結構1 〇〇之示範性過程結束。 圖6中的結構600繪示一依據本發明的示範性結構在 完成「鋸切分離」步驟以後的頂視圖。然而，一半導體晶 粒與接合線未顯示於圖6。結構600包括對應於圖1之基板 120的基板620。然而，對比於圖1的結構100，在結構600 中，基板接合墊藉由軌線連接至通孔。例如，軌線610連 接基板信號接合墊638與通孔626。做一對比，在圖1的結 構100中，接合墊重疊於通孔。例如，圖1中，基板信號 接合墊138重疊於通孔126。 圖6顯示基板620的頂表面618。軌線604連接基板接 合墊606與通孔602。軌線610連接基板接合墊63 8與通孔 626。軌線616連接基板接合墊617與通孔614。圖6也顯 示晶粒接合區域622。注意，圖6中只繪示通孔602、626 與614、軌線604、610與616及基板接合墊606、617與 638，以保持簡潔。 在圖6的結構600中，通孔602坐落於晶粒接合墊611 的附近。通孔602可以連接至一共同的接地連接（圖6中未 顯示>，諸如圖1之結構100中的支撐墊117。通孔614坐 落於晶粒接合墊611的隅角。在結構600中，通孔614可以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ; 裘 訂 線 (請先閲讀背面之注意事項再填寫本頁) -28- 579580 經濟部智慧財產局8工消費合作社印製 A7 ____B7_五、發明説明（‘ 連接至一共同的接地連接，圖6中未顯示，諸如圖丨中的 結構100之支撐墊117。在圖6的結構600中，「周緣」通 孔-諸如通孔626 -典型上充當「信號」通孔。 如上述，在圖6的結構600中，軌線604、610與616 個別連接基板接合墊606、638與617至通孔602、626與 614。軌線604、610與616具有不同的長度。如圖所見6， 基板接合墊606、638與617個別和通孔602、626與614相 隔不同的距離。而且，軌線604與軌線616具有不同的寬 度。如此，圖6的結構600在各種基板接合墊與通孔位 置、軌線長度及軌線寬度的使用提供設計彈性。 如上述，在此技藝中需要一種結構，其容納、支撐及 電連接一半導體晶粒至一嵌入於結構中的天線，且提供低 寄生性、有效的散熱、低的電感與電阻接地。圖7至‘ 10所 繪示之本發明的實施例滿足在此技藝中對於此結構的需 求。 圖7中的結構700繪示依據本發明之一實施例的示範 性嵌入式天線結構底視圖。結構700包括對應於圖1之基 板120的基板720。然而，對比於圖1的結構1〇〇，結構 700包含天線軌線754與756、通孔752。此外，結構700 中的散熱器748是正方形環的形狀，而結構1〇〇中的散熱 器148是盤形。在此實施例中，散熱器748也充當遮蔽， 防止不想要的電磁輻射到達軌線754與756。散熱器748也 防止自天線754與756射出之不想要的電磁輻射到達焊接 區，諸如焊接區746。注意，在此申請案中，散熱器748也 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） I ^ 装 訂 線 (請先閲讀背面之注意事項再填寫本頁) -29- 579580 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（& 稱爲「遮蔽」。 現在，更詳細討論圖7。圖7顯示基板720的底表面 7 24。焊接區744與746個別頂靠通孔726與730。焊接區 744與746個別對應於圖1之結構1〇〇中的焊接區144與 146，且大體上包括和焊接區144與146相同的材料。也如 圖7所示，焊接區744、746、758與7 60製造於基板720的 底表面724上。焊接區744、746、75 8與760可以包括銅或 其他金屬，諸如鋁、鉬、鎢或金。 續圖7，通孔726、通孔730、通孔752與通孔728坐 落於基板720中。通孔726、通孔730與通孔728個別對應 於圖1的結構100中的通孔126、通孔130與通孔128，且 大體上包括和通孔126、通孔130與通孔128相同的材料。 通孔726、通孔730、通孔75 2與通孔728可以包括導熱材 料。通孔726、通孔730、通孔752與通孔728可以包括 銅，實際上，在示範性結構700中，通孔726、通孔730、 通孔752與通孔728由銅充塡。然而，通孔726、通孔 730、通孔752與通孔728可以由其他金屬充塡，不會偏離 本發明的範疇。在本發明的另一實施例中，通孔726、通孔 730、通孔752與通孔728可能不完全由金屬充塡。 也如圖7所示，散熱器748製造於基板720的底表面 724上。在結構7〇〇中，散熱器748可以包括銅或其他金 屬，例如，鋁、鉬、鎢或金。天線軌線754與756 -也統稱 爲「天線結構」-圖案化於基板720的底表面724上，且 連接至通孔752。在此實施例中，天線軌線754與756 本紙張尺度適用中國國家標準（CNS) A4規格（2i〇x297公釐1 ^ 装 訂 線 (請先閲讀背面之注意事項再填寫本頁) -30- 579580 A7 B7 經濟部智慧財產局8工消費合作社印製 五、發明説明（七 是”U”形。在其他實施例中，天線軌線754與756可以具有 不同的形狀。雖然在本發明中，「天線結構」包括二天線 軌線，即，天線軌線7 5 4與7 5 6，但在另一實施例中，「天 線結構」可以包括單一天線軌線。天線軌線754與756可 以包括銅或其他金屬，例如，鋁、鉬、鎢或金。在圖7所 示的示範性實施例中，焊接區間距745可以是-例如-500.0微米，且焊接區寬度747可以是-例如-250.0微 米。注意，在圖7中，只在此討論通孔726、728、730與 752及焊接區744、746、758與760，以保持簡潔。 圖8中的結構800繪示本發明之嵌入式天線實施例的 剖視圖，其底視圖係如圖7的結構700所示。圖8中的結 構8 00對應於沿著圖7之線8 - 8的結構700之剖視圖。然 而，對比於圖7的結構700，在結構800中，焊接區重疊而 非頂靠於通孔。例如，焊接區844顯示成爲重疊而非頂靠 於通孔826。此對比於圖7的焊接區744，其顯示成爲頂靠 而非重疊於通孔726。結構800中的基板820對應於結構 700中的基板720。結構800中的通孔826、830與828個別 對應於結構700中的通孔726、730與728。結構800中的 焊接區844與846個別對應於結構700中的焊接區744與 746。結構800中的天線軌線854與856個別對應於結構 700中的天線軌線754與756。注意，圖8中，結構800顯 示成爲接合至印刷電路板850。 現在，更詳細討論圖8,圖8顯示藉由晶接合物812接合 至晶粒接合墊111的半導體晶粒810。晶粒接合墊811對應 --------J--^------、玎------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -31 - 579580 A7 B7 五、發明説明（& 於圖1之結構100中的晶粒接合墊m，且大體上包括與晶 方接合墊111相同的材料。晶粒接合墊811可以是AUS-5 焊劑遮罩，且它（即，晶方接合墊811)意指在半導體晶粒810 正下方的焊劑遮罩幕區段。然而，晶粒接合墊811可以包·括 焊劑遮罩以外的材料。晶粒接合墊811的厚度可以是-例如-10.0至30.0微米。晶粒接合物812對應於圖1之結構1〇〇 中的晶粒接合物112,且大體上包括與晶粒接合物112相同 的材料。晶粒接合物81 2可以包括充塡銀的環氧樹脂或 bismalemide。通常，晶粒接合物812可以是導電或電絕 緣、熱固粘性或其組合。然而，在本實施例中，晶粒接合 物812可導電及導熱。 又如圖8所示，焊劑遮罩813施加至基板820的頂表 面818。焊劑遮罩813對應於圖1的結構1〇〇中之焊劑遮罩 11 3，且大體上包括與焊劑遮罩11 3相同的材料。焊劑遮罩 813的厚度可以是-例如-1〇·〇至30.0微米。焊劑遮罩813 可以是AUS - 5 ;然而，焊劑遮罩8 1 3可以包括其他材料。 焊劑遮罩815施加至基板820的底表面824。焊劑遮罩815 的厚度可以是-例如-1 0 · 0至3 0 · 0微米。焊劑遮罩8 1 5也 可以是AUS - 5 ;然而，焊劑遮罩815也可以包括其他材 料。支撐墊8 17製造於基板820的頂表面81 8上，且對應於 圖1之結構1〇〇中的支撐墊117。在一實施例中，支撐墊 817可以是銅；然而，支撐墊817可以包括其他金屬，例 如，鋁、鉬、鎢或金。注意，在本發明之一賓施例中，半 導體晶粒810可以直接焊接至支撐墊817。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------：-I^II (請先閱讀背面之注意事項再填寫本頁) %? 線 經濟部智慧財產局員工消費合作社印製 -32- 經濟部智慧財產局員工消費合作社印製 579580 A7 ____B7 五、發明説明（^ 基板向下接合區域814製造於基板820的頂表面818 上。基板向下接合區域814對應於圖1的結構1〇〇中之基 板向下接合區域114，且大體上包括與基板向下接合區域 114相同的材料。在圖8的結構800中，基板向下接合區域 8 14可以包括鍍鎳的銅。基板向下接合區域8丨4可以又包括 一在鍍鎳的銅上方的鍍金層。然而，基板向下接合區域8 14 可以包括其他金屬，諸如鋁、鉬、鎢或金。也顯示於圖8， 向下接合線816的第一端部接合至半導體晶粒810上的半 導體晶粒接地接合墊808，且向下接合線8 16的第二端部接 合至基板向下接合區域8 1 4。向下接合線8 1 6對應於圖1之 結構1 〇〇中的向下接合線丨丨6 ’且大體上包括和向下接合線 116相同的材料。向下接合線816可以是金，或可包括其他 金屬，諸如鋁。向下接合線816的直徑可以是約30.0微 米，或選擇其他直徑。 也顯示於圖8，基板820對應於圖1之結構1〇〇中的基 板120，且大體上包括與基板120相同的材料。在結構800 中，基板820可以包括一個二層有機層壓物，諸如聚四氟 乙烯、諸如FR4基的層壓物之其他有機材料，或陶瓷材 料。在圖8的結構800中，基板820的厚度822約爲200.0 微米；然而，在本發明的其他實施例中，基板820的厚度 可以不同。 續圖8，通孔828(也稱爲第一複數通孔）及通孔826與 通孔830(也稱爲第二複數通孔）坐落於基板82〇中。通孔 826、通孔830與通孔828自基板820的頂表面818延伸至 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) " " -33- -------^—批本------1T------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 579580 A7 B7 五、發明説明（1 底表面824。通孔826、通孔830與通孔828個別對應於圖 1的結構100中之通孔126、通孔130與通孔128，且大體 上包括和通孔126、通孔130與通孔128相同的材料。通孔 826、通孔830與通孔8 2 8可以包括一導熱材料。通孔 826、通孔830與通孔828可以包括銅，且實際上，在示範 性結構800中，通孔826、通孔830與通孔828由銅充塡。 然而，通孔826、通孔830與通孔828能夠由其他金屬充 塡，不會偏離本發明的範疇。在本發明的另一實施例中， 通孔826、通孔830與通孔828可以不由金屬完全充塡。 如圖8所示，信號接合線834的第一端部接合至半導 體晶粒8 1 0上的半導體晶粒信號接合墊804，且信號接合線 834的第二端部接合至基板信號接合墊832。信號接合線 834對應於圖1之結構1〇〇中的信號接合線134，且大體上 包括和信號接合線1 34相同的材料。信號接合線834可以 是金’或可包括其他金屬，諸如鋁。信號接合線834的直 徑可以是30.0微米，或選擇其他直徑。又如圖8所示，信 號接合線840的第一端部接合至半導體晶粒810上的半導 體晶粒信號接合墊806，且信號接合線840的第二端部接合 至基板信號接合墊838。信號接合線840可以是金，或可包 括其他金屬，諸如鋁。信號接合線840的直徑可以是30.0 微米，或選擇其他直徑。 圖8中，基板信號接合墊832製造於基板820的頂表 面81 8上。基板信號接合墊832對應於圖1之結構100中的 基板信號接合墊132，且大體上包括和基板信號接合墊132 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） | 景 訂 線 (請先閱讀背面之注意事項再填寫本頁) -34- 579580 A7 經濟部智慧財產局Μ工消費合作社印製 一 _B7 __五、發明説明（& 相同的材料。在結構800中，基板信號接合墊832可以包 括鍍鎳的銅，且可以又包括一在鍍鎳的銅上方的鍍金層。 然而，基板信號接合墊832可以包括其他金屬，例如， 鋁、鉬、鎢或金。在圖8的結構800中，基板信號接合墊 832重疊於通孔830。在本發明的另一實施例中，基板信號 接合墊832並非重疊於通孔830，而是「頂靠」於通孔 830 〇 類似於基板信號接合墊83 2，基板信號接合墊838也製 造於基板820的頂表面818上。基板信號接合墊83 8對應於 圖1之結構100中的基板信號接合墊138，且大體上包括和 基板信號接合墊138相同的材料。在結構800中，基板信 號接合墊83 8可以包括鍍鎳的銅。基板信號接合墊838可 以又包括一在鍍鎳的銅上方的鍍金層。然而，基板信號接 合墊83 8也可以包括其他金屬，例如，鋁、鉬、鎢或金。 在結構800中，基板信號接合墊838重疊於通孔826。在本 發明的另一實施例中，基板信號接合墊83 8「頂靠」於通孔 826 ° 也顯示於圖8，焊接區844製造於基板820的底表面 8 24上。焊接區844對應於圖1之結構1〇〇中的焊接區 144，且大體上包括和焊接區144相同的材料。在結構8〇〇 中，焊接區844可以包括銅；然而，焊接區844可以包括 其他金屬，諸如鋁、鉬、鎢或金。焊接區144藉由焊劑847 接合至印刷電路板850。然而，此技藝中習知的其他方法可 用於接合焊接區844至印刷電路板850。在結構800中，焊 本紙張尺度適用中國國家標準(CNS ) A4規格（210X297公釐） . -35- j 裘 訂 線 (請先閱讀背面之注意事項再填寫本頁) 579580 A7 B7 經濟部智葸財產局員工消費合作社印製 五、發明説明（h 接區844重疊於通孔826。在本發明的其他實施例中，焊接 區844「頂靠」通孔826。 續圖8，焊接區846製造於基板820的底表面824上。 焊接區846對應於圖1之結構100中的焊接區146，且大體 上包括和焊接區146相同的材料。在結構800中，焊接區 8 4 6可以是銅；然而，焊接區8 4 6可以包括其他金屬，諸如 鋁、鉬、鎢或金。在圖8的結構800中，焊接區846藉由 焊劑8 5 1接合至印刷電路板8 5 0。然而，此技藝中習知的其 他方法可用於接合焊接區846至印刷電路板850。在結構 800中，焊接區846重疊於通孔830。在本發明的其他實施 例中，焊接區846「頂靠」通孔830。 圖8也顯示圖7之散熱器748的剖面部分848。爲了容 易參考起見，散熱器748的剖面部分848簡單稱爲散熱器 848。如圖8所示，散熱器848製造於基板820的底表面 824上。在圖8的結構800中，散熱器848藉由焊劑849 接合至印刷電路板850。然而，此技藝中習知的其他方法可 以用於接合散熱器848至印刷電路板850。 也顯示於圖8的是天線軌線854與856的剖面部分， 其對應於圖7的結構700中之天線軌線754與756。然而， 爲了容易參考起見，圖8中的天線軌線854與856的剖面 部分簡單稱爲天線軌線854與856。圖8繪示散熱器848如 何遮蔽天線軌線854與856及二側。更特別地，在圖8中 看到，焊接區844與846及天線軌線854與85 6被散熱器 848遮蔽。注意，在本申請案中，散熱器848也稱爲「遮 (請先閲讀背面之注意事項再填寫本頁) -裝. 、11 線 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36- 579580 經濟部智慧財產局S工消費合作社印製 A7 —___B7_五、發明説明（心 蔽」。 圖9中的結構900繪示本發明的嵌入式天線實施例之 另一剖視圖，其底視圖在圖7中顯示成結構700。圖9中的 結構900對應於沿著圖7的線9 - 9之結構700的剖視圖。 對比於圖8中所示結構700的剖視圖，圖9中所示結構700 的剖視圖是沿著一點所作，其顯示圖7中之通孔752的剖 視圖，及天線軌線754與756與散熱器748的剖視圖。注 意，圖8中所示結構700的剖視圖並非沿著通孔752(圖7) 所在的該點而作。 在結構900，基板920對應於結構700中的基板720， 也對應於圖8之結構800的基板820。通孔926對應於結構 700中的通孔726，也對應於圖8之結構800的通孔826。 通孔95 2對應於結構700中的通孔752。焊接區944與946 個別對應於結構700中的焊接區744與746，也對應於圖8 之結構800的焊接區844與846。圖9也顯示圖7中的散熱 器748的剖面部分948。爲了容易參考起見，散熱器748的 剖面部分948簡單稱爲散熱器948。 也顯示於圖9的是天線軌線954與956的剖面部分’ 其對應於圖7的結構700中之天線軌線754與756。然而， 爲了容易參考起見，圖9中的天線軌線954與956的剖面 部分簡單稱爲天線軌線954與956。圖9繪示散熱器948如 何遮蔽天線軌線954與956及二側。更特別地’在圖9中 看到，焊接區944與946及天線軌線954與956被散熱器 948遮蔽。 本紙張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -專
、1T -37- 579580 經濟部智慧財產局員工消赀合作社印製 A7 B7五、發明説明（‘ 現在討論圖9中的其他元件，半導體晶粒910顯示成 爲藉由晶粒接合物912接合至晶粒接合墊911。半導體晶粒 9 1 0、晶粒接合墊9 11與晶粒接合物9 1 2個別對應於圖8之 結構800中的半導體晶粒8 1 0、晶粒接合墊8 11與晶粒接合 物8 1 2。焊劑遮罩9 1 3施加至基板920的頂表面9 1 8，焊劑 遮罩915施加至基板920的底表面924。結構900中的焊劑 遮罩913與915個別對應於結構800中的焊劑遮罩813與 815。 支撐墊917製造於基板920的頂表面918上，且對應 於結構800中的支撐墊817。基板向下接合區域914製造於 基板920的頂表面918上，且對應於結構800中的基板向下 接合區域8 14。 也顯示於圖9中，向下接合線916的第一端部接合至 半導體晶粒910上的半導體晶粒接地接合墊908，且向下接 合線916的第二端部接合至基板向下接合區域914。結構 900中的向下接合線916、半導體晶粒接地接合墊908與半 導體晶粒910個別對應於圖8的結構800中的向下接合線 816、 半導體晶粒接地接合墊808與半導體晶粒810。通孔 926與952坐落於基板920中，且自基板920的頂表面的 918延伸至底表面924。 續圖9，信號接合線934的第一端部接合至半導體晶粒 910上的半導體晶粒信號接合墊904，且信號接合線934的 第二端部接合至基板信號接合墊932。信號接合線940的第 一端部接合至半導體晶粒910上的半導體晶粒信號接合墊 906，且信號接合線940的第二端部接合至基板信號接合墊 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ； ^ 暴 訂 線 (請先閱讀背面之注意事項再填寫本頁) -38 - 579580 經濟部智葸財產局員工消費合作社印製 A7 ___ B7___五、發明説明（‘ 93 8。基板信號接合墊932與938製造於基板920的頂表面 918 上。 又顯示於圖9中，軌線919連接基板信號接合墊932 與通孔952。軌線919製造於基板920的頂表面918上。在 結構900中，軌線919可以包括銅或其他金屬，諸如鋁、 鉬、鎢或金。焊接區944與946製造於基板920的底表面 924上。在圖9的結構900中，焊接區944與946藉由焊劑 947與951個別接合至印刷電路板950。 也顯示於圖9，天線軌線954與956製造於基板920的 底表面924上，且藉由通孔952連接至軌線919。在另一實 施例中（在任一圖中未顯示），天線軌線954與956可以焊接 至印刷電路板950，且由一在印刷電路板950上的軌線路接 至一焊接區，諸如圖9的焊接區944。在此實施例中，必須 在散熱器（或「遮蔽」）948中製造一開口，以致於軌線可以 自天線軌線954與95 6路接至一焊接區，諸如焊接區944。 而且，在此實施例中，天線軌線954與956可以藉由-例 如-圖9中的焊接區944、通孔926、基板信號接合墊938 與信號接合線940連接至一接合墊，諸如半導體晶粒信號 接合墊906。 圖10中的結構1000繪示本發明之嵌入式天線實施例 的頂視圖，其底視圖顯示成如同圖7的結構700，且其二示 範性剖視圖顯示成爲如同圖8與9的結構800與900。結 構1000包括基板1020，其對應於圖9的基板920(或圖8的 基板820)。然而，對比於圖9的結構900與圖8的結構 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -39· 579580 經濟部智慈財產局員工消费合作社印製 A7 B7_五、發明説明（ 800，在結構1000中，基板信號接合墊頂靠而非重疊於通 孔。例如，基板信號接合墊1 〇38顯示成頂靠而非重疊於通 孔1026。此對比於圖9中的基板信號接合墊93 8，其顯示成 爲重疊而非頂靠於通孔926。類似地，此對比於圖8中的基 板信號接合墊838，其顯示成爲重疊而非頂靠於通孔826。 在圖10的結構1000中，半導體晶粒1010對應於圖8 的結構800中的半導體晶粒810，也對應於圖9的結構900 中的半導體晶粒910。軌線1019與通孔1 026及1〇52個別 是結構900中的軌線919與通孔926及952之頂視圖。基板 信號接合墊1032與1 03 8個別對應於圖9的結構900中的基 板信號接合墊932與938。信號接合線1 034與1040個別對 應於圖9的結構900中的信號接合線934與940。注意，在 圖10中，只有通孔1026與1052、基板信號接合墊1032與 1038及信號接合線1 032與1040特別在此討論，以保持簡 潔。 現在更詳細討論圖10，半導體晶粒1010接合至基板 1020的頂表面1018。信號接合線1 034的第一端部接合至基 板信號接合墊1 032，信號接合線1 034的第二端部接合至半 導體晶粒1010上的基板信號接合墊1〇〇4。信號接合線1040 的第一端部接合至基板信號接合墊1038,信號接合線1040 的第二端部接合至半導體晶粒1010上的半導體晶粒信號接 合墊1006。軌線1〇19連接基板信號接合墊1 032與通孔 1 052。如圖10的虛線所示，通孔1〇52與軌線1019的一部 分坐落於半導體晶粒1 〇 10的下方。也注意，本發明的嵌入 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -40- I— I I I I . I 批衣 I I I H 訂 I I 線 (請先閲讀背面之注意事項再填寫本頁) 579580 經濟部智慧財產局員工消費合作社印t A7 ___B7_ _五、發明説明（心 式天線實施例-它的不同視圖繪示於結構700、800、900與 1 〇〇〇 -是使用與相關於圖5所述者類似的過程步驟製造， 如此，過程步驟在此不重述。 現在，以圖8的結構800充當本發明的嵌入式天線實 施例之特定示範性剖視圖，討論顯示於圖7、8、9、10之 嵌入式天線實施例的電與熱特徵。在結構800中，向下接 合線8 1 6在半導體晶粒8 10上的半導體晶粒接地接合墊808 與基板向下接合區域814之間提供電接地連接。基板向下 接合區域814緊鄰於半導體晶粒810。藉由使基板向下接合 區域814緊鄰於半導體晶粒810，結構800在半導體晶粒接 地接合墊808與基板向下接合區域814之間提供最小長度 的電接地連接。 支撐墊817藉由提供半導體晶粒接地接合墊以一大的 共用接地連接，而充當半導體晶粒810的「接地平面」。 於是，半導體晶粒接地墊808藉由向下接合線816電連接 至基板向下接合區域814，且基板向下接合區域814是支撐 墊817的一部分。因爲基板向下接合區域814是支撐墊817 的一部分，所以，結構800在半導體晶粒接地墊808與支 撐墊817之間提供最小長度的電接地連接。通孔828電連 接支撐墊817與散熱器848。於是，基板向下接合區域 814、支撐墊817、通孔828與散熱器84 8結合，以在半導 體晶粒接地墊808與散熱器848之間提供最小長度、低電 阻與低電感的接地連接。 此外，在圖8的結構800中，可以使用大量通孔828。 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐） I 展 訂 線 (請先閲讀背面之注意事項再填寫本頁) -41 - 579580 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明説明（如 因爲通孔828並聯於支撐墊817與散熱器848之間，所以， 與已由單一通孔提供的電阻與電感路徑相比.，它們（通孔 828)在支撐墊817與散熱器848之間提供低很多的電阻與電 感路徑。於是，利用複數通孔，諸如圖8的通孔828，結構 800在支撐墊817與散熱器848之間提供低電阻、低電感、 最小長度的電接地連接。 本發明之一優點是基板向下接合區域8 14具有足夠的 尺寸，以允許稱爲「雙接合」的程序使向下接合線816產 生的寄生性電感與電阻減至最小。在「雙接合」中，二向 下接合線並聯於一半導體晶粒接地接合墊與一基板向下接 合區域之間。在-例如-結構800中，二向下接合線可以 連接於圖8中的半導體晶粒810上的半導體晶粒接地接合 墊808與基板向下接合區域814之間。在半導體晶粒接地 接合墊808與基板向下接合區域814之間的二平行向下接 合線產生的寄生性電感與電阻將大約是單一向下接合線產 生的寄生性電感與電阻之一半。 在圖8所示之本發明的實施例中，基板信號接合墊832 與83 8個別重疊於通孔830與826上。而且，焊接區846與 844個別重疊於通孔830與826上。於是，通孔830與826 個別在基板信號接合墊832與83 8及焊接區846與844之間 提供最小長度電連接。如此，個別利用「重疊」的通孔830 與826，結構800使基板信號接合墊83 2與838及焊接區 846與844之間產生的寄生性電感減至最小。另言之，不需 要互聯線以連接至通孔830與826的事實導致由互聯線引 ; 裘 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -42- 579580 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明（1 入的寄生性電感與電阻減小。 此外，如參考圖8中的結構800所見者，本實施例藉 由支撐墊817、通孔828與散熱器848，提供離開半導體晶 粒810之多餘熱的熱傳導。在結構800中，通孔828可以由 諸如銅的熱傳導金屬充塡。添加銅至通孔828可使它們的 剖面積增加。於是，提供較大的剖面積-熱可經由彼而熱 傳導-可使通孔828的熱傳導率增加。在結構800中，支 撐墊817可以是諸如銅的熱傳導金屬。而且，支撐墊817 的大表面積提供大的導管，用於半導體晶粒8 10產生之熱 的傳導。類似地，散熱器848 -其也充當天線軌線854與 856的遮蔽-可以是諸如銅的熱傳導金屬，且散熱器848的 大表面積提供大的導管，用於流動通過通孔828之熱的傳 導。通孔828也在支撐墊817與散熱器848之間提供有效與 「複數」的熱連接。於是，利用支撐墊817、通孔8 28與散 熱器848，結構800提供有效的機構，以消散半導體晶粒 810產生之熱。 注意，圖8中的結構800之熱膨脹係數（“CTE”）與印刷 電路板850之間可能有差異，原因在於用以製造結構800 與印刷電路板850之材料的差異。結果，當結構800由於 操作或環境因素而升溫時，結構800可能以不同於印刷電 路板850之膨脹率膨脹。結構800與印刷電路板850之膨脹 率的差異在連接結構800與印刷電路板850之「焊劑接 頭」產生對應的應變。「焊劑接頭」包括在印刷電路板850 與焊接區844及846之間的個別焊劑連接，分別稱爲圖8 | 衷 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210\29*7公釐） -43- 579580 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（上 中的焊劑847與851，以及印刷電路板850與散熱器848之 間的焊劑連接，也稱爲焊劑849。然而，散熱器848的尺寸 比焊接區844及846大很多。散熱器848之成比例的大尺寸 允許散熱器848吸收在它的「焊劑接頭」上之對應大量的 總應變。所以，散熱器848藉由吸收在它的「焊劑接頭」 上之大量的總應變，使結構800的物理可靠度增加。 參考圖9，可以看到天線軌線954與956經由通孔 952、軌線919、基板信號接合墊932與信號接合線934，電 連接至半導體晶粒910上的半導體晶粒信號接合墊904。另 言之，半導體晶粒910藉由半導體晶粒信號接合墊904、信 號接合線934、基板信號接合墊932、軌線919與通孔 952，連接至天線軌線954與956。半導體晶粒910及天線 軌線954與956互相被支撐墊917「遮蔽」，支撐墊917係 藉由通孔（圖9中未顯示）-諸如圖8中的通孔8 2 8 -與散熱 器9 4 8而接地。如此，本發明之此實施例提供一種結構與 方法，其將一半導體晶粒電連接至一嵌入於結構中的天 線。此外，本發明之此實施例提供結構與方法，將一天線 嵌入於結構中，該結構容納、支撐且電連接至一半導體晶 粒，且提供低的寄生性、有效的散熱、低的電感與電阻接 地。 從本發明的以上說明，顯然，各種技術可以用於實施 本發明的觀念，不會偏離它的範疇。此外，雖然已特別參 考某些實施例而說明本發明，但一般專精於此技藝的人可 認知，可針對形式與細節加以改變，不會偏離本發明的精 本紙張尺度適用中國國家標準（CNS ) A4規格(2丁0父297公釐） ' ' -44- (請先閱讀背面之注意事項再填寫本頁) 579580 A7 B7 五、發明説明（ 神和範疇。例如，雖然在上述本發明之示範性嵌入式天線 實施例中’天線結構圖案化於基板的底表面上，但是天線 結構也可以圖案化於基板的頂表面上。所說明的實施例應 視爲闡釋性，而非限制性。也應該了解，本發明不限於此 處說明的特殊實施例，而是可以有很多新配置、修改與替 代物，而不會偏離本發明的範疇。 於是’已說明具有嵌入式天線之無引線晶片載體之結 構及製造方法。 (請先閲讀背面之注意事項再填寫本頁) -口 經濟部智慧財產局8工消費合作社印製
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -45-

Claims (1)

  1. 579580 A8 B8 C8 __ D8 六、申請專利範圍 附件2a: 第91 1 16764號專利申請案 中文申請專利範圍無劃線替換本 民國92年12月15日修正 1 · 一種用於具有天線之無引線晶片載體的結構，該 結構包括： 一具有一頂表面與一底表面的基板； 一接合至該基板之頂表面的晶粒； 一接合至該基板的天線； 一接合至該基板底表面之印刷電路板； 一在該基板中之一第一通孔； 該第一通孔在晶粒信號接合墊與該印刷電路板之間提 供電連接。 2 ·如申請專利範圍第1項之結構，其中該天線被圖 案化於該基板的底表面上，該天線連接至第一基板信號接 合墊。 3 ·如申請專利範圍第2項之結構，其中.，該晶粒爲 一半導體晶粒。 4 ·如申請專利範圍第2項之結構，其中，該基板包 括一有機材料。 5 ·如申請專利範圍第2項之結構，其中，該基板包 括一陶瓷材料。 6 .如申請專利範圍第2項之結構，其中，該第一通 孔在第二基板信號接合墊與該印刷電路板之間提供電連 接’該第二基板信號接合墊電連接至該晶粒信號接合墊。 本紙張尺度適用中國國家標準（CNS ) a4規格（210X297公釐） -- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 579580 A8 B8 C8 ________ D8 六、申請專利範圍 7 ·如申請專利範圍第6項之結構，其中，該第二基 板信號接合墊藉由一接合線電連接至該晶粒信號接合墊。 8 ·如申請專利範圍第2項之結構，其中，該第一通 孔在該晶粒信號接合墊與一焊接區之間提供電連接，該焊 接區電連接至該印刷電路板。 9 ·如申請專利範圍第2項之結構，其中，該第一通 孔在一第二基板信號接合墊與一焊接區之間提供電連接， 該第二基板信號接合墊電連接至該晶粒信號接合墊，且該 焊接區電連接至該印刷電路板。 1 0 ·如申請專利範圍第9項之結構，其中，該第二 基板信號接合墊藉由一接合線連接至該晶粒信號接合墊。 1 1 .如申請專利範圍第2項之結構，其中，該第一 通孔包括一導熱材料。 1 2 ·如申請專利範圍第2項之結構，其中，該天線 藉由一在該基板中的第二通孔連接至該第一基板信號接合 塾〇 1 3 .如申請專利範圍第2項之結構，另包括一接合 至該基板底表面的散熱器。 1 4 .如申請專利範圍第1 3項之結構，其中，該散熱 器係用於該天線的遮蔽。 1 5 ·如申請專利範圍第1 4項之結構，其中.，該天線 係藉由一在該基板中的第二通孔而被連接至該第一基板信 號接合墊。 1 6 ·如申請專利範圍第1項之結構，其中，該天線 本f張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -2- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 579580 A8 B8 C8 ____D8 六、申請專利範圍 被圖案化於該基板的頂表面上。 1 7 · —種用以容納晶粒之結構的製造方法，該方法 包括步驟： 在基板中鑽出一第一孔； 以金屬充ί具該第一孔，以形成一第一通孔； 將天線接合至該基板； 將支撐墊圖案化於該基板的頂表面上，且將散熱器圖 案化於該基板的底表面上，該第一通孔在該散熱器與該支 撐墊之間提供電連接，該支撐墊適於承接該晶粒。 1 8 ·如申請專利範圍第1 7項之方法，其中，該接 合步驟包括將該天線圖案化於該基板的底表面上之步驟， 該天線連接至一第一基板信號接合墊。 1 9 ·如申請專利範圍第1 8項之方法，其中，該晶 粒爲一半導體晶粒。 2 0 ·如申請專利範圍第1 8項之方法，其中，該基 板包括一有機材料。 2 1 ·如申請專利範圍第1 8項之方法，其中，該基 板包括一陶瓷材料。 2 2 ·如申請專利範圍第1 8項之方法，另包括將該 基板之底表面接合至印刷電路板的步驟。 2 3 _如申請專利範圍第2 2項之方法，其中，該第 一通孔在第二基板信號接合墊與該印刷電路板之間提供電 連接’該第二基板信號接合墊電連接至晶粒信號接合墊。 2 4 ·如申請專利範圍第2 3項之方法，其中，該第二 本f張尺度適用中國國家標準（CNS) A4· (21GX297公酱〜'一^ -3- ------------ (請先閱讀背面之注意事項再填寫本頁} 、π 經濟部智慧財產局員工消費合作社印製 579580 A8 B8 C8 __D8 六、申請專利範圍 基板信號接合墊藉由一接合線而電連接至該晶粒信號接合 墊。 2 5 ·如申請專利範圍第22項之方法，其中，該第一 通孔在晶粒信號接合墊與焊接區之間提供電連接，該焊接 區電連接至該印刷電路板。 2 6 _如申請專利範圍第22項之方法，其中，該第一 通孔在第二基板信號接合墊與焊接區之間提供電連接.，該 第二基板信號接合墊電連接至一晶粒信號接合墊，且其 中，該焊接區電連接至該印刷電路板。 2 7 ·如申請專利範圍第2 6項之方法，其中，該第二 基板信號接合墊藉由一接合線電連接至該晶粒信號接合 墊。 2 8 ·如申I靑專利車b圍第1 8項之方法，其中，該第一 通孔包括一導熱材料。 2 9 ·如申請專利範圍第1 8項之方法，其中，該天線 藉由在該基板中的第二通孔而被連接至該第一基板信號接 合墊。 3 0 ·如申請專利範圍第1 7項之方法，其中，該散熱 器係用於該天線的遮蔽。 3 1 ·如申請專利範圍第30項之方法，其中，該接合 步驟包括一用以將該天線圖案化於該基板之底表面上的步 驟，該天線連接至該第一基板信號接合墊。 3 2 ·如申請專利範圍第31項之方法，其中，該天線 藉由在該基板中的第二通孔而被連接至該第一基板信號接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' ----- -4 - -- (請先閲讀背面之注意事項再填寫本頁) 訂 f- 經濟部智慧財產局員工消費合作社印製 579580 A8 B8 C8 D8 々、申請專利範圍 合墊。 3 3 .如申請專利範圍第1 7項之方法，其中，該接合 步驟包括一將該天線圖案化於該基板之頂表面上的步驟。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5-
TW091116764A 2001-07-26 2002-07-26 Structure and method for fabrication of a leadless chip carrier with embedded antenna TW579580B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/916,666 US6582979B2 (en) 2000-11-15 2001-07-26 Structure and method for fabrication of a leadless chip carrier with embedded antenna

Publications (1)

Publication Number Publication Date
TW579580B true TW579580B (en) 2004-03-11

Family

ID=25437655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116764A TW579580B (en) 2001-07-26 2002-07-26 Structure and method for fabrication of a leadless chip carrier with embedded antenna

Country Status (7)

Country Link
US (1) US6582979B2 (zh)
EP (1) EP1428293A4 (zh)
JP (1) JP2004537169A (zh)
KR (1) KR100612425B1 (zh)
CN (1) CN1320695C (zh)
TW (1) TW579580B (zh)
WO (1) WO2003010796A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406447B (zh) * 2006-01-26 2013-08-21 Ibm 與由封裝的引線形成之天線一起封裝之積體電路晶片之裝置及方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
EP1368956B1 (en) * 2001-03-12 2015-07-08 Branscomb LLC Method and apparatus for multipath signal detection, identification, and monitoring for wideband code division multiple access systems
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US7015585B2 (en) * 2002-12-18 2006-03-21 Freescale Semiconductor, Inc. Packaged integrated circuit having wire bonds and method therefor
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US6956286B2 (en) * 2003-08-05 2005-10-18 International Business Machines Corporation Integrated circuit package with overlapping bond fingers
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7122891B2 (en) * 2003-12-23 2006-10-17 Intel Corporation Ceramic embedded wireless antenna
GB2425844B (en) 2003-12-24 2007-07-11 Cascade Microtech Inc Active wafer probe
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US20050253616A1 (en) * 2004-04-30 2005-11-17 Parker Kenneth P Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits
US7109587B1 (en) * 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
US7868832B2 (en) * 2004-06-10 2011-01-11 Galtronics Corporation Ltd. Three dimensional antennas formed using wet conductive materials and methods for production
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
US7515106B2 (en) * 2004-12-29 2009-04-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-resonant antennas embedded in wireless peripherals
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US20060208365A1 (en) * 2005-03-17 2006-09-21 Chipmos Technologies Inc. Flip-chip-on-film package structure
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US20060285480A1 (en) * 2005-06-21 2006-12-21 Janofsky Eric B Wireless local area network communications module and integrated chip package
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
EP1764866A1 (en) 2005-09-15 2007-03-21 Infineon Tehnologies AG Miniaturized integrated monopole antenna
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US20080203478A1 (en) * 2007-02-23 2008-08-28 Dima Prikhodko High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance
US8445325B2 (en) * 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7723159B2 (en) 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US8299572B2 (en) * 2007-06-20 2012-10-30 Skyworks Solutions, Inc Semiconductor die with backside passive device integration
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
SG177945A1 (en) * 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
KR101053544B1 (ko) 2008-12-10 2011-08-03 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8008754B2 (en) 2008-12-10 2011-08-30 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN101801163A (zh) * 2010-02-25 2010-08-11 中兴通讯股份有限公司 一种无线通讯模块
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
US8618677B2 (en) * 2012-04-06 2013-12-31 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
US8978247B2 (en) * 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US10109584B2 (en) * 2014-09-02 2018-10-23 Qualcomm Incorporated Patterned grounds and methods of forming the same
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
US11201119B2 (en) 2018-06-06 2021-12-14 At&S Austria Technologie & Systemtechnik Aktiengesellschaft RF functionality and electromagnetic radiation shielding in a component carrier
US11456227B2 (en) * 2019-12-17 2022-09-27 Nxp Usa, Inc. Topside heatsinking antenna launcher for an integrated circuit package

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JP2660295B2 (ja) 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
EP0621653B1 (en) * 1993-04-23 1999-12-29 Murata Manufacturing Co., Ltd. Surface-mountable antenna unit
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5646826A (en) 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH0955459A (ja) 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
JPH09153679A (ja) 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
US5721454A (en) 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JPH1079623A (ja) * 1996-09-02 1998-03-24 Olympus Optical Co Ltd アンテナ素子を内蔵する半導体モジュール
JPH10313071A (ja) 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
JP3650689B2 (ja) 1997-05-28 2005-05-25 三菱電機株式会社 半導体装置
US5808873A (en) 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
DE19736962B4 (de) 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
TW430959B (en) 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
JP3147087B2 (ja) 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6373447B1 (en) * 1998-12-28 2002-04-16 Kawasaki Steel Corporation On-chip antenna, and systems utilizing same
FR2788646B1 (fr) * 1999-01-19 2007-02-09 Bull Cp8 Carte a puce munie d'une antenne en boucle, et micromodule associe
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6075700A (en) 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6191477B1 (en) 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6421013B1 (en) * 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406447B (zh) * 2006-01-26 2013-08-21 Ibm 與由封裝的引線形成之天線一起封裝之積體電路晶片之裝置及方法

Also Published As

Publication number Publication date
US20020167084A1 (en) 2002-11-14
WO2003010796B1 (en) 2004-02-26
EP1428293A2 (en) 2004-06-16
CN1320695C (zh) 2007-06-06
EP1428293A4 (en) 2009-11-11
US6582979B2 (en) 2003-06-24
CN1543689A (zh) 2004-11-03
WO2003010796A8 (en) 2004-05-06
WO2003010796A3 (en) 2003-11-20
WO2003010796A2 (en) 2003-02-06
JP2004537169A (ja) 2004-12-09
KR100612425B1 (ko) 2006-08-16
KR20040030841A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
TW579580B (en) Structure and method for fabrication of a leadless chip carrier with embedded antenna
TW565917B (en) Structure and method for fabrication of a leadless multi-die carrier
US6710433B2 (en) Leadless chip carrier with embedded inductor
US11456255B2 (en) Impedance controlled electrical interconnection employing meta-materials
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US6611055B1 (en) Leadless flip chip carrier design and structure
US8729680B2 (en) Semiconductor device
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
JP2009510766A (ja) マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
US7247516B1 (en) Method for fabricating a leadless chip carrier
CN114188312B (zh) 封装屏蔽结构和屏蔽结构制作方法
US12027465B2 (en) Impedance controlled electrical interconnection employing meta-materials
CN102714927B (zh) 微波单元及其方法
JPH05211274A (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent