JP2004537169A - 埋込アンテナを伴うリードレスチップキャリアの構造および製造方法 - Google Patents
埋込アンテナを伴うリードレスチップキャリアの構造および製造方法 Download PDFInfo
- Publication number
- JP2004537169A JP2004537169A JP2003516086A JP2003516086A JP2004537169A JP 2004537169 A JP2004537169 A JP 2004537169A JP 2003516086 A JP2003516086 A JP 2003516086A JP 2003516086 A JP2003516086 A JP 2003516086A JP 2004537169 A JP2004537169 A JP 2004537169A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal bonding
- pad
- antenna
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】
発明の背景
本願は、2000年11月15日に出願され、本願の譲受人に譲渡された、「リードレスチップキャリアの設計および構造(Leadless Chip Carrier Design and Structure)」と題された係属中の親出願連続番号第09/713,834号の部分的継続出願であり、かつその出願日の利益を主張し、これにて引用により完全に援用する。
【0002】
1.発明の分野
本発明は一般的に半導体チップ実装の分野に属する。より特定的に本発明は、リードレスチップキャリアの設計および構造の分野に属する。
【背景技術】
【0003】
2.背景技術
半導体製造業界は、ダイの小型化および複雑化への要求と常に直面している。また、この小型化され複雑化したダイはより高い周波数で走らなければならない。装置の小型化、複雑化および高速化の要求はその結果として、ダイそのものの製造に新たな困難を引起こしたばかりでなく、ダイを収容して「オフチップ」装置との電気的接続を行なうのに用いられる種々のパッケージ、構造またはキャリアの製造においても新たな困難を引起こしている。
【0004】
たとえば、より高い周波数に対する要求は、とりわけ「オンチップ」寄生および「オフチップ」寄生を最小限に抑えなければならないことを意味する。たとえば寄生インダクタンス、静電容量および抵抗はいずれも、ダイおよびその関連のオフチップ構成要素の電気的性能に悪影響を与えるため、これらを最小限に抑える必要がある。RF(「無線周波数」)半導体装置は高い周波数で走るため、これら装置(すなわちRF装置)は、極めて低い寄生を特に必要とする装置の重要なカテゴリを構成している。
【0005】
最近、個別の半導体パッケージに対して、表面実装型のチップおよびチップキャリアが普及している。個別の半導体パッケージは典型的に、個別の半導体パッケージを印刷回路板に実装して電気的に接続するための多数の「ピン」を有し、これは「フットプリント」とも呼ばれる比較的大きな空間を必要とし得る。また、表面実装型の装置およびチップキャリアなどの代替案が普及してきたさらなる理由としては、個別の半導体パッケージの製造にかかる費用および時間や、印刷回路板に多数の孔を穿孔するのにかかる費用および時間がある。
【0006】
さまざまなチップキャリア設計を達成する種々の試みが当該技術で行われている。「電子部品及び配線基板装置」と題され、南真澄を発明者の1人とする、1998年11月24日に公開の日本国特許公開番号第10313071号では、半導体素子が発する熱を放熱処理する構造が開示されている。この構造は、配線基板に形成され金属を充填した貫通孔を設けており、これがベアチップから放出された熱を、配線基板の下面にある放熱パターンを通じて放熱板へと伝達させる。
【0007】
「電子部品搭載用基板」と題され、藤川治を発明者の1人とする、1990年2月27日公開の日本国特許公開番号第02058358号では、基板であって、その金属めっきされた上面と下面との間に挟まれた8個の熱伝導性樹脂充填孔を含む中心区域を伴うものが開示されている。この後、基板の金属めっきされた上面の中心区域に電子部品を銀ペースト接着剤で取付けることにより、放熱および湿気に対する抵抗を改良させる。
【0008】
「積層ガラスセラミック回路基板」と題され、宮西健次を発明者の1人とする、1997年6月10日公開の日本国特許公開番号第09153679号では、7層の積み重ねられたガラスセラミック層を含む積層ガラスセラミック回路基板が開示されている。この積み重ねられた多層ガラスセラミック回路基板はさらに、金または銅を含むいくつかのビアホールを備えており、上面および下面にある表面導体がこのビアホールを覆っている。上部の導体はICチップのヒートシンクとして機能する。
【0009】
「半導体装置」と題され、吉田一男を発明者の1人とする、1998年12月18日公開の日本国特許公開番号第10335521号では、セラミック基板に形成されたサーマルビアが開示されており、半導体チップはこのサーマルビアの上に搭載される。サーマルビアの孔の上部は、径方向で外方に行くにつれて浅くなるようにセラミック基板に形成される。
【発明の開示】
【発明が解決しようとする課題】
【0010】
印刷回路板上にチップを搭載するための従来のチップキャリア構造にはいくつかの欠点がある。たとえば従来のチップキャリアはなおあまりに多くの寄生を導入し、ダイへの接地接続のインダクタンスおよび抵抗はなお低いものではない。さらに、従来のチップキャリアの放熱能力は極めて限られたものであり、これに付随して、劣悪な放熱の結果としての信頼性の問題を抱えている。たとえばRF用途などの高周波用途では、単一のダイによって数ワットの電力が生成される。半導体ダイおよびチップキャリアは異なった材料からなり、その各々が異なる熱膨張係数を有するため、これらはダイの生成する熱に対して異なった反応を示す。その結果としての熱応力のため、ダイとチップキャリアとの間に亀裂が生じたり、これらが分離したりするおそれがあり、結果として電気的および機械的故障を招くことがある。したがって熱を首尾よく放熱することは重要事であり、新規の構造および方法を必要としている。
【0011】
また、小型化、複雑化および高速化した、高周波数で動作する装置、たとえば無線通信装置およびBluetooth RF送受信機などにおける要件の結果として、小型アンテナに対する需要が増大している。こうして、無線通信装置の小型化により、小型アンテナであって、このアンテナに結合された半導体ダイを収容する同じ「パッケージ」に統合されたものに対する需要が生じている。上述のように、小型化・複雑化し高周波数で動作する半導体ダイにおいては、半導体ダイを支持し、収容し、かつこれを印刷回路板と電気的に接続し、同時に寄生が低く放熱が効率的でインダクタンスおよび抵抗の低い接地を提供する構造が必要とされている。
【0012】
したがって、半導体ダイを収容し、支持し、これを構造内に埋込まれたアンテナと電気的に接続する、新規で信頼性の高い構造および方法であって、個別の半導体パッケージおよび従来のチップキャリアの抱えていた問題を克服するものが必要とされている。より特定的には、半導体ダイを収容し、支持し、これと電気的に接続された構造にアンテナを埋込むための、新規で信頼性の高い構造および方法であって、寄生が低く放熱が効率的でインダクタンスおよび抵抗の低い接地を提供するものが必要とされている。
【課題を解決するための手段】
【0013】
発明の概要
本発明は、埋込アンテナを伴うリードレスチップキャリアの構造および製造方法に向けられたものである。本発明は、半導体ダイが生じさせる熱の効率的な放熱を可能にする構造を開示する。本発明はさらに、埋込アンテナを含む構造であって、寄生が低く、インダクタンスおよび抵抗の低い接地接続を半導体ダイに与える構造を開示する。
【0014】
一実施例で本発明は、半導体ダイを受けるための上面を有する基板を備える。たとえばこの基板は、ポリテトラフルオロエチレン材料またはFR4系の積層材料などの有機材料を含み得る。別の例として、基板はセラミック材料を含み得る。本発明の一局面に従うと、基板の下面にアンテナがパターニングされる。アンテナをビアに結合し、さらにビアを通じて基板上信号ボンディングパッドおよび半導体ダイ上信号ボンディングパッドに結合することによって、アンテナへ容易に接近可能となる。
【0015】
一実施例で本発明は、基板内の少なくとも1つのビアを備える。本発明の少なくとも1つのビアは、半導体ダイの信号ボンディングパッドと印刷回路板との間に電気的接続をもたらす。上記少なくとも1つのビアは、銅などの導電性および熱伝導性材料を含み得る。上記少なくとも1つのビアは、基板上ボンディングパッドと印刷回路板との間に電気的接続をもたらす。基板上ボンディングパッドは、信号ボンディングワイヤによって半導体ダイの信号ボンディングパッドに接続される。上記少なくとも1つのビアはさらに、半導体ダイの信号ボンディングパッドと、印刷回路板に電気的に接続されたランドとの間に電気的接続をもたらす。
【発明を実施するための最良の形態】
【0016】
発明の詳細な説明
本発明は、埋込アンテナを伴うリードレスチップキャリアの構造および製造方法に向けられたものである。以下の記載は、本発明のさまざまな実施例および実現例にかかわる特定の情報を含む。当業者であれば、この出願で具体的に述べるものとは異なる態様で本発明が実施可能であることが理解できるであろう。さらに、本発明を不明瞭にすることを避けるために、本発明の特定の詳細のうちいくつかについては述べない。この出願に記載されない特定の詳細は当業者の知識に属する。
【0017】
この出願における図面およびその添付の詳細な説明は、本発明の例示的な実施例に向けられたものにすぎない。簡潔さを保つため、本発明の原理を用いる本発明の他の実施例については、この出願において特定的に記載せず、ここにある図面で特定的に説明しない。
【0018】
図1の構造100は、本発明の一実施例に従う例示的な構造の断面図を示す。構造100は、図1の印刷回路板(「PCB」)150に取付けられたものとして示される。構造100を参照して、半導体ダイ110はダイ取付部112によってダイ取付パッド111に取付けられる。なお半導体ダイ110などの「半導体ダイ」を、この出願においては「チップ」または「半導体チップ」とも称する。ダイ取付パッド111はAUS−5はんだマスクであることができ、これ(すなわちダイ取付パッド111)は、半導体ダイ110直下のはんだマスクの部分を指す。はんだマスクの形成およびパターニングについてはこの出願の後の段落でより詳細に述べる。しかしながら、ダイ取付パッド111ははんだマスク以外の材料を含むこともある。ダイ取付パッド111の厚みはたとえば10.0〜30.0ミクロンであり得る。ダイ取付部112は、銀充填のエポキシまたはビスマレミド(bismalemide)を含み得る。一般にダイ取付部112は、導電性または電気的に絶縁性の熱硬化性接着剤、またはその組合せであり得る。しかし本発明の本実施例では、ダイ取付部112は導電性および熱伝導性である。
【0019】
基板120の上面118にはんだマスク113が塗布される。はんだマスク113の厚みはたとえば10.0〜30.0ミクロンであり得る。はんだマスク113はAUS−5であり得る。しかしはんだマスク113は他の材料を含むこともある。基板120の下面124にははんだマスク115が塗布される。はんだマスク115の厚みもまたたとえば10.0〜30.0ミクロンであり得る。はんだマスク115もまたAUS−5であり得る。しかしはんだマスク115は他の材料を含んでもよい。基板120の上面118上に支持パッド117が作製され、一実施例で支持パッド117は銅であり得る。しかし支持パッド117は他の材料を含んでもよい。たとえば支持パッド117はアルミニウム、モリブデン、タングステン、または金であり得る。なお本発明の一実施例では、半導体ダイ110は支持パッド117に直接はんだ付けされ得る。支持パッド117の作製については、後に図5を参照してより詳細に説明する。
【0020】
基板120の上面118上に基板上ダウンボンディング区域114が作製される。図1の構造100では、基板上ダウンボンディング区域114は、ニッケルめっきした銅を含み得る。基板上ダウンボンディング区域114はさらに、ニッケルめっきした銅の上に金めっきの層を含み得る。しかし基板上ダウンボンディング区域114は他の金属を含んでもよい。たとえば基板上ダウンボンディング区域114はアルミニウム、モリブデン、タングステン、または金であり得る。基板上ダウンボンディング区域114の作製については、後に図5を参照してより詳細に説明する。半導体ダイ110上においては、ダウンボンディングワイヤ116の第1の端部が半導体ダイ上接地ボンディングパッド108に接着される。ダウンボンディングワイヤ116の第2の端部は基板上ダウンボンディング区域114に接着される。ダウンボンディングワイヤ116は金であり得るが、アルミニウムなど他の金属を含んでもよい。ダウンボンディングワイヤ116の直径はおよそ30.0ミクロンであり得るが、その他好適な直径であってもよい。
【0021】
基板120は、ポリテトラフルオロエチレンなどの2層有機積層体を含み得る。しかし基板120は、FR4系の積層体など他の有機材料を含んでもよい。本発明の一実施例では、基板120はセラミック材料であり得る。図1の構造100では、基板120の厚み122はおよそ200.0ミクロンである。しかし基板120の厚みは本発明の他の実施例では異なり得る。
【0022】
図1を引続き参照して、第1の複数のビアとも称されるビア128、ならびに第2の複数のビアとも称されるビア126およびビア130が基板120の中に位置している。ビア126、ビア130およびビア128は、基板120の上面118から下面124に延在する。ビア126、ビア130およびビア128は熱伝導性材料を含み得る。ビア126、ビア130およびビア128は銅を含むことができ、実際に例示的な構造100では、ビア126、ビア130およびビア128は銅で充填される。しかしながら、本発明の範囲から逸脱することなく、ビア126、ビア130およびビア128を他の材料で充填してもよい。本発明の別の実施例では、ビア126、ビア130およびビア128は金属で完全には充填されないこともある。一般にビア128、ビア126およびビア130は類似の構造を有する。このため、説明のための例として例示的なビア126の構造について、図2Aおよび図2Bを参照してより詳細に、具体的には破線142で囲まれた領域に関して説明する(破線142は図2Bの破線242で囲まれた領域に対応する)。
【0023】
図1に示すように、半導体ダイ110上にある半導体ダイ上信号ボンディングパッド104には、信号ボンディングワイヤ134の第1の端部が接着される。信号ボンディングワイヤ134の第2の端部は基板上信号ボンディングパッド132に接着される。信号ボンディングワイヤ134は金であり得るが、アルミニウムなど他の金属を含んでもよい。信号ボンディングワイヤ134の直径は30.0ミクロンであり得るが、その他好適な直径であってもよい。図1でさらに示されるように、半導体ダイ110上の半導体ダイ上信号ボンディングパッド106には、信号ボンディングワイヤ140の第1の端部が接着される。信号ボンディングワイヤ140の第2の端部は基板上信号ボンディングパッド138に接着される。信号ボンディングワイヤ140は金であり得るが、アルミニウムなど他の金属を含んでもよい。信号ボンディングワイヤ140の直径は30.0ミクロンであり得るが、その他好適な直径であってもよい。
【0024】
図1において、基板上信号ボンディングパッド132は基板120の上面118上に作製される。構造100において、基板上信号ボンディングパッド132はニッケルめっきした銅を含み得る。基板上信号ボンディングパッド132はさらに、ニッケルめっきした銅の上に金めっきの層を含み得る。しかし基板上信号ボンディングパッド132は他の金属を含んでもよい。たとえば基板上信号ボンディングパッド132はアルミニウム、モリブデン、タングステンまたは金であり得る。基板上信号ボンディングパッド132の作製については、後に図5を参照してより詳細に説明する。図1の構造100では、基板上信号ボンディングパッド132はビア130と重なる。本発明の別の実施例では、基板上信号ボンディングパッド132はビア130と重なるのでなくビア130に「当接(abut)」する。
【0025】
基板上信号ボンディングパッド132と同様に、基板上信号ボンディングパッド138が基板120の上面118上に作製される。構造100では、基板上信号ボンディングパッド138はニッケルめっきした銅を含み得る。基板上信号ボンディングパッド138はさらに、ニッケルめっきした銅の上の金めっきの層を含み得る。しかし基板上信号ボンディングパッド138は他の金属を含んでもよい。たとえば基板上信号ボンディングパッド138はアルミニウム、モリブデン、タングステンまたは金であり得る。基板上信号ボンディングパッド138の作製については、後に図5を参照してより詳細に説明する。構造100において、基板上信号ボンディングパッド138はビア126と重なる。本発明の別の実施例では、基板上信号ボンディングパッド138はビア126に当接する。
【0026】
やはり図1に示すように、ランド144が基板120の下面124に作製される。構造100において、ランド144は銅を含み得る。しかしランド144は、アルミニウム、モリブデン、タングステン、または金など他の金属を含んでもよい。ランド144の作製については、後に図5を参照してより詳細に説明する。ランド144ははんだ147によって印刷回路板(「PCB」)150に取付けられる。しかしランド144をPCB150に取付けるためには、当該技術で公知の他の方法を用いてもよい。構造100において、ランド144はビア126と重なる。本発明の別の実施例では、ランド144はビア126と重なるのでなくビア126に当接する。
【0027】
ランド144と同様に、ランド146が基板120の下面124に作製される。構造100において、ランド146は銅であり得る。しかしランド146はアルミニウム、モリブデン、タングステン、または金など他の金属を含んでもよい。ランド144の作製については後に図5を参照してより詳細に説明する。図1の構造100において、ランド146ははんだ147によってPCB150に取付けられる。しかしランド146をPCB150に取付けるためには、当該技術で公知の他の方法を用いてもよい。構造100において、ランド146はビア130と重なる。本発明の別の実施例では、ランド144はビア126に当接し得る。
【0028】
図1でさらに示されるように、基板120の下面124に対して放熱層148が作製される。構造100において、放熱層148は銅であり得る。しかし放熱層148はアルミニウム、モリブデン、タングステン、または金など他の金属を含んでもよい。例示的な構造100において、放熱層148ははんだ147によってPCB150に取付けられる。しかし放熱層148をPCB150に取付けるためには、当該技術で公知の他の方法を用いてもよい。放熱層148の作製については図5を参照して詳細に説明することになる。
【0029】
図2Aは、図1の領域142に対応する図2Bの領域242の上面図を示す。具体的には、基板220、ビア226および基板上信号ボンディングパッド238はそれぞれ、図1の基板120、ビア126および基板上信号ボンディングパッド138に対応する。図2Aはさらにビアホール262を示す。図2Aの線1−1に沿った断面図である図1ではビアホール262は見えない。これに対し、図2Bは図2Aの線B−Bに沿った断面図であるため、図2Bではビアホール262が見える。ビア226、ボンディングパッド238およびビアホール262については、後に図2Bを参照して詳細に説明する。
【0030】
図2Bは図2Aの線B−Bに沿った領域242の断面図を示す。一方、図1の領域142は図2Aの線1−1に沿った断面図を示す。具体的には、上面218、基板220、下面224、ビア226、基板上信号ボンディングパッド238、およびランド244はそれぞれ、図1の上面118、基板120、下面124、ビア126、基板上信号ボンディングパッド138、およびランド144に対応する。
【0031】
図2Bにおいて、ランドパッド厚み252はおよそ12.7〜30.0ミクロンであり得る。ビア穿孔直径254は150.0ミクロンであり、一方でボンディングパッド厚み256はおよそ12.7〜30.0ミクロンであり得る。ビア壁厚み258はおよそ20.0ミクロンであり得る。ビアホール直径260はおよそ110.0ミクロンであり得る。なお説明を簡単にする目的から、図2Aおよび図2Bのこれらさまざまな寸法は同じ割合で描かれてはいない。
【0032】
ビア226の作製は基板220で始まる。本発明の一実施例では、基板220の上面218および下面224に銅を積層し得る。基板220の上面218および下面224に積層された銅の厚みはたとえば15.0ミクロンであり得る。しかし基板220の上面218および下面224には他の金属を積層してもよい。たとえば、基板220の上面218および下面224に積層される金属はアルミニウム、モリブデン、タングステン、または金であり得る。次に、ビア穿孔直径254を有するビア開口部が、予め定められた場所で基板220を通じて穿孔される。次に基板220を銅めっきし、ビア壁厚み258に対応してビア開口部の内側に銅の層を形成する。しかし基板220を他の金属でめっきしてもよい。こうして、図2Aおよび図2Bに示すビアホール直径262を有するビア226が作製される。ビア226を作製する上述のプロセスは、図1の構造100のビア130およびビア128の作製にも当てはまる。
【0033】
図3の構造300は、「鋸歯切り分け(saw singulation)」工程の終了後における、本発明の一実施例に従う例示的な構造の上面図を示し、この鋸歯切り分け工程は、簡単には基板120(図1)をダイシングして、図3の構造300に対応する図1の構造100などの「切り分けられた」構造を達成することに関する。鋸歯切り分け工程は、図5を参照してより詳細に説明するプロセスにおける最後の工程の1つである。したがって構造300は、図1の基板120に対応する基板320を備える。しかし、図1の構造100とは対照的に、構造300では基板上ボンディングパッドはビアと重なるのでなくこれに当接する。たとえば基板上信号ボンディングパッド338は、ビア326と重なるのではなくこれに当接するように示される。これは図1の基板上信号ボンディングパッド138とは対照的であり、基板上信号ボンディングパッド138はビア126に当接するのではなくこれと重なるように示されている。構造300を引続き参照して、基板上信号ボンディングパッド338にはボンディングワイヤ340の第1の端部が接着される。半導体ダイ310上の半導体ダイ上信号ボンディングパッド306には、ボンディングワイヤ340の第2の端部が接着される。なお図3では、簡潔さを保つため、ビア326、基板上信号ボンディングパッド338、ボンディングワイヤ340、および半導体ダイ上信号ボンディングパッド306のみについてここで具体的に述べる。
【0034】
図3の構造300の形状は正方形であり得る。たとえば、切り分けられた構造300の構造320の辺384および辺386は各々4.0ミリメートルであり得る。他の例としては、他の正方形「パッケージサイズ」は5.0ミリメートル×5.0ミリメートル、6.0ミリメートル×6.0ミリメートル、または7.0ミリメートル×7.0ミリメートルであり得る。別の実施例では、構造300の形状は矩形であり得る。矩形の実施例の「パッケージサイズ」は3.9ミリメートル×4.9ミリメートルであり得る。他の例としては、矩形の実施例の他の「パッケージサイズ」は4.4ミリメートル×6.5ミリメートルまたは4.4ミリメートル×7.8ミリメートルであり得る。
【0035】
図4の構造400は、「鋸歯切り分け」工程の終了後における、本発明の一実施例に従う例示的な構造の底面図を示す。構造400は図1の基板120に対応する基板420を備える。しかし図1の構造100とは対照的に、構造400ではランドはビアと重なるのでなくこれに当接する。たとえばランド444はビア426と重なるのでなく、これに当接するように示される。これは図1のランド144とは対照的であり、ランド144はビア126に当接するのではなくこれと重なるように示されている。さらに、ランドおよびビアを放熱層と接続するトレース、たとえば図4のトレース414,430,436,442は、図1の構造100では示されていない。
【0036】
次に図4をより詳細に説明すると、図4は基板420の下面424を示す。ランド412,428,432,440,444はそれぞれビア402,425,434,438,426に当接する。トレース414はビア402と放熱層448とを接続する。トレース436はビア434と放熱層448とを接続する。トレース430はランド428と放熱層448とを接続する。トレース442はランド440と放熱層448とを接続する。したがって、ビア402,425,434,438はそれぞれトレース414,430,436,442によって放熱層448と接続される。図4に示す実施例では、「ランドピッチ」445はたとえば500.0ミクロンであり、「ランド幅」446はたとえば250.0ミクロンであり得る。なお図4では、簡潔さを保つために、ビア402,425,426,434,438およびランド412,428,432,440,444のみについてここで具体的に述べる。別の実施例では、図4のトレース414,430,436,442などの「接地トレース」は全く用いられない。こうして図4のランド412,428,432,440は、図4の放熱層448などの接地に接続されず、通常の「信号」ランドとして用いられることになる。
【0037】
次に、図5を参照して、図1の構造100を作製するプロセスの例を述べる。このプロセスは工程502から始まる。工程504で、銅積層基板のストリップにビア開口部を穿孔する。このストリップはたとえば18インチ×24インチパネルの銅積層基板であり得る。図1の基板120は、銅積層基板のストリップの1区画に対応する。典型的に、銅積層基板のストリップ上には構造100の多数のユニットが組立てられる。組立プロセスにおける後の工程で、構造100の多数の組立ユニットが個々のユニットへと分割される。銅積層基板に穿孔されたビア開口部の直径はおよそ150.0ミクロンであり得る。
【0038】
典型的に、すべてのビア開口部が多数のダイヤモンドビットを用いて一度に穿孔される。工程506で、無電解めっき浴内でビア開口部の側壁を銅めっきする。背景として、無電解めっきとは、還元化学浴を用いてさまざまな材料の表面上に銅、ニッケル、銀、金、またはパラジウムなどの金属を堆積させることに関わるめっき方法を指す。無電解めっき浴の結果、ビアは銅積層基板の上面と下面との間に電気伝導および熱伝導を与える。一実施例では、無電解めっきプロセスの終了後、ビアホール直径たとえば図2Bのビアホール直径260はおよそ110.0ミクロンである。
【0039】
工程508で、ビア開口部は銅で充填される。追加の銅をビア開口部に加えることによって、熱の流れのための断面領域を大きくしてビアの熱伝導を増大させる。さらに、電流の流れのための断面領域を大きくすることで、ビアの電気伝導を増大させる。本実施例では、ビア開口部は部分的(またはほぼ完全に)銅で充填されるが、別の実施例ではビア開口部は完全に銅で充填される。本発明の一実施例では、ビアはタングステンで充填される。この実施例のタングステン充填ビアは、ビアに対する直接的な接着を可能にするのに十分強いものである。
【0040】
工程510で、基板の上面および下面にある金属被覆層に、マスクを用いて導電体をパターニングする。本実施例では、金属被覆層は銅であり得る。工程512で、過剰な銅をエッチングで除去し、その結果、基板の上面および下面に、印刷回路とも称される画定された金属配線または金属トレースパターンが得られる。たとえば図4の構造400において、下面424にあるパターニングされた金属被覆層は、とりわけ放熱層448、ランド412,418,428,432,440、およびトレース414,430,436,442を含む。
【0041】
工程514で、基板の上面および下面にはんだマスクを塗布し、こうして基板の上面および下面に露出したパターニングされた銅を覆う。はんだマスクは、基板の上面に半導体ダイを固着させるのに用いるダイ取付部の接着特性を向上させる。たとえば図1の構造100において、はんだマスク113は、半導体ダイ110を基板120の上面118に固着するダイ取付部112の接着性能を向上させる。はんだマスクはさらに、基板上信号ボンディングパッド、基板上ダウンボンディング区域およびランドの汚染を防止する。
【0042】
工程516で、はんだマスクをエッチングで除去して、接着およびはんだ付けが行なわれることになる印刷回路区域の銅を露出させる。たとえばはんだマスクをエッチングで除去して、図1の基板上ダウンボンディング区域114、基板上信号ボンディングパッド132,138、ランド144,146、および放熱層148を露出させる。工程518で、接着およびはんだ付けが行なわれることになる印刷回路区域の露出した銅をニッケル層でめっきし、この後ニッケルめっきした銅の上に金めっきの層を与える。金/ニッケルめっきは露出した銅を酸化から守る。さらに金/ニッケルめっきによって、露出した銅は、印刷回路のボンディングパッドおよび基板上ダウンボンディング区域、たとえば図1の基板上信号ボンディングパッド132,138および基板上ダウンボンディング区域114などに接着できるようになっている。加えて、金/ニッケルめっきによって、露出した銅は、印刷回路ランドおよび放熱層、たとえば図1のランド114,146および放熱層148にはんだ付けできるようになっている。
【0043】
工程520で、ダイ取付パッドに対して半導体ダイがダイ取付材料で取付けられる。図1の構造100では、たとえばダイ取付パッド111に対して半導体ダイ110がダイ取付部112で取付けられる。上述のように、ダイ取付パッド111はAUS−5はんだマスクであることができ、これ(すなわちダイ取付パッド111)は、半導体ダイ110直下のはんだマスクの部分を指す。ダイ取付材料たとえば図1に示す取付部112は、銀充填エポキシまたはビスマレミドを含み得る。一般にダイ取付材料は、導電性または電気的に絶縁性、熱硬化性接着剤またはこれらの組合せであり得る。本発明の別の実施例では、半導体ダイは支持パッド、たとえば図1の支持パッド117に直接はんだ付けされ得る。
【0044】
工程522で、半導体ダイ上ボンディングパッド、たとえば図1の半導体ダイ上信号ボンディングパッド104,106と、印刷回路ボンディングパッド、たとえば図1の基板上信号ボンディングパッド132,138との間でワイヤボンディングが行なわれる。図3の構造300では、たとえば半導体ダイ上ボンディングパッド306と基板上信号ボンディングパッド338との間でワイヤボンディングが行なわれる。図1の構造100では、ワイヤボンディング、たとえば信号ボンディングワイヤ134,140に用いられるボンディングワイヤは金を含み得る。工程524で、半導体ダイおよびボンディングワイヤ、たとえば図1の半導体ダイ110、信号ボンディングワイヤ134,140およびダウンボンディングワイヤ116を適当な成型材料で封じ込める。この成型材料は、この後の製造プロセスおよび使用の際における化学的汚染または物理的損傷に対する保護を提供する。成型材料はたとえば、多機能エポキシ、ノボラック、およびビフェニル樹脂、またはこれらの組合せなど、さまざまな化学的化合物を含み得る。
【0045】
工程526で、構造100の多数の組立てられたユニットを含むストリップが鋸歯で切り分けられて個々のユニットとなる。鋸歯切り分けにおいて、構造100の個々の組立てられたユニットは、構造100の多数の組立てられたユニットを含むストリップからダイシングされ、結果として構造100などの多数の構造が得られる。なお、図5を参照して記述したプロセスは図1の構造100の作製方法の1つにすぎない。さらに当業者には、図5を参照して述べた各々の個々の工程または方法全体に対する変形または変更が明らかである。図1の構造100を作製する例示的なプロセスは工程528で終了する。
【0046】
図6の構造600は、「鋸歯切り分け」工程の終了後における、本発明の一実施例に従う例示的な構造の上面図を示す。しかし半導体ダイおよびボンディングワイヤは図6には示さない。構造600は、図1の基板120に対応する基板620を備える。しかし図1の構造100とは対照的に、構造600では基板上ボンディングパッドはトレースによってビアと接続される。たとえばトレース610は基板上信号ボンディングパッド638とビア626とを接続する。対照的に図1の構造100では、ボンディングパッドはビアと重なる。たとえば基板上信号ボンディングパッド138は図1のビア126と重なる。
【0047】
図6は基板620の上面618を示す。トレース604は基板上ボンディングパッド606とビア602とを接続する。上述のようにトレース610は基板上ボンディングパッド638とビア626とを接続する。トレース616は基板上ボンディングパッド617とビア614とを接続する。図6はさらにダイ取付パッド611の上面図を示す。なお図6では、簡潔さを保つためにビア602,626,614、トレース604,610,616、および基板上ボンディングパッド606,617,638のみについてここで具体的に述べる。
【0048】
図6の構造600では、ビア602はダイ取付パッド611に隣接して位置する。ビア602は図1の構造100における支持パッド117などの共通の接地接続(図6には示さず)に接続され得る。ビア614はダイ取付パッド611の角に位置する。構造600では、ビア614は、図1の構造100における支持パッド117などの共通の接地接続(図6には示さず)に接続され得る。図6の構造600では、ビア626などの「周辺」ビアは、典型的に「信号」ビアとして機能する。
【0049】
上述のように、図6の構造600では、トレース604,610,616はそれぞれ基板上ボンディングパッド606,638,617をビア602,626,614に接続する。トレース604,610,616は異なる長さを有する。図6で示すように、ビア602,626,614から、それぞれ基板上ボンディングパッド606,638,617までの距離は異なる。またトレース604とトレース616との幅は異なる。こうして図6の構造600は、さまざまな基板上ボンディングパッドおよびビアの位置、トレース長さおよびトレース幅を利用する際の設計上の柔軟性を提供する。
【0050】
上述のように、構造であって、半導体ダイを収容し、支持し、これを構造内に埋込まれたアンテナと電気的に接続し、一方で寄生が低く放熱が効率的で、インダクタンスおよび抵抗の低い接地を提供する構造が当該技術で必要とされている。図7から図10を参照して示す本発明の実施例は、当該技術におけるそのような構造への要求に対処する。
【0051】
図7の構造700は、本発明の一実施例に従う例示的な埋込アンテナ構造の底面図を示す。構造700は図1の基板120に対応する基板720を備える。しかし図1の構造100とは対照的に、構造700はアンテナトレース754,756およびビア752を含む。さらに、構造700の放熱層748は正方形リングの形状にされており、これに対して構造100の放熱層148は円盤状となっている。本実施例では、放熱層748は、不所望な電磁放射がアンテナトレース754,756に達するのを防ぐ遮蔽部としても機能する。放熱層748はまた、アンテナトレース754,756から発せられた不所望な電磁放射に対して、これがランド746などのランドに達しないように遮蔽する。なお放熱層748をこの出願では「遮蔽部」とも称する。
【0052】
次に図7をより詳細に説明すると、図7は基板720の下面724を示す。ランド744,746はそれぞれビア726,730に当接する。ランド744,746はそれぞれ図1の構造100のランド144,146に対応し、ランド144,146とほぼ同じ材料を含む。さらに図7に示すように、ランド744,746,758,760は基板720の下面724上に作製される。ランド744,746,758,760は銅またはその他の金属、たとえばアルミニウム、モリブデン、タングステンまたは金などを含み得る。
【0053】
図7を引続き参照して、ビア726、ビア730、ビア752、およびビア728は基板720の中に位置する。ビア726、ビア730およびビア728はそれぞれ図1の構造100のビア126、ビア130およびビア128に対応し、ビア126、ビア130およびビア128とほぼ同じ材料を含む。ビア726、ビア730、ビア752、およびビア728は熱伝導性材料を含み得る。ビア726、ビア730、ビア752、およびビア728は銅を含むことができ、実際に例示的な構造700ではビア726、ビア730、ビア752、およびビア728は銅で充填される。しかしビア726、ビア730、ビア752、およびビア728は、本発明の範囲から逸脱することなく他の材料で充填されることもある。本発明の別の実施例では、ビア726、ビア730、ビア752、およびビア728は完全に金属で充填されないこともある。
【0054】
図7でさらに示すように、放熱層748は基板720の下面724上に作製される。構造700では、放熱層748は銅またはその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含み得る。集合的に「アンテナ構造」とも称されるアンテナトレース754,756は基板720の下面724上にパターニングされ、ビア752に接続される。本実施例では、アンテナトレース754,756は「U」字の形状を有する。実施例によってはアンテナトレース754,756は異なる形状を有し得る。本実施例では「アンテナ構造」は2本のアンテナトレース、すなわちアンテナトレース754,756を含むが、別の実施例で「アンテナ構造」は単一のアンテナトレースを含むこともある。アンテナトレース754,756は銅またはその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含み得る。図7に示す実施例では、ランドピッチ745はたとえば500.0ミクロンであり、ランド幅747はたとえば250.0ミクロンであり得る。なお図7では、簡潔さを保つためにビア726,728,730,752、およびランド744,746,758,760のみについてここで具体的に述べる。
【0055】
図8の構造800は、図7で構造700として底面図を示した本発明の埋込アンテナ実施例の断面図を示す。図8の構造800は、図7の線8−8に沿った構造700の断面図に対応する。しかし図7の構造700とは対照的に、構造800ではランドはビアに当接するのではなくこれと重なる。たとえばランド844はビア826に当接するのでなくこれと重なるように示される。これは図7のランド744とは対照的であり、ランド744はビア726と重なるのでなくこれに当接するように示される。構造800の基板820は構造700の基板720に対応する。構造800のビア826,830およびビア828はそれぞれ構造700のビア726,730およびビア728に対応する。構造800のランド844,846はそれぞれ構造700のランド744,746に対応する。構造800のアンテナトレース854,856はそれぞれ構造700のアンテナトレース754,756に対応する。なお図8では、構造800はPCB850に取付けられたものとして示される。
【0056】
次に図8をより詳細に説明すると、図8はダイ取付部812によってダイ取付パッド811に取付けられた半導体ダイ810を示す。ダイ取付パッド811は図1の構造100のダイ取付パッド111に対応し、ダイ取付パッド111とほぼ同じ材料を含む。ダイ取付パッド811はAUS−5はんだマスクであることができ、これ(すなわちダイ取付パッド811)は半導体ダイ810直下のはんだマスクの部分を指す。しかしダイ取付パッド811ははんだマスク以外の材料を含んでもよい。ダイ取付パッド811の厚みはたとえば10.0〜30.0ミクロンであり得る。ダイ取付部812は図1の構造100のダイ取付部112に対応し、ダイ取付部112とほぼ同じ材料を含む。ダイ取付部812は銀充填エポキシまたはビスマレミドを含み得る。一般にダイ取付部812は、導電性または電気的に絶縁性、熱硬化性接着剤またはこれらの組合せであり得る。しかし本発明の本実施例では、ダイ取付部812は導電性かつ熱伝導性である。
【0057】
さらに図8で示すように、基板820の上面818にはんだマスク813が塗布される。はんだマスク813は図1の構造100のはんだマスク113に対応し、はんだマスク113とほぼ同じ材料を含む。はんだマスク813の厚みはたとえば10.0〜30.0ミクロンであり得る。はんだマスク813はAUS−5であり得る。しかしはんだマスク813は他の材料を含むこともある。基板820の下面824にはんだマスク815が塗布される。はんだマスク815の厚みもまたたとえば10.0〜30.0ミクロンであり得る。はんだマスク815もまたAUS−5であり得る。しかしはんだマスク815は他の材料を含むこともある。基板820の上面818上に支持パッド817が作製され、これは図1の構造100の支持パッド117に対応する。一実施例で支持パッド817は銅であり得る。しかし支持パッド817は他の金属、たとえばアルミニウム、モリブデン、タングステン、または金を含むこともある。なお本発明の一実施例では、半導体ダイ810は支持パッド817に直接はんだ付けされ得る。
【0058】
基板820の上面818上に基板上ダウンボンディング区域814が作製される。基板上ダウンボンディング区域814は図1の構造100の基板上ダウンボンディング区域114に対応し、基板上ダウンボンディング区域114とほぼ同じ材料を含む。図8の構造800では、基板上ダウンボンディング区域814はニッケルめっきした銅を含み得る。基板上ダウンボンディング区域814はさらにニッケルめっきした銅の上に金めっきの層を含み得る。しかし基板上ダウンボンディング区域814は他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含み得る。さらに図8で示すように、半導体ダイ810上の半導体ダイ上接地ボンディングパッド808にダウンボンディングワイヤ816の第1の端部が接着され、基板上ダウンボンディング区域814にはダウンボンディングワイヤ816の第2の端部が接着される。ダウンボンディングワイヤ816は図1の構造100のダウンボンディングワイヤ116に対応し、ダウンボンディングワイヤ116とほぼ同じ材料を含む。ダウンボンディングワイヤ816は金であり得るが、アルミニウムなどその他の金属を含んでもよい。ダウンボンディングワイヤ816の直径はおよそ30.0ミクロンであり得るが、その他好適な直径であってもよい。
【0059】
さらに図8で示すように、基板820は図1の構造100の基板120に対応し、基板120とほぼ同じ材料を含む。構造800では、基板820は2層有機積層体、たとえばポリテトラフルオロエチレン、その他の有機材料たとえばFR4系の積層体、またはセラミック材料などを含み得る。図8の構造800では、基板820の厚み822はおよそ200.0ミクロンである。しかし基板820の厚みは本発明の他の実施例では異なり得る。
【0060】
図8を引続き参照して、第1の複数のビアとも称されるビア828と、第2の複数のビアとも称されるビア826およびビア830とが基板820の中に位置する。ビア826、ビア830およびビア828は基板820の上面818から下面824に延在する。ビア826、ビア830およびビア828はそれぞれ図1の構造100のビア126、ビア130およびビア128に対応し、ビア126、ビア130およびビア128とほぼ同じ材料を含む。ビア826、ビア830およびビア828は熱伝導性材料を含み得る。ビア826、ビア830およびビア828は銅を含むことができ、実際に例示的な実施例800ではビア826、ビア830およびビア828は銅で充填される。しかしビア826、ビア830およびビア828は、本発明の範囲を逸脱することなくその他の材料で充填されることもある。本発明の別の実施例では、ビア826、ビア830およびビア828は金属で完全には充填されないこともある。
【0061】
図8に示すように、半導体ダイ810上の半導体ダイ上信号ボンディングパッド804には信号ボンディングワイヤ834の第1の端部が接着され、基板上信号ボンディングパッド832には信号ボンディングワイヤ834の第2の端部が接着される。信号ボンディングワイヤ834は図1の構造100の信号ボンディングワイヤ134に対応し、信号ボンディングワイヤ134とほぼ同じ材料を含む。信号ボンディングワイヤ834は金であり得るが、アルミニウムなどその他の金属を含んでもよい。信号ボンディングワイヤ834の直径は30.0ミクロンであり得るが、その他好適な直径であってもよい。さらに図8で示すように、半導体ダイ810上の半導体ダイ上信号ボンディングパッド806には信号ボンディングワイヤ840の第1の端部が接着され、基板上信号ボンディングパッド838には信号ボンディングワイヤ840の第2の端部が接着される。信号ボンディングワイヤ840は金であり得るが、アルミニウムなどその他の金属を含んでもよい。信号ボンディングワイヤ840の直径は30.0ミクロンであり得るが、その他好適な直径であってもよい。
【0062】
図8において、基板820の上面818上に基板上信号ボンディングパッド832が作製される。基板上信号ボンディングパッド832は図1の構造100の基板上信号ボンディングパッド132に対応し、基板上信号ボンディングパッド132とほぼ同じ材料を含む。構造800では、基板上信号ボンディングパッド832はニッケルめっきした銅を含むことができ、さらにニッケルめっきした銅の上に金めっきの層を含み得る。しかし基板上信号ボンディングパッド832はその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含んでもよい。図8の構造800では、基板上信号ボンディングパッド832はビア830と重なる。本発明の別の実施例では、基板上信号ボンディングパッド832はビア830と重なるのでなくビア830に「当接」する。
【0063】
基板上信号ボンディングパッド832と同様に基板上信号ボンディングパッド838も基板820の上面818上に作製される。基板上信号ボンディングパッド838は図1の構造100の基板上信号ボンディングパッド138に対応し、基板上信号ボンディングパッド138とほぼ同じ材料を含む。構造800では、基板上信号ボンディングパッド838はニッケルめっきした銅を含み得る。基板上信号ボンディングパッド838はさらに、ニッケルめっきした銅の上に金めっきの層を含み得る。しかし基板上信号ボンディングパッド838はその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含み得る。構造800では、基板上信号ボンディングパッド838はビア826と重なる。本発明の別の実施例では、基板上信号ボンディングパッド838はビア826に「当接」する。
【0064】
さらに図8に示すように、基板820の下面824上にランド844が作製される。ランド844は図1の構造100のランド144に対応し、ランド144とほぼ同じ材料を含む。構造800では、ランド844は銅を含み得る。しかしランド844はその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含んでもよい。ランド144ははんだ847によってPCB850に取付けられる。しかしPCB850にランド844を取付けるためには当該技術で公知の他の方法を用いてもよい。構造800では、ランド844はビア826と重なる。本発明の別の実施例では、ランド844はビア826に「当接」する。
【0065】
図8を引続き参照して、基板820の下面824にランド846が作製される。ランド846は図1の構造100のランド146に対応し、ランド146とほぼ同じ材料を含む。構造800では、ランド846は銅であり得る。しかしランド846はその他の金属、たとえばアルミニウム、モリブデン、タングステン、または金などを含んでもよい。図8の構造800では、ランド846ははんだ851によりPCB850に取付けられる。しかしPCB850にランド846を取付けるためには当該技術で公知の他の方法を用いてもよい。構造800では、ランド846はビア830と重なる。本発明の別の実施例では、ランド846はビア830に「当接」する。
【0066】
図8はさらに、図7の放熱層748の断面部分848を示す。参照を容易にするために、放熱層748の断面部分848を単に放熱層848と称する。図8に示すように、放熱層848は基板820の下面824に対して作製される。図8の構造800では、放熱層848ははんだ849によってPCB850に取付けられる。しかしPCB850に放熱層848を取付けるためには、当該技術で公知の他の方法を用いてもよい。
【0067】
さらに図8では、図7の構造700のアンテナトレース754,756に対応するアンテナトレース854,856の断面部分を示す。しかし参照を容易にするために、図8のアンテナトレース854,856の断面部分を単にアンテナトレース854,856と称する。図8は、アンテナトレース854,856をどのように放熱層848で両側から遮蔽するかを示す。具体的には、図8に示すように、ランド844,846は放熱層848によりアンテナトレース854,856から遮蔽されている。なお放熱層848をこの出願では「遮蔽部」とも称する。
【0068】
図9の構造900は、図7で構造700として底面図を示した本発明の埋込アンテナ実施例の別の断面図を示す。図9の構造900は、図7の線9−9に沿った構造700の断面図に対応する。図8に示す構造700の断面図とは対照的に、図9に示す構造700の断面図は、図7のビア752の断面と、アンテナトレース754,756および放熱層748の断面を示す位置で切って見たものである。なお図8に示す構造700の断面図は、ビア752(図7)がある位置で切って見たものではない。
【0069】
構造900では、基板920は構造700の基板720に対応し、さらに図8の構造800の基板820に対応する。ビア926は構造700のビア726に対応し、さらに構造800のビア826に対応する。ビア952は構造700のビア752に対応する。ランド944,946はそれぞれ構造700のランド744,746に対応し、さらに構造800のランド844,846に対応する。図9はさらに、図7の放熱層748の断面部分948を示す。参照を容易にするために、放熱層748の断面部分948を単に放熱層948と称する。
【0070】
さらに図9では、図7の構造700のアンテナトレース754,756に対応するアンテナトレース954,956の断面部分を示す。しかし参照を容易にするために、図9のアンテナトレース954,956の断面部分を単にアンテナトレース954,956と称する。図9は、アンテナトレース954,956をどのように放熱層948で両側から遮蔽するかを示す。より具体的には、図9に示すように、ランド944,946は放熱層948によってアンテナトレース954,956から遮蔽されている。
【0071】
次に図9の他の要素を説明すると、半導体ダイ910がダイ取付部912によってダイ取付パッド911に取付けられたものとして示される。半導体ダイ910、ダイ取付パッド911およびダイ取付部912はそれぞれ図8の構造800の半導体ダイ810、ダイ取付パッド811およびダイ取付部812に対応する。基板920の上面918にははんだマスク913が塗布され、基板920の下面924にははんだマスク915が塗布される。構造900のはんだマスク913,915はそれぞれ構造800のはんだマスク813,815に対応する。基板920の上面918上には支持パッド917が作製され、構造800の支持パッド817に対応する。基板920の上面918上には基板上ダウンボンディング区域914が作製され、構造800の基板上ダウンボンディング区域814に対応する。
【0072】
さらに図9に示すように、半導体ダイ910上にある半導体ダイ上接地ボンディングパッド908にはダウンボンディングワイヤ916の第1の端部が接着され、基板上ダウンボンディング区域914にはダウンボンディングワイヤ916の第2の端部が接着される。構造900のダウンボンディングワイヤ916、半導体ダイ上接地ボンディングパッド908および半導体ダイ910はそれぞれ、図8の構造800のダウンボンディングワイヤ816、半導体ダイ上接地ボンディングパッド808および半導体ダイ810に対応する。ビア926,952が基板920の中に位置し、基板920の上面918から下面924に延在する。
【0073】
図9を引続き参照して、半導体ダイ910上の半導体ダイ上信号ボンディングパッド904には信号ボンディングワイヤ934の第1の端部が接着され、基板上信号ボンディングパッド932には信号ボンディングワイヤ934の第2の端部が接着される。半導体ダイ910上にある半導体ダイ上信号ボンディングパッド906には信号ボンディングワイヤ940の第1の端部が接着され、基板上信号ボンディングパッド938には信号ボンディングワイヤ940の第2の端部が接着される。基板920の上面918上には基板上信号ボンディングパッド932,938が作製される。
【0074】
さらに図9で示すように、トレース919は基板上信号ボンディングパッド932とビア952とを接続する。トレース919は基板920の上面918上に作製される。構造900ではトレース919は銅を含み得るが、その他の金属たとえばアルミニウム、モリブデン、タングステン、または金を含んでもよい。基板920の下面924にはランド944,946が作製される。図9の構造900において、ランド944,946はそれぞれはんだ947,951によりPCB950に取付けられる。
【0075】
さらに図9に示すように、基板920の下面924に対してアンテナトレース954,956が作製され、ビア952によりトレース919に接続される。別の実施例(いずれの図面にも示さず)では、アンテナトレース954,956はPCB950にはんだ付けされ、PCB950上のトレースによってランド、たとえば図9のランド944へ経路付けられる。このような実施例では、放熱層(または「遮蔽部」)948内に開口部を設けて、該トレースをアンテナトレース954,956からランド944などのランドへ経路付けできるようにする必要がある。さらにこのような実施例では、アンテナトレース954,956は、たとえば図9のランド944、ビア926、基板上信号ボンディングパッド938、および信号ボンディングワイヤ940を介して、ボンディングパッド、たとえば半導体ダイ上信号ボンディングパッド906に接続され得る。
【0076】
図10の構造1000は、図7で構造700として底面図を示し、かつ図8および図9で構造800,900として2つの例示的な断面図を示した、本発明の埋込アンテナ実施例の上面図を示す。構造1000は、図9の基板920(または図8の基板820)に対応する基板1020を備える。しかし図9の構造900および図8の構造800とは対照的に、構造1000では、基板上信号ボンディングパッドはビアと重なるのでなくこれに当接する。たとえば基板上信号ボンディングパッド1038はビア1026と重なるのでなくこれに当接するように示される。これは図9の基板上信号ボンディングパッド938とは対照的であり、基板上信号ボンディングパッド938はビア926に当接するのではなく、これと重なるように示される。同様にこれは図8の基板上信号ボンディングパッド838と対照的であり、基板上信号ボンディングパッド838はビア826に当接するのでなく、これと重なるように示される。
【0077】
図10の構造1000では、半導体ダイ1010は図8の構造800の半導体ダイ810に対応し、さらに図9の構造900の半導体ダイ910に対応する。トレース1019およびビア1026,1052はそれぞれ構造900のトレース919およびビア926,952の上面である。基板上信号ボンディングパッド1032,1038はそれぞれ図9の構造900の基板上信号ボンディングパッド932,938に対応する。信号ボンディングワイヤ1034,1040はそれぞれ図9の構造900の信号ボンディングワイヤ934,940に対応する。なお図10では、簡潔さを保つためにビア1026,1052、基板上信号ボンディングパッド1032,1038および信号ボンディングワイヤ1032,1040のみについてここで具体的に述べる。
【0078】
次に図10をより詳細に説明すると、基板1020の上面1018に半導体ダイ1010が取付けられる。基板上信号ボンディングパッド1032には信号ボンディングワイヤ1034の第1の端部が接着され、半導体ダイ1010上にある半導体ダイ上信号ボンディングパッド1004には信号ボンディングワイヤ1034の第2の端部が接着される。基板上信号ボンディングパッド1038には信号ボンディングワイヤ1040の第1の端部が接着され、半導体ダイ1010上にある半導体ダイ上信号ボンディングパッド1006には信号ボンディングワイヤ1040の第2の端部が接着される。トレース1019は基板上信号ボンディングパッド1032とビア1052とを接続する。図10の破線で示すように、ビア1052、およびトレース1019の一部は、半導体ダイ1010の下に位置する。なお、構造700,800,900,1000においてさまざまな図を示した本発明の埋込アンテナ実施例は、図5を参照して記述したものと同様のプロセス工程を用いて作製されるため、これらプロセス工程はここでは繰返さない。
【0079】
ここで、図7、図8、図9および図10に示す本発明の埋込アンテナ実施例の電気特性および熱特性について、本発明の埋込アンテナ実施例の特定の例示的な断面図として図8の構造800を用いて述べる。構造800では、ダウンボンディングワイヤ816は、半導体ダイ810上の半導体ダイ上接地ボンディングパッド808と、基板上ダウンボンディング区域814との電気的接地接続をもたらす。基板上ダウンボンディング区域814は半導体ダイ810に極めて近接して位置する。基板上ダウンボンディング区域814が半導体ダイ810に極めて近接して位置していることによって、構造800では、半導体ダイ上接地ボンディングパッド808と基板上ダウンボンディング区域814との間の電気的接地接続の長さが最短になる。
【0080】
支持パッド817は、半導体ダイ上接地ボンディングパッドに大きな共通接地接続を与えることで半導体ダイ810のための「接地面」として機能する。こうして半導体ダイ上接地パッド808は、ダウンボンディングワイヤ816によって基板上ダウンボンディング区域814に電気的に接続され、この基板上ダウンボンディング区域814は支持パッド817の一部である。基板上ダウンボンディング区域814は支持パッド817の一部であるため、構造800では、半導体ダイ上接地パッド808と支持パッド817との間の電気的接地接続の長さが最短になる。さらに、ビア828は支持パッド817と放熱層848とを電気的に接続する。こうして基板上ダウンボンディング区域814、支持パッド817、ビア828、および放熱層848は一緒になって、半導体ダイ上接地パッド808と放熱層848との間に、最短の長さで抵抗が低くかつインダクタンスの低い接地接続をもたらす。
【0081】
加えて、図8の構造800では、多数のビア828を用いることがあり得る。ビア828は支持パッド817と放熱層848との間で並列に電気的に接続されるため、これら(すなわちビア828)が支持パッド817と放熱層848との間にもたらす経路は、単一のビアがもたらすであろう経路よりも抵抗およびインダクタンスがはるかに低い。こうして多数のビア、たとえば図8のビア828を用いることで、構造800における支持パッド817と放熱層848との間の電気的接地接続は、抵抗が低く、インダクタンスが低く、かつ長さが最短となる。
【0082】
本発明の利点の1つとして、基板上ダウンボンディング区域814が「ダブルボンディング」として知られる手順を可能にするのに十分なサイズなので、ダウンボンディングワイヤ816により生じる寄生インダクタンスおよび抵抗をさらに抑制できることがある。「ダブルボンディング」では、半導体ダイ上接地ボンディングパッドと基板上ダウンボンディング区域との間で、2本のダウンボンディングワイヤが並列接続される。構造800では、たとえば図8の半導体ダイ810上の半導体ダイ上接地ボンディングパッド808と基板上ダウンボンディング区域814との間に2本のダウンボンディングワイヤが接続され得る。半導体ダイ上接地ボンディングパッド808と基板上ダウンボンディング区域814との間で2本の並列のダウンボンディングワイヤにより生じる寄生インダクタンスおよび抵抗は、単一のダウンボンディングワイヤにより生じる寄生インダクタンスおよび抵抗のおよそ2分の1となる。
【0083】
図8に示す本発明の実施例では、基板上信号ボンディングパッド832,838はそれぞれビア830,826と重なる。またランド846,844はそれぞれビア830,826と重なる。こうしてビア830,826は、それぞれ基板上信号ボンディングパッド832,838とランド846,844との間に最短の長さの電気的接続をもたらす。こうしてそれぞれ「重なる」ビア830,826を利用することで、構造800では、基板上信号ボンディングパッド832,838とランド846,844との間に生じる寄生インダクタンスが最小限に抑えられる。換言すると、ビア830,826との接続のために配線が必要でないことの結果、他では配線によって導入されるであろう寄生インダクタンスおよび抵抗が減少する。
【0084】
さらに、図8の構造800を参照して見たように、本実施例は支持パッド817、ビア828および放熱層848を介して過度の熱を熱伝導により半導体ダイ810から除去することを可能にする。構造800では、ビア828は銅などの熱伝導性金属で充填され得る。追加の銅をビア828に加えることでその断面積が増大する。こうして、熱を熱伝導できる断面積をより大きくすることによってビア828の熱伝導が増大する。構造800では、支持パッド817は銅などの熱伝導性金属であり得る。また、支持パッド817の表面積が大きいため、半導体ダイ810により生じた熱を伝導させる通路が大きくなる。同様に、アンテナトレース854,856のための遮蔽部としても用いられる放熱層848は銅などの熱伝導性金属であることができ、放熱層848の表面積が大きいため、ビア828を通って流れる熱を伝導させる通路が大きくなる。ビア828はまた、支持パッド817と放熱層848との間における効率的な「多数」の熱接続をもたらす。こうして支持パッド817,ビア828および放熱層848を利用することで、構造800において半導体ダイ810により生じた熱を放熱するための効果的な機構が得られる。
【0085】
なお、図8の構造800およびPCB850の製造に用いられる材料の相違のため、構造800とPCB850との熱膨張係数(「CTE」)には差異が存在することがある。結果として、構造800が動作的または環境的な要因のために高温になると、構造800はPCB850とは異なるレートで膨張し得る。構造800とPCB850との膨張レートの差により、構造800とPCB850とを接続する「はんだ接合」に、対応する歪みが生じる。「はんだ接合」は、PCB850とランド844,846との間の、図8のそれぞれはんだ847,851と称される個々のはんだ接続、および、PCB850と放熱層848との間の、はんだ849とも称されるはんだ接続を含む。しかし放熱層848のサイズはランド844,846よりもはるかに大きい。放熱層848のサイズがこのように相対的に大きいため、放熱層848は対応してより大きい量の、その「はんだ接合」にかかる全体的な歪みを吸収できる。したがって放熱層848は、その「はんだ接合」にかかる大きな量の全体的な歪みを吸収することで、構造800の物理的信頼性を向上させる。
【0086】
図9を参照して、アンテナトレース954,956は、ビア952、トレース919、基板上信号ボンディングパッド932、そして信号ボンディングワイヤ934を介して、半導体ダイ910上の半導体ダイ上信号ボンディングパッド904に電気的に接続されている。換言すると、半導体ダイ910は、半導体ダイ上信号ボンディングパッド904、信号ボンディングワイヤ934、基板上信号ボンディングパッド932、トレース919、そしてビア952を介して、アンテナトレース954,956に結合される。半導体ダイ910とアンテナトレース954,956とは支持パッド917によって互いから「遮蔽」され、これは図8のビア828などのビア(図9には示さず)および放熱層948を介して接地接続される。こうして本発明の本実施例は、構造であって、半導体ダイを収容し、支持し、これを構造内に埋込まれたアンテナに電気的に接続する、構造および方法を提供する。さらに本発明の本実施例は、半導体ダイを収容し、支持し、これに電気的に接続される構造およびその中にアンテナを埋込むための方法であって、寄生が低く放熱が効率的でインダクタンスおよび抵抗の低い接地を提供する、構造および方法を提供する。
【0087】
本発明についての以上の記載から、本発明の概念をその範囲から逸脱することなく実現するためにさまざまな技術が使用可能であることが明らかである。さらに或る実施例を特定的に参照して本発明を説明したが、当業者であれば、本発明の意味および範囲から逸脱することなく形および詳細において変更を加え得ることが理解できるであろう。たとえば、上述の本発明の例示的な埋込アンテナ実施例では、アンテナ構造は基板の下面にパターニングされているが、アンテナ構造のパターニングを基板の上面に行なっても構わない。ここに記載の実施例は、すべての点において制限的でなく例示的なものと考えられるべきである。さらに、本発明はここに記載した特定の実施例には限定されず、本発明の範囲を逸脱することなく多くの再構成、変更および代用が可能であることが理解されるべきである。
【0088】
以上、埋込アンテナを伴うリードレスチップキャリアの構造および製造方法を記載した。
【図面の簡単な説明】
【0089】
【図1】本発明の一実施例を示す断面図である。
【図2A】本発明の一実施例における例示的なビアの上面図である。
【図2B】図2Aの断面図である。
【図3】「鋸歯切り分け」工程の終了後における、本発明の一実施例を示す上面図である。
【図4】「鋸歯切り分け」工程の終了後における、本発明の一実施例を示す底面図である。
【図5】本発明の一実施例を作製する例示的なプロセスを示すフローチャートである。
【図6】「鋸歯切り分け」工程の終了後における、本発明の一実施例を示す底面図である。
【図7】本発明の例示的な埋込アンテナ実施例を示す底面図である。
【図8】本発明の例示的な埋込アンテナ実施例を示す断面図である。
【図9】本発明の例示的な埋込アンテナ実施例を示す別の断面図である。
【図10】本発明の例示的な埋込アンテナ実施例を示す上面図である。
Claims (33)
- 上面および下面を有する基板と、
前記基板の前記上面に取付けられたダイと、
前記基板に取付けられたアンテナと、
前記基板の前記下面に取付けられた印刷回路板と、
前記基板内の第1のビアとを備える構造であって、
前記第1のビアは、ダイ上信号ボンディングパッドと前記印刷回路板との間に電気的接続をもたらす、構造。 - 前記アンテナは前記基板の前記下面にパターニングされ、前記アンテナは第1の基板上信号ボンディングパッドに結合される、請求項1に記載の構造。
- 前記ダイは半導体ダイである、請求項2に記載の構造。
- 前記基板は有機材料を含む、請求項2に記載の構造。
- 前記基板はセラミック材料を含む、請求項2に記載の構造。
- 前記第1のビアは、第2の基板上信号ボンディングパッドと前記印刷回路板との間に電気的接続をもたらし、前記第2の基板上信号ボンディングパッドは前記ダイ上信号ボンディングパッドに電気的に接続される、請求項2に記載の構造。
- 前記第2の基板上信号ボンディングパッドは、ボンディングワイヤによって前記ダイ上信号ボンディングパッドに電気的に接続される、請求項6に記載の構造。
- 前記第1のビアは、前記ダイ上信号ボンディングパッドとランドとの間に電気的接続をもたらし、前記ランドは前記印刷回路板に電気的に接続される、請求項2に記載の構造。
- 前記第1のビアは第2の基板上信号ボンディングパッドとランドとの間に電気的接続をもたらし、前記第2の基板上信号ボンディングパッドは前記ダイ上信号ボンディングパッドに電気的に接続され、前記ランドは前記印刷回路板に電気的に接続される、請求項2に記載の構造。
- 前記第2の基板上信号ボンディングパッドは、ボンディングワイヤによって前記ダイ上信号ボンディングパッドに電気的に接続される、請求項9に記載の構造。
- 前記第1のビアは熱伝導性材料を含む、請求項2に記載の構造。
- 前記アンテナは、前記基板内の第2のビアによって前記第1の基板上信号ボンディングパッドに結合される、請求項2に記載の構造。
- さらに、前記基板の前記下面に取付けられた放熱層を含む、請求項2に記載の構造。
- 前記放熱層は前記アンテナのための遮蔽部である、請求項13に記載の構造。
- 前記アンテナは、前記基板内の第2のビアによって前記第1の基板上信号ボンディングパッドに結合される、請求項14に記載の構造。
- 前記アンテナは前記基板の前記上面にパターニングされる、請求項1に記載の構造。
- ダイを受けるための構造の製造方法であって、
基板に第1の孔を穿孔する工程と、
前記第1の孔を金属で充填して第1のビアを形成する工程と、
前記基板にアンテナを取付ける工程と、
前記基板の上面に支持パッドをパターニングし、前記基板の下面に放熱層をパターニングする工程とを含み、前記第1のビアは、前記放熱層と前記支持パッドとの間に電気的接続をもたらし、前記支持パッドは前記ダイを受けるのに好適である、方法。 - 前記取付ける工程は、前記基板の前記下面に前記アンテナをパターニングする工程を含み、前記アンテナは第1の基板上信号ボンディングパッドに結合される、請求項17に記載の方法。
- 前記ダイは半導体ダイである、請求項18に記載の方法。
- 前記基板は有機材料を含む、請求項18に記載の方法。
- 前記基板はセラミック材料を含む、請求項18に記載の方法。
- さらに、前記基板の前記下面を印刷回路板に取付ける工程を含む、請求項18に記載の方法。
- 前記第1のビアは、第2の基板上信号ボンディングパッドと前記印刷回路板との間に電気的接続をもたらし、前記第2の基板上信号ボンディングパッドはダイ上信号ボンディングパッドに電気的に接続される、請求項22に記載の方法。
- 前記第2の基板上信号ボンディングパッドは、ボンディングワイヤによって前記ダイ上信号ボンディングパッドに電気的に接続される、請求項23に記載の方法。
- 前記第1のビアはダイ上信号ボンディングパッドとランドとの間に電気的接続をもたらし、前記ランドは前記印刷回路板に電気的に接続される、請求項22に記載の方法。
- 前記第1のビアは第2の基板上信号ボンディングパッドとランドとの間に電気的接続をもたらし、前記第2の基板上信号ボンディングパッドはダイ上信号ボンディングパッドに電気的に接続され、前記ランドは前記印刷回路板に電気的に接続される、請求項22に記載の方法。
- 前記第2の基板上信号ボンディングパッドは、ボンディングワイヤによって前記ダイ上信号ボンディングパッドに電気的に接続される、請求項26に記載の方法。
- 前記第1のビアは熱伝導性材料を含む、請求項18に記載の方法。
- 前記アンテナは、前記基板内の第2のビアによって前記第1の基板上信号ボンディングパッドに結合される、請求項18に記載の方法。
- 前記放熱層は前記アンテナのための遮蔽部である、請求項17に記載の方法。
- 前記取付ける工程は、前記基板の前記下面に前記アンテナをパターニングする工程を含み、前記アンテナは第1の基板上信号ボンディングパッドに結合される、請求項30に記載の方法。
- 前記アンテナは、前記基板内の第2のビアによって前記第1の基板上信号ボンディングパッドに結合される、請求項31に記載の方法。
- 前記取付ける工程は、前記基板の前記上面に前記アンテナをパターニングする工程を含む、請求項17に記載の構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/916,666 US6582979B2 (en) | 2000-11-15 | 2001-07-26 | Structure and method for fabrication of a leadless chip carrier with embedded antenna |
PCT/US2002/024080 WO2003010796A2 (en) | 2001-07-26 | 2002-07-26 | Structure and method for fabrication of a leadless chip carrier with embedded antenna |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004537169A true JP2004537169A (ja) | 2004-12-09 |
Family
ID=25437655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003516086A Pending JP2004537169A (ja) | 2001-07-26 | 2002-06-26 | 埋込アンテナを伴うリードレスチップキャリアの構造および製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6582979B2 (ja) |
EP (1) | EP1428293A4 (ja) |
JP (1) | JP2004537169A (ja) |
KR (1) | KR100612425B1 (ja) |
CN (1) | CN1320695C (ja) |
TW (1) | TW579580B (ja) |
WO (1) | WO2003010796A2 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech Inc | Wafersonde |
TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
US20040217472A1 (en) * | 2001-02-16 | 2004-11-04 | Integral Technologies, Inc. | Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials |
EP1368956B1 (en) * | 2001-03-12 | 2015-07-08 | Branscomb LLC | Method and apparatus for multipath signal detection, identification, and monitoring for wideband code division multiple access systems |
AU2002327490A1 (en) | 2001-08-21 | 2003-06-30 | Cascade Microtech, Inc. | Membrane probing system |
US6818985B1 (en) * | 2001-12-22 | 2004-11-16 | Skyworks Solutions, Inc. | Embedded antenna and semiconductor die on a substrate in a laminate package |
US7346135B1 (en) | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
US7015585B2 (en) * | 2002-12-18 | 2006-03-21 | Freescale Semiconductor, Inc. | Packaged integrated circuit having wire bonds and method therefor |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
US6956286B2 (en) * | 2003-08-05 | 2005-10-18 | International Business Machines Corporation | Integrated circuit package with overlapping bond fingers |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
US7122891B2 (en) * | 2003-12-23 | 2006-10-17 | Intel Corporation | Ceramic embedded wireless antenna |
GB2425844B (en) | 2003-12-24 | 2007-07-11 | Cascade Microtech Inc | Active wafer probe |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
US20050253616A1 (en) * | 2004-04-30 | 2005-11-17 | Parker Kenneth P | Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits |
US7109587B1 (en) * | 2004-05-25 | 2006-09-19 | National Semiconductor Corporation | Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices |
US7868832B2 (en) * | 2004-06-10 | 2011-01-11 | Galtronics Corporation Ltd. | Three dimensional antennas formed using wet conductive materials and methods for production |
TWI253161B (en) * | 2004-09-10 | 2006-04-11 | Via Tech Inc | Chip carrier and chip package structure thereof |
WO2006031646A2 (en) | 2004-09-13 | 2006-03-23 | Cascade Microtech, Inc. | Double sided probing structures |
TWI388042B (zh) * | 2004-11-04 | 2013-03-01 | Taiwan Semiconductor Mfg | 基於奈米管基板之積體電路 |
US7515106B2 (en) * | 2004-12-29 | 2009-04-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Non-resonant antennas embedded in wireless peripherals |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US20060208365A1 (en) * | 2005-03-17 | 2006-09-21 | Chipmos Technologies Inc. | Flip-chip-on-film package structure |
US7545662B2 (en) * | 2005-03-25 | 2009-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for magnetic shielding in semiconductor integrated circuit |
US20060220167A1 (en) * | 2005-03-31 | 2006-10-05 | Intel Corporation | IC package with prefabricated film capacitor |
US20060276157A1 (en) * | 2005-06-03 | 2006-12-07 | Chen Zhi N | Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications |
US20060285480A1 (en) * | 2005-06-21 | 2006-12-21 | Janofsky Eric B | Wireless local area network communications module and integrated chip package |
US20060289976A1 (en) * | 2005-06-23 | 2006-12-28 | Intel Corporation | Pre-patterned thin film capacitor and method for embedding same in a package substrate |
EP1764866A1 (en) | 2005-09-15 | 2007-03-21 | Infineon Tehnologies AG | Miniaturized integrated monopole antenna |
US7728437B2 (en) * | 2005-11-23 | 2010-06-01 | Fairchild Korea Semiconductor, Ltd. | Semiconductor package form within an encapsulation |
US7518221B2 (en) * | 2006-01-26 | 2009-04-14 | International Business Machines Corporation | Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires |
TWI449137B (zh) * | 2006-03-23 | 2014-08-11 | Ceramtec Ag | 構件或電路用的攜帶體 |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US20080203478A1 (en) * | 2007-02-23 | 2008-08-28 | Dima Prikhodko | High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance |
US8445325B2 (en) * | 2007-05-04 | 2013-05-21 | Stats Chippac, Ltd. | Package-in-package using through-hole via die on saw streets |
US7723159B2 (en) | 2007-05-04 | 2010-05-25 | Stats Chippac, Ltd. | Package-on-package using through-hole via die on saw streets |
US7829998B2 (en) | 2007-05-04 | 2010-11-09 | Stats Chippac, Ltd. | Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer |
US8299572B2 (en) * | 2007-06-20 | 2012-10-30 | Skyworks Solutions, Inc | Semiconductor die with backside passive device integration |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
SG177945A1 (en) * | 2008-07-18 | 2012-02-28 | United Test & Assembly Ct Lt | Packaging structural member |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
WO2010059247A2 (en) | 2008-11-21 | 2010-05-27 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
KR101053544B1 (ko) | 2008-12-10 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
US8008754B2 (en) | 2008-12-10 | 2011-08-30 | Hynix Semiconductor Inc. | Semiconductor package having an antenna with reduced area and method for fabricating the same |
US20110048775A1 (en) * | 2009-08-31 | 2011-03-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
CN101801163A (zh) * | 2010-02-25 | 2010-08-11 | 中兴通讯股份有限公司 | 一种无线通讯模块 |
US8411444B2 (en) * | 2010-09-15 | 2013-04-02 | International Business Machines Corporation | Thermal interface material application for integrated circuit cooling |
US8618677B2 (en) * | 2012-04-06 | 2013-12-31 | Advanced Semiconductor Engineering, Inc. | Wirebonded semiconductor package |
US8978247B2 (en) * | 2012-05-22 | 2015-03-17 | Invensas Corporation | TSV fabrication using a removable handling structure |
JP6068175B2 (ja) * | 2013-02-12 | 2017-01-25 | 新光電気工業株式会社 | 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 |
US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
JP6013960B2 (ja) * | 2013-03-28 | 2016-10-25 | 京セラ株式会社 | 配線基板 |
US10109584B2 (en) * | 2014-09-02 | 2018-10-23 | Qualcomm Incorporated | Patterned grounds and methods of forming the same |
US9706639B2 (en) * | 2015-06-18 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
US10141182B1 (en) * | 2017-11-13 | 2018-11-27 | Nxp Usa, Inc. | Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof |
US20190221502A1 (en) * | 2018-01-17 | 2019-07-18 | Microchip Technology Incorporated | Down Bond in Semiconductor Devices |
US11201119B2 (en) | 2018-06-06 | 2021-12-14 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | RF functionality and electromagnetic radiation shielding in a component carrier |
US11456227B2 (en) * | 2019-12-17 | 2022-09-27 | Nxp Usa, Inc. | Topside heatsinking antenna launcher for an integrated circuit package |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097089A (en) | 1998-01-28 | 2000-08-01 | Mitsubishi Gas Chemical Company, Inc. | Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package |
JP2660295B2 (ja) | 1988-08-24 | 1997-10-08 | イビデン株式会社 | 電子部品搭載用基板 |
US5506755A (en) | 1992-03-11 | 1996-04-09 | Kabushiki Kaisha Toshiba | Multi-layer substrate |
EP0621653B1 (en) * | 1993-04-23 | 1999-12-29 | Murata Manufacturing Co., Ltd. | Surface-mountable antenna unit |
US5741729A (en) | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
US5646826A (en) | 1995-01-26 | 1997-07-08 | Northern Telecom Limited | Printed circuit board and heat sink arrangement |
US5814889A (en) | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
JPH0955459A (ja) | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
JP3378435B2 (ja) * | 1995-09-29 | 2003-02-17 | 株式会社東芝 | 超高周波帯無線通信装置 |
JPH09153679A (ja) | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
US5721454A (en) | 1995-12-20 | 1998-02-24 | Intel Corporation | Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug |
JPH1079623A (ja) * | 1996-09-02 | 1998-03-24 | Olympus Optical Co Ltd | アンテナ素子を内蔵する半導体モジュール |
JPH10313071A (ja) | 1997-05-09 | 1998-11-24 | Sony Corp | 電子部品及び配線基板装置 |
JP3650689B2 (ja) | 1997-05-28 | 2005-05-25 | 三菱電機株式会社 | 半導体装置 |
US5808873A (en) | 1997-05-30 | 1998-09-15 | Motorola, Inc. | Electronic component assembly having an encapsulation material and method of forming the same |
DE19736962B4 (de) | 1997-08-25 | 2009-08-06 | Robert Bosch Gmbh | Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben |
TW430959B (en) | 1998-04-22 | 2001-04-21 | World Wiser Electronics Inc | Thermal enhanced structure of printed circuit board |
JP3147087B2 (ja) | 1998-06-17 | 2001-03-19 | 日本電気株式会社 | 積層型半導体装置放熱構造 |
US6281042B1 (en) | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
US6373447B1 (en) * | 1998-12-28 | 2002-04-16 | Kawasaki Steel Corporation | On-chip antenna, and systems utilizing same |
FR2788646B1 (fr) * | 1999-01-19 | 2007-02-09 | Bull Cp8 | Carte a puce munie d'une antenne en boucle, et micromodule associe |
US6265771B1 (en) | 1999-01-27 | 2001-07-24 | International Business Machines Corporation | Dual chip with heat sink |
US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
US6075700A (en) | 1999-02-02 | 2000-06-13 | Compaq Computer Corporation | Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures |
US6191477B1 (en) | 1999-02-17 | 2001-02-20 | Conexant Systems, Inc. | Leadless chip carrier design and structure |
US6421013B1 (en) * | 1999-10-04 | 2002-07-16 | Amerasia International Technology, Inc. | Tamper-resistant wireless article including an antenna |
-
2001
- 2001-07-26 US US09/916,666 patent/US6582979B2/en not_active Expired - Lifetime
-
2002
- 2002-06-26 KR KR1020047000973A patent/KR100612425B1/ko active IP Right Grant
- 2002-06-26 JP JP2003516086A patent/JP2004537169A/ja active Pending
- 2002-07-26 WO PCT/US2002/024080 patent/WO2003010796A2/en active Application Filing
- 2002-07-26 CN CNB028149823A patent/CN1320695C/zh not_active Expired - Lifetime
- 2002-07-26 TW TW091116764A patent/TW579580B/zh not_active IP Right Cessation
- 2002-07-26 EP EP02752618A patent/EP1428293A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20020167084A1 (en) | 2002-11-14 |
WO2003010796B1 (en) | 2004-02-26 |
EP1428293A2 (en) | 2004-06-16 |
CN1320695C (zh) | 2007-06-06 |
EP1428293A4 (en) | 2009-11-11 |
US6582979B2 (en) | 2003-06-24 |
TW579580B (en) | 2004-03-11 |
CN1543689A (zh) | 2004-11-03 |
WO2003010796A8 (en) | 2004-05-06 |
WO2003010796A3 (en) | 2003-11-20 |
WO2003010796A2 (en) | 2003-02-06 |
KR100612425B1 (ko) | 2006-08-16 |
KR20040030841A (ko) | 2004-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6582979B2 (en) | Structure and method for fabrication of a leadless chip carrier with embedded antenna | |
KR100786001B1 (ko) | 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법 | |
TW565917B (en) | Structure and method for fabrication of a leadless multi-die carrier | |
US6218731B1 (en) | Tiny ball grid array package | |
US6611055B1 (en) | Leadless flip chip carrier design and structure | |
TWI567896B (zh) | 三維空間封裝結構及其製造方法 | |
US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
US6770955B1 (en) | Shielded antenna in a semiconductor package | |
EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
US6960824B1 (en) | Structure and method for fabrication of a leadless chip carrier | |
EP1487017A2 (en) | Thermally Enhanced Substrate for a BGA | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
US7247516B1 (en) | Method for fabricating a leadless chip carrier | |
KR100280083B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
JPH09330994A (ja) | 半導体装置 | |
KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
JPH09246416A (ja) | 半導体装置 | |
TW202247371A (zh) | 包括天線和半導體裝置的微電子裝置封裝 | |
JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
JP2000353770A (ja) | 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |