TW554417B - Circuit board, method for manufacturing same, and high-output module - Google Patents

Description

554417 五、發明說明（1 ) 發明之分野： 本發明係關於一種半導體裝置用之陶瓷電路板，用以製 造該電路板之方法及一高輸出模組者。 半導體元件包括LD (電射二極體或半導體電射），APD (雪崩光二極體），暨其他此種光半導體元件；HEMT(高電 子流動性電晶體），HBT(異質雙極電晶體），及使用GaAS ，InP，Si/SiGe，或類似物而可高速動作之其他此種半導體 元件；IGBT(絕緣閘雙極電晶體）及其他此種之變換器/切 率變換器矽裝置；BiTe及其他此種電半導體元件，以及 此等領域所用而需低電阻、良好輻射熱、優異匹配之熱膨 脹與纖細配線圖型，俾得以快速及較高整合度之電路板等。 習用技術說明 茲以第4A〜4F圖說明習用之電路板。如第4A〜4E圖所 示者，係沿用迄今之加工流程。在一陶瓷基板1上施設有 一金屬罩或光罩2(如第4A圖），以氣體澱積或濺射形成以 一第一金屬層3，且將金屬罩或光罩2予以去除（第4B圖） ，其後，形成一保護層4(第4C圖），之後，以蒸鍍或濺鍍 形成以一第二金屬層5(第4D圖），且將保護層去除以獲得 一完整之產品（第4E圖）。 陶瓷基板1係由A1N或鋁製成，此例如見諸日本第2-27 1 5 85號專利公告案之揭示。第一金屬層中通常係使用 TaN,NiCr或鎢而用以作爲電阻。第二金屬層則用以作爲 配線或作爲電感，並具有包括鈦/鉬/金，鈦/鉑/金，鉻/鉬/ 金或鈦/釩/金之積層結構。該層使用鈦或鉻與陶瓷基板接 554417 五、 發明說明 ( 2 ) 觸 之 緣 由 係 用 以 增 加 基 板之 黏 合強 度 0 因 爲 中 間 之 鉑，鉬 或 釩 具 有 高 融 解 度 故其 嵌 插 可防止 頂 層 與 金 屬 5 亦即用 作 接 觸 部 之 鈦 或 鉻 等 形成 爲 合 金。 頂 層 所使用 是 ’’金"，且 被 很成功地 C巳巳 进 用 於作引 線 可 銲 接和晶 片 接 合 〇 第 4F圖係 各 種 材料 結 合成完 整 產 品 之 — 例。 就 功 率 半 導 體 之 電 路 板 而 言 ，係以 m. j w\ 鍍 電 鑛 或 熔解等 將 銅 或 金 施 設 於 陶 瓷 基 板 之 整 個頂 面 之 後 1 再 以 蝕刻形 成 配 線 圖 型 〇 爲 了 製 造 高 輸 出 模 組 > 乃 藉 晶片 接 合（d ie bonding)之方 式 將 半 導 體 元件 裝 設 於此 等 電 路板 上 〇 現今 之 局 輸 出 模 組 除 了 爲 令最 終 裝 置 之 體 積 減 少而使 模 組 變 小 之 外 ， 亦 因 nttty 體 積 之 減 小而 須 使 配 線 圖 型 更 爲纖細 ， 如 是 乃 可作 爲 更 高 頻 之 應 用。 再 者 ， 亦 須 使 配 用金屬 部 之 電 阻 降 低 ， 以 減 少 局 jfcS 頻 特性之 損 失 暨 降 低功 消耗， 爲 此 則 須 以 厚 膜 技 術 增 加 配 線圖 型 之 厚 度 0 爲 了 同 時 滿 足 該 等 兩 項 需 求 ，必 須 令 用 以 作 配 線 之金屬 層 厚 度 至 少 爲 5 μηι y 且 相 毗 鄰 配線 圖 型 線 路 間 之 配 線厚度 D(pm)與距離 L(pm)兩者間之縱橫比（D/L) 須 > 0.4， 惟習用 之 電 路 板卻無法 製 成 可 同 時 滿 足上 述 兩 項 條 件 〇 細 究 其 故 ， 係 基 板 上 Μ 法形成以 纖 細 圖 型 1 因 基 板上業 以 蒸 鍍 處 理 將 -* 薄 膜 保 護 層 施 加於 一 金 屬 罩 或光 罩 上，其 係 一 種 傳 統 式 實 務 性 纖 細 配 線 過程 ， 且 爲 了 獲 致 薄 膜，蒸 鍍 除 須 連 糸買 不 斷 外 5 亦 須 長 久時間 5 故 實 際 m 用 上 甚爲困 難 0 再 者 1 當 以 蝕 刻形成 配 線 -4 圖型 後 因 爲 產 生有 側部侵 554417 五、發明說明（3) 蝕’故擬使圖型之微細加工小於配線厚度將甚爲困難，且 欲將侵蝕去除尤爲困難。因之，乃無法製成一種小型化且 局性能局輸出之模組。 本發明之發明人曾於日本之第2001-204457號專利申請 案中揭示一種電路板，具有薄膜與纖細配線圖型，以及一 小型高性能高輸出之模組。惟該種電路板中，配線圖型與 基板間之結合強度則有不盡妥善之處。 發明目的 本發明係解決上述問題而提供一種電路板，具有薄膜纖 細配線圖型，且配線圖型與基板間具有極高結合強度而其 爲可靠，其信賴性極佳，此外，復可達成小型化，高性能 高輸出模組者。 爲解決前述問題，達成本發明目的，本發明之構成如下 【1】一種電路板，包括：形成於一陶瓷基板上之具有 圖型之第一金屬層，形成於第一金屬層上之具有圖型之第 二金屬層，及覆蓋整個頂面與第二金屬層側面暨第一金屬 層頂面一部分之一第三金屬層，其中，第一金屬層未被第 三金屬層覆蓋之部分係以蝕刻減縮其寬度者。 【2】如上述第【1】項之電路板中，該第一，第二及第 三金屬層之結合厚度ϋ(μηι)與相鄰圖型線路間之距離LQun) 等兩者間之關係，係滿足下列公式： D/L> 0.4 【3】如上述第【1】或第【2】項之電路板中，第二金 554417 五、發明說明（4) 屬層之寬度（L1)與第三金屬層之寬度（L2)及第一金屬層與 陶瓷基板間之連接表面寬度（L3)係滿足Ll< L3< L2之關 係。 【4】如上述第【1】至第【3】項任何一項之電路板中 ，第一，第二及第三金屬層所結合之厚度Dbm)至少爲5μιη。 【5】如上述第【1】至第【4】項任何一項之電路板中 ，第二金屬層包括有至少一種，選自銅、鎳、銀及鋁等構 成群組中之金屬。 【6】如上述第【1】至【5】項任何一項之電路板中， 第三金屬層之最外層爲金。 【7】如上述第【1】至【6】項任何一項之電路板中， 陶瓷基板含有至少一種選自鋁、Α1Ν與Si3N4等構成群組 中之金屬，其重量百分比（wt%)至少爲90者。 【8】如上述第【1】至【6】項任何一項之電路板中， 該陶瓷基板爲金鋼鑽或cBN。 【9】一種用以製造如上述第【1】至【8】項任何一項 所述電路板之方法，此方法包括： (1) 以蒸鍍或濺鍍方式，在一陶瓷基板上形成以一第一 金屬層； (2) 形成一保護層成爲圖型； (3) 利用該保護層作遮罩，以電鍍方式在第一金屬層上 形成第二金屬層； (4) 藉保護層保持高溫狀況，來使保護層收縮； (5) 以電鍍方式將第三金屬層施設於頂面；第二金屬層 554417 五、發明說明（5) 之側面及第一金屬層頂面之一部分； (6) 去除該保護層；及 (7) 蝕刻第一金屬層，則第一金屬層未被第三金屬層所 覆蓋部分之寬度，即因被蝕刻而減縮。 【1 〇】一種用以製造前述第【1】至【8】項任何一項所 述電路板之方法，此方法包括： (1) 以蒸鍍或濺鍍方式，在一陶瓷基板上形成以一第一 金屬層； (2) 以圖形方式形成一保護層型； (3) 利用保護層作爲遮罩，以電鍍方式在第一金屬層上 形成第二金屬層； (4) 藉維持該保護層在高溫下之方式收縮該保護層； (5) 使保護層與第二金屬層間之空間加寬； (6) 以電鍍方式，在頂面、第二金屬層之側面及第一金 屬層頂面之一部分等上施設以第三金屬層； (7) 去除保護層；及 (8) 蝕刻該第一金屬層，則第一金屬層未被第三金屬層 覆蓋之部分，因被蝕刻而使其寬度減縮。 【Π】一種高輸出模組，其中，在上述第【1】〜【8】 項任何一項所述之電路板上，以焊材或導電性樹脂裝設以 至少-只可產生至少1 0 mW熱能之高輸出半導體元件。 圖面之簡略說明： 第1 A及1 B圖爲本發明電路板中配線之實例之剖面圖。 第2 A至21圖爲製造本發明電路板實例之製程說明圖。 554417 五、發明說明（6) 而第2J圖爲以第2A至21圖流程所製成電路板構成材料 之說明圖。 第3圖爲高輸出模組之構造圖之實例。 第4A至第4E圖習用製造電路板之製程說明圖，而第 4F圖則整個電路板構成材料組合之說明圖。 發明詳細說明： 本發明電路板之製造如下。第一，在基板上，藉蒸鍍或 濺鍍將例如鈦/鉬/鎳等以極佳附著方式施作一第一金屬層 。利用光罩將一光阻圖型形成於該第一金屬層上。在此狀 況，基板之整個表面即可作爲一電極。故以電鍍方式在光 阻處以鍍膜形成第三金屬層。 其次，保護層保持在高溫狀態，藉保護層維持在高溫狀 況保護層收縮，且第二金屬層側表面和保護層側表面間形 成間隙。接著，在形成間隙之後，依執行次一形成第三金 屬層之加工步驟，藉第三金屬層，乃在第二金屬層之頂面 ，亦在第二金屬層之側面，且在第一金屬層因該間隙而暴 露之頂面部分等處，形成以一被覆。在此方法中，第三金 屬層之寬度可作成大於第二金屬層寬度一水準。以本件申 請專利說明書之全篇而言，所稱”第三金屬層之寬度”乙詷 ，係指第二金屬層之寬度與第一金屬層上所形成第三金屬 層之寬度兩者之寬度和而言。就維持上述高溫之環境，可 爲任何狀況，只要不使銅（Cii)或保護層劣化即可，但最好 係真空或惰性之環境爲佳。而維持高溫之溫度最好爲60 至ioo°c，且所造成之收縮所導致形成之間隙約在1至 554417 五、發明說明（7) 其次，將例如金（Au)，鎳/金（Ni/Au)，或鎳（Ni)與金（Au) 間插入有鈀（P d)、鉑（P t)、鉬（Μ 〇 )、鎢（W)、釩（V)等中層 (用防止金擴散之層）之複層結構，以電鍍方式成形在第二 金屬層上而成爲第三金屬層。此際，在先前處理過程中， 因保護層收縮所形成之間隙中亦流入有電鍍液，故第二金 屬層之頂面及側面以及第一金屬層頂面上之一部分，亦均 形成有第三金屬層。 接著，把保護層去除後，使用蝕刻，將第一金屬層未被 第三金屬層覆蓋區域予以去除。此處，由一材料製作第三 金屬層之最外層時，該材料並不被第一金屬層之蝕刻液所 蝕刻，在進行蝕刻期間，被第三金屬層所覆蓋之區域並不 被侵蝕，在進行蝕刻期間，被第三金屬層所覆蓋之區域並 不被侵蝕，因之，乃可;選擇性的作蝕刻作業。例如，製作 金（Au)第三金屬層之最外層及製作鈦/鉬/鎳之第一金屬層 等時，蝕刻鎳及鉬之蝕刻液並不蝕刻金，故利用所鍍之金 作爲護罩即可進行相關蝕刻加工。又著，鈦僅可被氟氫酸 型蝕刻液所溶解。惟金則不被該種蝕刻液溶解，故金最外 層當作遮罩功能具能達成作選擇性蝕刻的目的。 如第1 A及1 B圖所示，係依上述方式所獲致電路板諸 金屬各屬型式之一例。第一金屬層中未被金第三金屬層所 覆蓋之側面，係被刻出成柔和傾斜之下切形圖型，且鈦層 之刻出甚至大些。 如第1B圖所示，利用上述製程，第三金屬層之寬度（L2) 554417 五、發明說明（8) 較第二金屬層之寬度（L1)爲大，亦即，（Ll < L2)。因此， 可防止第一金屬層之寬度（L3)在與陶瓷基板相接觸之區域 經蝕刻而變小。在此方法中，可保持陶瓷基板與第二金屬 層（例如銅配線）間之結合強度在0.5kgf/腿2或更大，即使 於銀焊時所生83 Ot高溫下亦然。 在本發明的規格書中所述之”第二金屬層之寬度（L1)”， 係指其尺寸包含形成在第二金屬層側面上之第三金屬層厚 度在內。 在上述製法中，於保持基板在高溫下，使保護層收縮之 後，方形成第三金屬層，但在某些狀況中，因爲經由保護 層收縮難以形成一適當間隙，故手法使第三金屬層之寬度 (L2)作成足夠大，在此狀況中，爲了使第三金屬層之寬度 (L2)作得夠大，故在保護層收縮步驟與形成第三金屬層步 驟間，乃須加入一使保護層與第二金屬層間之空間變寬之 保護層灰色化步驟。 經由此一保護層灰色化步驟，則由保護層收縮所形成之 間隙尺寸可進一步變寬，且經電鍍而被第三金屬層所覆蓋 第一金屬層之表面積亦可益形增加，故第三金屬層之寬度 (L2)即可作成足夠大。結果，在第一金屬層，以蝕刻形成 ，以及陶瓷基板兩者間結合面之寬度（L3)可作成比第二金 屬層之寬度（L1)爲大（L1<L3<L2)，且藉第一金屬層乃可 使陶瓷基板與第二金屬層（例如銅配線）之結合強度增加至 0.6 k g f /臓2或更大。 經由灰色化步驟，可使間隙作成所須大小，甚至大到 -10- 554417 五、發明說明（9) 200μπι仍可接受，惟實務上，間隙之大小以1()〇μηι爲佳。 上述製法中，係論及將第一金屬層直接形成於陶瓷基板 之狀況，但是，亦可先將電阻或鉻（Cr)型材料，諸如NiCr 等之金屬化圖型（patterned metallization)(最低層金屬層） ’事先將光罩製作在陶瓷基座上作定位用，此種作法仍屬 本申請案發明之範圍。因最低層金屬層並未被任何蝕刻液 所蝕刻，直至最后均然。此外，其對於陶瓷基板之黏著亦 佳。 依本發明，第二金屬層可藉電鍍形成，故易使金屬層作 成爲一薄膜。此外，如上述，以第三金屬層覆蓋第二金屬 層之頂面及側面，因有一外層未被第一金屬層鈾刻液所蝕 刻，故藉蝕刻即可形成以配線圖型。 又者，在蝕刻之後，因爲可使第一金屬層與陶瓷基板連 接面之寬度（L3)作成夠大，故介由第一金屬層尤可使陶瓷 基板與第二金屬層（例如銅配線）間之結合強度更大。 諸如鈦/鉬/鎳，鈦/鉑/鎳，鈦/釩/鎳，鈦/鈀/鎳等之複層 結構可用以作爲第一金屬層。第一金屬層之厚度以0.12 〜1 · 2 μ m爲佳。如果太薄，則整個表面難以達成均勻的金 屬化，反之，如果太厚，將增加蝕刻作業時之”側部蝕刻•’ ，且亦難以形成高解析度之纖細圖型。故希求第一金屬層 之構成如爲鈦/鉬/鎳時，鈦之厚度爲Ο.ΟΙμιη〜〇.3μπι，鉬之 厚度爲〇·〇1μΐΏ〜〇.3μηι;而鎳之厚度爲0.1μηι〜〇.6μηι。 形成覆蓋在第一金屬層上之保護層厚度希可爲5 μπι或 厚些，俾可使第一，第二及第三金屬層之總厚度至少爲 -11- 554417 五、發明說明（1〇) 5 μηι或更厚。爲免第二金屬層跨越了保護層，故保護層最 好不要太薄，再者，保護層上最好也亦不要有多餘之蕈狀 物，否則，金屬層之毗鄰部分恐將越過保護層方連接。但 爲最適宜之曝光狀況，可形成以直線立上之側面，即可達 成薄膜及纖細配線圖型。而SOR(同步加速器軌道放射）光 作曝光之用。由於薄膜保護層之形成，故可抑制蕈狀物之 形成， 用以電鍍之光阻圖型精密度爲次微米至1 〇 μ m。使用表 面活性劑，在光阻圖型間甚至可電鍍極狹小之部件。 依本發明之電路板，第二金屬層最含有至少一種選自銅 、鎳、銀及鋁之金屬。使用電鍍，可使形成薄膜之厚度達 5 μηι或更厚，甚至可達例如200 μηι者。而使第二金屬層 之厚度大於5 μηι，可使配成配線之電阻降低，此對於例如 須求較厚配線以緩和熱應力，諸如珀耳帖元件（Peltier elements)等之熱電半導體而言，實甚至理想。以第二金屬 層爲例，可用下列金屬：銅（Cu)，銅/鎳（Cn/ Ni)，鎳/銅/ 鎳（Ni/ Cu/ Ni)，鋁（A1)，鎳/鋁 /鎳（Ni / A1 /Ni)，鋁 /鎳（A1/ Ni)，銀（Ag)等。倘之後導入合金處理用以增加結合強度 ，及倘銅層頂面上形成以0.5 μιη或更厚之鎳層，則單一銅 層亦無不可，第二金屬層對第三金屬層之金或鎳/金之接 合可獲致改善。 第三金屬層可使用下列任何一項金屬：金，鎳/金或例 如鎳/鉑/金等之複層結構，其係在鎳及金屬間插入以鈀、 鉑、鉬、鎢或釩之一中間層（一種防止金擴散之層）而構成 -12- 554417 五、發明說明（11) 。因第三金屬層最外層，故可允許未被用以蝕刻第一金屬 層之蝕刻液所侵蝕之材料，但諸層中，爲了易於後續之加 工，故最外層以金爲佳。 在本發明之電路板中，因爲第二金屬層可用電鍍形成， 亦因爲藉由保護層而得以形成具有垂直側面之纖細配線圖 型，因而可達成諸薄膜金屬層，在結構上可作成爲配線厚 度ϋ(μηι)與配線圖型線路間之間隙ί(μπι)兩者間之縱橫比 (D/L)，其値（D/L)> 0.4。本發明中，所稱之配線厚度D係 指第一，第二及第三層之總厚度，而所稱圖型線路間之間 隔L則係指被第三金屬層所覆蓋，在第二金屬層中圖型線 路間之間隔而言。 陶瓷基板可使用鋁金屬，但就高輸出模組而言，因爲散 熱極爲重要，故最好係使用金鋼鑽cBN，或含有重量百分 比在90wt%以上之A1N及/或Si3N4爲佳。A1N係一種最 低廉之基板，並具有高洩漏電阻。若需要求強度，則可使 用Si3N4，亦可使用A1N與Si3N4之混合物。倘基板之表 面過於粗糙，依形成於基板上第一金屬層之厚度關係而空 ，有可能發生線路中斷之狀況，爲防止此情，須施以表面 處理。 本發明亦包含高輸出模組，其中，係藉焊材或導電性樹 月旨，將至少一可產生10mW熱能或更多之高輸出半導體元 件，配設於前述所得之電路板上者。 以上，以第1〜3圖說明本發明之諸實施例。 第2A〜21圖係本發明一實施例之加工流程圖。第2E圖 -13· 554417 五、發明說明（12) 所示之步驟係第2例所將用，但不適用於第1例。 第1例： 如第2A圖所示，陶瓷基板包括重量百分比（wt%)在90 或更多之A1N，尙包括業已用作陶瓷基板（11)之鏡（Y， Yttrium)。此一基板爲一種高散熱基板，其熱導係數爲 170 W/(nvk)。基板上施以金屬罩（12)。陶瓷基板（11)之表 面已作表面處理，其表面粗糙度Ra在0.8 μιη以下。此係 因接著所作形成之第一金屬層厚度係在0.5 μπι以下，倘基 板表面太粗糙，即可能產生線路崩壞狀況。 接著，經由蒸鍍方式，形成爲最下金屬層（13)之NiCr( 鎳路）層。此一金屬層（1 3 )係作爲電阻器，或作爲其後在電 路板上固定晶片步驟時之定位記號之用，而此處電阻器所 選用之材質爲NiCr。第2B圖所示之狀況爲，已去除金屬 罩（12)，且在陶瓷基板（11)表面上一業已形成NiCr之最下 金屬層（13)者。 其次，第2C圖所示，在陶瓷基板（Π)整個頂面上，用 氣體澱積以鈦/鉬/鎳層之第一金屬層（14)。鈦層之厚度設 定爲0.05μιη，蹈層之厚度爲〇·〇5μιη，而鎳層之厚度爲 0 · 3 μ m 〇 如第2D圖所示，使用光罩，形成以含蓋上述金屬化基 板之一保護層（15)，此保護層15之厚度設定爲120 μηι， 以匹配第二金屬層（16)之厚度。 接著，如第2Ε圖所示，藉電鍍將多層之鎳/銅製成薄板 作爲第二金屬層（16)。爲了電鍍時具有較佳之結合度，鎳 • 14- 554417 五、發明說明（13) 層之厚度設定爲〇·5μηι，而銅層之厚度則設定爲ΙΟΟμηι。 接著，具有第二金屬層（16)及保護層（15)之上述陶瓷基 板，於氮氣中，在85 °C高溫狀態下，保持約30分鐘。 經此種加熱，保護層乃收縮，則如第2 F圖所示，於第 二金屬層（16)之側面與保護層（15)之側面間，即形成一個 5μπι之空隙。 接著，如第2G圖所示，所電鍍之鎳/金複層係作爲第三 金屬層（17)而此一鎳/金第三金屬層覆蓋了第二金屬層之頂 面，第二金屬層（17)而此一鎳/金第三金屬層覆蓋了第二金 屬層之頂面，第二金屬層之側面，以及第一金屬層中因該 間隙而暴露之頂面等部分。鎳層之厚度係設定爲1 . 3 μιη， 金屬則爲1 .Ομιη。 形成以第三金屬層（17)後，將保護層（15)去除如第2Η 圖所示，並將鈦，鎳，鉬蝕刻如第21圖所示。此處，當 去除保護層時，表面即形成鎳氧物膜，故在去除保護層後 ，須以一種有反應的蝕刻液將鎳及鉬在一個步驟中加以蝕 刻，且用氟氫酸蝕刻液將鈦去除之。 第一，第二及第三金屬層之總厚度D(pm)爲100μηΐ ， 圖型線路間之間隙L ( μ m)爲4 0 μ m。 由第2圖中之2J圖所不可知構成電路板各部分之材料 。各配線間之電阻値爲1 Μ Ω或更高，由此顯示電路板可 達成具極優異之絕緣特性。此外，Α1Ν基板與銅配線間之 結合強度亦佳，可自傳統之0.4 k g fAiiiu 2改善成0 · 5 k g ί*Λη丨丨1 2。 第2例： -15- 554417 五、發明說明（14) 第2例之作成方式，除了在維持高溫下以收縮保護層之 處理步驟與形成第三金屬層之處理步驟兩步驟間’施以一 氧變灰（ο X g e n a s h i n g)之處理，直至上述收縮所造成之間 隙達1 〇〇 μπι後方終止之步驟外，餘均與第1例所述之作 成方式相同。 各配線線路間之電阻値爲1 Μ Ω或更高，顯示此一電路 板可達成極優越之絕緣特性。此外，Α 1 Ν基板與銅配線間 之結合強度可改進至〇.6kgf/腿2，尤優於第1例。 第三例： 使用上述第1例之處理，電路板上可設成具有如第3圖所 示之圖型。此處，爲了配線層（20)，故第一金屬層係由鈦/ 鉬/鎳組成，第二金屬層係由鎳/銅構成，第三金屬層則由 鎳/鋁組成，而電阻層（2 1)則以鎳/鉻構成之。如第3圖所 示，以晶片接合（die bo n ding)之方式，將一高輸出LD(半 導體電射）（18)施設於上述電路板上而成爲一高輸出模組， 其係與一調變器（modulate) 1·) —整合並可產生l〇Mw或更多 之熱能，且以一連結線（1 9)作配線連結。施作固定步驟後 ，模組即可動作，其調變特性之SN比，較諸使用習用電 路板之狀況，可改善0.1 dB。用以裝設LD之電路板尺寸 可縮減爲習用尺寸之％，且高速極限可增至40 Gbps或更 高。 在上述諸例中，各金屬層係形成於陶瓷基板之一側上， 惟亦可同時形成於陶瓷基板之兩側上。 依本發明所得之電路板，具有薄膜，纖細配線圖型及在 -16- 554417 五、發明說明（15) 配線圖型與基板間具有高的結合強度暨高度信賴性；此外 ，高輸出模組，可達成小型在和高性能的目的。 符號之說明 1 陶瓷基板 2 光罩 3 第一金屬層 4 保護層 5 第二金屬層 11 陶瓷基板 12 金屬遮罩 13 最下層金屬罩 14 第一金屬層 15 保護層 16 第二金屬層 17 第三金屬層 18 高輸出電射半導體 19 結合線 20 配線層 21 電阻層 -17-

Claims (1)

1. 554417 * 六、申請專利範圍 1·一種電路板，包括：形成於一陶瓷基板上之一具有圖型 之第一金屬層；形成於第一金屬層上之一具有圖型之第 二金屬層；及覆蓋第二金屬層整個頂面暨側面與第一金 屬層頂面一部分等所形成之一第三金屬層；其中，第一 金屬層未被第三金屬層所覆蓋部分，係以蝕刻使其寬度 減縮。 2. 如申請專利範圍第1項之電路板，其中第一，第二及第 三金屬層之結合厚度D μηι與相鄰圖型線路間之距離L μηι 等兩者間之關係可滿足下式： D/L> 0.4。 3. 如申請專利範圍第1項之電路板，其中第二金屬層之寬 度（L1)，第三金屬層之寬度（L2)，及第一金屬層與陶瓷 基板間連接面部分之寬度（L3)等三者之關係可滿足下式： LI < L3 < L2。 4. 如申請專利範圍第1項之電路板，其中第一’第二及第 二金屬層之結合厚度D μηι至少爲5μπι。 5. 如申請專利範圍第1項之電路板，其中第二金屬層含有 至少一種選自銅、鎳、銀及鋁等組合群中之金屬。 6. 如申請專利範圍第1項之電路板，其中第三金屬層之最 外層爲金。 7. 如申請專利範圍第1項之電路板，其中陶瓷基板含有至 少一種選自鋁，Α1Ν及Si3N4之組合群，且其重量百分 比（wt%)至少在90 wt%以上之金屬者。 8. 如申請專利範圍第1項之電路板’其中該陶瓷基板爲鑽 -18- 554417 六、申請專利範圍 石或cBN者。 9 . 一種製造如申請專利範圍第1項電路板之方法，此方 法包括： 以蒸鍍或濺鍍，在一陶瓷基板上形成以一第一金屬層； 以圖型方式形成保護層； 利用保護層作掩罩，以電鍍在第一金屬層上施作一 第二金屬層； 藉維持保護層在高溫狀態，將保護層收縮； 以電鍍在第二金屬層之頂面暨側面及第一金屬層頂 面之一部分等處施作以第三金屬層； 去除保護層；以及 蝕刻第一金屬層，則藉蝕刻乃可使第一金屬層中未 被第三金屬層所覆蓋部分之寬度減縮。 1 0 . —種製造如申請專利範圍第1項電路板之方法，此 方法包括： 以蒸鍍或濺鍍，在一陶瓷基板上形成以一第一金屬層； 以圖形方式形成保護層； 利用保護層作掩罩，以電鍍在第一金屬層上施作第 二金屬層； 藉維持保護層在局溫狀態，將該保護層收縮； 使保護層與第二金屬層間之間距加寬； 以電鍍在第二金屬層之頂面暨側面及第一金屬層頂 面之一部分等處施作以一第三金屬層； 去除保護層；以及 -1 9- 554417 六、申請專利範圍 蝕刻第一金屬層，則第一金屬層未被第三金屬層覆 蓋部分之寬度乃因蝕刻而減縮。 1 1 . 一種高輸出模組，其特徵在於至少含有一只可產生 1 OmW熱能之高輸出半導體元件，係藉焊材或導電性樹 脂裝設於如申請專利範圍第1項之電路板上。 -20-