JP5754103B2 - ビルドアッププリント配線基板の製造方法 - Google Patents

ビルドアッププリント配線基板の製造方法 Download PDF

Info

Publication number
JP5754103B2
JP5754103B2 JP2010217411A JP2010217411A JP5754103B2 JP 5754103 B2 JP5754103 B2 JP 5754103B2 JP 2010217411 A JP2010217411 A JP 2010217411A JP 2010217411 A JP2010217411 A JP 2010217411A JP 5754103 B2 JP5754103 B2 JP 5754103B2
Authority
JP
Japan
Prior art keywords
dry film
film resist
pattern
copper plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010217411A
Other languages
English (en)
Other versions
JP2012074486A (ja
Inventor
修 古賀
修 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2010217411A priority Critical patent/JP5754103B2/ja
Publication of JP2012074486A publication Critical patent/JP2012074486A/ja
Application granted granted Critical
Publication of JP5754103B2 publication Critical patent/JP5754103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ビルドアッププリント配線基板の製造方法に係り、特に、導体配線間の間隔が15μm以下の狭間隙導体パターンを有するビルドアッププリント配線基板の製造に好適な技術に関する。
近年、電子機器への高機能化、小型化、軽量化等の要求に対し、それに組み込まれる多層プリント配線板に対しても高密度化、薄型化の要求が高まっている。これらの要求に対応する多層プリント配線板の工法の一つとして、ビルドアップ工法が挙げられる。このビルドアップ工法は、熱硬化性絶縁樹脂層と導体配線層を何重にも重ねて、多層プリント基板を製造する工法である。この多層プリント基板の製造方法において、更なる導体配線の狭ピッチ化が要求されており、例えば導体配線ピッチ30μmルールでは、導体配線幅/導体間隙幅(以下、ライン/スペース)が15/15μmの導体パターンのように導体配線ピッチの半分である導体配線の間隙幅15μmが要求される。
導体配線ピッチが100μm以下の狭ピッチ導体パターンを形成する工法として、一般的にセミアディティブ工法が採用されている。セミアディティブ工法は、絶縁樹脂層の上に、シード層と呼ばれる導体パターンのない1μm厚程度の銅箔層を形成する。次に、このシード層上へドライフィルムレジストをラミネートし、所望するパターン形状を露光、現像して所望する導体パターン状にシード層が露出するドライフィルムレジストのパターンを形成する。更に、シード層に給電しながら、電解銅めっき行い。次いでドライフィルムレジストを剥離した後、電解銅めっきで形成された導体パターンの底部に露出している一部のシード層をエッチングし、独立した導体パターンを形成する工法である。
セミアディティブ工法は、サブトラクティブ工法と比較して導体幅の細り量が少ない工法のため、狭ピッチ導体パターンに向いている工法である。
ここで、一般的に多層プリント基板で使用されているネガ型のドライフィルムレジストについて説明する。ドライフィルムレジストは露光されると光重合開始剤により、バインダーポリマーとモノマーとをラジカル重合させ、3次元的に架橋させる。露光して3次元的に架橋した部分は疎水性を示し、炭酸ナトリウム水溶液などの弱アルカリ性の液は浸透がないため、炭酸ナトリウム溶液では溶解せず、所望するパターンが形成される。
炭酸ナトリウム溶液では溶解できない3次元的に架橋したドライフィルムレジストを剥離するには、強アルカリ性の水酸化ナトリウム水溶液と接触し、ドライフィルムレジスト中のカルボン酸基と水酸化ナトリウムとの中和反応により、塩が形成されて親水性となり、3次元的に架橋したドライフィルムレジスト内に剥離液が吸収膨潤され、ドライフィルムレジストの体積膨張による機械的な歪を発生し、剥離している。
ここで、剥離性を高めるために、特許文献1には、紫外線を露光することにより、親水性を向上させ、蒸気で剥離させることが可能と記載されている。また特許文献2には、紫外線を露光することにより、アルカリ剥離液の浸透性が向上し、剥離性が向上すると記載させている。
特開平9−288358公報 特許第4135874号公報
近年、多層プリント基板市場では、前述したように導体パターンの狭ピッチ化が要求されている。導体配線間の間隙が15μm以下の導体パターンを有する製品の製造工程で、ドライフィルムレジストの剥離残渣が、シード層のエッチングをマスクしてしまい、ショート不良が発生する問題が起きやすくなってきている。
この原因は、高密度配線化の実現を目的として、銅配線間を狭間隙化するため、ドライフィルムレジストが細くなっても倒れたりしないような高強度の材料設計になっている。例えば、バインダーポリマーをより高分子化したり、光重合性モノマーの増量などの工夫を施している。このため、カルボン酸基の相対含有量が少なくなり、ドライフィルムレジストが剥離液を吸水膨潤する量が小さいため、機械的な歪量が少なくなり、剥離しづらくなってきている。
このように狭幅パターンが形成できるような高架橋密度のドライフィルムレジストは、弱アルカリ性の現像液、および剥離液の浸透量が抑えられ、従来一般的に用いられている水酸化ナトリウム溶液による膨潤剥離では、剥離不良を多発し、安価な製品を市場に供給できなくなった。
また一般的に導体配線間の間隙幅15μm以下の狭間隙になると、ドライフィルムレジストのパターン幅と高さのアスペクト比が1以上5未満の高アスペクト比なパターン形成が必要になるため、ドライフィルムレジストの膜厚を薄くしたり、電解銅めっき厚を厚みを薄くするなどして、ドライフィルムレジストの剥離性が低下しないようにしている。しかし、この方法では配線幅が細くなった上に配線高さも低くなってしまい導体としての抵抗値が高くなる問題があった。
本発明は、前記の背景技術が持つ問題点に鑑みなされたものであり、その目的は、導体配線の間隙が15μm以下の狭間隙パターンを有する多層プリント配線板であっても、ビルドアッププリント配線基板のセミアディティブ工法において、ドライフィルムレジストが、より剥離不良なく剥離できるようにすることで、不良発生の低減に更に繋がるビルドアッププリント配線基板の製造方法を提供することにある。
通常、電解銅めっき工程後ではドライフィルムレジストは含水率が5〜10%程度あり、電解銅めっきが成長する過程での圧縮応力によって変形し、ドライフィルムレジストは電解銅めっきパターンにくい込んでいる状態になっている。
前記したように、従来のドライフィルムレジスト厚では、電解銅めっきによって形成された配線と配線の間隔が15μm以下のパターンに形成されたドライフィルムレジストはアルカリによる膨潤剥離が困難であった。
これに対し、本発明者らは、ドライフィルムレジストの剥離前処理を追加することによって、ドライフィルムレジストの剥離性を向上させることを発見した。
すなわち、前記課題を解決するために、本発明のうち請求項1に記載した発明は、ビルドアッププリント配線基板をセミアディティブ工法によって製造するビルドアッププリント配線基板の製造方法であって、形成したドライフィルムレジストを剥離するドライフィルムレジスト剥離工程の前処理として、当該ドライフィルムレジストを乾燥収縮させることを特徴とする。
ドライフィルムレジスト剥離工程の前処理として、ドライフィルムレジストを乾燥収縮させることにより、電解銅めっきとドライフィルムレジストとの境界面で剥離を促し、ドライフィルムレジストの剥離工程での剥離性を向上させる。
次に、請求項2に記載した発明は、前記乾燥収縮の前処理として、360nm以上440nm以下の波長を有する紫外線をドライフィルムレジストに照射することを特徴とする。
ドライフィルムレジスト剥離工程の前処理として、360nm以上440nm以下の波長を有する紫外線照射することにより、未架橋のモノマーをより架橋させることで、ドライフィルムレジストをより収縮させ、電解銅めっきとドライフィルムレジストとの境界面で剥離を促し、ドライフィルムレジストの剥離工程での剥離性を向上させる。
次に、請求項3に記載した発明は、前記ドライフィルムレジストを、フリーズドライによって乾燥収縮させることを特徴とする。
前記ドライフィルムレジスト41の乾燥は、含水率1%程度まで急速乾燥させることが望ましい。一般的な乾燥方法として熱風オーブンが用いられる。150℃以上で乾燥させるとドライフィルムレジスト41の酸化が進み剥離不能になってしまうため、110℃以上130℃以下の範囲が好ましい。また乾燥速度を向上させるためには、関係湿度30%以下が好ましい。ドライフィルムレジスト41の種類や膜厚にも拠るが、前記条件であれば15分程度で電解銅めっきとドライフィルムレジスト41の界面に隙間が発生し、次工程のドライフィルムレジスト41剥離性向上に寄与する。
ただし、熱風オーブンによる乾燥方法では、表面の乾燥だけが進行するため、次工程のドライフィルムレジスト剥離工程で、底部までアルカリ性剥離液が浸透し難く、剥離時間が掛かってしまう場合があった。剥離時間が長くなってしまうと銅めっき表面がアルカリによって腐食され部分的に曇ったりして仕上がり品位が劣悪になってしまうことがあった。
このため、フリーズドライと呼ばれる乾燥方法を用いることが好ましい。この乾燥方法は、前記熱風オーブンによる乾燥方法と異なり、ドライフィルムレジスト41の底部まで乾燥が均一にできる。底部まで多孔質に乾燥できるため、次工程のドライフィルムレジスト剥離工程で、アルカリ性剥離液の浸透性が良く、剥離時間の短縮が可能になり、熱風オーブンによる乾燥に比べ、銅めっき表面が曇ることが少なくなり、剥離時間の短縮と仕上がり品位の向上が両立できた。
本発明によると、導体配線間隙が15μm以下の狭間隙パターンを有する多層プリント配線板であっても、ビルドアッププリント配線基板のセミアディティブ工法において、ドライフィルムレジストの剥離残渣なく剥離できるようになり、剥離不良の発生率をより低減することが可能となる。
このように狭間隙パターンのドライフィルムレジストの剥離性が向上するため、膜厚の薄いドライフィルムレジストに切り替える必要がなく、微細配線になっても従来の配線厚ルールで、電解銅めっき厚が形成できる。
本発明に基づく実施形態に係るビルドアッププリント配線基板の製造方法における、配線を形成する手順を示す説明図である。
以下に、本発明の実施形態について図面を参照して説明する。
まず、コア層10の片面または両面に、所望のパターン形状を有する配線層としての導電層11を形成する。更に、導電層11が形成されたコア層10の上に、絶縁樹脂を塗布して温度120℃程度において真空ラミネートを行い、さらに高温でポストベークすることで絶縁樹脂層21を形成する(図1(A))。ここでは便宜上、コア層10にスルーホールを図示していないが、必要に応じてコア層10を貫通するスルーホール銅配線を形成してもよい。また、図1は、コア層10の両面に導電層11を形成する例である。
絶縁樹脂層21には、任意の有機材料および無機材料を使用することができる。具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。また、導電層11には金属から成るものであれば構わないが、コストおよび導電性の観点から一般的に銅が好ましい。
次いで、絶縁樹脂層21に導電層11に達する、例えばφ50μm程度のビアホール22を形成する(図1(B))。
ビアホール22を形成する方法については、レーザ加工が好ましい。レーザについては炭酸ガスレーザ、YAGレーザ(基本波、第2高調波、第3高調波、又は第4高調波)、或いはエキシマーレーザ等があるが、導電層11及び絶縁樹脂層21を共に加工を行う為、両者を同時に加工することのできる400nm以下の短波長レーザであるYAGレーザ(第3高調波、又は第4高調波)、或いはエキシマーレーザがより好ましい。
その後、ビア加工時に発生する、ビアホール22内の下層に堆積した有機絶縁材料の残渣を除去するため、過マンガン酸カリウムと水酸化ナトリウムの混合液等によりデスミア処理を行う。
デスミア処理としては、公知のデスミア処理を適用することができる。例えば、市販品であるMLB211(ロームアンドハース電子材料株式会社製)を20容量%、キューポジットZ10容量%を含む膨潤浴に、60〜85℃で1〜15分間浸漬した後、MLB213A(ロームアンドハース電子材料株式会社製)を10容量%とMLB213B(ロームアンドハース電子材料株式会社製)を15容量%含むエッチング浴に55℃〜85℃で2〜15分間浸漬処理し、MLB216−2(ロームアンドハース電子材料株式会社製)を20容量%含む中和浴に35℃〜55℃で2〜10分間浸漬する等の公知の方法で適宜実施することができる。
上述のようなデスミア処理を行うことで、ビアホール22の底部における絶縁層や有機物残渣を除去することができる。なお、デスミア処理は基板全面に対して行われるため、ビアホール22の底部における絶縁層12や有機物残渣が除去されると共に、絶縁層12の上部、及びビアホール22の内部が粗化される。
その後、無電解銅めっきにて、約1μm厚の導体パターンのない無電解銅めっき層31を形成する(図1(C))。この無電解銅めっき層31は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において無電解銅めっき層31に給電することにより、無電解銅めっき層31の上に所定のパターンの電解銅めっきを行うためのものである。
次に、この無電解銅めっき層31の上に対しドライフィルムレジストをラミネートするが、以下に述べる手順により、最終的な導体パターンとして所望するパターン形状に無電解銅めっき層31が露出するようなドライフィルムレジスト41のレジストパターン形状を形成する。
ここで、このパターン形状が、後にはんだとの接続点となる接続パッド部が、凹型形状となるように、レジストパターン形状を形成する。ドライフィルムレジスト41としては、例えば、支持体フィルムと保護層で挟まれた厚み25μm程度の感光性樹脂層であり、無電解銅めっき層31へドライフィルムレジスト41の保護層を剥がしながら、支持体フィルムをコア層10と逆側に向けて、ホットロールラミネーターにより、ロール温度120℃程度で基材にラミネートする。その後、ドライフィルムレジスト41の支持体フィルム側に所望のパターンを有するフォトマスクを設置し、フォトマスクの上から露光し、硬化レジストパターンを有するドライフィルムレジスト41を得る。次に、支持体フィルムを剥離して基材をNa2CO3水溶液中に浸漬して現像し、所望のパターンを有するレジストパターン形状を得る(図1(D))。
次に、形成したレジストパターン形状の間隙から露出する、無電解銅めっき層31上に給電することにより、電解銅めっき層42を形成する(図1(E))。
電解銅めっき層42を形成した後、ドライフィルムレジスト41を剥離する(図1(F))。
続いて、露出している無電解銅めっき層31をエッチング(以後フラッシュエッチングと呼ぶ。)し、予め設計した所望の導体パターンを得る(図1(G))。
さらに多層の基板を作製する場合は、絶縁樹脂層形成からフラッシュエッチングまで同様の工程を繰り返し行うことにより、積層部の導体回路を形成することができる。
(ドライフィルムレジストの剥離)
次に、前記図1(F)の工程における、ドライフィルムレジスト41の剥離について詳細に説明する。
すなわち、形成したドライフィルムレジストを剥離する前に、当該ドライフィルムレジストを乾燥させる工程を備える。すなわち、ドライフィルムレジスト剥離工程の前処理として、ドライフィルムレジストを乾燥収縮させることにより、電解銅めっきとドライフィルムレジストとの境界面で剥離を促し、ドライフィルムレジストの剥離工程での剥離性を向上させる。
前記乾燥は、例えばフリーズドライによって乾燥させる。
また、熱風乾燥させた後、フリーズドライにて更に乾燥させることも可能である。一方、フリーズドライさせた後に熱風乾燥させる工法は乾燥効率が悪いため、費用がかさむだけである。
また、前記乾燥の前処理として、360nm以上440nm以下の波長を有する紫外線をドライフィルムレジストに照射する。照射する紫外線は、露光に用いられる光の波長の光を含んだ光が好適に用いられる。紫外線照射は、乾燥後に実施することが好ましい。
ドライフィルムレジスト剥離工程の前処理として、360nm以上440nm以下の波長を有する紫外線照射することにより、未架橋のモノマーをより架橋させることで、ドライフィルムレジストをより収縮させ、電解銅めっきとドライフィルムレジストとの境界面で剥離を促し、ドライフィルムレジストの剥離工程での剥離性を向上させる。
未架橋のドライフィルムレジスト41の未架橋部分を完全架橋させ、架橋によるドライフィルムレジスト41の収縮を促進させ、電解銅めっきとドライフィルムレジスト41の界面に隙間が発生し、次工程のドライフィルムレジスト41剥離性向上に寄与する。
ドライフィルムレジスト41を完全架橋させるには、照射する光の露光量としては、少なくとも100mJ/cm2以上必要である。また、微細配線形成などのパターン形成では、より短波長でナローな光源として、i線(365nm)のみで露光されているが、本目的のような未架橋部分を完全架橋するために使用する場合には、高圧水銀ランプなどブロードな波長域(g線(436nm)とh線(405nm)とを含んだ光)を光源を用いることが好ましい。
なお、エネルギーの高い光を照射した場合は、ドライフィルムレジスト41の表面が高温化して酸化が進むおそれがあるため、光照射時にドライフィルムレジスト41を冷却しておくことが好ましい。また、ドライフィルムレジスト41と光源との距離を離してドライフィルムレジスト41の温度が上昇しないようにすることも可能である。
<実施例1>
ピッチ30μmでL/S=15/15μmの導体パターンの製造方法を図1にて説明する。
まず、コア層10に形成された銅配線層11上に、絶縁樹脂としてABF GX−13(商品名、アジノモトファインテクノ(株)製)をラミネート温度120℃で真空ラミネートした後、180℃でポストベークして絶縁樹脂層21を得た(図1(A))。ここでは便宜上、コア層10にスルーホールを図示していないが、必要に応じてコア層を貫通するスルーホール銅配線が形成される。
次いで、レーザードリルにて、絶縁樹脂21にφ50μmのビアホール22を形成した後、レーザードリルで発生したスミアを除去するため、デスミア処理した(図1(B))。
更に無電解銅めっきにて1μm厚の無電解銅めっき層31を形成した(図1(C))。
更に、ドライフィルムレジスト41として、サンフォート(登録商標)UFG−255(商品名、旭化成エレクトロニクス(株)製)を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは25μmである。1μm厚の無電解銅めっき層31へ、ドライフィルムレジスト41の保護層を剥がしながら、ホットロールラミネーター(旭化成(株)製、AL−70)により、ロール温度120℃で基材にラミネートした。エアー圧力は0.3MPaとし、ラミネート速度は1.0m/minとした。
ドライフィルムレジスト41の支持体フィルム側にL/S=22/8μmのパターンを有するフォトマスクを設置し、超高圧水銀ランプ(オーク製作所製、HMW−201KB)により、120mJ/cm2の露光量で露光し、硬化レジストパターンを有するドライフィルムレジスト41を得た。次に、支持体フィルムを剥離して基材を30℃1質量%のNa2CO3水溶液中に50秒浸漬して現像し、22μm幅の間隙に隣接する8μm幅のレジストパターンを有するレジスト形状41を得た(図1(D))。
ついで、22μm幅の間隙から露出する無電解銅めっき部へ電解銅めっきを行い、20μm厚の電解銅めっき(42)を形成した(図1(E))。
ここで、剥離工程の前処理として、関係湿度25%の乾燥した空気で充満した熱風オーブンに投入し、120℃で乾燥させた。30分処理して、ドライフィルムレジスト41の含水率1%にさせた。
さらに、超高圧水銀ランプにて300mJ/cm2露光することにより、ドライフィルムレジスト41が収縮し、銅パターンとレジストパターンの界面に隙間を生じさせた。
ドライフィルムレジスト41の剥膜液として、3質量%のNaOH水溶液を用意した。50℃、圧力0.2MPaでスプレーをしながら、ビルドアッププリント基板をインラインのスプレー剥膜装置に投入し、60秒スプレーし、レジストパターンを剥離後、水洗乾燥し、ドライフィルムレジスト41の剥離した(図1(F))。
35℃の硫酸/過酸化水素系のクイックエッチング液を用いて、パターン形成された電解銅めっき42の隙間から露出している無電解銅めっき層31をエッチングして、所望する配線パターンが形成できた(図1(G))。
<実施例2>
20μm厚の電解銅めっき42の形成工程(図1(E))までは、実施例1と同じ工程で作製し、次いで、剥離工程の前処理として、フリーズドライにて真空乾燥させる。マルチチャンバーを有するフリーズドライ処理装置の1stチャンバーに、ビルドアッププリント基板を投入し、常温で1kPaまで減圧させる。次に1kPaの減圧下でフリーズドライ処理装置の−40℃に設定された2ndチャンバーに搬送し、一気に冷凍させる。次いで2ndチャンバーの10Paまでさらに減圧し、30分保持した後、ドライフィルムレジスト41のフリーズドライを完成させる。
さらに、超高圧水銀ランプにて300mJ/cm2露光することにより、ドライフィルムレジスト41が収縮し、銅パターンとレジストパターンの界面に隙間を生じさせた。
次いで、ドライフィルムレジスト41の剥離工程(図1(F))以降も、実施例1と同じ工程で作製し、所望する配線パターンが形成できた(図1(G))。
<比較例1>
基材は、電解銅めっきまで実施例1と同様のものを用いた。
ここで、3重量%のNaOH水溶液をドライフィルムレジスト41の剥膜液として用意した。ついで、基材をインラインのスプレー剥膜装置に投入し、50℃、圧力0.3MPaで300秒までスプレーした。13μm以上の硬化レジストパターン(フォトマスクパターンサイズL/S=27/13μm)は剥離できたが、8μm幅のレジストパターン(フォトマスクパターンサイズL/S=32/8μm)は、銅配線層にドライフィルムレジスト41が挟まったままで、上手く剥離ができなかった。
本発明は、狭間隙な微細配線を有するビルドアッププリント配線基板の製造方法に利用することができ、不良品の発生頻度を低減させ、かつ製品の信頼性を高め、安価な製品を市場に供給できる。
11 導電層(配線層)
21 絶縁樹脂層
22 ビア
31 無電解銅めっき層
41 ドライフィルムレジスト
42 電解銅めっき層

Claims (3)

  1. ビルドアッププリント配線基板をセミアディティブ工法によって製造するビルドアッププリント配線基板の製造方法であって、
    形成したドライフィルムレジストを剥離するドライフィルムレジスト剥離工程の前処理として、当該ドライフィルムレジストを乾燥収縮させることを特徴とするビルドアッププリント配線基板の製造方法。
  2. 前記乾燥収縮の前処理として、360nm以上440nm以下の波長を有する紫外線をドライフィルムレジストに照射することを特徴とする請求項1に記載のビルドアッププリント配線基板の製造方法。
  3. 前記ドライフィルムレジストを、フリーズドライによって乾燥収縮させることを特徴とする請求項1又は請求項2に記載のビルドアッププリント配線基板の製造方法。
JP2010217411A 2010-09-28 2010-09-28 ビルドアッププリント配線基板の製造方法 Expired - Fee Related JP5754103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010217411A JP5754103B2 (ja) 2010-09-28 2010-09-28 ビルドアッププリント配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010217411A JP5754103B2 (ja) 2010-09-28 2010-09-28 ビルドアッププリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012074486A JP2012074486A (ja) 2012-04-12
JP5754103B2 true JP5754103B2 (ja) 2015-07-22

Family

ID=46170369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010217411A Expired - Fee Related JP5754103B2 (ja) 2010-09-28 2010-09-28 ビルドアッププリント配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5754103B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766119A (ja) * 1993-08-25 1995-03-10 M C Electron Kk ホトレジスト膜の除去方法
JPH09288358A (ja) * 1996-04-22 1997-11-04 Hitachi Ltd 導体回路の形成方法
JP2003124590A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2004063643A (ja) * 2002-07-26 2004-02-26 Toppan Printing Co Ltd プリント配線板の製造方法
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008216876A (ja) * 2007-03-07 2008-09-18 Hitachi Chem Co Ltd 感光性樹脂組成物、感光性エレメント、レジストパターンの形成方法、プリント配線板の製造方法及び光硬化物の除去方法
JP2010080882A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法

Also Published As

Publication number Publication date
JP2012074486A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
JP2007073834A (ja) 絶縁樹脂層上の配線形成方法
JP2009283671A (ja) プリント配線板の製造方法
WO2022039062A1 (ja) プリント配線板の製造方法
JP4066848B2 (ja) 多層プリント配線板の製造方法
JP5165723B2 (ja) 回路基板およびその製造方法
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
JP5754103B2 (ja) ビルドアッププリント配線基板の製造方法
JP2015195364A (ja) 積層構造体の製造方法
JP5359821B2 (ja) ビルドアップ配線基板の製造方法
TW201330737A (zh) 在電路板上形成通孔之方法
TWI569703B (zh) Wiring substrate manufacturing method
KR100832641B1 (ko) 인쇄회로기판의 제조방법
JP4961749B2 (ja) 半導体実装基板の製造方法
JP2011249514A (ja) ビルドアッププリント基板の製造方法
JP2016063120A (ja) 多層プリント配線板の形成方法
JP2016021483A (ja) 多層プリント配線板およびその製造方法
JP2014216372A (ja) プリント配線板の製造方法
US20210045250A1 (en) Method of making printed circuit board and laminated structure
JP2022030237A (ja) 配線基板の製造方法、絶縁シート
KR101261350B1 (ko) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법
JP2010080882A (ja) ビルドアッププリント配線基板の製造方法
JP2005072483A (ja) プリント配線基板の製造方法
JP2024006642A (ja) コア基板の製造方法、コア基板及び多層配線基板
JP2008288362A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees