JP2010080882A - ビルドアッププリント配線基板の製造方法 - Google Patents
ビルドアッププリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP2010080882A JP2010080882A JP2008250688A JP2008250688A JP2010080882A JP 2010080882 A JP2010080882 A JP 2010080882A JP 2008250688 A JP2008250688 A JP 2008250688A JP 2008250688 A JP2008250688 A JP 2008250688A JP 2010080882 A JP2010080882 A JP 2010080882A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- conductor
- dry film
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】導体配線の間隔が15μm以下の狭間隙導体パターンを有するビルドアッププリント配線基板のセミアディティブ工法で、ドライフィルムレジストが巧く剥離できるようにし、不良の発生の低減に繋がるビルドアッププリント配線基板の製造方法を提供する。
【解決手段】レジスト剥離工程で導体配線がアノードになるよう電荷を印画することによりレジスト剥離性を向上させ、特にはレジスト剥離工程で剥離液にアゾール化合物を添加することにより導体配線の細りを押さえレジスト剥離性を向上させる。
【選択図】図1
【解決手段】レジスト剥離工程で導体配線がアノードになるよう電荷を印画することによりレジスト剥離性を向上させ、特にはレジスト剥離工程で剥離液にアゾール化合物を添加することにより導体配線の細りを押さえレジスト剥離性を向上させる。
【選択図】図1
Description
本発明は、導体配線間の間隔が15μm以下の狭間隙導体パターンを有する多層プリント配線板を安価に上市することを特徴する多層プリント配線板の製造方法に関する。
近年、電子機器への高機能化、小型化、軽量化等の要求に対し、それに組み込まれる多層プリント配線板に対しても高密度化、薄型化の要求が高まっている。これらの要求に対応する多層プリント配線板の工法の一つとして、ビルドアップ工法が挙げられる。熱硬化性絶縁樹脂層と導体配線層を何重にも重ねて、多層プリント基板を製造する工法である。この多層プリント基板の製造方法において、更なる導体配線の狭ピッチ化が要求されており、例えば導体配線ピッチ30μmルールでは、導体配線幅/導体間隙幅(以下、ライン/スペース)が15/15μmの導体パターンのように導体配線ピッチの半分である導体配線の間隙幅15μmが要求される。
導体配線ピッチが100μm以下の狭ピッチ導体パターンを形成する工法として、一般的にセミアディティブ工法が採用されている。セミアディティブ工法は、絶縁樹脂層の上に、シード層と呼ばれる導体パターンのない1μm厚程度の無電解銅めっき層を行う。次に、感光性ドライフィルムレジストを無電解銅めっき層上へコート、露光、現像し、所望する導体パターン状に無電解銅めっき層が露出するように感光性ドライフィルムレジストのパターンを形成する。更に、無電解銅めっき層に給電しながら、電解銅めっき行い。次いで感光性ドライフィルムレジストを剥離した後、電解銅めっきで形成された導体パターンの底部に露出している無電解銅めっき部分をエッチングし、導体パターンを形成する工法である。
セミアディティブ工法は、サブトラクティブ工法と比較して導体幅の細り量が少ない工法のため、狭ピッチ導体パターンに向いている工法である。
セミアディティブ工法は、サブトラクティブ工法と比較して導体幅の細り量が少ない工法のため、狭ピッチ導体パターンに向いている工法である。
ここで、一般的に多層プリント基板で使用されているネガ型の感光性ドライフィルムレジストを説明する。ドライフィルムレジストは露光されると光重合開始剤により、バインダーポリマーとモノマーとをラジカル重合させ、3次元的に架橋させる。露光して3次元的に架橋した部分は疎水性を示し、炭酸ナトリウム水溶液などの弱アルカリ性の液は浸透がないため、スプレーで溶解せず所望するパターンが形成される。
3次元的に架橋したドライフィルムレジストを剥離する場合は、強アルカリ性の水酸化ナトリウム水溶液と接触し、感光性ドライフィルムレジスト中のカルボン酸基と水酸化ナトリウムとの中和反応により、塩が形成されて親水性となり、3次元的に架橋したドライフィルムレジスト内に剥離液が吸収膨潤され、ドライフィルムレジストの体積膨張による機械的な歪を発生させ、剥離している。
特開2003−204138号公報
特開2003−298205号公報
近年、多層プリント基板市場では、前述したように導体パターンの狭ピッチ化が要求されている。導体配線間の間隙が15μm以下の導体パターンを有する製品の製造工程で、ドライフィルムレジストの剥離不良が原因で、無電解銅めっきのエッチングができず、ショート不良が多発する問題が起きやすくなってきている。
この原因は、狭間隙化のためドライフィルムレジストのパターン幅が細くなっており、剥離液の吸収膨潤量が小さいため、機械的な歪量が少なくなり、剥離しづらくなっている為である。
この原因は、狭間隙化のためドライフィルムレジストのパターン幅が細くなっており、剥離液の吸収膨潤量が小さいため、機械的な歪量が少なくなり、剥離しづらくなっている為である。
一般的なドライフィルムレジストのパターン設計では、後の工程(シード層エッチング工程や銅表面密着性向上粗化工程)で、導体幅が細くなることを見越して、所望する導体配線間の間隙幅となるようドライフィルムレジスト幅を間隙幅より細く設計している。また、導体配線間の間隙幅15μm以下の狭間隙になると、感光性ドライフィルムレジストのパターン幅と高さのアスペクト比が1以上5未満の高アスペクト比なパターン形成が必要になるため、ドライフィルムレジストの一部が割れたり、また転倒や剥離が起きないように、露光された部分の架橋密度がより高密度化するよう材料設計している。
このように露光されて高架橋密度化するドライフィルムレジストは、弱アルカリ性の現像液、および剥離液の吸収、浸透量が抑えられ、狭幅パターンが形成できるが、その反面、従来一般的に用いられている水酸化ナトリウム溶液による膨潤剥離では、剥離液の吸収膨潤による剥離がうまくできないため、不良を多発し、安価な製品を市場に供給できなくなった。
本発明は前記の背景技術が持つ問題点に鑑み成されたものであり、その目的は、導体配線の間隙が15μm以下の狭間隙パターンを有する多層プリント配線板で、ビルドアッププリント配線基板のセミアディティブ工法において、ドライフィルムレジストが巧く剥離すべき工程で順調に剥離できるようにすることで、不良の発生の低減に繋がるビルドアッププリント配線基板の製造方法を提供することにある。
前記課題を解決する為に請求項1で提供する発明は、配線と配線の間隙が15μm以下の微細導体配線を有するビルドアッププリント配線基板をセミアディティブ工法によって製造する方法であり、レジスト剥離工程で導体配線がアノードになるよう電荷を印画することにより、レジスト剥離性を向上させること、を特徴とするビルドアッププリント配線基板の製造方法である。
請求項2で提供する発明は、レジスト剥離工程で剥離液にアゾール化合物を添加することにより導体配線の細りを押さえ、レジスト剥離性を向上させること、を特徴とする請求項1記載のビルドアッププリント配線基板の製造方法である。
本発明によると、導体配線間隙が15μm以下の狭間隙パターンを有する多層プリント配線板で、ビルドアッププリント配線基板のセミアディティブ工法において、ドライフィルムレジストが巧く剥離すべき工程で順調に剥離できるよう剥離性を向上でき、不良の発生の低減に繋がるビルドアッププリント配線基板の製造方法を提供することができた。
特に請求項2の発明によると、ドライフィルムレジストから露出する電解銅めっき厚を薄くすることなく、ドライフィルムレジストと接触する電解銅めっき部分の隙間を選択的にエッチングしつつ、ドライフィルムレジストの剥離性を向上させることができ、不良の発生の低減に繋がるビルドアッププリント配線基板の製造方法を提供することができた。
請求項1の発明について述べる。ここで注意するべき事は、アノードで酸素が発生しないように、1.3V以下の電位差を付け、電解銅めっきの表面を電解エッチングしながら、ドライフィルムレジストとの隙間を形成し、剥離性を向上させる。
請求項2の発明について述べる。請求項1記載の方法では、ドライフィルムレジストから露出している電解銅めっき表面の電解エッチングが支配的に進行するため、ドライフィルムレジストの剥離している間に、電解銅めっき厚も薄くしてしまう。
そこで、ドライフィルムレジストから露出する電解銅めっき表面のエッチングを防止するため、剥離液にアゾール化合物を添加することにより、電解銅めっき厚を薄くすることなく、ドライフィルムレジストと接触する電解銅めっき部分の隙間を選択的にエッチングさせ、ドライフィルムレジストの剥離性が向上する。
そこで、ドライフィルムレジストから露出する電解銅めっき表面のエッチングを防止するため、剥離液にアゾール化合物を添加することにより、電解銅めっき厚を薄くすることなく、ドライフィルムレジストと接触する電解銅めっき部分の隙間を選択的にエッチングさせ、ドライフィルムレジストの剥離性が向上する。
ここで、アゾール化合物としては例えば、イミダゾール、2−ウンデシルイミダゾール、2−フェニルイミダゾール、2,4−ジフェニルイミダゾール、トリアゾール、アミノトリアゾール、ピラゾール、ベンゾチアゾール、2−メルカプトベンゾチアゾール、ベンゾイミダゾール、2−ブチルベンゾイミダゾール、2−フェニルエチルベンゾイミダゾール、2−ナフチルベンゾイミダゾール、5−ニトロ−2−ノニルベンゾイミダゾール、5−クロロ−2−ノニルベンゾイミダゾール、2−アミノベンゾイミダゾール、ベンゾトリアゾール、ヒドロキシベンゾトリアゾール、又は、カルボキシベンゾトリアゾール等の、いずれかのアゾール化合物が挙げられる。
そして、アゾール化合物としてより好ましくは、ベンゾトリアゾールが挙げられる。ベンゾトリアゾールが好ましい理由は、電解銅めっき表面に疎水性のベンゼン環を形成するため、エッチング防止効果が著しく認められる為である。
そして、アゾール化合物としてより好ましくは、ベンゾトリアゾールが挙げられる。ベンゾトリアゾールが好ましい理由は、電解銅めっき表面に疎水性のベンゼン環を形成するため、エッチング防止効果が著しく認められる為である。
また、アゾール化合物の添加量としては、0.1〜5.0重量%の範囲が好ましい。0.1重量%以下では、ドライフィルムレジストから露出している電解銅めっき表面の電解エッチングを抑える効果が見られない。5.0重量%以上では、エッチングを抑える効果が向上しないばかりでなく、経済的に無駄になってしまう。
尚、アゾール化合物の添加物として特にベンゾトリアゾールを用いた場合には、0.5〜3.0重量%の範囲の方がより好ましい。より好ましい理由は、(前記同様)0.5重量%以下では、ドライフィルムレジストから露出している電解銅めっき表面の電解エッチングを抑える効果が見られなず、3.0重量%以上では、エッチングを抑える効果が向上しないばかりでなく、経済的に無駄になってしまう為である。
尚、アゾール化合物の添加物として特にベンゾトリアゾールを用いた場合には、0.5〜3.0重量%の範囲の方がより好ましい。より好ましい理由は、(前記同様)0.5重量%以下では、ドライフィルムレジストから露出している電解銅めっき表面の電解エッチングを抑える効果が見られなず、3.0重量%以上では、エッチングを抑える効果が向上しないばかりでなく、経済的に無駄になってしまう為である。
ピッチ30μmでL/S=15/15μmの導体パターンの製造方法を図1にて説明する。
まず、コア層に形成された導体層(1)上に、絶縁樹脂としてABF GX−13(商品名、アジノモトファインテクノ(株)製)(2)をラミネート温度120℃で真空ラミネートした後、180℃でポストベークして絶縁樹脂層を得た(A)。ここでは便宜上、コア層に形成された導体層のパターンを図示せず、平坦な層を図示しているが、通常導体層(1)は、配線パターンが形成されている。
次いで、レーザードリルにてφ30μmのビア(3)を形成した後、デスミア処理した(B)。
まず、コア層に形成された導体層(1)上に、絶縁樹脂としてABF GX−13(商品名、アジノモトファインテクノ(株)製)(2)をラミネート温度120℃で真空ラミネートした後、180℃でポストベークして絶縁樹脂層を得た(A)。ここでは便宜上、コア層に形成された導体層のパターンを図示せず、平坦な層を図示しているが、通常導体層(1)は、配線パターンが形成されている。
次いで、レーザードリルにてφ30μmのビア(3)を形成した後、デスミア処理した(B)。
更に無電解銅めっきにて1μm厚の無電解銅めっき層(4)を形成した(C)。
更に、ドライフィルムレジストとして、サンフォート(登録商標)UFG−255(商品名、旭化成エレクトロニクス(株)製)を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは25μmである。1μm厚の無電解銅めっき層へ、ドライフィルムレジストの保護層を剥がしながら、ホットロールラミネーター(旭化成(株)製、AL−70)により、ロール温度120℃で基材にラミネートした。エアー圧力は0.3MPaとし、ラミネート速度は1.0m/minとした。
更に、ドライフィルムレジストとして、サンフォート(登録商標)UFG−255(商品名、旭化成エレクトロニクス(株)製)を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは25μmである。1μm厚の無電解銅めっき層へ、ドライフィルムレジストの保護層を剥がしながら、ホットロールラミネーター(旭化成(株)製、AL−70)により、ロール温度120℃で基材にラミネートした。エアー圧力は0.3MPaとし、ラミネート速度は1.0m/minとした。
ドライフィルムレジストの支持体フィルム側にL/S=22/8μmのパターンを有するフォトマスクを設置し、超高圧水銀ランプ(オーク製作所製、HMW−201KB)により、120mJ/cm2の露光量で露光し、硬化レジストパターンを有するドライフィルムレジストを得た。次に、支持体フィルムを剥離して基材を30℃1質量%のNa2CO3水溶液中に50秒浸漬して現像し、22μm幅の間隙に隣接する8μm幅のレジストパターンを有するレジスト形状(5)を得た(D)。
ついで、22μm幅の間隙から露出する無電解銅めっき部へ電解銅めっきを行い、20μm厚の電解銅めっき(6)を形成した(E)。
ついで、22μm幅の間隙から露出する無電解銅めっき部へ電解銅めっきを行い、20μm厚の電解銅めっき(6)を形成した(E)。
ここで、3質量%のNaOH水溶液にベンゾトリアゾールを2質量%添加したドライフィルムレジスト剥膜液を用意した。ついで、基材をインラインのスプレー剥膜装置に投入し、電解銅めっきの露出面積に対し2A/dm2で、電位差1.2Vのアノードになるよう基材に電荷を印画しながら、120秒スプレーした(F)。
更に電荷の印画をストップし、50℃、圧力0.5MPaで60秒スプレーしたのち、硬化レジストパターンを剥離した(G)。
更に、CI−7200(商品名、メック(製))にて、クイックエッチングを行い、L/S=15/15μmのパターンを有する回路を形成した(H)。
更に電荷の印画をストップし、50℃、圧力0.5MPaで60秒スプレーしたのち、硬化レジストパターンを剥離した(G)。
更に、CI−7200(商品名、メック(製))にて、クイックエッチングを行い、L/S=15/15μmのパターンを有する回路を形成した(H)。
<比較例1>
基材は、電解銅めっきまで実施例と同様のものを用いた。
ここで、3重量%のNaOH水溶液をドライフィルムレジストの剥膜液として用意した。ついで、基材をインラインのスプレー剥膜装置に投入し、50℃、圧力0.5MPaで180秒スプレーした。13μm以上の硬化レジストパターン(フォトマスクパターンサイズL/S=27/13μm)は剥離できたが、8μm幅のレジストパターンは、上手く剥離ができなかった。
基材は、電解銅めっきまで実施例と同様のものを用いた。
ここで、3重量%のNaOH水溶液をドライフィルムレジストの剥膜液として用意した。ついで、基材をインラインのスプレー剥膜装置に投入し、50℃、圧力0.5MPaで180秒スプレーした。13μm以上の硬化レジストパターン(フォトマスクパターンサイズL/S=27/13μm)は剥離できたが、8μm幅のレジストパターンは、上手く剥離ができなかった。
1 コア層に形成された配線層
2 絶縁樹脂層
3 絶縁樹脂層に形成したレーザービア
4 無電解銅めっき層
5 パターニング形成されたドライフィルムレジスト
6 電解銅めっき層
2 絶縁樹脂層
3 絶縁樹脂層に形成したレーザービア
4 無電解銅めっき層
5 パターニング形成されたドライフィルムレジスト
6 電解銅めっき層
Claims (2)
- 配線と配線の間隔が15μm以下の微細導体配線を有するビルドアッププリント配線基板をセミアディティブ工法によって製造する方法であり、
レジスト剥離工程で導体配線がアノードになるよう電荷を印画することにより、レジスト剥離性を向上させること、
を特徴とするビルドアッププリント配線基板の製造方法。 - レジスト剥離工程で剥離液にアゾール化合物を添加することにより導体配線の細りを押さえ、レジスト剥離性を向上させること、
を特徴とする請求項1記載のビルドアッププリント配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250688A JP2010080882A (ja) | 2008-09-29 | 2008-09-29 | ビルドアッププリント配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250688A JP2010080882A (ja) | 2008-09-29 | 2008-09-29 | ビルドアッププリント配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080882A true JP2010080882A (ja) | 2010-04-08 |
Family
ID=42210939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008250688A Pending JP2010080882A (ja) | 2008-09-29 | 2008-09-29 | ビルドアッププリント配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080882A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074486A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | ビルドアッププリント配線基板の製造方法 |
-
2008
- 2008-09-29 JP JP2008250688A patent/JP2010080882A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074486A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | ビルドアッププリント配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8143533B2 (en) | Method for forming resist pattern, method for producing circuit board, and circuit board | |
KR20090011528A (ko) | 인쇄회로기판의 제조방법 | |
JP6841585B2 (ja) | 積層構造体の製造方法及び積層フィルム | |
JP2010080882A (ja) | ビルドアッププリント配線基板の製造方法 | |
JP5359821B2 (ja) | ビルドアップ配線基板の製造方法 | |
JP5298740B2 (ja) | 多層回路基板の製造方法 | |
JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
KR20150061108A (ko) | 인쇄회로기판의 제조방법 | |
JP2013008945A (ja) | コアレス基板の製造方法 | |
KR101015372B1 (ko) | 나노전자잉크를 이용한 연성인쇄회로기판 및 그 제조방법 | |
KR101189174B1 (ko) | 홀필공법 및 액상 감광성 물질을 이용한 fpcb 제조방법 | |
JP2011023428A (ja) | 複合体の製造方法及び複合体 | |
JP2015046519A (ja) | 回路基板の製造方法 | |
JP3252442B2 (ja) | プリント回路板の製造法及び非液体感光性樹脂組成物 | |
WO2019124307A1 (ja) | プリント配線板の製造方法及び積層体 | |
JP5639465B2 (ja) | 金属パターンの作製方法 | |
JP2016063120A (ja) | 多層プリント配線板の形成方法 | |
JP4628993B2 (ja) | 回路基板の製造方法 | |
JP7375305B2 (ja) | 回路パターン、プリント配線板、半導体パッケージ、レジストパターン及び積層体 | |
JP2024017085A (ja) | 無電解めっきの前処理方法 | |
JP2012074557A (ja) | 多層プリント配線板およびその製造方法ならびに多層ビルドアップ配線板およびその製造方法 | |
JP2011249514A (ja) | ビルドアッププリント基板の製造方法 | |
JP2002134909A (ja) | プリント配線板の製造方法 | |
JP5537463B2 (ja) | 導電パターンの作製方法 | |
JP5754103B2 (ja) | ビルドアッププリント配線基板の製造方法 |