JP2011249514A - ビルドアッププリント基板の製造方法 - Google Patents

ビルドアッププリント基板の製造方法 Download PDF

Info

Publication number
JP2011249514A
JP2011249514A JP2010120411A JP2010120411A JP2011249514A JP 2011249514 A JP2011249514 A JP 2011249514A JP 2010120411 A JP2010120411 A JP 2010120411A JP 2010120411 A JP2010120411 A JP 2010120411A JP 2011249514 A JP2011249514 A JP 2011249514A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
build
dry film
film resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010120411A
Other languages
English (en)
Inventor
Osamu Koga
修 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2010120411A priority Critical patent/JP2011249514A/ja
Publication of JP2011249514A publication Critical patent/JP2011249514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】セミアディティブ工法で形成する導体幅の微細化が限界に近づいており、微細なパターンを要するドライフィルムレジストのアスペクト比が2.5以上でかつ、導体配線ピッチ20μm以下になると、現像工程にてドライフィルムレジストが倒れたり、銅との密着不良による剥がれが発生し、製造できないという問題がある。
【解決手段】ドライフィルムレジストの現像工程にて、水洗水で濡れたままの状態で、該レジストパターンの未架橋部を、紫外線や電子線、クロムにて架橋させることにより、アスペクト比が2.5以上でかつ、導体配線ピッチ20μm以下の配線層を有するビルドアッププリント基板を製造する。
【選択図】図1

Description

本発明は、プリント基板のレジストパターニング工程に関するものであり、特に、導体配線ピッチが40μm以下の微細な配線パターンを形成する場合、フォトレジストの倒れや、銅との密着力不足による剥がれを抑制し、微細な配線パターンを有するプリント基板の製造方法に関する。
近年、電子機器への高機能化、小型化、軽量化等の要求に対し、それに組み込まれる多層プリント配線板に対しても高密度化、薄型化の要求が高まっている。これらの要求に対応する多層プリント配線板の一つとして、ビルドアップ工法によるプリント基板が挙げられる。ビルドアップ工法とは熱硬化性絶縁樹脂層と導体配線層を何重にも重ねて、多層プリント基板を製造する工法である。この多層プリント基板の製造方法において、更なる導体配線の狭ピッチ化が要求されており、例えば導体配線ピッチ40μmルールでは、導体配線幅/導体間隙幅が20μm/20μmの導体パターンのように導体配線ピッチの半分である導体配線幅20μmが要求される。
導体配線ピッチが60μm以下の狭ピッチ導体パターンを形成する工法として、一般的にセミアディティブ工法が採用されている。セミアディティブ工法は、絶縁樹脂層の上にシード層と呼ばれる導体層を形成するため、1μm厚程度の無電解銅めっきを行う。次に、シード層である無電解銅めっき表面にフォトレジスト層を形成する。例えばフォトレジスト層にドライフィルムレジストを用いる場合、まずドライフィルムレジストをラミネートし、その後フォトマスクを介して所望の導体パターンを露光、現像し、無電解銅めっき層が部分的に露出するドライフィルムレジストのパターンを形成する。その後、無電解銅めっき層へ給電して電解銅めっき行い、ドライフィルムレジストのパターンが無い部分に電解銅めっきを実施する。次いでドライフィルムレジストを剥離した後、薄い無電解銅めっき部分をクイックエッチングして、導体パターンを形成する工法である。
セミアディティブ工法は、サブトラクティブ工法と比較して導体幅の細り量が少ない工法のため、狭ピッチ導体パターンに向いている工法であるが、前述したように市場では狭ピッチ化が要求されており、導体配線ピッチ40μm以下の導体パターンを有する製品では、ドライフィルムレジストの微細化が限界に近づいており、特に25μm厚のドライフィルムレジストを用いて、導体配線ピッチ20μm以下になると、現像工程にてドライフィルムレジストが倒れたり、銅との密着不良による剥がれが発生し、製造できない問題が起こった。
特許第4234956号
本発明は上記の点に鑑みてなされたものであり、現像後においてドライフィルムレジストの未完全硬化部分を完全硬化させて剛性を向上させ、フォトレジストの倒れを防止するすることとシード層との密着性を向上することを課題とする。
現像後の乾燥工程で、導体間隙幅が10μm以下の狭い部分に存在する水洗水が乾燥するときに、水洗水の表面張力でドライフィルムレジストが倒れ、断線不良が発生する。また、本来電解銅めっきしないようにドライフィルムレジストが密着していなければならない部分が、密着不良が発生していると、電解銅めっきが進行し、ショートが発生する。本発明は、ビルドアッププリント基板の製造方法に関し、上記の様な導体配線の断線、ショート不良を無くすことを目的とするものである。
上記課題を解決するため、請求項1に記載の発明は、配線ピッチが20μm以下であり、使用するレジストパターンのアスペクト比(レジスト厚み/レジスト幅)が2.5以上である、ビルドアッププリント基板の製造方法であって、少なくともフォトレジストの露光工程と現像工程と水洗工程と硬膜工程を備えており、ビルドアッププリント基板が水洗水で濡れたままの状態で硬膜工程を実施することを特徴とするビルドアッププリント基板の製造方法である。
請求項2に記載の発明は、硬膜工程が紫外線照射によることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法である。
請求項3に記載の発明は、硬膜工程が電子線照射によることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法である。
請求項4に記載の発明は、硬膜工程がクロム酸水溶液による薬液処理によることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法である。
硬膜工程が紫外線照射、電子線照射、またはクロム酸水溶液による薬剤処理のうち、少なくとも2つの方法を組み合わせたことを特徴とする請求項1に記載のビルドアッププリント基板の製造方法である。
ドライフィルムレジストの断面アスペクト比が2.5以上であり、かつ導体間隙幅が10μm以下の狭間隙な配線パターンを有するビルドアッププリント配線板で、セミアディティブ工法による配線パターンの形成方法に関しており、ドライフィルムレジストの現像・水洗処理で、水洗水で濡れている状態でドライフィルムレジストの硬膜処理を行うことにより、乾燥処理時に発生するドライフィルムレジストの倒れや剥がれがなくなり、導体配線の断線、ショートなどの不良発生を回避することができる。
本発明のビルドアッププリント基板の製造方法で使用することができる現像装置の一例を示す断面概念図 樹脂(ドライフィルムレジスト)と銅の密着強度と電子線照射量の関係図 ドライフィルムレジスト不良の一例を示す写真 ドライフィルムレジスト良品の一例を示す写真
以下、添付図面を参照して、この発明に関わる微細なパターン形状のフォトレジストパターンを形成する最良の形態を詳細に説明する。
図1は、本発明のビルドアッププリント基板の製造方法で使用することができるコンベア型現像装置の一例を示す断面概念図である。
図1は、導体配線ピッチ20μm以下の所定のパターンを含むフォトマスクにて露光した基板1をコンベア型現像装置10に投入し、現像処理槽11にてスプレー現像を行い、次いで水洗処理槽12にてスプレー水洗を行う。フォトレジストとして使用したドライフィルムレジストが水洗水で濡れているうちに硬膜処理槽20にて処理を行い、更に水洗処
理槽21にてスプレー水洗を行った後、ブロー乾燥槽30にてビルドアッププリント基板を乾燥する装置構造である。
請求項2によれば、硬膜処理槽20は搬送ロールに対して紫外線露光装置を上下に設置する。紫外線照射量はレジストの露光量の2倍程度が好ましく、例えば25μm厚の高解像度用ドライフィルムレジストであれば、主感光波長域の紫外線で100〜300mJ/cm程度の露光量で良い。これより少ない露光量では、レジストの硬化が未完了であり、またこの範囲以上は、硬化がほぼ完了しているため、露光に要するエネルギーが無駄になってしまう。またここで使用される紫外線露光装置は、微細配線用露光装置で使用される単波長(例えばi線(365nm))である必要はなく、365〜436nmの紫外線領域でブロードな波長の光源を有する紫外線露光装置が好ましい。
更に請求項3によれば、硬膜処理槽20は電子線照射装置を設置する。電子線照射量は、0.3MGy程度が好ましい。樹脂と銅との密着強度の電子線照射量との関係を図2に示したように、0.3MGy以下では密着強度が弱く、それ以上の照射量では密着強度の向上が望めないためエネルギーの無駄になってしまう。
更に請求項4によれば、硬膜処理槽20はクロム酸水溶液のスプレー処理部を設置する。5wt%程度のクロム酸水溶液のスプレー処理で問題なく使用できる。また、処理方法としてはディップ処理を用いても良い。
更に請求項5によれば、上記硬膜処理槽を任意に組み合わせることも可能である。
次に、本発明の実施例について説明する。
<実施例1>
まず、ビルドアッププリント基板に絶縁樹脂(ABF GX−13(商品名、アジノモトファインテクノ(株)製))を120℃にて真空ラミネートした後、180℃で30分ベークする。次いでレーザードリルにて、所定の位置にφ50μmのビア形成、デスミア処理後、1μm厚の無電解銅めっきを行い、180℃で60分ポストベークを行う。更に、ドライフィルムレジストとして、サンフォート(登録商標)UFG−255(商品名、旭化成エレクトロニクス(株)製)を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護フィルムとしてポリエチレンフィルムを用いており、感光性樹脂層厚みは25μmである。無電解銅めっき層へ、ドライフィルムレジストの保護フィルムを剥がしながら、ホットロールラミネーター(旭化成(株)製、AL−70)により、ロール温度120℃で基材にラミネートした。エアー圧力は0.3MPaとし、ラミネート速度は1.0m/minとした。次いで、導体配線ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンを形成するため、ドライフィルムレジスト間隙幅/ドライフィルムレジスト幅=13/7μmのパターンを含むフォトマスクを介して投影露光装置(ウシオ電機製、UX−5238)により、120mJ/cmなる条件で露光した。
以下、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンの現像工程を図1にて説明する。
露光されたドライフィルムレジストの支持体フィルムを剥がし、ビルドアッププリント基板1を図1に示すコンベア型現像装置10に投入する。現像処理槽11では、30℃、1重量%のNaCO水溶液にて50秒スプレー現像行い、次いで水洗処理槽12でスプレー水洗を行う。所定のパターンに現像されたドライフィルムレジストが連続するコンベアで搬送され水洗水で濡れたまま、硬膜処理槽20にて紫外線(波長365nm)露光量
200mJ/cmの硬膜処理を行う。次いで水洗処理槽21にてスプレー水洗を行った後、ブロー乾燥槽30にてビルドアッププリント基板を乾燥する。パターニングされたドライフィルムレジストを斜め上方からのSEM像を図4に示した。
ついで、ドライフィルムレジストの間隙から露出する無電解銅めっき部へ電解銅めっきを行い、20μm厚の電解銅めっきを形成した。
更に、ドライフィルムレジスト剥離は、コンベア型スプレー剥離装置を用い、50℃の3重量%NaOH水溶剥離液を、スプレー圧0.2MPaで180秒スプレー処理し、続いて水洗乾燥し、ドライフィルムレジストを剥離した。
更に、クイックエッチングは、コンベア型スプレー装置を用い、硫酸・過酸化水素系のクイックエッチング液に添加剤としてSAC(荏原ユージライト製)を所定量添加したものを用いた。35℃、スプレー圧0.15MPa条件で60秒スプレー処理し、続いて水洗乾燥し、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンを有するビルドアッププリント基板を得た。
乾燥後のドライフィルムレジストをSEMにて観察したところ、図4に示す如く不良な箇所を見出すことはできなかった。
ここでは、ビルドアップ層の一層分を形成する実施例で説明したが、上記工法を繰返してビルドアップ層を重ねて製造している。また、最外層の絶縁層としてソルダーレジスト層を形成し、端子部に金めっき又は、錫めっきなどを施したり、銅の防錆処理を行い、ビルドアッププリント基板の製造を行っている。
<実施例2>
実施例2について、ドライフィルムレジストを露光する工程までは、実施例1同じであるが、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンの現像工程を図1にて説明する。
ビルドアッププリント基板にラミネートされた後、露光されたドライフィルムレジストの支持体フィルムを剥がして、ビルドアッププリント基板1を図1に示すコンベア型現像装置10に投入する。現像処理槽11では、30℃、1重量%のNaCO水溶液にて50秒スプレー現像行い、次いで水洗処理槽12でスプレー水洗を行う。所定のパターンに現像されたドライフィルムレジストが連続するコンベアで搬送され水洗水で濡れたまま、硬膜処理槽20としてコンベア型の電子線照射装置にて、電子線を0.3MGy照射し、ドライフィルムレジストの硬膜処理を行う。次いで水洗処理槽21にてスプレー水洗を行った後、ブロー乾燥槽30にてビルドアッププリント基板を乾燥する。
以下、電解銅めっき以降の工程は、実施例1と同じ工程にて製造することが可能であり、説明を割愛するが、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンを有するビルドアッププリント基板を得た。
<実施例3>
実施例3についても、ドライフィルムレジストを露光する工程までは、実施例1同じであるが、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンの現像工程を図1にて説明する。
ビルドアッププリント基板にラミネートされ、露光されたドライフィルムレジストの支持体フィルムを剥がし、ビルドアッププリント基板1を図1に示すコンベア型現像装置10に投入する。現像処理槽11では、30℃、1重量%のNaCO水溶液にて50秒スプレー現像行い、次いで水洗処理槽12でスプレー水洗を行う。所定のパターンに現像されたドライフィルムレジストが連続するコンベアで搬送され水洗水で濡れたまま、硬膜処理槽20としてコンベア型スプレー装置で、常温の5重量%のクロム酸水溶液を0.1MPaのスプレー圧で3分処理し、次いで水洗処理槽21にてスプレー水洗を行った後、ブロー乾燥槽30にてビルドアッププリント基板を乾燥する。
以下、電解銅めっき以降の工程は、実施例1と同じ工程にて製造することが可能であり、説明を割愛するが、ピッチ20μmで導体配線幅/導体間隙幅=10μm/10μmの導体パターンを有するビルドアッププリント基板を得た。
<比較例>
次に、比較例について説明する。
比較例として、一般的なセミアディブ工法について説明する。ドライフィルムレジストを露光する工程までは、実施例1と全く同じ工程である。
露光されたドライフィルムレジストの支持体フィルムを剥がし、ビルドアッププリント基板(1)を図1に示すコンベア型現像装置10に投入する。現像処理槽11では、30℃、1重量%のNaCO水溶液にて50秒スプレー現像行い、次いで水洗処理槽12でスプレー水洗を行った後、ブロー乾燥槽30にてビルドアッププリント基板を乾燥する。乾燥後のドライフィルムレジストを観察したところ、図3のSEM像に示すように、ドライフィルムレジストの一部が倒れたり、隣のパターンと接触している箇所が確認された。
1 ビルドアッププリント基板
10 コンベア型現像装置
11 現像処理槽
12 水洗処理槽
13 搬送ロール
14 スプレー
20 硬膜処理槽
21 水洗処理槽
30 ブロー乾燥槽
31 ブローノズル

Claims (5)

  1. 配線ピッチが20μm以下であり、使用するレジストパターンのアスペクト比(レジスト厚み/レジストの開口部の幅)が2.5以上である、ビルドアッププリント基板の製造方法であって、少なくともフォトレジストの露光工程と現像工程と水洗工程と硬膜工程を備えており、ビルドアッププリント基板が水洗水で濡れたままの状態で硬膜工程を実施することを特徴とするビルドアッププリント基板の製造方法。
  2. 硬膜工程が紫外線照射によることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法。
  3. 硬膜工程が電子線照射によることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法。
  4. 硬膜工程がクロム酸水溶液による薬液処理であることを特徴とする請求項1に記載のビルドアッププリント基板の製造方法。
  5. 硬膜工程が紫外線照射、電子線照射、またはクロム酸水溶液による薬剤処理のうち、少なくとも2つの方法を組み合わせたことを特徴とする請求項1に記載のビルドアッププリント基板の製造方法。
JP2010120411A 2010-05-26 2010-05-26 ビルドアッププリント基板の製造方法 Pending JP2011249514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010120411A JP2011249514A (ja) 2010-05-26 2010-05-26 ビルドアッププリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010120411A JP2011249514A (ja) 2010-05-26 2010-05-26 ビルドアッププリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011249514A true JP2011249514A (ja) 2011-12-08

Family

ID=45414428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010120411A Pending JP2011249514A (ja) 2010-05-26 2010-05-26 ビルドアッププリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2011249514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11343918B2 (en) 2017-12-20 2022-05-24 Sumitomo Electric Industries, Ltd. Method of making printed circuit board and laminated structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11343918B2 (en) 2017-12-20 2022-05-24 Sumitomo Electric Industries, Ltd. Method of making printed circuit board and laminated structure

Similar Documents

Publication Publication Date Title
US20100301492A1 (en) Method of stiffening coreless package substrate
US5837427A (en) Method for manufacturing build-up multi-layer printed circuit board
JP5310849B2 (ja) 配線基板の製造方法
JP2015043406A (ja) プリント配線板
JP2018195702A (ja) 配線基板及びその製造方法
WO2022039062A1 (ja) プリント配線板の製造方法
TWI650049B (zh) 印刷配線板及其製造方法
JP2004265967A (ja) 多層プリント配線板及びその製造方法並びに半導体装置
JP2011249514A (ja) ビルドアッププリント基板の製造方法
JP4676317B2 (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
JP5444172B2 (ja) ドライフィルムレジストの薄膜化処理方法
JP2013008945A (ja) コアレス基板の製造方法
JPH06260763A (ja) 多層配線基板の製造方法
JP5359821B2 (ja) ビルドアップ配線基板の製造方法
JP2015046519A (ja) 回路基板の製造方法
JP2004071749A (ja) 多層回路配線板の製造方法
KR100693481B1 (ko) 인쇄회로기판의 제조방법
JP7375305B2 (ja) 回路パターン、プリント配線板、半導体パッケージ、レジストパターン及び積層体
JP5754103B2 (ja) ビルドアッププリント配線基板の製造方法
JP2008294296A (ja) 回路基板の製造方法
JP4628993B2 (ja) 回路基板の製造方法
JP2003298205A (ja) プリント配線板の製造方法
JP2016072444A (ja) プリント配線基板の製造方法
KR101981135B1 (ko) 회로배선판 제조방법
JPH09135077A (ja) プリント配線板製造方法