TW554354B - Multilayer inductor - Google Patents

Multilayer inductor Download PDF

Info

Publication number
TW554354B
TW554354B TW091110125A TW91110125A TW554354B TW 554354 B TW554354 B TW 554354B TW 091110125 A TW091110125 A TW 091110125A TW 91110125 A TW91110125 A TW 91110125A TW 554354 B TW554354 B TW 554354B
Authority
TW
Taiwan
Prior art keywords
coil
conductive
multilayer body
patterns
multilayer
Prior art date
Application number
TW091110125A
Other languages
English (en)
Inventor
Tadashi Tanaka
Hiromichi Tokuda
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW554354B publication Critical patent/TW554354B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/245Magnetic cores made from sheets, e.g. grain-oriented
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core

Description

554354 A7 ______B7_________ 五、發明說明(i ) 本發明之背景 1. 本發明之領域 本發明係涉及多層電感器,並且具體地涉及適宜用作 爲EMI(電磁干擾)濾波器或其他合適的濾波器的多層電感 器。 2. 相關技術之說明 . 圖10所示的多層電感器1爲一公知的多層電感器。多 層電感器1被建構成:一提供有放置在其上的導電線圏圖 樣3a至3e的絕緣層2b、一提供有放置在其上的導電線圏 圖樣4a至4f的絕緣層2d、一提供有在其中形成的多個通 孔的絕緣層2c三者相互疊壓並整體燒結以界定多層體。圖 10中示出的多層電感器1被設置有引線電極5和6。 設置在多層體上部的導電線圈圖樣3a至3e和設置在 多層體下部的導電線圏圖樣4a至4f係分別形成在一層中 。對於導電線圏圖樣3a至3e和4a至4f,透過絕緣層2b 和2c中形成的多個通孔8相互串聯電連接以界定螺旋形線 圈L。螺旋形線圏L的軸垂直於絕緣層2a和絕緣層2b至 2d的疊壓方向,並且垂直於外部輸入-輸出電極10和η 的擴展方向(參考圖11)。也就是說,螺旋形線圈L的軸平 行於多層電感器1的安裝表面。 在此種公知的多層電感器中,由於放置在多層體9上 部的導電線圈圖樣3a至3e和放置在多層體9下部的導電 線圈圖樣4a至4f分別單獨在同一層上形成,所以在毗鄰 的導電線圏圖樣之間(比如,導電線圈圖樣3a和3b之間) 3 木紙張尺度適用中國國家標準(CNS)A4規格(210x 297公爱) ------ ------------I.------訂------Hr 線 (請先閱讀背面之注意事項再填寫本頁) 554354 A7 ____ B7___ 五、發明說明(> ) 形成間隙,因而螺旋形線圈L產生的磁通量p就會從該間 隙中洩漏出去。 _ 本發明之槪要 爲了解決上述的問題,本發明的較佳實施例提出了一 種能防止磁通量的洩漏並Ϊ能獲得極高的電感的多層電感 根據本發明的較佳實施例,一種多層電感器係包括多 層體,該多層體包括:多個相互堆疊並疊壓在一起的絕緣 層’多個設置在多層體上部的導電線圈圖樣,多個設置在 多層體下部的導電線圈圖樣,和多個設置在多層體中的通 孔。設置在多層體上部的導電線圏圖樣和設置在多層體下 部的導電線圈圖樣係透過通孔彼此串聯電連接,以界定一 線圈。線圈的軸實質上垂直於絕緣層的堆疊方向。設置在 多層體上部和下部的多個導電線圏圖樣、或者設置在多層 體上部或者是下部的多個導電線圏圖樣中的任何一個都在 不同的層中形成並在其中定位。在其中一個不同的層中形 成並定位的每個導電線圏圖樣係與在其他的層中形成並定 位的導電線圈圖樣部分地重疊。 根據本發明的另外一個實施例,一種多層電感器係包 括··一設置在其上的多個第一線圈導線的第一絕緣層、設 置在其上的多個第二線圏導線的第二絕緣層、設置在其上 的多個第三線圈導線的第三絕緣層、設置在其上的多個第 四線圈導線的第四I色緣層、和多個對第一、第二、第三、 第四線圏導線相互串聯電連接以界定線圈的通孔。多層體 4 _ 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) "' IV----------·#·1·------訂---------線%. (請先閱讀背面之注意事項再填寫本頁) 554354 A7 — _B7_______ 五、發明說明(々) 係由第~、第二、第三、第四絕緣層界定,這些絕緣層相 互堆疊,使得第一和第二線圏導線設置在多層體上部’而 第三和第四線圏導線設置在多層體下部。線圈的軸實質上 與絕緣層的疊壓方向垂直,線圏係由設置在多層體上部和 下部並且交替串聯電連接的線圈導線所界定,第二線圈導 線重疊在第一線圏導線之間所形成的間隙上,而第三線圈 導線重疊在第四線圏導線之間所形成的間隙上。 在根據本發明的較佳實施例之多層電感器中,設置在 多層體上部和下部的多個導電線圈圖樣、或者設置在多層 體上部或者是下部的多個導電線圏圖樣中的任何一個都至 少在兩個層中形成並設置在其中。按照此種配置,設置在 一個層中的每個導電線圏圖樣之間所形成的間隙就會被設 置在其他層中的導電線圈圖樣所覆蓋,從而顯著地減少了 磁通量的洩漏。在這種情況下,設置在至少兩層的外層中 的導電線圈圖樣的寬度最好比設置在內層中的導電線圏圖 樣的寬度更寬。 當至少一個非磁性層設置在有導電線圈圖樣的不同的 層中時,在非磁性層中沒有磁路,因而進一步減少了磁通 量的洩漏。 根據本發明的各種較佳實施例,因此提出了使磁通量 的洩漏最小化並且能夠獲得極高的電感的多層電感器。 下面參考附圖對較佳實施例的詳細描述將會使本發明 的特性、元件、特徵和優點更加淸楚。 附圖之簡要說明 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------Aw· I.------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 554354 A7 _B7_ 五、發明說明(十) 圖1爲根據本發明的第一較佳實施例的多層電感器的 分解立體圖; 圖2爲圖1中示出的多層電感器的立體圖; 圖3爲圖2中示出的多層電感器的示意性剖面圖; 圖4爲顯示了第一和第二導電線圈圖樣的位置的內部 平面圖, 圖5爲顯示了第三和第四導電線圏圖樣的位置的內部 平面圖; 圖6爲根據本發明的第二較佳實施例的多層電感器的 部分之分解立體圖; 圖7爲圖6中示出的多層電感器的示意性剖面圖; 圖8爲根據本發明的另一較佳實施例的多層電感器的 部分之分解立體圖; 圖9爲根據本發明的又一較佳實施例的多層電感器的 部分之分解立體圖; 圖10爲公知的多層電感器的分解立體圖; 圖11爲圖10中示出的多層電感器的示意性剖面圖。 主要部份代表符號之簡要說明 1多層電感器 2a、2b、2c、2d 絕緣層 3a-3e導電線圈圖樣 4a-4f導電線圈圖樣 5、6引線電極 8通孔 6 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
訂---------線< 554354 A7 -----B7____ 五、發明說明(S ) 9多層體 10、11輸入-輸出電極 21、21A多層電感器 22b第一絕緣層 22b’絕緣層 22c第二絕緣層 22e第三絕緣層 22f第四絕緣層 23a-23c第一導電線圈圖樣 23d、23e第二導電線圏圖樣 24a-24c第四導電線圈圖樣 24d-24f第三導電線圈圖樣 25、26導電引線端圖樣 28通孔 29重疊部分 30多層體 31、32輸入-輸出電極 40非磁性層 較佳實施例之詳細說明 下面參考附圖描述根據本發明的多層電感器的較佳實 施例。 在圖1中,多層電感器21包括設置在其上的第一導電 線圈圖樣23a至23c和導電引線端圖樣25和26的第一絕 緣層22b,設置在其上的第二導電線圈圖樣23d和23e的 7 本、紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) il----------#1*------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) A7 B7 554354 五、發明說明( 第二絕緣層22c,一具有多個在其中形成的通孔28的絕緣 層22d,設置在其上的第三導電線圏圖樣24d至24f的第 三絕緣層22e,和設置在其上的第四導電線圈圖樣2仏至 24c的第四絕緣層22f。 導電線圏圖樣23a至23c和25和26、23d和23e、 24d至24f、和24a至24c係分別在絕緣層22b、22c、22e 、和22f中形成,最好是透過諸如印刷、濺鍍、氣相沉積 、或是光刻,或者其他合適的方法來形成。銀、銀銷合金 、鈀、銅、鎳或其他合適的材料用作爲導電線_圖樣23a 至23e、24a至24f、25、和26的材料。絕緣層22a和絕緣 層22b至22f以諸如鐵氧體之類的磁性材料層、或諸如透 過膠合劑粘在一起的陶瓷之類的電介質或絕緣材料層來形 成。 通孔28係被形成使得首先最好是使用雷射光束在絕緣 層22b至22e上加工出或打出用於形成通孔28的孔,然後 用導電膏將用於形成通孔的孔塡滿。第一導電線圈圖樣 23a至23c和第二導電線圈圖樣23d和23e被設置在多層 體30的上部,此將在下面描述。第三導電線圈圖樣24d至 24f和第四導電線圏圖樣24a至24c被設置在多層體3〇的 下部。 對設置在上部的第一和第二導電線圈圖樣23a至23e 和設置在下部的第三和第四導電線圈圖樣2如至2#係透 過在絕緣層22b至22e中形成的通孔28相互串聯電連接以 界定一螺旋形線圈L。也就是說,將導電線圈圖樣按照導 衣紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
— .11 —---訂---------線一 A7 554354 B7 --------------— 五、發明說明(]) 電引線端圖樣25、導電線圏圖樣24d、23a、24a、23d、 24e、23b、24b、23e、24f、23c、和 24c 以及導電引線端 圖樣26的順序將導電圖樣依次相連。螺旋線圈L的軸實 際上垂直於絕緣層22a至22f的疊壓方向並垂直於輸入_輸 出電極31和32的擴展方向。也就是說,螺旋線圈L的軸 實際上平行於多層電感器21的安裝表面。 如圖2所示,相互疊壓的絕緣層22a至22f係整體燒 結以界定多層體30。在多層體30的兩端設置輸入-輸出電 極31和32。輸入-輸出電極31和32分別與導電引線端圖 樣25和26電連接。輸入-輸出電極係被形成使得對由諸如 銀、銀鈀合金、鈀、銅、鎳或其他合適的材料之類的材料 製成的導電膏藉由烘烤或乾式電鍍、或是其他合適的處理 方法來塗敷。 圖3爲多層電感器21的示意性剖面圖。設置在多層體 30的上部的第一導電線圏圖樣23a至23c和第二導電線圈 圖樣23d至23e係在兩層中形成並設置在這兩層中。在圖 4中,第一導電線圈圖樣23a至23c和第二導電線圏圖樣 23d和23e在重疊部分29處相互重疊,該重疊部分是第一 和第二導電線圈圖樣23a至23c和23d和23e的邊緣,並 且它們實際上沿著傾斜於多層體30的寬度方向和縱向的方 向之線而相互平行。因此,導電線圈圖樣23a和23b之間 形成的間隙和導電線圏.圖樣23b和23c之間形成的間隙分 別被導電線圈圖樣23d和23e所覆蓋。在圖4中,重疊部 分29用陰影線來表示。 9 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " 一 I---------------訂---------. C請先閱讀背面之注意事項再填寫本頁} A7 554354 ___B7__ 五、發明說明(义) (請先閱讀背面之注意事項再填寫本頁) 第三導電線圏圖樣24d至24f和第四導電線圏圖樣 24a至24c係在兩層中形成並設置在這兩層中。在圖5中 ,第三導電線圏圖樣24d至24f和第四導電線圈圖樣24a 至24c在重疊部分29相互重疊,該重疊部分實際上相互平 行,並且平行於多層體30較短的側邊。因此,導電線圈圖 樣24a和24b之間的間隙和導電線圏圖樣24b和24c之間 的間隙、以及導電線圏24a和輸入-輸出電極31之間的間 隙分別被導電線圈圖樣24e、24f和24d覆蓋。 按照這種配置,可以得到能減少由螺旋線圏L產生的 磁通量P的洩漏並且能得到較高電感的多層電感器21。特 別地,根據第一較佳實施例,在絕緣層22a至22f的堆疊 方向上設置在外側的第一和第四導電線圈圖樣22a至23c 和24a至24c的寬度最好比第二和第三導電線圏圖樣23d 和23e,和24d至24f的寬度略寬,因此,藉以可靠地抑 制磁通量P的洩漏並且使之達到最小。 根據本發明的第二較佳實施例的多層電感器與根據第 一實施例的多層電感器21的不同之處在於:根據第二實施 例的多層電感器具有在第一導電線圈圖樣23a至23c和第 二導電線圏圖樣23d和23e之間的非磁性層,也具有在第 三導電線圏圖樣24d至24f和第四導電線圈圖樣24a至24c 之間的另一非磁性層。 在圖6中,具有一實際上是矩形的非磁性層40設置在 其中的絕緣層22b’係被設置在其上設置有第一導電線圈圖 樣23a至23c的第一絕緣層22b和其上設置有第二導電線 10 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 " A7 554354 B7__ 五、發明說明(1 ) 圏圖樣23d和23e的第二絕緣層22c之間。非磁性層4〇最 好由玻璃、電介質陶瓷、或其他合適的材料製成。另一具 有非磁性層40設置在其中的絕緣層22b,係被放置在其上 設置有第三導電線圈圖樣24d至24f的第Η絕緣層22e和 其上設置有第四導電線_圖樣24a至24c的第四絕緣層22f 之間。非磁性層40的形狀並不限於大致爲矩形的,並且它 的尺寸也不一定限制在通孔28所包含的範圍之中。例如, 非磁性層40可以在整個絕緣層22b,中形成。- 按照此種配置,就可以得到如圖7所示的多層電感器 21A,在該多層電感器中,非磁性層40分別單獨地設置在 第一和第二導電線圈圖樣23a至23c和23d和23e之間的 重疊處,和第三和第四導電線圈圖樣24d至24f和24a至 24c之間的重疊處。由於在多層電感21A的非磁性層40中 沒有磁路被產生,所以磁通量的洩漏甚至比根據第一較f 實施例的多會電感器21還要少並且能獲得更高的電感。 本發明並不局限在上述的較佳實施例中,而是可以在 本發明的精神與範疇之中對其實施修改。儘管根據上述的 較佳實施例,設置在多層體上部和下部的導電線圈圖樣中 的每一個導電線圈圖樣都在兩層中形成並且設置於其中’ 但是多層體上部和下部的導電線圈圖樣不一定必須都在兩 層中形成並設置於其中。導電線圈圖樣可以在上部與下 中之一的兩層中形成並設置於其中,而另一部分中的 線圈圖樣則可以在一層中形成。 設置在多層體上部和下部的導電線圈圖樣可以在 ___------— 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) i-------訂---------線一 (請先閱讀背面之注意事項再填寫本頁) 554354 A7 _B7_ 五、發明說明() 中形成。在圖8中,設置在多層體上部的導電線圈圖樣 23a至23e是在三層中形成。如圖9所示,可以增加導電 線圈圖樣23d和23e的寬度以便增大重疊區域。 多層電感器不一定要這樣製作:首先,將具有導電線 圈圖樣和通孔的絕緣層相互疊壓,然後將它們燒結在一起 。也可以使用事先已經燒結好的絕緣層。多層電感器可以 用如下的方法來製作。也就是說,絕緣層透過印刷的方法 或其他合適的方法由膏狀絕緣材料製成,而膏狀導電材料 被塗覆在絕緣層的表面以便形成導電線圏圖樣。然後,將 膏狀絕緣層塗覆在導電線圈圖樣上,從而形成嵌入了導電 線圏圖樣的絕緣層。按照這種方式,交替塗覆導電材料和 絕緣材料,並且在其特定部分中,對於產生的導電線圈圖 樣透過通孔相互電連接,從而獲得多層電感器。 儘管上面已經描述了本發明的較佳實施例,但應理解 的是,對於熟習本領域的技術者而言,在不脫離本發明的 範疇和精神下之變化和修改是明顯的。因此,本發明的範 疇係僅由如下的申請專利範圍所決定。 -------訂.-------- (請先閱讀背面之注意事項再填寫本頁) ♦
12 ί、紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公

Claims (1)

  1. 六、申請專利範圍 1·一種多層電感器,其係包括: 一多層體,其包括在一堆疊的方向上相互堆疊並且疊 壓在一起的複數個絕緣層; 設置在該多層體之上部的複數個導電線圏圖樣; 設置在該多層體之下部的複數個導電線圏圖樣; 在該多層體中形成的複數個通孔;其中, 設置在該多層體之上部和下部的導電線圏圖樣係透過 通孔交替相互串聯電連接以界定一線圏,該線圈的軸係實 質上垂直於該等絕緣層的堆疊方向,設置在該多層體之上 部或下部之一中的複數個導電線圈圖樣係在該多層體的不 同層中形成並設置於其中,在其中一不同的層中形成並且 設置於其中的導電線圈圖樣中的每一個導電線圈圖樣係與 在其他不同層中形成並且設置於其中的導電線圏圖樣部分 地重疊。 2·根據申請專利範圍第1項中所述的多層電感器,其 中設置在該多層體之上部和下部的複數個導電線圈圖樣中 的每一個導電線圏圖樣係與在其它不同層中形成並且設置 於其中的導電線圏圖樣部分地重疊。 3·根據申請專利範圍第1項中所述的多層電感器,其 中至少一個非磁性層係被設置在該具有導電線圈圖樣的不 同層之間。 4·根據申請專利範圍第1項中所述的多層電感器,其 中在位於該多層體之外部的不同層中,形成並且設置於其 中的導電線圏圖樣的寬度比在位於該多層體之內部的不同 _____1 — ____- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --- (請先閲讀背面之注意事項再塡寫本頁) 擎 -Μΰ 線一 554354 頜 C8 D8 六、申請專利範圍 層中,形成並且設置於其中的導電線圏圖樣的寬度更寬。 (請先閲讀背面之注意事項再塡寫本頁) 5. 根據申請專利範圍第1項中所述的多層電感器,其 中該絕緣層係由一種磁性材料和一種絕緣材料中的一種所 製成。 6. —種多層電感器,其係包括: 一具有複數個設置於其上的第一線圏導線的第一絕緣 層; 一具有複數個設置於其上的第二線圏導線的第二絕緣 層; 一具有複數個設置於其上的第三線圏導線的第三絕緣 層; 一具有複數個設置於其上的第四線圈導線的第四絕緣 層; 複數個通孔,用於對該第一、第二、第三與第四線圈 導線相互串聯電連接以界定一線圈;其中, 該第一、第二、第三和第四絕緣層係在堆疊方向上相 互堆疊並疊壓以界定一多層體,並且使得該第一和第二線 圈導線設置在該多層體的上部,而第三和第四線圈導線設 置在該多層體的下部,該線圏的軸係實質上垂直於該等絕 緣層的堆疊方向,該線圈係包括被設置在該多層體之上部 和下部的線圏導線,並且該些線圈導線係交替相互串聯電 連接,該第二線圈導線係重疊在每個第一線圈導線之間的 間隙上,而該第三線圈導線重疊在每個第四線圈導線之間 的間隙上。 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091110125A 2001-06-27 2002-05-15 Multilayer inductor TW554354B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195491A JP3555598B2 (ja) 2001-06-27 2001-06-27 積層型インダクタ

Publications (1)

Publication Number Publication Date
TW554354B true TW554354B (en) 2003-09-21

Family

ID=19033456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110125A TW554354B (en) 2001-06-27 2002-05-15 Multilayer inductor

Country Status (5)

Country Link
US (1) US6590486B2 (zh)
JP (1) JP3555598B2 (zh)
KR (1) KR100466976B1 (zh)
CN (1) CN1204573C (zh)
TW (1) TW554354B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317354B2 (en) 2005-06-16 2008-01-08 Via Technologies, Inc. Inductor
TWI609385B (zh) * 2016-05-05 2017-12-21 乾坤科技股份有限公司 一多層電感器及其製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479625B1 (ko) * 2002-11-30 2005-03-31 주식회사 쎄라텍 칩타입 파워인덕터 및 그 제조방법
JP2005039187A (ja) * 2003-06-26 2005-02-10 Murata Mfg Co Ltd 積層コイル部品
US7384595B2 (en) * 2003-10-22 2008-06-10 Tokyo Electron Limited Heat-treating apparatus and heat-treating method
ATE395708T1 (de) * 2005-01-07 2008-05-15 Murata Manufacturing Co Laminierte spule
KR100596502B1 (ko) 2005-01-24 2006-07-05 한명희 적층형 칩 타이프 파워 인덕터 및 그 제조 방법
KR100614259B1 (ko) * 2006-03-30 2006-08-22 (주) 래트론 적층형 파워인덕터
US8378777B2 (en) * 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
KR101011633B1 (ko) 2008-04-04 2011-01-28 이기철 고인덕턴스를 제공하는 적층형 파워인덕터
KR101116897B1 (ko) * 2010-01-06 2012-03-06 주식회사 실리콘하모니 디지털 cmos 공정에서 주파수 합성기에 사용되는 솔레노이드 인덕터
FR2979712B1 (fr) * 2011-09-02 2013-09-13 Schneider Electric Ind Sas Ensemble multicouche a double bobinage blinde pour detecteur inductif
JP2013172241A (ja) * 2012-02-20 2013-09-02 Murata Mfg Co Ltd 積層アンテナ、アンテナ装置及びそれを用いた電子機器
US20130271251A1 (en) * 2012-04-12 2013-10-17 Cyntec Co., Ltd. Substrate-Less Electronic Component
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP6421484B2 (ja) * 2014-07-28 2018-11-14 Tdk株式会社 コイル部品、コイル部品複合体およびトランス、ならびに電源装置
JP6354551B2 (ja) * 2014-12-02 2018-07-11 株式会社村田製作所 電子部品
US9453702B2 (en) 2015-01-09 2016-09-27 Hogue, Inc. Firearm handgrip assembly with laser gunsight system
KR101883036B1 (ko) * 2015-12-29 2018-08-24 삼성전기주식회사 적층 전자 부품 및 적층형 칩 안테나
JP2016129421A (ja) * 2016-03-08 2016-07-14 株式会社村田製作所 積層アンテナ、アンテナ装置及びそれを用いた電子機器
TWI630792B (zh) * 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter
WO2018141922A1 (en) 2017-02-02 2018-08-09 Otolanum Ag Intranasal composition comprising betahistine
JP2022014637A (ja) * 2020-07-07 2022-01-20 Tdk株式会社 積層コイル部品
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335148A (ja) * 1992-06-02 1993-12-17 Murata Mfg Co Ltd 積層型ノイズフィルタ
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
JP2001023822A (ja) * 1999-07-07 2001-01-26 Tdk Corp 積層フェライトチップインダクタアレイおよびその製造方法
JP2001102219A (ja) * 1999-10-01 2001-04-13 Koa Corp 積層チップインダクタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317354B2 (en) 2005-06-16 2008-01-08 Via Technologies, Inc. Inductor
TWI609385B (zh) * 2016-05-05 2017-12-21 乾坤科技股份有限公司 一多層電感器及其製造方法

Also Published As

Publication number Publication date
JP3555598B2 (ja) 2004-08-18
US20030001711A1 (en) 2003-01-02
US6590486B2 (en) 2003-07-08
JP2003017326A (ja) 2003-01-17
KR100466976B1 (ko) 2005-01-24
CN1204573C (zh) 2005-06-01
KR20030006996A (ko) 2003-01-23
CN1393892A (zh) 2003-01-29

Similar Documents

Publication Publication Date Title
TW554354B (en) Multilayer inductor
TW527613B (en) Laminated coil component and its manufacturing method
TW544698B (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
TW543045B (en) Multilayer impedance component
TWI427649B (zh) 多層電感器
JP3039538B1 (ja) 積層型インダクタ
JP4367487B2 (ja) コイル部品
US6223422B1 (en) Method of manufacturing multilayer-type chip inductors
JP3164000B2 (ja) 積層型インダクタ
KR20170032057A (ko) 적층 전자부품
JP5835355B2 (ja) コイル部品
JP2004128506A (ja) 積層型コイル部品及びその製造方法
JP2006032430A (ja) コイル部品
JP3545701B2 (ja) コモンモードチョーク
CN109698063A (zh) 层叠线圈部件及其制造方法
JP3201309B2 (ja) 積層型コイル及びその製造方法
JPH06224043A (ja) 積層チップトランスとその製造方法
JPS6064414A (ja) 変圧器へ応用可能なモノリシツクインダクタ
KR101565705B1 (ko) 인덕터
JPH09306770A (ja) 積層型チップトランスの製造方法
JPH0529147A (ja) 積層チツプトランス
JP2003217935A (ja) 積層インダクタアレイ
JP2006147790A (ja) インダクタ部品
JP2012182285A (ja) コイル部品
JPH08264320A (ja) チップインダクタ・アレイ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent