CN1204573C - 多层电感器 - Google Patents

多层电感器 Download PDF

Info

Publication number
CN1204573C
CN1204573C CNB021200394A CN02120039A CN1204573C CN 1204573 C CN1204573 C CN 1204573C CN B021200394 A CNB021200394 A CN B021200394A CN 02120039 A CN02120039 A CN 02120039A CN 1204573 C CN1204573 C CN 1204573C
Authority
CN
China
Prior art keywords
conductive coil
polylayer forest
coil pattern
winding wire
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021200394A
Other languages
English (en)
Other versions
CN1393892A (zh
Inventor
田中忠
德田博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1393892A publication Critical patent/CN1393892A/zh
Application granted granted Critical
Publication of CN1204573C publication Critical patent/CN1204573C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/245Magnetic cores made from sheets, e.g. grain-oriented
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种多层电感器,包括放置在多层体上部的两层中的第一和第二导电线圈图样,并且所述的导电线圈图样通过在绝缘层中形成的通孔与放置在多层体下部的第三和第四导电线圈依次连续地进行电连接,从而形成一个螺旋形线圈。第一导电线圈图样的边缘和第二导电线圈图样的边缘相互重叠。第四导电线圈图样的边缘和第三导电线圈图样的边缘相互重叠。

Description

多层电感器
技术领域
本发明涉及多层电感器,具体地,涉及适宜用作为EMI(电磁干扰)滤波器或其它合适的滤波器的多层电感器。
背景技术
图10所示的多层电感器1为一公知的多层电感器。多层电感器1构成如下:能提供放置在其上的导电线圈图样3a到3e的绝缘层2b,能提供放置在其上的导电线圈图样4a到4f的绝缘层2d,能提供在其中形成的多个通孔的绝缘层2c三者相互迭压并整体烧结以确定多层体。图10中示出的多层电感器1具有引线电极5和6。
放置在多层体上部的导电线圈图样3a到3e和放置在多层体下部的导电线圈图样4a到4f相互组成一层。对导电线圈图样3a到3e和4a到4f通过绝缘层2b和2c中形成的多个通孔8依次相互实施电连接以确定螺旋形线圈L。螺旋形线圈L的中轴垂直于绝缘层2a和绝缘层2b到2d的迭压方向,并且垂直于外部输入-输出电极10和11的扩展方向(参考图11)。也就是说,螺旋形线圈L的中轴平行于多层电感器的安装表面。
在该公知的多层电感器中,由于放置在多层体9上部的导电线圈图样3a到3e和放置在多层体9下部的导电线圈图样4a到4f分别单独在同一层上形成,所以在毗邻的导电线圈图样之间(比如,导电线圈图样3a和3b之间)形成间隙,而螺旋形线圈L产生的磁通量φ就会从该间隙中泄漏出去。
发明内容
为了解决上述的问题,本发明的优选实施例提出了一种能防止磁通量的泄漏并且能获得极高的电感的多层电感器。
根据本发明的优选实施例,多层电感器包括多层体,该多层体包括:多个相互堆叠并迭压在一起的绝缘层,多个放置在多层体上部的导电线圈图样,多个放置在多层体下部的导电线圈图样,和多个在多层体中的通孔。放置在多层体上部的导电线圈图样和放置在多层体下部的导电线圈图样通过通孔依次进行电连接以确定线圈。线圈的中轴实质上垂直于绝缘层的堆叠方向。放置在多层体上部和下部的多个导电线圈图样或者放置在多层体上部或者是下部的多个导电线圈图样中的任何一个都在不同的层中形成并在其中定位。在一个不同的层中形成并定位的每个导电线圈图样与在其它的层中形成并定位的导电线圈图样部分地重叠。
根据本发明的另外一个实施例,多层电感器包括:能提供在其上的多个第一线圈导线的第一绝缘层,能提供在其上的多个第二线圈导线的第二绝缘层,能提供在其上的多个第三线圈导线的第三绝缘层,能提供在其上的多个第四线圈导线的第四绝缘层,和多个对第一,第二,第三,第四线圈导线相互依次实施电连接以确定线圈的通孔。多层体由第一,第二,第三,第四绝缘层确定,这些绝缘层相互堆叠:第一和第二线圈导线放置在多层体上部而第三和第四线圈导线放置在多层体下部。线圈的中轴实质上与绝缘层的迭压方向垂直,线圈由放置在多层体上部和下部的线圈导线以及依次交替实施电连接的线圈导线确定,第二线圈导线重叠在与第一线圈导线之间所形成的间隙上,而第三线圈导线重叠在与第四线圈导线之间所形成的间隙上。
在根据本发明的优选实施例中,放置在多层体上部和下部的多个导电线圈图样或者放置在多层体上部或者是下部的多个导电线圈图样中的任何一个都至少在两个层中形成并在其中放置。按照这种布局,放置在一个层中的两个导电线圈图样之间所形成的间隙就会被放置在其它层中的导电线圈图样所覆盖,从而显著地减少了磁通量的泄漏。在这种情况下,放置在至少两层的外层中的导电线圈图样的宽度最好比放置在内层中的导电线圈图样的宽度更宽。
当至少一个非磁性层放置在有导电线圈图样的不同的层中时,在非磁性层中没有磁路,因而进一步减少了磁通量的泄漏。
根据本发明的各种优选实施例,因此提出了使磁通量的泄漏最小化并且能够获得极高的电感的多层电感器。
下面参考附图对优选实施例的详细描述将会使本发明的特性,组成部分,特征和优点更加清楚。
附图说明
图1为根据本发明的第一个优选实施例的多层电感器的分解透视图;
图2为图1中示出的多层电感器的透视图;
图3为图2中示出的多层电感器的示意性剖面图;
图4为显示了第一个和第二个导电线圈图样的位置的内部平面图;
图5为显示了第三个和第四个导电线圈图样的位置的内部平面图;
图6为根据本发明的第二个优选实施例的多层电感器的部分分解透视图;
图7为图6中示出的多层电感器的透视图;
图8为根据本发明的另一个优选实施例的多层电感器的部分分解透视图;
图9为根据本发明的又一个优选实施例的多层电感器的部分分解透视图;
图10为公知的多层电感器的分解透视图;
图11为图10中示出的多层电感器的示意性剖面图。
具体实施方式
下面参考附图描述根据本发明的多层电感器的优选实施例。
图1中多层电感器21包括能提供在其上的第一导电线圈图样23a到23c和导电引线端图样25和26的第一绝缘层22b,能提供在其上的第二导电线圈图样23d和23e的第一绝缘层22c,具有多个在其中形成的通孔28的绝缘层22d,能提供在其上的第三导电线圈图样24d到24f的第三绝缘层22e,和能提供在其上的第四导电线圈图样24a到24c的第四绝缘层22f。
导电线圈图样23a到23c和25和26,23d和23e,24d到24f,和24a到24c分别在绝缘层22b,22c,22e,和22f中形成,最好是通过诸如印刷,喷涂,汽相热分解,或光刻,或者其它合适的方法来形成。银,银钯合金,钯,铜,镍或其它合适的材料用作为导电线圈图样23a到23e,24a到24f,25,和26的原料。绝缘层22a和绝缘层22b到22f以诸如铁氧体,电介质之类的磁性材料层或诸如通过胶合剂粘在一起的陶瓷之类的绝缘材料层来形成。
通孔28这样形成:首先,最好是使用激光束在绝缘层22b到22e上加工出或打出用于形成通孔28的孔,然后用导电糊膏将用于形成通孔的孔填满。第一导电线圈图样23a到23c和第二导电线圈图样23d和23e放置在多层体30的上部,所述的多层体将在下面描述。而第三导电线圈图样24d到24f和第四导电线圈图样24a到24c放置在多层体30的下部。
对放置在上部的第一和第二导电线圈图样23a到23e和放置在下部的第三和第四导电线圈图样24a到24f通过在绝缘层22b到22e中形成的通孔28依次相互实施电连接以确定螺旋形线圈L。也就是说,将导电线圈图样按照导电引线端图样25,导电线圈图样24d,23a,24a,23d,24e,23b,24b,23e,24f,23c,和24c以及导电引线端图样26的顺序将导电图样依次相连。螺旋线圈L的中轴实际上垂直于绝缘层22a到22f的迭压方向并垂直于输入-输出电极31和32的扩展方向。也就是说,螺旋线圈L的中轴实际上平行于多层电感器21的安装表面。
如图2所示,绝缘层22a到22f相互迭压并整体烧结以确定多层体30。在多层体30的两端提供输入-输出电极31和32。输入-输出电极31和32分别与导电引线端图样25和26电连接。输入输出电极这样形成:对由诸如银,银钯合金,钯,铜,镍或其它合适的材料之类的材料制成的导电糊膏实施烘焙或干法镀敷以及其它合适的处理方法。
图3为多层电感器21的示意性剖面图。放置在多层体30的上部的第一导电线圈图样23a到23c和第二导电线圈图样23d到23e从两层中形成并放置在这两层中。在图4中,第一导电线圈图样23a到23c和第二导电线圈图样23d和23e在重叠部分29相互重叠,该重叠部分是第一和第二导电线圈图样23a到23c和23d和23e的边缘并且它们实际上沿着倾斜于多层体30的横向和纵向的方向相互平行。因此,导电线圈图样23a和23b之间形成的间隙和导电线圈图样23b和23c之间形成的间隙分别被导电线圈图样23d和23e所覆盖。在图4中,重叠部分29用阴影线来表示。
第三导电线圈图样24d到24f和第四导电线圈图样24a到24c在两层中形成并放置在这两层中。在图5中,第三导电线圈图样24d到24f和第四导电线圈图样24a到24c在重叠部分29相互重叠,该重叠部分实际上相互平行并且平行于多层体30较短的一侧。因此,导电线圈图样24a和24b之间的间隙和导电线圈图样24b和24c之间的间隙,以及导电线圈24a和输入-输出电极31之间的间隙分别被导电线圈图样24e,24f,和24d覆盖。
按照这种布局,可以得到能减少由螺旋线圈L产生的磁通量φ的泄漏并且能得到较高电感的多层电感器21。特别地,根据第一个优选实施例,按照绝缘层22a到22f的堆叠方向放置在外侧的第一和第四导电线圈图样22a到23c和24a到24c的宽度最好比第二和第三导电线圈图样23d和23e,和24d到24f的宽度略宽,因此,实际上就可以抑制磁通量φ的泄漏或使之达到最小。
根据本发明的第二个优选实施例的多层电感器与根据第一个实施例的多层电感器21的不同之处在于:根据第二个实施例的多层电感器具有在第一导电线圈图样23a到23c和第二导电线圈图样23d和23e之间的非磁性层,也具有在第三导电线圈图样24d到24f和第四导电线圈图样24a到24c之间的非磁性层。
在图6中,具有一个实际上是矩形的非磁性层40的并在其中定位的绝缘层22b’放置在其中放置了第一导电线圈图样23a到23c的第一绝缘层22b和在其中放置了第二导电线圈图样23d和23e的第二绝缘层22c之间。非磁性层40最好由玻璃,电介质陶瓷,或其它合适的材料制成。另一个具有非磁性层40的绝缘层22b’放置在其中放置了第三导电线圈图样24d到24f的第三绝缘层22e和在其中放置了第四导电线圈图样24a到24c的第四绝缘层22f之间。非磁性层40的形状不一定是真正的矩形,并且它的尺寸也不一定限制在通孔28包含的范围之中。例如,非磁性层40可以在整个绝缘层22b’中形成。
按照这种布局,就会得到如图7所示的多层电感器21A,在该多层电感器中,非磁性层40分别单独地放置在第一和第二导电线圈图样23a到23c和23d和23e之间的重叠处和第三和第四导电线圈图样24d到24f和24a到24c之间的重叠处。由于在多层电感21A的非磁性层40中不能产生磁路,所以磁通量的泄漏甚至比根据第一个优选实施例的多层电感器21的还要少并且能获得更高的电感。
本发明不一定局限在上述的优选实施例中,可以在本发明的思想上或本发明的范围之中对其实施修改。尽管根据上述的优选实施例,放置在多层体上部和下部的导电线圈图样中的每一个导电线圈图样都在两层中形成并且放置于其中,但是多层体上部和下部的导电线圈图样不一定必须在两层中形成并放置于其中。导电线圈图样可以在上部的两层也可以在下部的两层中形成并放置于其中,而其它部分中的导电线圈图样可以在一层中形成。
放置在多层体上部和下部的导电线圈图样可以在三层中形成。如图8所示,放置在多层体上部或下部的导电线圈图样23a到23e可以在三层中形成。如图9所示,可以增加导电线圈图样23d和23e的宽度以便增大重叠区域。
多层电感器不一定要这样制作:首先,将具有导电线圈图样的绝缘层和通孔相互迭压,然后将它们烧结在一起。也可以使用事先已经烧结好的绝缘层。多层电感器可以用如下的方法来制作。也就是说,绝缘层通过印刷的方法或其它合适的方法由糊状绝缘材料制成,而糊状导电材料应用在绝缘层的表面以便形成导电线圈图样。然后,将糊状绝缘层应用在导电线圈图样上从而形成其中嵌入了导电线圈图样的绝缘层。按照这种方式,交替应用导电材料和绝缘材料并且对作为结果的给定部分中的导电线圈图样通过通孔相互实施电连接,从而获得多层电感器。
尽管上面已经描述了本发明的优选实施例,但也可以这样理解:本领域的技术人员可以对其进行变化和修改而不超过本发明的范围和思想。因此,本发明的范围由如下的权利要求单独地决定。

Claims (6)

1.一种多层电感器,包括:
多层体,包括按照堆叠的方向相互堆叠并迭压在一起的多个绝缘层;
放置在多层体上部的多个导电线圈图样;
放置在多层体下部的多个导电线圈图样;
在多层体中形成的多个通孔;其中,
对放置在多层体上部和下部的导电线圈图样通过通孔依次相互实施电连接以确定线圈,线圈的中轴垂直于绝缘层的堆叠方向,放置在多层体上部或下部其一中的多个导电线圈图样在多层体的不同层中形成并放置于其中,在每一个不同的层中形成的并放置于其中的导电线圈图样中的一个导电线圈图样与在其它不同层中形成的并放置于其中的导电线圈图样部分地重叠。
2.根据权利要求1中所述的多层电感器,其特征在于放置在多层体上部和下部的多个导电线圈图样中的任何一个导电线圈图样与在其它不同层中形成的并放置于其中的导电线圈图样部分地重叠。
3.根据权利要求1中所述的多层电感器,其特征在于至少一个非磁性层放置在所述具有导电线圈图样的不同层之间。
4.根据权利要求1中所述的多层电感器,其特征在于在位于所述多层体外部的所述不同层中形成的并放置于其中的导电线圈图样的宽度比在位于所述多层体内部的所述不同层中形成的并放置于其中的导电线圈图样的宽度更宽。
5.根据权利要求1中所述的多层电感器,其特征在于绝缘层由磁性材料和绝缘材料中的一种制成。
6.一种多层电感器,包括:
具有多个放置于其中的第一线圈导线的第一绝缘层;
具有多个放置于其中的第二线圈导线的第二绝缘层;
具有多个放置于其中的第三线圈导线的第三绝缘层;
具有多个放置于其中的第四线圈导线的第四绝缘层;
多个通孔,用于对第一,第二,第三,第四线圈导线依次相互实施电连接以确定线圈;其中,
第一,第二,第三,和第四绝缘层在堆叠方向上相互堆叠并迭压以确定多层体,并且第一和第二线圈导线放置在多层体的上部,而第三和第四线圈导线放置在多层体的下部,线圈的中轴垂直于绝缘层的迭压方向,线圈包括放置在多层体上部和下部的线圈导线和对其交替相互实施电连接的线圈导线,第二线圈导线重叠在其与每个第一线圈导线之间的间隙上,而第三线圈导线重叠在其与每个第四线圈导线之间的间隙上。
CNB021200394A 2001-06-27 2002-05-21 多层电感器 Expired - Lifetime CN1204573C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001195491 2001-06-27
JP2001195491A JP3555598B2 (ja) 2001-06-27 2001-06-27 積層型インダクタ

Publications (2)

Publication Number Publication Date
CN1393892A CN1393892A (zh) 2003-01-29
CN1204573C true CN1204573C (zh) 2005-06-01

Family

ID=19033456

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021200394A Expired - Lifetime CN1204573C (zh) 2001-06-27 2002-05-21 多层电感器

Country Status (5)

Country Link
US (1) US6590486B2 (zh)
JP (1) JP3555598B2 (zh)
KR (1) KR100466976B1 (zh)
CN (1) CN1204573C (zh)
TW (1) TW554354B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479625B1 (ko) * 2002-11-30 2005-03-31 주식회사 쎄라텍 칩타입 파워인덕터 및 그 제조방법
JP2005039187A (ja) * 2003-06-26 2005-02-10 Murata Mfg Co Ltd 積層コイル部品
US7384595B2 (en) * 2003-10-22 2008-06-10 Tokyo Electron Limited Heat-treating apparatus and heat-treating method
WO2006073092A1 (ja) * 2005-01-07 2006-07-13 Murata Manufacturing Co., Ltd. 積層コイル
KR100596502B1 (ko) 2005-01-24 2006-07-05 한명희 적층형 칩 타이프 파워 인덕터 및 그 제조 방법
US8021277B2 (en) 2005-02-02 2011-09-20 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance
TWI280593B (en) 2005-06-16 2007-05-01 Via Tech Inc Inductor
KR100614259B1 (ko) * 2006-03-30 2006-08-22 (주) 래트론 적층형 파워인덕터
US8378777B2 (en) * 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
KR101011633B1 (ko) 2008-04-04 2011-01-28 이기철 고인덕턴스를 제공하는 적층형 파워인덕터
KR101116897B1 (ko) * 2010-01-06 2012-03-06 주식회사 실리콘하모니 디지털 cmos 공정에서 주파수 합성기에 사용되는 솔레노이드 인덕터
FR2979712B1 (fr) * 2011-09-02 2013-09-13 Schneider Electric Ind Sas Ensemble multicouche a double bobinage blinde pour detecteur inductif
JP2013172241A (ja) * 2012-02-20 2013-09-02 Murata Mfg Co Ltd 積層アンテナ、アンテナ装置及びそれを用いた電子機器
US20130271251A1 (en) * 2012-04-12 2013-10-17 Cyntec Co., Ltd. Substrate-Less Electronic Component
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP6421484B2 (ja) 2014-07-28 2018-11-14 Tdk株式会社 コイル部品、コイル部品複合体およびトランス、ならびに電源装置
JP6354551B2 (ja) * 2014-12-02 2018-07-11 株式会社村田製作所 電子部品
US9453702B2 (en) 2015-01-09 2016-09-27 Hogue, Inc. Firearm handgrip assembly with laser gunsight system
KR101883036B1 (ko) 2015-12-29 2018-08-24 삼성전기주식회사 적층 전자 부품 및 적층형 칩 안테나
JP2016129421A (ja) * 2016-03-08 2016-07-14 株式会社村田製作所 積層アンテナ、アンテナ装置及びそれを用いた電子機器
US10529661B2 (en) * 2016-05-05 2020-01-07 Cyntec Co., Ltd Multilayer inductor and the fabrication method thereof
TWI630792B (zh) * 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter
BR112019015687A2 (pt) 2017-02-02 2020-04-28 Otolanum Ag composição intranasal compreendendo beta-histina
JP2022014637A (ja) * 2020-07-07 2022-01-20 Tdk株式会社 積層コイル部品
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335148A (ja) * 1992-06-02 1993-12-17 Murata Mfg Co Ltd 積層型ノイズフィルタ
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
JP2001023822A (ja) * 1999-07-07 2001-01-26 Tdk Corp 積層フェライトチップインダクタアレイおよびその製造方法
JP2001102219A (ja) * 1999-10-01 2001-04-13 Koa Corp 積層チップインダクタ及びその製造方法

Also Published As

Publication number Publication date
KR100466976B1 (ko) 2005-01-24
US6590486B2 (en) 2003-07-08
JP2003017326A (ja) 2003-01-17
CN1393892A (zh) 2003-01-29
US20030001711A1 (en) 2003-01-02
JP3555598B2 (ja) 2004-08-18
TW554354B (en) 2003-09-21
KR20030006996A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
CN1204573C (zh) 多层电感器
US4543553A (en) Chip-type inductor
US4904967A (en) LC composite component
KR100417302B1 (ko) 적층형 코일 부품 및 그 제조방법
US6871391B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JPH08130117A (ja) 積層インダクタ
JP4125650B2 (ja) Emiフィルタ
US20050179514A1 (en) Multilayer ceramic electronic component, multilayer coil component and process for producing multilayer ceramic electronic component
CN104637650A (zh) 多层型电感器
KR100279729B1 (ko) 적층형 칩 인덕터
JPH11186040A (ja) 積層型ノイズフィルタ
JP2835122B2 (ja) 積層複合部品とその製造方法
JP2020198370A (ja) 積層コイル部品
JPH0993069A (ja) 多連ノイズフィルタ
JPH08264320A (ja) チップインダクタ・アレイ
JP2003338410A (ja) 積層インダクタ
JPH0756857B2 (ja) Lc複合部品
JPH082972Y2 (ja) 積層インダクタアレイ
JPH0660134U (ja) 積層チップemi除去フィルタ
JPH08316042A (ja) 電子部品
CN200965818Y (zh) 一种片式迭层电子元件的内电极引出结构
CN117877859A (zh) 层叠线圈部件
KR970003281Y1 (ko) 칩 인덕터
JPH0326011A (ja) 共振器および共振器におけるイングクタの製造方法
KR0121767Y1 (ko) 다층 하이브리드회로

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050601