TW543296B - Clock synchronization device - Google Patents
Clock synchronization device Download PDFInfo
- Publication number
- TW543296B TW543296B TW091109338A TW91109338A TW543296B TW 543296 B TW543296 B TW 543296B TW 091109338 A TW091109338 A TW 091109338A TW 91109338 A TW91109338 A TW 91109338A TW 543296 B TW543296 B TW 543296B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- value
- clock signal
- binary code
- clock synchronization
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 9
- 238000005034 decoration Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 206010011469 Crying Diseases 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
Description
A 7 B7 五、發明説明(1 t 切 景 IL明範圍 本發明關於-種時脈同步裝置,尤其,—種包含用於轉 換二,位加權碼成為一溫度碼之一轉換單元之時脈同步裝 置’藉此減少—些暫存器及一漏電流。 景技藝之^^ 通吊,一類比時脈同步裝置(鎖延遲迴路(DLL)或鎖相迴 路(PLL))具有比一數位時脈同步裝置之_較小面積、一較 廣操作範圍、較高精確度及較小干擾特性。然而,麵比時 脈同步裝置消耗大量DC電流。 ^ ' Q此、’’二建議一種藉由使用一數位對類比轉換器(dac 或D/A轉換器),組合類比時脈同步裝置之方法。此方法藉 由產生相應於在一外邵時脈信號及一内部碼數值之間之一 相位差井 < 一數位碼數值控制時脈同步裝置斤以),及 然後根據產生之數位碼數值,藉由使用D A G產生—類比數值 (電壓或電流)。 圖1說明使用一溫度碼DAC之一習知時脈同步裝置之方 塊圖。說明之習知時脈同步裝置包含用於偵測在一内部時 脈信號ICLK及一外部時脈信號ECLK之間之一相位差昱之— 相位偵測|元卜_暫存器單元2根據從相位偵測單幻接收 <偵測^心™及SFTL ’輸出—溫度碼Tc。也包含用於產 相應於溫度碼TC之-輸出電壓VOUT之一D/A轉換單元3。 瑕後時脈同步控制單元4從根據來自D/A轉換單元3之輸 出電壓刪之外部時脈信號贿,產生内部時脈信號icu 543296 五、發明説明(2 ) 。時脈同步控制單元4包含在其係在DLL中使用時之一電壓 控制延遲線,但是也包含在PLL中使用時之一電壓控制振盪 器。 如果增加D/A轉換單元3之位元數量,暫存器單元2之移 位暫存器之數量增加乘數2,藉此導致一大晶片面積及高漏 電流。例如’在〇/4轉換單元3包含6位元時,暫存器單元2 需要6 4移位暫存器。 -- 為解決前述問題,可以利用一二進位加權DAC取代溫度 碼DAC。然而,因為在這種系統中之一干擾,可以降低線性 及固定性。 發明概述 、本發明提供一種時脈同步裝置,其包含用於轉換一二進 j加權碼成為一溫度碼之一轉換單元,藉此減少一些暫存 器及一漏電流。 :根據本揭示’提供一種時脈同步裝置,其包含建構以偵 測在一外邵時脈信號及一内部時脈信號之間之一相位差異 :」目位偵測早兀。該裝置也包含建構以根據來自相位偵 …,早疋《輸出信號,輸出—二進位碼數值之_二進位碼產 ° —碼轉換單元轉換從二進位碼產生單元接收之二 ,數值’成為一溫度碼數值。包含一數位對類比轉換 及係建構以輸出相應於溫度碼數值之_輸出電壓。 瑕後,提供一時脈同步控制單元, Μ ^ ^ ^ ^ 久係建構以根據外部時 時脈信號。 足輸出4,輸出内部 衣 -------一 - 5 - 543296 A7
543296 4 五、發明説明( 相位偵測單元10輸出-維持指令H0LD。 進k碼產生早疋20進—步包含一暫存 “目應於藉由D/A轉換單元3 : '鬼21 ’其包 在哭 凡數量之一此叙 '败二二於根據從相位伯測單元1〇接收之輸出心 存哭中了數直增力;:減少或維持儲存於暫存器區制二 。中足數值《一向上/向下計數器^。 測單元_出増加指令⑽時,操作二進位碼 ::疋20之向上/向下計數器22,如用於藉由一個位元择 加目可儲存於暫存器區塊21之暫存器中之二進位碼數值: 向上計數器。在相位偵測單元10輸出減少 =操作向上/向下計數器22如料藉由—個位元減少目;; 儲存㈣存器區塊21之暫存器中之二進位碼數值之一向下 ,Λ 最後在相位偵測單元10輸出維持指令HOLD時,
操作向上/向下计數益22,維持目前儲存於暫存器 21之暫存器中之二進位碼數值。 LI 藉由碼轉換單元50,轉換從二進位碼產生單元2〇輸出之 二進位碼數值BC成為一溫度碼數值TC。 圖3係說明圖2所示碼轉換單元5〇之詳細電路圖。如圖所 示3,碼轉換單元50包含一解碼器51,其解碼來自二進位碼 產生早元20之一 N位元之二進位碼數值β(:〈 N ··《〉,及輸 出2V數值DC〈 j : 0〉。碼轉換單元5〇也包含一溫度碼轉換 單元52,其轉換從解碼器51輸出之!^位元碼數值成為一溫度 碼數值TC〈 j · 0〉。在此,j係等於2v,及解碼器5 1包含 用於解碼N位元輸入數值之NAND閘NDO-ND j。 本紙張尺度適用中國國家標準(CNS) A4規格297公綮) 543296 A7 _____B7 五、發明説明(5 ) 溫度碼轉換單元52包含NAND閘ND10-ND1〕·,用於利用先 出數值DC丨-DC j,反及來自解碼器5 1之NAND閘NDO-ND j 之輸出數值DC0-DC j。NOR閘NOR0-NOR j利用先前溫度碼數值 Tc卜TCj,反或來自NAND閘ND10-NDlj之輸出數值。最後, 反相器INVO-INVj反相來自NOR閘NORO-NORj之輸出數值,及 輸出溫度碼數值TC〈j:〇〉。在此,滿足、卜2n'。 圖4係圖2及3之時脈同步裝置之一模擬時脈圖。在此, 二進位碼係4及滿足、j = 2N'。 在來自二進位碼產生單元2 〇之輸出數值係' 〇 〇丨丨’時,碼 轉換單元50之解碼器51解碼二進位碼數值,及輸出一 '1Π111111Π1011Γ之解碼數值。 輸入來自碼轉換單元5 〇之解碼器5 1之輸出數值到溫度 碼轉換單元52之NAND閘ND10-ND1 j之個別輸入終端之一個 終端。如在圖3中說明’向上位元解碼數值係輸入於其中之 其Έ:輸入終端。因此,溫度碼轉換單元52之NAND閘 ND10-ND1 j之輸出數值係 '〇〇〇〇〇〇〇〇〇〇〇〇11〇〇'。 然後’輸入來自溫度碼轉換單元52之NAND閘ndi〇-〇1 j 之輸出數值到NOR閘NOR〇-NOR j之個別輸入終端之一個終端 ’及如在圖3中說明,向上位元溫度碼輸出數值係輸入於其 中之其它輸入終端。反相器INV〇 —INVj•反相來自N〇R閘 NORO-NORj之輸出數值,及輸出一、〇〇〇〇〇〇〇〇〇〇〇〇1111'之溫 度碼數值TC。 如比較於一普通碼轉換方法,目前揭示裝置之碼轉換係 在一短時脈中執行。 _ _8· 本紙張尺度適⑴中阑Ϊ家標半“ 格Ϊ 2 U) X 297公绛)
裝 線 543296 A7 B7 五、發明説明(6 ) 碼轉換單元50之溫度碼數值TC係輸入於D/A轉換單元3〇 ’及D/A轉換單元3〇產生相應於溫度碼數值吖之一電壓。 如先前之討論,為減少暫存器之數量、漏電流及晶片尺 寸’揭示之時脈同步裝置係利用用於轉換二進位碼成為溫 度碼之轉換單元予以控制。 儘官已經相關於特定實例解釋本發明之技術,習於此技 =應瞭解本發明之範圍並不限於諸實例。反之,本專利涵 ^所有屬於本文申請專利範圍之精神及範圍内或者在等效 技術下之裝置及方法。 9- ^用中國國家標準(CMS) A4規格(21() X 297公發)
Claims (1)
- 543296 Λ8 Π8 C8 D8 、申請專利範圍 1· 一種時脈同步裝置,其包含: 一相位偵測單元,係建構以佶 傅以偵測在一外部時脈信號及 一内部時脈信號之間之一相位声里. 一二進位碼產生單元,係建 咬構以根據來自該相位偵測 單元之輸出信號’輸出一二進位碼數值; 一碼轉換單元,係建構以韓、 W換從孩二進位碼產生單元 接收之二進位碼數值成為—溫度碼數值; 一數位對類比轉換單元,係诸接、,认, 1承建構以愉出相應於該溫度 碼數值之一輸出電壓;及 一時脈同步控制單元,係建椹、 漫構以根據孩外部時脈信號 及來自該數位對類比轉換單元+ 付伙早7C〈輸出電壓,輸出該内部 時脈信號。 2. 如申請專利範圍第i項之時脈同步裝置,其中該二進位 碼產生單元進一步包含: 一暫存器區塊’包含如在該D/A轉換單元中使用之— 位元數量之相同數量之暫存器;及 向上/向下计數姦’係建構以根據從該相位偵測單 元接收之輸出信號以增加、減少或維持其+至少__ 存於該暫存器區塊之暫存器中之該數值。 3. 如申請專利範圍第2項之時脈同步裝置,其中該 測單元係建構以: 〃 在^内部時脈信號之一相位 1你季又快於孩外部時脈作 號之一相位時,操作該向上/向下計數器如-向上計數 精由-個U增加目前儲料該暫存器區塊之暫存 -10- 裝 玎 線 本紙張尺度咖巾®目家標格^}: :297公釐) D8 六、申請專利範圍 器中之該二進位碼數值; 在該内部時脈信號之相位係較遲於該外部時脈斤號 之相位時操作該向上/向下計數器如一向下計數器,笋 由一個位元減少目七儲存於該暫存器區塊之暫存哭中 之該二進位碼數值;及 在該内部時脈信號之相位係相同於該外部時脈信號 之相位時,藉由不操作該向上7向下計·數器以維持目前 儲存於該暫存器區塊之暫存器中之該二進位碼數值。 4. 如申請專利範圍第1項之時脈同步裝置,其中該碼轉換 單元進一步包含: 一解碼器’係用於解碼來自該二進位碼產生單元之一 N位元二進位碼數值,及輸出2N數值;及 一溫度碼轉換單元,係用於轉換來自該解碼器之gN 數值輸出成為一溫度碼數值。 5. 如申請專利範圍第4項之時脈同步裝置,其中該溫度碼 轉換單元進一步包含: 複數個NAND閘,自該解碼器之2N數值輸出之個別數值 輸出係個別輸入在各個相應NAND閘之一輸入終端,比較 於來自該解碼器之該相應輸出數值之藉由一個位元之 向上輸出數值係輸入到該相應NAND閘之該個別其它輸 入終端,藉此執行一反及操作; 複數個NOR閘,來自該NAND閘之該個別輸出數值係個 別輸入在各個相應NOR閘之一輸入終端,比較於該相應 溫度碼數值之藉由一個位元之向上溫度碼數值係輸入 -11 - 本紙張尺度適川中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 543296 六、申請專利範圍 到該相應NOR閘之該個別其它輸入終端,藉此執行一反 或操作;及 複數個反相器,各建構以反相從該複數個NOR閘之一 相應NOR閘接收之一輸出數值,及輸出該溫度碼數值。 6·如申請專利範圍第1項之時脈同步裝置,其中該時脈同 步控制單元在DLL中使用時包含一電壓控制延遲線,及 在PLL中使用時包含一電壓控衙振盪器.。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0039037A KR100400316B1 (ko) | 2001-06-30 | 2001-06-30 | 클럭 동기 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW543296B true TW543296B (en) | 2003-07-21 |
Family
ID=19711651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091109338A TW543296B (en) | 2001-06-30 | 2002-05-06 | Clock synchronization device |
Country Status (5)
Country | Link |
---|---|
US (1) | US6583654B2 (zh) |
JP (1) | JP4058612B2 (zh) |
KR (1) | KR100400316B1 (zh) |
DE (1) | DE10222691B4 (zh) |
TW (1) | TW543296B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10041772C2 (de) * | 2000-08-25 | 2002-07-11 | Infineon Technologies Ag | Taktgenerator, insbesondere für USB-Geräte |
JP2002342710A (ja) * | 2001-05-16 | 2002-11-29 | Nec Corp | 文字切出し装置及びそれに用いる文字切出し方法並びにそのプログラム |
KR100839502B1 (ko) * | 2006-08-26 | 2008-06-19 | 삼성전자주식회사 | 온도계 코드 생성기, 온도계 코드를 이용한전압제어발진기의 출력 주파수 제어 장치, 온도계 코드생성기를 이용한 주파수 고정 루프 |
KR101204142B1 (ko) * | 2008-04-11 | 2012-11-22 | 가부시키가이샤 어드밴티스트 | 루프형 클럭 조정 회로 및 시험 장치 |
KR101004677B1 (ko) * | 2008-12-30 | 2011-01-04 | 주식회사 하이닉스반도체 | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 |
US7816959B1 (en) * | 2009-02-23 | 2010-10-19 | Integrated Device Technology, Inc. | Clock circuit for reducing long term jitter |
CN103078645B (zh) * | 2012-12-27 | 2016-04-27 | 北京燕东微电子有限公司 | 一种宏单元、二进制码到温度计码的译码方法及译码电路 |
KR20140120047A (ko) | 2013-04-02 | 2014-10-13 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
JP6431795B2 (ja) * | 2015-03-19 | 2018-11-28 | 住友理工株式会社 | 流体封入式防振装置 |
US10402166B2 (en) * | 2016-02-05 | 2019-09-03 | Sony Corporation | System and method for processing data in an adder based circuit |
JP7099904B2 (ja) * | 2018-08-21 | 2022-07-12 | 株式会社メガチップス | デコーダ回路およびデコーダ回路の設計方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62119769A (ja) * | 1985-11-19 | 1987-06-01 | Matsushita Electric Ind Co Ltd | 可変段数シフト回路 |
JPS62175020A (ja) * | 1986-01-29 | 1987-07-31 | Hitachi Ltd | Da変換器用デコ−ダ |
US4694259A (en) * | 1986-09-29 | 1987-09-15 | Laser Magnetic Storage International Company | Data tracking clock recovery system having media speed variation compensation |
US5221926A (en) * | 1992-07-01 | 1993-06-22 | Motorola, Inc. | Circuit and method for cancelling nonlinearity error associated with component value mismatches in a data converter |
US5347234A (en) * | 1993-03-26 | 1994-09-13 | International Business Machines Corp. | Digital voltage controlled oscillator |
US5796358A (en) * | 1996-08-01 | 1998-08-18 | Nec Electronics, Inc. | Methods and structure for combined analog and digital automatic gain control in sampled-data receivers |
US6094082A (en) * | 1998-05-18 | 2000-07-25 | National Semiconductor Corporation | DLL calibrated switched current delay interpolator |
KR20010008838A (ko) * | 1999-07-05 | 2001-02-05 | 윤종용 | 디지탈 클럭 동기 시스템에서 이중 위상 제어를 이용한 클럭동기 장치 및 방법 |
JP4397076B2 (ja) * | 1999-08-20 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置 |
US6181168B1 (en) * | 1999-09-24 | 2001-01-30 | Motorola, Inc. | High speed phase detector and a method for detecting phase difference |
-
2001
- 2001-06-30 KR KR10-2001-0039037A patent/KR100400316B1/ko not_active IP Right Cessation
-
2002
- 2002-05-06 TW TW091109338A patent/TW543296B/zh not_active IP Right Cessation
- 2002-05-06 US US10/139,889 patent/US6583654B2/en not_active Expired - Fee Related
- 2002-05-20 JP JP2002144761A patent/JP4058612B2/ja not_active Expired - Fee Related
- 2002-05-22 DE DE10222691A patent/DE10222691B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE10222691A1 (de) | 2003-01-16 |
US6583654B2 (en) | 2003-06-24 |
JP4058612B2 (ja) | 2008-03-12 |
JP2003046388A (ja) | 2003-02-14 |
DE10222691B4 (de) | 2011-02-17 |
KR20030002263A (ko) | 2003-01-08 |
US20030001639A1 (en) | 2003-01-02 |
KR100400316B1 (ko) | 2003-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW543296B (en) | Clock synchronization device | |
JP5155717B2 (ja) | 発振回路を利用した温度測定装置及び方法 | |
TWI357723B (en) | Time to digital converter apparatus | |
Chung et al. | A 0.52/1 V fast lock-in ADPLL for supporting dynamic voltage and frequency scaling | |
JP6085523B2 (ja) | 半導体装置及び半導体装置の動作方法 | |
US9971312B1 (en) | Pulse to digital converter | |
JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
KR20030091015A (ko) | 내부 클럭신호 발생회로 및 방법 | |
CN104935345A (zh) | 时间数字转换器系统和方法 | |
US6587863B1 (en) | Multiphase, interleaved direct digital synthesis methods and structures | |
WO2012066700A1 (ja) | 周波数シンセサイザおよび時間デジタル変換器 | |
KR100955525B1 (ko) | 발진 회로를 이용한 온도 측정 장치 및 방법 | |
KR20170040394A (ko) | 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치 | |
JP3988034B2 (ja) | クロック同期装置 | |
KR100960541B1 (ko) | 직렬 링크를 위한 신호 천이 특성 기반 코딩 방법과 장치, 머신 판독 가능한 매체 및 데이터 프로세싱 시스템 | |
JP6094130B2 (ja) | Pwm信号生成装置 | |
JPH11505989A (ja) | モノリシック・アナログ−デジタル変換器 | |
JP2007003337A (ja) | 半導体集積回路 | |
TWI594580B (zh) | 類比數位轉換器與資料轉換方法 | |
JP2005233975A (ja) | 遅延測定装置 | |
JPS60113532A (ja) | Adコンバ−タ | |
TW548902B (en) | Semiconductor circuit and device with clock synchronize circuit and internal voltage circuit | |
JP2536490B2 (ja) | ランレングス符号化装置 | |
JPH08125494A (ja) | 移動平均フィルタ | |
TW201611526A (zh) | 環狀微刻度時間數位轉換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |