JPS62119769A - 可変段数シフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はシフトの段数を任意に制御する可変段数シフト
回路に関するものである。

従来の技術 ディジタル信号処理においては複数の信号処理経路の信
号位相を合わせるため遅延素子としてシフト回路が用い
られる。このシフト回路は信号処理の内容に応じてシフ
ト段数を制御する必要があり、可変段数シフト回路が必
要とされる。第４図に従来技術による可変段数シフト回
路の例を示す。

入力信号Ｄｉｎ１は直列に接続されたフリップフロップ
回路１７〜２ｏに入力され、互いの逆位相の相補クロッ
ク信号φ、φにより順次シフトされる。

このフリップフロップ回路は第５図に示す回路で構成さ
れてお９、回路動作を説明すると、エミッタが共通接続
されだ差動トランジスタ対Ｔ５．　Ｔ４と抵抗Ｒ，、Ｒ
２および定電流回路２３で差動スイッチを構成すると共
に、この抵抗Ｒ１，Ｒ２と定電流回路２３を共有し、エ
ミッタが共通接続された差動トランジスタ対Ｔ５．　Ｔ
６及び、トランジスタＴ７　＋　Ｔ８と定電流回路２４
．２５で構成される２つのエミッタフォロア回路でコレ
クタ出力信号が相対するトランジスタのベースへ帰還さ
れるラッチ回路が構成されている。トランジスタＴ１．
Ｔ２で構成される電流切り換えスイッチはクロック人力
φのレベルに応じて、定電流回路２３の電流を切り換え
て前述の差動スイッチとラッチ回路のいづれか一方を動
作させる。データ入力信号Ｄｉｎ　１は差動スイッチに
入力されており、クロック人力φが゛′Ｈ工ｇｈ”レベ
ルの場合には差動スイッチ側に定電流２３が流れデータ
入力信号Ｄｉｎ　１をそのまま出力する（これをスルー
モートド言つ。）。

φが’　Ｌｏｗ”レベルの場合にはラッチ回路側に定電
流２３が流れ、直前の出力信号を保持する（これをラッ
チモードと言う。）トランジスタＴ、〜Ｔ１６．抵抗Ｒ
５、Ｒ４および定電流回路２６〜２８で構成されるブロ
ック３ｏはブロック２９で示す回路と同一であり、１段
のフリップフロップ回路はブロック２９のマスターフリ
ップフロップ回路とブロック３ｏのスレイプフリップフ
ロップ回路とから成っている。スレイプフリップフロッ
プ回路３ｏの電流切り換えスイッチで９１Ｔ１０に入力
されるクロックはφとなっており、このφはブロック２
９のマスター７リツプフロツプに入力されるクロックφ
とは逆位相となっている。つまりマスターフリップフロ
ップ回路２９とスレイブフリング回路３ｏの差動スイッ
チとラッチ回路の切り換えは逆位相の動作をするもので
あり、この様な回路により１段のシフト動作が行われる
。尚、ｖＲｌ、ｖＲ２は基準電圧である。

第４図において、最長シフト段数がｍ段の場合にはフリ
ップフロップ回路はｍ段縦続接続される。

マルチプレクサ２１はフリップフロップ回路各段の出力
信号と入力信号Ｄｉｎ１が入力され、このう・ちの１つ
を選択するものであり、制御信号Ｃによりこのマルチプ
レクサ２１を制御し、任意のフリップフロップ回路出力
を選択し出力信号ＹＯｎｔ１を得ている。入力信号Ｄｉ
ｎのデータ語長がｎビットの場合、（２２−１）で示す
ブロックは図示する様にｎ個（２２−１〜２２−ｎ）必
要となる。

マルチプレクサ２１は第６図に示す様な回路で構成され
る。図では８人力のマルチプレクサの例を示しており、
Ｄ　−Ｄ　は入力信号である。トランジスタＴ２０”’
−Ｔ５９はそれぞれエミッタが共通接続されたトランジ
スタとで差動スイッチを構成している。トランジスタＴ
４０”Ｔ５５はそれぞれエミッタが共通接続されたトラ
ンジスタとで電流切り換えスイッチを構成しており、制
御信号Ｃ−Ｃ５により定電流回路３１〜３３の電流をい
づれの差動スイッチに流すかを切り換えることにより、
任意の差動スイッチの出力をトランジスタＴ５４と定電
流回路３４で構成されるエミッタフォロア回路を介して
Ｙ。ｕｔに出力している。ここでｖＲ６〜ｖＲ５は基準
電圧である。図示する様にマルチプレクサ２１は大規模
な回路となり、入力信号の数が多くなればその回路規模
は膨大なものとなってくる。

発明が解決しようとする問題点 この様な従来の構成であれば、シフトを行うフリップフ
ロップ回路の他に回路規模の大きなマルチプレクキ回路
も入力信号のデータ語長の数だけ必要となるので、回路
規模が膨大になると共に、消費電力も多くなっていた。

本発明はかかる点に鑑みてなされたもので、簡単な構成
でシフト段数の制御が可能な可変段数シフト回路を提供
することを目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するため、初段のゲートにク
ロック信号を入力し、後段のゲートには前段のゲート出
力が接続され、各段のクリップフロップ回路は対応する
ゲート出力よりクロック信号が供給される構成とし、ｋ
ビットのバイナリ−コードで与えられる制御信号をデコ
ード回路により２に桁のビット幅を有し入力制御信号の
値に対応する桁に信号を発生する温度計コードと呼ばれ
る信号に変換し、このデコード回路の出力を対応する段
のゲートに供給してクロックを制御することにより任意
のシフト段数に対応するフリップフロップ回路にのみク
ロックを供給し、後段のフリップフロップ回路はマスタ
ーフリップフロップ回路、スレイプフリップフロップ回
路が共にスルーモードとなる様クロック入力端子のレベ
ルを固定し最終段フリップフロップ回路の出力端子より
出力信号を得るものである。

作用 本発明は上記した構成により、入力信号のデータ語長が
ｎで、最長シフト段数がｍの可変段数シフト回路を、フ
リップフロップ回路とゲートから放る回路がｍ段接続さ
れたブロックｎ個と、デコード回路１個で構成でき回路
構成が簡単にできると共に、回路規模も小さく、消費電
力も少くできる。

実施例 第１図は本発明の可変段数シフト回路の一実施例を示す
ブロック図である。第１図において、１〜４はフリップ
フロップ回路であり、第５図に示す回路で構成されてい
る。５〜１４は２人力ＯＲゲートであり、初段のＯＲゲ
ート５，６の一方の入力にはクロック信号φ、Ｔが接続
され、２段目以降のＯＲゲート７〜１４の一方の入力に
は前後のＯＲゲートの出力信号が接続される。各ＯＲゲ
ートの他方の入力にはデコード回路１５の出力信号が接
続されると共に、その出力信号は対応する段のフリップ
フロップ回路のクロック信号として供給される。デコー
ド回路１５はバイナリ−コードで与えられるシフト段数
の制御信号Ｃを温度計コードと呼ばれる対応する桁に信
号を発生するコードに変換するものであり、第２図乙に
示す様なダイオードマトリクス回路で構成できる。図は
制御信号Ｃが３ビツトの場合を示してあり、制御信号０
１〜Ｃ３と、インバータ３５〜３７によりこのＣ−Ｃを
反転した信号とを、ダイオードＤ　〜出力信号Ｓ、〜Ｓ
８　を得る。この様にデコード回路１６は、バイナリ−
人力制御信号Ｃをそのビット幅かにビットの場合には、
出力信号は２に桁のビット幅を有し、入力制御信号の値
に対応した出力ビットの桁に信号（図の場合は“Ｈｉ　
ｇ　ｈ”レベル）を発生する温度計コードに変換するも
のである。

第１図において、デコード回路１５の出力信号により“
Ｈｉｇｈ”レベルが入力された段のＯＲゲートは出力信
号が１１　Ｈｌｇ　ｈ　Ｉ＋レベルとなる。このＯＲゲ
ートの出力信号は次段のＯＲゲートへ接続されており、
次段のＯＲゲートの出力信号も”Ｈｉｇｈ”レベルとな
る。同様の動作により最終段のＯＲゲー）１３．１４ま
での全てのＯＲゲートの出力信号は“Ｈ工ｇｈ”レベル
となる。一方デコード回路１５の出力信号により”Ｈｉ
　ｇ　ｈ”レベルが入力される段よりも以前の段の全て
のＯＲゲートはデコード回路１５からの信号が“Ｌｏｗ
″２レベルであるため出力にはクロック信号φ、φが伝
搬されている。フリップフロップ回路１〜４は第５図に
示した回路で構成されており、φ、φに逆位相のクロッ
ク信号が入力された場合にはシフト動作を行うが、φ、
φ共に１ｌＢ１　ｉ、　ｇｈ＋＋　レベルの場合にはマ
スターフリップフロップ回路、スレイプフリップフロッ
プ回路が共にスルーモードとなり、入力信号Ｄ工。はシ
フト動作無しにそのままり。ｕｔへ出力される。この様
に第１図に示す回路によれば、デコード回路１６により
制御信号Ｃの値に対応するシフト段に“Ｈｉｇｈ”レベ
ルの信号を発生させ、このシフト段より以前のフリップ
フロップ回路はシフト動作を行い。以後の段のフリップ
フロップ回路はスルーモードとなるので制御信号Ｃによ
り任意段数のシフト動作を行わせることができる。

各段はクリップフロップ回路とＯＲゲート２個の組み合
わせであり、ＯＲゲートはエミッタフォロアロジック回
路で構成できるので、一体化された構成として第３図に
示す回路で構成できる。図において、ブロック２９と３
Ｑで第５図に示すマスタフリップフロップ回路とスレイ
プフリップフロップ回路を構成している。Ｔ５５１　Ｔ
５６および定電流回路６４とＴ５７１”５８および定電
流回路５５はエミッタフォロアロジック回路で構成され
たＯＲゲートであり、クロック信号φ、φをデコード回
路１６の出力信号Ｓで制御している。ｖ、ｖＲＩ　　　
　　　Ｒ６ は基準電圧である。図示する様に各段は簡単な回路で構
成できる。又・、第１図に示す様に、デコード回路１６
は入力信号Ｄｉｎのデータ語長に関係なく１回路でよい
。

尚、第１図においてゲート回路６〜１４はＯＲゲートを
用いているが、デコード回路１５をシフト段数制御信号
Ｃに対応する桁に“Ｌｏｗ”レベルが出力される構成と
し、フリップフロップ１〜４をクロック信号φ、φが“
Ｌｏｗ”レベルの時ニスルーモードとなる様構成した場
合にはゲート回路６〜１４にＡＮＤゲートを用いても同
様の効果が得られることは言うまでもない。

発明の効果 以上述べてきたように、本発明によれば、きわめて簡単
な構成で素子数、消費電力が少ない可変段数シフト回路
を実現することができ、実用的にきわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における可変段数シフト回路
を示すブロック図、第２図ａは同回路を構成するデコー
ド回路を示す回路図、第２図すは同デコード回路のコー
ド対応を説明するための図、第３図は同シフト回路の１
段車シのフリップフロップ回路と一ゲート回路を示す回
路図、第４図は従来の可変段数シフト回路を示すブロッ
ク図、第５図は同回路を構成するフリップフロップ回路
を示す回路図、第６図は同マルチプレクサを示す回路図
である。 １〜４・・・・・・フリップフロップ回路、５〜１４・
・・・・・ＯＲゲート、１５・・・・・・デコード回路
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 （ｏＪ＋ 的　　　　　　　Ｓ　ジ′　１÷り ａう ｓ′ 第　４　図 第　５　図

Claims (3)

【特許請求の範囲】
1. （１）最長シフト段数のフリップフロップ回路と、バイ
   ナリーコードのシフト段数制御信号を、対応する桁にの
   み信号を発生するコードに変換するデコード回路と、初
   段にはクロック信号が入力され２段目以降は前段の出力
   信号が入力されるゲート回路と、前記デコード回路の出
   力信号により前記ゲート回路を制御する手段と、前記フ
   リップフロップ回路のクロック信号を前記ゲート回路の
   出力信号より供給する手段と、前記フリップフロップ回
   路の最終段より出力信号を得る手段を有してなる可変段
   数シフト回路。
2. （２）フリップフロップ回路が、互いに逆位相のクロッ
   クで駆動されるマスターフリップフロップ回路とスレイ
   プフリップフロップ回路とから成り、クロックのレベル
   に応じてスルーモードとラッチモードが切り換わるもの
   である特許請求の範囲第１項記載の可変段数シフト回路
   。
3. （３）ゲート回路がエミッタフォロアロジック回路より
   成る特許請求の範囲第１項記載の可変段数シフト回路。