DE10222691A1

DE10222691A1 - Taktsynchronisationsvorrichtung

Info

Publication number: DE10222691A1
Application number: DE10222691A
Authority: DE
Inventors: Se Jun Kim; Jae Kyung Wee
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2001-06-30
Filing date: 2002-05-22
Publication date: 2003-01-16
Anticipated expiration: 2022-05-23
Also published as: JP4058612B2; DE10222691B4; TW543296B; US6583654B2; KR100400316B1; KR20030002263A; US20030001639A1; JP2003046388A

Abstract

Eine Taktsynchronisationsvorrichtung ist offenbart, welche eine Phasendetektionseinheit zum Detektieren einer Phasendifferenz zwischen einem externen Taktsignal und einem internen Taktsignal, eine Binärcode-erzeugende Einheit zum Ausgeben eines Binärcodewerts in Abhängigkeit von Ausgangssignalen der Phasendetektionseinheit, eine Codeumwandlungseinheit zum Umwandeln des Binärcodewerts von der Binärcode-erzeugenden Einheit in einen Thermometercodewert, eine D/A-Umwandlungseinheit zum Ausgeben einer Spannung entsprechend dem Thermometercodewert von der Codeumwandlungseinheit und eine Taktsynchronisationssteuereinheit zum Ausgeben des internen Taktsignals von dem externen Taktsignal in Abhängigkeit von der Ausgangsspannung der D/A-Umwandlungseinheit aufweist. Als Ergebnis wird die Taktsynchronisationsvorrichtung durch Einsetzten der D/A-Umwandlungseinheit zum Umwandeln des Binärcodes in den Thermometercode zum Herabsetzen der Anzahl der Register, des Leckstroms und der Chipgröße gesteuert.

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Taktsynchronisationsvorrichtung und insbesondere eine Taktsynchronisationsvorrichtung mit einer Umwandlungseinheit zum Umwandeln eines binär gewichteten Codes in einen Thermometercode und dadurch Verringern einer Anzahl von Registern und Reduzieren eines Leckstromes.

Beschreibung des technischen Hintergrunds

Im Allgemeinen weist eine analoge Taktsynchronisationsvorrichtung (delay locked loop (DLL) oder phase locked loop (PLL)) eine kleinere Fläche, einen breiteren Betriebsbereich, eine höhere Genauigkeit und kleinere Jittereigenschaften als eine digitale Taktsynchronisationsvorrichtung auf. Die analoge Taktsynchronisationsvorrichtung verbraucht jedoch beträchtlichen Gleichstrom.
Entsprechend wurde ein Verfahren zum Verbinden der analogen und digitalen Vorrichtung durch Einsetzen eines Digital- zu Analog-Wandlers (DAC oder D/A-Wandler) vorgeschlagen. Dieses Verfahren steuert die Taktsynchronisationsvorrichtung (DLL/PLL) durch Erzeugen eines digitalen Codewertes entsprechend einer Phasendifferenz zwischen einem externen Taktsignal und einem internen Codewert und erzeugt dann einen analogen Wert (Spannung oder Strom) in Abhängigkeit von dem erzeugten digitalen Codewert durch Einsatz des DAC.
Fig. 1 ist ein Blockdiagramm, welches eine herkömmliche Taktsynchronisationsvorrichtung verdeutlicht, die einen Thermometercode DAC einsetzt. Die verdeutlichte herkömmliche Taktsynchronisationsvorrichtung weist eine Phasendetektionseinheit 1 zum Detektieren einer Phasendifferenz zwischen einem internen Taktsignal ICLK und einem externen Taktsignal ECLK auf. Eine Registereinheit 2 gibt einen Thermometercode TC in Abhängigkeit von dem Detektionssignal SFTR und SFTL aus, welche von der Phasendetektionseinheit 1 empfangen werden. Ebenfalls vorgesehen ist eine D/A Umwandlungseinheit 3 zum Erzeugen einer Ausgangsspannung VOUT entsprechend dem Thermometercode TC. Schließlich erzeugt eine Taktsynchronisationssteuereinheit 4 das interne Taktsignal ICLK aus dem externen Taktsignal ECLK in Abhängigkeit von der Ausgangsspannung VOUT der D/A Umwandlungseinheit 3. Die Taktsynchronisationssteuereinheit 4 weist eine spannungsgesteuerte Verzögerungsleitung (delay line) auf, wenn sie in dem DLL eingesetzt wird, weist jedoch einen spannungsgesteuerten Oszillator (VCO) auf, wenn sie in dem PLL eingesetzt wird.
Wenn die Anzahl der Bits der D/A Umwandlungseinheit 3 gesteigert wird, wird die Anzahl der Schieberegister der Registereinheit 2 durch einen Multiplikator von 2 gesteigert, woraus eine große Chipfläche und hohe Leckströme resultieren. Wenn die D/A Umwandlungseinheit 3 zum Beispiel 6 Bits aufweist, benötigt die Registereinheit 64 Schieberegister.
Zum Lösen der vorangehenden Probleme kann ein binär gewichteter DAC anstatt des Thermometercodes DAC eingesetzt werden. Die Linearität und Monotonie können sich jedoch aufgrund eines Störimpulses in solchen Systemen verschlechtern.

Zusammenfassung der Erfindung

Die vorliegende Offenbarung sieht eine Taktsynchronisationsvorrichtung vor, welche eine Umwandlungseinheit zum Umwandeln eines binär gewichteten Codes aufweist, wodurch eine Anzahl von Registern herabgesetzt wird und schließlich ein Leckstrom reduziert wird.
Gemäß der vorliegenden Offenbarung ist eine Taktsynchronisationsvorrichtung vorgesehen, welche eine Phasendetektionseinheit, aufgebaut zum Detektieren einer Phasendifferenz zwischen einem externen Taktsignal und einem internen Taktsignal, aufweist. Die Vorrichtung weist ebenfalls eine Einrichtung zum Erzeugen eines binären Codes aufgebaut zum Ausgeben eines binären Codewertes in Abhängigkeit von Ausgangssignalen auf, welche von der Phasendetektionseinheit empfangen werden. Eine Codeumwandlungseinheit wandelt den binären Codewert, welcher von der Binärcode erzeugenden Einheit empfangen wird, in einen Thermometercodewert um. Eine Digital- zu Analog-Umwandlungseinheit ist vorgesehen und aufgebaut zum Ausgeben einer Ausgangsspannung entsprechend dem Thermometercodewert. Schließlich ist eine Taktsynchronisationssteuereinheit vorgesehen und aufgebaut zum Ausgeben des internen Taktsignals basierend auf dem externen Taktsignal und der Ausgangsspannung von der Digital- zu Analog-Umwandlungseinheit.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm, welches eine herkömmliche Taktsynchronisationsvorrichtung verdeutlicht.
Fig. 2 ist ein Blockdiagramm, welches eine Taktsynchronisationsvorrichtung verdeutlicht, die vorliegend offenbart ist.
Fig. 3 ist ein detailliertes Schaltungsdiagramm, welches eine Codeumwandlungseinheit, gezeigt in Fig. 2, verdeutlicht.
Fig. 4 ist ein Simulations-Zeitablaufdiagramm der Taktsynchronisationsvorrichtung, gezeigt in Fig. 2.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Fig. 2 ist ein Blockdiagramm, welches eine vorliegend offenbarte Taktsynchronisationsvorrichtung verdeutlicht. Diese Taktsynchronisationsvorrichtung weist eine Phasendetektionseinheit 10 zum Detektieren einer Phasendifferenz zwischen einem externen Taktsignal ECLK und einem internen Taktsignal ICLK auf. Eine Binärcode-erzeugende Einheit 20 gibt einen Binärcodewert BC in Abhängigkeit von Ausgangssignalen INC, DEC und HOLD aus, welche erzeugt werden durch und empfangen werden von der Phasendetektionseinheit 10. Der Reihe nach wandelt eine Codeumwandlungseinheit 50 den Binärcodewert BC in einen Thermometercodewert TC. Eine D/A Umwandlungseinheit 30 gibt eine Ausgangsspannung VOUT in Abhängigkeit von dem Thermometercodewert TC aus, welcher von der Codeumwandlungseinheit 50 empfangen wird. Schließlich erzeugt eine Taktsynchronisationssteuereinheit 40 das interne Taktsignal ICLK aus dem externen Taktsignal ECLK in Abhängigkeit von der Ausgangsspannung VOUT von der D/A Umwandlungseinheit 30. Die Taktsynchronisationssteuereinheit 40 weist eine spannungsgesteuerte Verzögerungsleitung (delay line) auf, wenn sie in dem DLL eingesetzt wird, und weist einen spannungsgesteuerten Oszillator (VCO) auf, wenn sie in dem PLL eingesetzt wird.
Wenn die Phase des internen Taktsignals ICLK der Phase des externen Taktsignals ECLK vorauseilt, gibt die Phasendetektionseinheit 10 einen Steigerungsbefehl INC aus. Wenn die Phase des internen Taktsignals ICLK der Phase des externen Taktsignals ECLK nacheilt, gibt die Phasendetektionseinheit 10 einen Verminderungsbefehl DEC aus. Zusätzlich gibt die Phasendetektionseinheit 10 einen Haltebefehl HOLD aus, wenn die Phase des internen Taktsignals ICLK identisch der Phase des externen Taktsignals ECLK ist.
Die Binärcode-erzeugende Einheit 20 weist des weiteren einen Registerblock 21 auf, welcher eine Anzahl von Registern in Abhängigkeit von einer Bitanzahl aufweist, welche durch die D/A- Umwandlungseinheit 30 eingesetzt wird. Ein Aufwärts/Abwärtszähler 22 ist zum Steigern, Vermindern oder Halten des in den Registern des Registerblocks 21 gespeicherten Werten in Abhängigkeit von den Ausgangssignalen INC, DEC und HOLD, die von der Phasendetektionseinheit 10 empfangen werden, vorgesehen.
Wenn die Phasendetektionseinheit 10 den Steigerungsbefehl INC ausgibt, wird der Aufwärts/Abwärtszähler 22 der Binärcode- erzeugenden Einheit 20 wie ein Aufwärtszähler zum Steigern des Binärcodewertes um ein Bit betrieben, der gegenwärtig in den Registern des Registerblocks 21 gespeichert ist. In dem Fall wo die Phasendetektionseinheit 10 einen Verminderungsbefehl DEC ausgibt, wird der Aufwärts/Abwärtszähler 22 als ein Abwärtszähler zum Herabsetzen des Binärcodewertes um ein Bit betrieben, welcher gegenwärtig in den Registern des Registerblocks 21 gespeichert ist. Schließlich, wenn die Phasendetektionseinheit 10 den Haltebefehl HOLD ausgibt, wird der Binärcodewert, welcher gegenwärtig in den Registern des Registerblocks 21 gespeichert ist, ohne Betreiben des Aufwärts-/Abwärtszählers 22 aufrechterhalten.
Der binäre Codewert BC, welcher von der Binärcode erzeugenden Einheit 20 ausgegeben wird, wird durch die Codeumwandlungseinheit 50 in einen Thermometercodewert TC umgewandelt.
Fig. 3 ist ein detailliertes Schaltungsdiagramm, welches die Codeumwandlungseinheit 50 nach Fig. 2 verdeutlicht. Wie in Fig. 3 dargestellt weist die Codeumwandlungseinheit 50 einen Decoder 51 auf, welcher ein N-Bit Binärcodewert BC < N : Ø > von der Binärcode-erzeugenden Einheit 20 dekodiert und 2^N Werte DC < j : Ø > ausgibt. Die Codeumwandlungseinheit 50 weist ebenfalls eine Thermometercode-Umwandlungseinheit 52 auf, welche den N-Bit Codewert ausgegeben von dem Dekoder 51 in einen Thermometercodewert TC < j : Ø > umwandelt. Hier ist j gleich 2^N und der Decoder 51 weist 2^N NAND-Gatter ND0 bis NDj zum Dekodieren der N-Bit Eingangswerte auf.
Die Thermometercode-Umwandlungseinheit 52 weist NAND-Gatter ND10-ND1J zum NANDen der Ausgangswerte DC0-DCj von den NAND-Gattern ND0-NDj des Dekoders 51 mit vorherigen Ausgangswerten auf. NOR-Gatter NOR0-NORj NORen die Ausgangswerte der NAND-Gatter ND10-ND1j mit vorangehenden Thermometercodewerten TC1-TCj. Schließlich invertieren Inverter INVO-INVj die Ausgangswerte der NOR-Gatter NOR0-NORj und geben die Thermometercodewerte TC < j : Ø > aus. Hier ist "j = 2^N" erfüllt.
Fig. 4 ist ein Simulationszeitablauf-Diagramm der Taktsynchronisationsvorrichtung nach den Fig. 2 und 3. Hier ist der Binärcode 4 Bits und "j = 2^N" ist erfüllt.
Wenn die Ausgangswerte der Binärcode-erzeugenden Einheit 20 "0011" sind, dekodiert der Dekoder 51 der Codeumwandlungseinheit 50 die Binärcodewerte und gibt einen Dekodierwert von "1111111111110111" aus.
Die Ausgangswerte des Dekoders 51 der Codeumwandlungseinheit 50 wird an einem der jeweiligen Eingangsanschlüsse der NAND- Gatter ND10-ND1j der Thermometercodeumwandlungseinheit 52 eingegeben. Obere Bitdekodierwerte werden an den anderen Eingangsanschlüssen davon, wie in Fig. 3 verdeutlicht, eingegeben. Entsprechend sind die Ausgangswerte der NAND-Gatter ND10-ND1j der Thermometercode-Umwandlungseinheit 52 "0000000000001100".
Danach werden die Ausgangswerte der NAND-Gatter ND10-ND1j der Thermometercode-Umwandlungseinheit 52 an einen der jeweiligen Anschlüsse der NOR-Gatter NOR0-NORj eingegeben, und obere Bitthermometercode-Ausgangswerte werden an den anderen Eingangsanschlüssen davon, wie in Fig. 3 verdeutlicht, eingegeben. Die Inverter INV0-INVj invertieren die Ausgangswerte der NOR-Gatter NOR0-NORj, und geben einen Thermometercodewert TC von "0000000000001111".
Verglichen mit einem allgemeinen Codeumwandlungsverfahren wird die Codeumwandlung der vorliegend offenbarten Vorrichtung in einer kurzen Zeit durchgeführt.
Der Thermometercodewert TC der Codeumwandlungseinheit 50 wird der D/A Umwandlungseinheit 30 eingegeben, und die D/A Umwandlungseinheit 30 erzeugt eine Spannung entsprechend dem Thermometercodewert TC.
Wie vorher erläutert, wird die Taktsynchronisationsvorrichtung durch Einsetzen der Umwandlungseinheit zum Umwandeln des Binärcodes in den Thermometercode gesteuert, um die Anzahl der Register, den Leckstrom und die Chipgröße herabzusetzen.
Obwohl die Lehren der Erfindung mit Bezug auf bestimmte Beispiele erklärt wurde, wird dem Fachmann auf diesem Gebiet ersichtlich, dass der Bereich dieses Patents nicht auf diese Beispiele begrenzt ist. Im Gegenteil deckt dieses Patent alle Vorrichtungen und Verfahren ab, welche in den Bereich und den Geist der angehängten Ansprüche entweder wörtlich oder unter der Äquivalenzlehre fallen.

Claims

1. Taktsynchronisationsvorrichtung mit:
einer Phasendetektionseinheit, aufgebaut zum Detektieren einer Phasendifferenz zwischen einem externen Taktsignal und einem internen Taktsignal;
einer Binärcode-erzeugenden Einheit, aufgebaut zum Ausgeben eines Binärcodewerts in Abhängigkeit von Ausgangssignalen, welche von der Phasendetektionseinheit empfangbar sind;
einer Codeumwandlungseinheit, aufgebaut zum Umwandeln des Binärcodewerts, welcher von der Binärcode-erzeugenden Einheit empfangbar ist, in einen Thermometercodewert;
einer Digital- zu Analog-Umwandlungseinheit, aufgebaut zum Ausgeben einer Ausgangsspannung entsprechend dem Thermometercodewert; und
einer Taktsynchronisationssteuereinheit, aufgebaut zum Ausgeben des internen Taktsignals basierend auf den externen Taktsignal und der Ausgangsspannung der Digital- zu Analog-Umwandlungseinheit.

2. Taktsynchronisationsvorrichtung nach Anspruch 1, wobei die Binärcode-erzeugende Einheit folgendes aufweist:
einen Registerblock, welcher eine gleiche Anzahl von Registern wie eine eingesetzte Bitanzahl in der D/A Umwandlungseinheit vorsieht; und
einen Aufwärts/Abwärts-Zähler, aufgebaut zumindest zum Steigern, Verringern und Halten der Werte, welche in den Registern des Registerblocks gespeichert sind, in Abhängigkeit von den Ausgangssignalen, welche von der Phasendetektionseinheit empfangbar sind.

3. Taktsynchronisationsvorrichtung nach Anspruch 2, wobei die Phasendetektionseinheit aufgebaut ist zum:
Betreiben des Aufwärts/Abwärts-Zählers wie einen Aufwärtszähler zum Steigern des Binärcodewerts, welcher gegenwärtig in den Registern des Registerblocks gespeichert ist, um ein Bit, wenn eine Phase des internen Taktsignals einer Phase des externen Taktsignals vorauseilt;
Betreiben des Aufwärts/Abwärts-Zählers wie einen Abwärtszähler zum Herabsetzen des Binärcodewerts, welcher gegenwärtig in den Registern des Registerblocks gespeichert ist, um ein Bit, wenn die Phase des internen Taktsignals der Phase des externen Taktsignals nacheilt; und
Aufrechterhalten des Binärcodewerts, welcher gegenwärtig in den Registern des Registerblocks gespeichert ist durch Nichtbetreiben des Aufwärts/Abwärts-Zählers, wenn die Phase des internen Taktsignals gleich der Phase des externen Taktsignals ist.

4. Taktsynchronisationsvorrichtung nach Anspruch 1, wobei die Codeumwandlungseinheit aufweist:
einen Dekoder zum Dekodieren eines N-Bit Binärcodewerts von der Binärcode erzeugenden Einheit und zum Ausgeben von 2^N Werten; und
eine Thermometercode-Umwandlungseinheit zum Umwandeln der 2^N Werte, welche von dem Dekoder ausgebbar sind, in einen Thermometercodewert.

5. Taktsynchronisationsvorrichtung nach Anspruch 4, wobei die Thermometercode-Umwandlungseinheit aufweist:
eine Vielzahl von NAND-Gattern, an welche jeweilige der 2^N Werte, die von dem Dekoder ausgebbar sind, jeweils an einem Eingangsanschluss jedes entsprechenden NAND-Gatters eingebbar sind, und obere Ausgangswerte durch ein Bit, verglichen zu den entsprechenden Ausgangswerten von dem Dekoder an dem jeweiligen anderen Eingangsanschluss des entsprechenden NAND-Gatters eingebbar ist, wodurch eine NAND-Operation durchführbar ist;
eine Vielzahl von NOR-Gattern an welchen die jeweiligen Ausgangswerte der NAND-Gatter jeweils an einem Eingangsanschluss jedes entsprechenden NOR-Gatters eingebbar sind und obere Thermometercodewerte durch ein Bit im Vergleich zu dem entsprechenden Thermometercodewert an dem entsprechenden anderen Eingangsanschluss des NOR-Gatters eingebbar ist, wodurch eine NOR-Operation durchführbar ist; und
eine Vielzahl von Invertern, welche jeweils aufgebaut sind zum Invertieren eines Ausgangswerts, welcher von einem entsprechenden NOR-Gatter der Vielzahl von NOR-Gattern empfangbar ist, und zum Ausgeben des Thermometercodewerts.

6. Taktsynchronisationsvorrichtung nach Anspruch 1, wobei die Taktsynchronisationssteuereinheit eine spannungsgesteuerte Verzögerungsleitung (delay line) aufweist, wenn sie in einem "delay locked loop" eingesetzt ist, und einen spannungsgesteuerten Oszillator (VCO) aufweist, wenn sie in einem "phase locked loop" eingesetzt ist.