TW536811B - Semiconductor device and method for fabricating the same - Google Patents
Semiconductor device and method for fabricating the same Download PDFInfo
- Publication number
- TW536811B TW536811B TW091104707A TW91104707A TW536811B TW 536811 B TW536811 B TW 536811B TW 091104707 A TW091104707 A TW 091104707A TW 91104707 A TW91104707 A TW 91104707A TW 536811 B TW536811 B TW 536811B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- film
- semiconductor device
- interlayer insulating
- connection layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 201
- 238000000034 method Methods 0.000 title claims description 55
- 238000009413 insulation Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims description 117
- 238000004519 manufacturing process Methods 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 71
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000003491 array Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 29
- 230000003071 parasitic effect Effects 0.000 abstract description 28
- 230000002093 peripheral effect Effects 0.000 abstract description 28
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 812
- 239000011229 interlayer Substances 0.000 description 302
- 239000010410 layer Substances 0.000 description 139
- 229910052581 Si3N4 Inorganic materials 0.000 description 89
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 47
- 229910052814 silicon oxide Inorganic materials 0.000 description 47
- 238000009792 diffusion process Methods 0.000 description 44
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 40
- 230000005540 biological transmission Effects 0.000 description 40
- 239000000463 material Substances 0.000 description 31
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 25
- 230000001681 protective effect Effects 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000007864 aqueous solution Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 18
- 238000001459 lithography Methods 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 15
- 230000000717 retained effect Effects 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- -1 nitride nitride Chemical class 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 241000270666 Testudines Species 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 150000004968 peroxymonosulfuric acids Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 206010013911 Dysgeusia Diseases 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 206010044223 Toxic epidermal necrolysis Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- QVGXLLKOCUKJST-OUBTZVSYSA-N oxygen-17 atom Chemical compound [17O] QVGXLLKOCUKJST-OUBTZVSYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
536811 A7
本發明係有關一種在電極或連接層之間具有較少寄 生電容的半導體裝置，及其製造方法。 隨著半導體裝置之更大規模及更高的整合度，故該等 半導體裝置的最小處理尺寸已幾近於〇1 μπι，此將使以光 U影技術來製成該等最小紋路變得愈來愈困難。有見於該 等紋路在製造上的困難，故僅使用單純的矩形紋路，而不 使用傳統的斜向紋路及複雜結構的紋路之元件製造技術， 乃被深入研發。 月b使用簡單的矩形紋路來製成之習知的半導體裝 置，將參照第68A圖來說明。第68A圖係為一典型膜層的平 面圖，乃示出一習知半導體裝置的結構。 矩幵y衣置區302乃被該石夕基材主平面上之一裝置隔絕 膜來形成參差狀（該區在第68A圖中係被一點鍵線來示 出）。當由該圖中的矽基材上方視之，乃設有許多的傳訊線 304縱向地延伸，而該裝置隔絕膜係覆設其上。該等傳訊線 3〇4會延伸於該各裝置區3〇2中。源極/汲極擴散層則會被設 在該衣置£中之該寻傳说線3 〇 4的兩側上。一側壁絕緣膜 3〇6會被設在該等傳訊線3〇4的側壁上。接觸孔塞3〇8、31〇 寻3被埋入該寻傳όίΐ線3 0 4之間的區域中，而連接於該等源 極/沒極擴散層。被埋設於各裝置區3〇2中央部份的接觸孔 塞308等，將會沿該等傳訊線304延伸的方向來延伸，並重 疊該裝置隔絕膜。而被埋入於各裝置區3 02兩端部份的接觸 孔塞3 10等，則僅會被設在該等裝置區3〇2中。在其上設有 該等傳訊線304及接觸孔塞308、310等之矽基材上， 有 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填窝本頁)
4 536811 A7 ____Β7__ 五、發明説明（2 ) 位元線3J2等，係經由一覆蓋該等傳訊線3〇4與接觸孔室 308、3 10之絕緣膜來連接於該等接觸孔塞3〇8，並設有電容 器等（未示出）亦經由該絕緣膜來連接於接觸孔塞3 1 〇等。 一包含一 DRAM的半導體裝置即可被製成，該]〇11八1^ 乃含有多數的記憶胞元，其各含有一電晶體及一電容器， 而係僅使用矩形紋路來製成。 在第68A圖所示的習知半導體裝置中，該等位元線3 12 及源極/汲極擴散層等係經由該等接觸孔塞3〇8來互相連 接，因此，該等裝置區302、傳訊線304、位元線3 12等，能 被製成於簡單的矩形紋路中。該氮化石夕膜或其它的側壁絕 緣膜306係被設在傳訊線3〇4的側壁上，故可使供該等接觸 孔塞308、310埋入之接觸孔等，能藉與該等傳訊線3〇4自行 對準而來形成。因此，沿著該傳訊線304之延伸方向來伸展 的長接觸孔塞3 08等，會與該等傳訊線3 透過該側壁絕緣 膜306(圖中之陰影部份）來電容耦合，結果在傳訊線3〇4與 位元線3 12之間的寄生電容將會增加。 在與該等位元線312自行對準來製成儲存電極的接觸 孔時，例如為氮化矽膜之側壁絕緣膜314亦會被設在該等位 元線312的側壁上，此將會使該等位元線312與儲存電極之 間的寄生電容增加。 故，在該習知的半導體裝置中，乃須要減少，如第68β 圖中所示之，在各傳訊線3〇4之間，各位元線312之間，在 傳訊線304與位元線312之間，在傳訊線3〇4與接觸孔塞 308、3 10之間，以及在位元線312與儲存電極等之間的寄生 本紙張尺度適用中國國家標準（⑽）A4規格（21〇><297公楚） (請先閱讀背面之注意事項再填窝本頁) ，裝丨 •訂· :線， 5 五、發明説明（3 ) 電容。 不只在僅使用矩形圖案㈣成紋路的DRAM之記憶裝 置中，、而且在具有其它圖案的dram之記憶裝置，如sram 等或八匕的裝置中，如邏輯裝置等，亦皆須要減少在各 連接層之間的寄生電容。 本發明之-目的即為提供一種半導體裝置，其係能減 少各電極之間，或各連接層之間的寄生電容者；。 依據本發明之-態樣，乃在提供一種半導體裝置，包 含：一第-絕緣膜設在-半導體基材上；一第二絕緣膜設 在該第一絕緣膜上而具有一開巧；及一導體至少設在該開 孔内；-空穴設在第-絕緣膜中，而其周緣乃對應於該開 孔的形狀。 依據本發明之另-態樣，乃在提供一種製造半導體裝 置的方法，包含下列㈣··在一半導體基材上形成一第一 絕緣膜’在該第-絕緣膜上形成一第二絕緣膜，其具有與 第一絕緣膜不同的㈣特性；在該第二絕緣膜上形成一開 孔至少下達於該第一絕緣膜；在至少該開孔内製成一導體 接觸該第二絕緣膜；引入一姓刻劑滲入穿過該第二絕緣膜 與該導體間的介面，來蝕刻該第一絕緣膜而在該第二絕緣 膜底下形成一空穴。 如上所述，依據本發明，該空穴會被形成於各電極之 間，或各連接層之間的區域處，而能減少該等電極或連接 層之間的介電常數，故使在該等電極或連接層間之區域中 的寄生電容可大為減低，因此，該半導體裝置將能有更高 536811 A7 B7 五、發明説明（4 的速度。 圖式之簡單說明： 第1圖為本發明第一實施例之半導體裝置的構造平面 圖。 第2圖為本發明第一實施例之半導體裝置的構造剖視 圖。 第3圖為本發明第一實施例之半導體裝置的構造立體 圖。 第4圖為一半導體晶片上之記憶胞元陣列的佈局平面 圖。 第5圖為該半導體裝置之剖視圖，乃示出其各單位胞 元陣列之間的構造。 第 6A〜6C，7A〜7C，8A〜8C，、9A〜9B、10A〜10B、 11A〜11B、12、13A〜13D、14A〜14C、15A〜15B、16A 〜16B、17A〜17B、18A〜18D、19A〜19C、20A〜20B， 及21A〜21B等各圖，皆為示出本發明第一實施例之半導體 裝置在其製造方法之各步驟中的剖視圖。 第22圖係為以製造本發明第一實施例之半導體裝置 的方法，來蝕刻一層間絕緣膜的處理說明圖。 第23圖為本發明第二實施例之半導體裝置的構造剖 視圖。 第24A與24B圖為本發明第二實施例之半導體裝置的 記憶胞元區之構造放大圖。
第 25A〜25C，26A〜26C、27A〜27C、28A〜28B、29A 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •訂— :線 536811
〜29C、30A〜30B、及31A〜31B等各圖，皆為示出本發明 第二實施例的半導體裝置在其製造方法之各步驟中的剖視 (請先閲讀背面之注意事項再填寫本頁) 圖。 第32A與32B圖為以掃描電子顯微鏡來觀察本發明第 二實施例之半導體裝置的截面構造之結果。 第33圖為本發明第三實施例之半導體裝置的構造剖 視圖。 第34A與34B圖為示出本發明之第三實施例的半導體 裝置在其製造方法之各步驟中的剖視圖。 第35圖為本發明第四實施例之半導體裝置的構造剖 視圖。 •訂— 第 36A〜36C，37A〜37B，38A〜38C及 39A〜39B 等各 圖’皆為示出本發明第四實施例之半導體裝置，在其製造 方法之各步驟中的剖視圖。 第40圖為本發明第四貫施例之一修正例的半導體裝 置及其製造方法的剖視說明圖。 第41圖為本發明第五實施例之半導體裝置的構造剖 視圖。 第42A〜42B，及43A〜43B等各圖，皆為示出本發明 第五實施例之半導體裝置在其製造方法之各步驟中的剖視 圖。 第44圖為本發明第六實施例之半導體裝置的構造剖 視圖。 第45A〜45B，及46A〜46B等各圖，皆為示出本發明 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公營） 536811 五、發明説明（ 第六實施例之半導體裝置在其製造方法之各步驟中的剖視 圖。 第47圖為本發明第七實施例之半導體裝置的構造剖 視圖。 第48A〜48B，49A〜49B，及50A〜50B等各圖，皆為 不出本發明第七實施例之半導體裝置在其製造方法之各步 驟中的剖視圖。 第5 1圖為本發明之第八實施例的半導體裝置之構造 平面圖。 第52A與52B圖為本發明第八實施例之半導體裝置的 構造剖視圖。 第 53A〜53C，54A〜54B，55A〜55B，及 56A〜56B 等 各圖，皆為示出本發明第八實施例之半導體裝置在其製造 方法之各步驟中的剖視圖。 第57A與57B圖乃示出在本發明第八實施例之半導體 裝置的製造方法中，一層間絕緣膜之蝕刻處理的說明圖。 第5 8A與58B圖為本發明第九實施例之半導體裝置的 構造平面圖。 第59圖為本發明第九實施例之半導體裝置的構造剖 視圖。 第60A〜60D，61A〜61C，62A〜62B，及63等各圖， 皆為示出本發明第九實施例之半導體裝置在其製造方法之 各步驟中的剖視圖。 第64 A圖為本發明第九實施例之一修正例的半導體裝 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） ------------------------裝------------------、可------------------線· C請先閲讀背面之注意事項再填寫本頁) 9 536811 A7 — ----—-~ _ B7________ 五、發明説明（7 ) '--- 置及其製造方法的平面說明圖。 第64B圖為本發明第六每始^ 乃弟九貝％例之一修正例的半導體裝 置及其製造方法的剖視說明圖。 第65圖為本發明第-修正實施例之半導體裝置的構 造剖視圖。 第66圖為本發明第二修正實施例之半導體裝置的構 造剖視圖。 第67A與67B圖為本發明第三修正實施狀半導體裝 置的構造剖視圖。 第68A與68B圖為習知半導體裝置的構造平面圖。 [第一實施例]
本發明第一實施例之半導體裝置及其製造方法，現將 參照第 1 〜5 ’ 6A〜6C、7A〜7C、8A〜8C、9A〜9B、10A 〜10B、11A 〜11B、12、13A 〜13D、14A 〜14C、15A 〜15B、 16A〜16B、17A〜17B、18A〜18D、19A〜19C、20A〜20B、 21A〜21B，及22等各圖來說明。 第1圖為本發明第一實施例之半導體裝置的平面圖， 乃示出其結構。第2圖為該實施例之半導體裝置的構造剖視 圖。第3圖為該實施例之半導體裝置的構造立體圖。第4圖 為一平面圖示出一半導體晶片上之記憶胞元陣列的佈局。 第5圖為該半導體裝置之剖視圖，示出在各單位胞元陣列之 間的結構。而第6A〜6C，7A〜7C，8A〜8C，9A〜9B，10A 〜10B，1 1A〜11B，12，13A〜13D，14A〜14C，15A〜15B， 16A〜16B，17A〜17B，18A〜18D，19A〜19C，20A〜20B， 10 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 536811 A7 ---~---— B7_ 五、發明説明（8 ) ' ---— 2 1B等各圖，皆為該實施例之半導體裝置在其製造 法之各步驟中的剖視圖，而可用來說明該方法。第22圖 -為以該實施例之半導體裝置的製造方法來蚀刻一層間絕緣 膜的處理說明圖。 百先，該實施例之半導體裝置的構造，將參照第1至3 圖來說日月。第2圖係沿p圖之A-A，線的剖視圖。在第… 圖中有一 έ己憶胞元區會被示於左側，而一周邊電路區會 被示於右側。 一可限界裝置區域的裝置隔絕膜1 2會被設在一矽基 材10上。閘電極20、22、24等皆有覆設著氮化矽膜18的上 表面，而各被設在該矽基材10上，並有閘絕緣膜14、16等 α又於其上的該裝置隔絕膜1 2，會被設在該等閘電極與矽基 材之間。源極/汲極擴散層26、28等被設在該矽基材1〇中， 而位於閘電極2〇等的兩側。故，包含該等閘電極2〇，及源/ 汲極擴散層26、28等的記憶胞元電晶體等即可被製成。該 寻問電極2 0的功能係如同第1圖中所示之導電膜製成的傳 汛線等。源/汲極擴散層36等亦被設在該矽基材1〇中，而位 於閘電極24的兩側。故，包含有該閘電極24及源/汲極擴散 層36等之周邊電路電晶體乃被製成。 層間絕緣膜3 8、4 8寺乃被覆設在該具有記憶胞元電晶 體及周邊電路電晶體設於其上的石夕基材上方。在具有記憶 胞元電晶體及周邊電路電晶體設於其上的矽基材上，乃設 有位元線64等經由孔塞56、44等來連接於源/汲極擴散層26 等，及一連接層66經由一孔塞58連接於閘電極22，及一連 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填窝本頁)
訂I :線 11 五、發明説明（9 ) 接層68經由一孔塞60連接於源/汲極擴散層36。一氮化矽膜 62被設在該等位元線64及連接層66、68上。該等位元線 係被多數地製成，而交又該等傳訊線來延伸。 在其上設有位元線64及連接層66、68等之層間絕緣膜 48上，亦設有一層間絕緣膜72。孔塞76等會被埋設在層間 絕緣膜72、48中，而連接於孔塞46等。筒狀的儲存電極84 等係設在該等孔塞76上，而經由孔塞76、46來連接於源/ 汲極擴散層28。一層間絕緣膜78係設在未設有儲存電極料 的層間絕緣膜72上。板電板92會被設來覆蓋該等儲存電極 84,而有一電容介電膜9〇介設於其間。故，該儲存電極討、 電容介電膜90及板電極92等會構成電容器。 有一層間絕緣膜94設在該設有電容器的層間絕緣膜 78上。在該層間絕緣膜94上乃設有一連接層1〇4經由一孔塞 1〇〇連接於該板電極92，及一連接層106乃經由一孔塞1〇2 連接於前述連接層68。有一層間絕緣膜丨〇8設在該具有連接 層104、106的層間絕緣膜94上。有一連接層112被設在該層 間絕緣膜108上，而經由一孔塞11〇來連接於連接層⑺々。 故，一包含多數記憶胞元的DRAM即可被製成，該等 ό己憶胞元乃各含有一電晶體及一電容器。 於此，依據本實施例之該半導體裝置的主要特徵係在 於··該等層間絕緣膜38、48、72及側壁絕緣膜34，會被由 各傳訊線（閘電極20)之間的區域，及位元線料之間的區 域，以及傳訊線20與位元線64之間的區域等來除掉，而有 一空穴88會被形成於該等區域中。在具有該等構造的半導 536811 A7 B7 五、發明説明（10 體裝置中，該空穴88(介電常數約為丨）之介電常數係小於氧 化矽膜（介電常數約為4)，及氮化矽膜（介電常數約8·5)，而 被ό又在該4傳訊線20之間，位元線64之間，及傳訊線2〇與 位元線64之間的區域中，而可使介於該等傳訊線2〇之間， 位元線64之間，及傳訊線20與位元線64之間的寄生電容能 被大大地減少。 當在上述之各區域中來形成空穴88時，於其製造步驟 中’乃必須避免形成該空穴8 8之頂板的層間絕緣膜7 8崩 塌。但，在本實施例的半導體裝置中，該層間絕緣膜78會 被設在位元線64上的氮化矽膜62所支撐，且該等位元線64 會被柱塞44、56所支撐，故該層間絕緣膜78絕不會崩塌。 沒有空穴88被設在周邊電路區中，因此，在該周邊電路區 中亦絕不會發生該層間絕緣膜78的崩塌現象。 通常，如第4圖所示，有多數個單位胞元陣列會被設 在一半導體晶片上，並有一周邊邏輯電路會被設來環繞該 等記憶胞元陣列。在該等半導體晶片中，該等空穴88會被 設在每一單位胞元陣列中（見第5圖）。 當該空穴8 8達到預切刻劃線時，將會有《一種危險，即 在切割成晶片之後，例如對水分的組抗力等將會劣化。因 此’該等空穴88會被控制不能達於刻劃線。 再來，製造該實施例之半導體裝置的方法，將參照第 6Α〜6C，7Α〜7C，8Α〜8C，9Α〜9Β，10Α〜10Β，11Α〜 11Β ’ 12，13Α〜13D，14Α〜14C，15Α〜15Β，16Α〜16Β， 17Α〜17Β，18Α〜18D，19Α〜19C，20Α〜20Β，及 21Α〜 本紙張又度適用中國國家標準（CNS) Α4規格（210X297公釐） 13 (請先閲讀背面之注意事項再填寫本頁)
訂I :線 536811 A7 B7
五、發明説明（U 21B荨各圖來說明。其中第6A〜6C，7A〜7C，8A〜8C， 9A〜9B，10A〜10B，11A〜11B，及12圖等乃示出該半導 體裝置沿第1圖之A-A，線的剖視圖。而第13A〜13D，14a 〜14C，15A〜15B，16A〜16B ,及17A〜17B等各圖，乃 不出該半導體裝置沿第1圖的B-B，線之剖視圖。第18A〜 18D，19A〜19C，20A〜20B，及21A〜21B等各圖，係示 出5亥半導體裝置沿第1圖的C - C ’線之剖視圖。 首先，該裝置隔絕膜12會被例如以STI(淺槽隔離）法來 設在一矽基材ίο的主表面上。（見第6八，13A，18A圖） 嗣，該等氧化矽膜的閘絕緣膜14，16等，會被以例如 熱氧化法來設在被該裝置隔絕膜丨2所限界的該各裝置區 中。該閘絕緣膜14係可供記憶胞元電晶體之用，而閘絕緣 膜16則可供周邊電路電晶體使用。 然後’有一摻雜的多晶矽膜及一氮化矽膜，會被例如 以CVD法，來依序沈積在該整個表面上，且該膜層會被圖 案化’而形成頂面覆有該氮化矽膜18的閘電極2〇、22、24 等（參見第6B圖）。閘電極20係為記憶胞元電晶體的閘電極 (傳汛線），而閘電極22，24等可為周邊電路電晶體所用。 該閘電極22乃以連接上方導電層的部份來表示。該等閘電 極20、22、24並不一定要由單層的多晶矽結構來製成，而 亦可由多層矽化物結構，多金屬結構，金屬膜或其它者等 來製成。 嗣，以該等閘電極20，24作為罩幕，離子會被植入而 在該矽基材10中位於閘電極2〇的兩側處，來形成該等源/ 本紙張尺度適用中國國家標準（Cns) A4規格（210X297公爱) (請先閲讀背面之注意事項再填寫本頁) •、訂— 14 發明説明（12 ) 汲極擴散層26、28，及製成雜質擴散區30，其即在該矽基 材10中之閘電極24兩側的LDD區域或延伸區域（見第6C、 13B及 18B圖）。 嗣’有一例如為5〜20nm厚的氮化矽膜32，及一例如 為70nm厚的氧化矽膜34,將會被以例如CVD法來接續沈積 在整個表面上。 然後，以該氮化矽膜32作為擋止層，該氧化矽膜會被 钱口 故’ 4氧化石夕膜的側壁絕緣膜3 4即會被形成於閘電 極20，22，24的側壁上，而先前該氮化矽膜18與32已被設 於該等閘電極上。在該記憶胞元區中，因為各閘電極20之 間的間隙很小，故會被該側壁絕緣膜34所填滿。 該氮化矽膜32係在一後續步驟中，當該側壁絕緣膜34 等要被蝕去時，可用來防止該裝置隔絕膜12被蝕刻。但， 該氮化矽膜3 2在該裝置隔絕膜丨2係由一種蝕刻特性與該側 壁絕緣膜34不同之薄膜（例如氮化矽膜）來製成的情況下， 則不一定須要。 嗣，以該閘電極24及側壁絕緣膜34來作為罩幕，離子 會被植入而形成高度摻雜區。故，該LDD結構或延伸結構 的源/汲極擴散層36即會形成於該矽基材丨〇中之閘電極24 的兩側。 故，包含閘電極20及有源/汲極擴散層26、28等被形成 於該閘電極20兩側之矽基材10上的記憶胞元電晶體，將被 製成於該記憶胞元區域中，且在周邊電路區中，將會形成 匕έ閘龟極24，及设在該等閘電極24兩側之石夕基材1 〇中的 536811 A7 B7 五、發明説明（is ) 源/汲極擴散層36之周邊電路電晶體等（見第7A、13C、18C 圖）。 嗣，有一例如500 nm厚的氧化矽膜會被例以CVD法來 形成於整個表面上，且該氧化矽膜的表面會被以化學機械 拋光（CMP)法或其它手段來拋光，直到該氮化矽膜18曝 現，而來形成該層間絕緣膜38，其具有平坦化的表面，且 由該氧化矽膜所製成（見第7B、13D、18D圖）。 然後，該源/汲極擴散層26、28上的側壁絕緣膜34，會 與該閘電極20及氮化矽膜32自行對準，並被以微影法及蝕 刻來圖案化，而製成接觸孔40等下達至擴散層26上的氮化 石夕膜32，及接觸孔42等下達至擴散層28上的氮化矽膜32。 嗣，在該等接觸孔40，42底部的氮化矽層32會被以乾 蝕刻來選擇性地除去，而分別使該等源/汲極擴散層26、28 曝露於該等接觸孔40、42中。 嗣’孔塞44、46等會被分別埋設於該等接觸孔4〇、42 中（見第7C、14A、19A圖）。例如，一摻雜多晶矽膜會被以 CVD法來沈積並蝕回，而僅在該等接觸孔4〇、42中留下該 払雜夕曰曰石夕膜，來製成由該摻雜多晶石夕膜所形成的孔塞 44 、 46等。 然後’ 一例如100 nm厚的氧化矽膜會被例以CVD法來 沈積在整個表面上，而形成氧化矽膜的層間絕緣膜48。 嗣，該等層間絕緣膜48、3 8及氮化矽膜18、32會被以 礆影法及蝕刻來圖案化，而形成下達該等孔塞料的接觸孔 5〇及下達該閘電極22的接觸孔52 ,以及下達該源/汲極擴 本紙張尺度適用中國國家標準（cns) A4規格（21〇Χ297公釐） 16 536811 A7 B7 五、發明説明（Μ 散層36的接觸孔54等。 然後，一Ti膜，一TiN膜，及一 W膜等會被以例如CVD 法來接續地沈積在該整個表面上，然後被拋光磨平直到該 層間絕緣膜48的表面曝現。故，由被埋設在各接觸孔50、 52、54中之W膜、TiN膜、Ti膜所形成的孔塞56、58、60 等，將會被製成（見第8A、14B、19B圖）。孔塞56並未見於 第8A圖的截面中，但其係以虛線來表示，俾使該等孔塞56 與其它構件的位置關係能夠清楚示出。 嗣，一 50 nm厚的W膜，及一 200 nm厚的氮化石夕膜會被 例如以CVD法來接續沈積在該整個表面上，並會被圖案化 而來形成該等位元線64，其頂面乃覆設該氮化矽膜62並經 由孔塞56、44連接於源/汲極擴散層26 ;及該連接層66其頂 面覆設該氮化矽膜62，並經由孔塞58連接於閘電極22 ;以 及連接層68其頂面覆設該氮化矽膜62，並經由孔塞60連接 於源/汲極擴散層36。 然後，一例如5〜20 nm厚的氮化石夕膜，會被以例如CVD 法來沈積在整個表面上，並被蝕回而形成位元線64側壁 上，與該等連接層66、68以及氮化矽膜62之側壁上的側壁 絕緣膜70(見第8B、14C、19C圖）。該等位元線64並未見於 第8B圖的戴面中，但其係被以虛線來表示，俾使該位元線 64與其它構件的位置關係能被清楚示出。 嗣，有一例如500 nm厚的氧化石夕膜會被以例如CVD法 來沈積在整個表面上，且該氧化矽膜的表面會被以CMP法 來拋光，直到該氮化矽膜62曝現，而來形成表面平坦之氧 17 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） Ϊ36811 A7 B7 五、發明説明（l5 ) 化矽膜製成的層間絕緣膜72。 然後，接觸孔74等會被以微影法及蝕刻來設在層間絕 緣膜72、48中，而下達於孔塞46等。該等接觸孔乃能藉與 設在位元線64上的氮化矽膜62，及側壁絕緣膜70等自行對 準而來開孔。 嗣，孔塞76等會被埋入開設於層間絕緣膜72、48中的
接觸孔74内（見第8C、15A、20A圖）。例如，一Ti膜，一TiN Η 膜，及一 W膜會被以CVD法來接續地沈積，並藉$法或蝕 回而被選擇性地保留在該等接觸孔74中，而來形成由W 膜、TiN膜、及Ti膜所製成的孔塞76等。 製成該孔塞76的材料並不限於W膜、TiN膜及Ti膜，例 如，Ru膜亦可被用來取代Ti膜作為接觸金屬，WN膜及NbN 膜等亦可被用來取代TiN膜作為障壁金屬，而Ru膜、Pt膜、 TiN膜等，夺可被用來取代該W膜。該等材料皆具有優良的 抗氧化性，及能使儲存電極84與孔塞76之間的接觸特性避 免劣化的功效。因，當該電容介電膜90被製成時，時常會 有一種狀況，即該等孔塞％會經由儲存電極84而被氧化， 故該等儲存電極84與孔塞76之間的接觸特性常會變差。 但，因該等孔塞76係由良好抗氧化性的該等材料來製成， 故該等孔塞的氧化將可被防止，而將能避免儲存電極84及 孔塞76之間的接觸特性劣化。 嗣，有一40〜80 nm厚的氮化石夕膜，及一例如900 nm 厚的氧化矽膜，會被以CVD法來沈積在整個表面上，而形 成該氮化矽膜的層間絕緣膜78，以及氧化矽膜的層間絕緣 18 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 536811 五、發明説明（16 膜80 〇 然後，該等層間絕緣膜80、78會被以微影法及回姓來 θ案匕開叹下達於孔塞76等之開孔見第Μ、⑽、 20B1])。4等開孔82係被設在要形成儲存電極的區域中。 ㈣例如3G nm厚的Ru^會被以CVD法來設在整個 表面上。該Ru膜即會成為儲存電極。 要形成該等儲存電極的導電膜材料，乃必須選擇呈有 與該電容介電膜具有良好相容性，並至少對層間絕緣膜78 :、有不佳的黏(·生者。當—鐵電膜或高介電常數膜被用來作 為電谷介電膜’且-氮化石夕膜被用來作為該層間絕緣膜 :8時’-貴金屬’例如Ru(釕）’pw等乃可被使用。在本 :明書中’對一層間絕緣膜具有不佳的黏性係指一種狀 態，即在以氫氟酸類的水溶液來濕姓刻時，該溶液會渗入 儲存電極與該層間絕緣膜之間。 在本發明之該半導體裝置中，其層間絕緣膜80係由氧 化夕膜衣成，故在形成該儲存電極的導電膜與層間絕緣膜 之間的黏性並不佳。但是’在本發明之製造該半導體裝 置的方法中，該層間絕緣膜80將在一後續步驟中會被全部 蝕掉，故形成該等儲存電極的導電膜與層間絕緣層8〇之間 縱有良好黏性，亦不會對本發明形成功能上的礙障。 然後，一 SOG膜會被例如以旋塗法來沈積在整個表面 上。該SOG獏的功能乃形如一内部保護膜，而可在一後續 步驟中當緒存電極被抛光形成時，能夠保護該等儲存電極 的内。卩區域。該SOG膜亦可例如以光阻膜來替代。 本紙張尺度_ A4規格（雇297公着了
------------------------裝—— (請先閲讀背面之注意事項再塡寫本頁) .訂— :線丨 19 536811 A7
536811 五、發明説明（18 ) 的層間絕緣膜72、48、38,及側壁絕緣膜34等被蝕刻。 該蝕刻係呈等向性地來進行，即幾乎係呈球狀地前進 穿過儲存電極84與該層間絕緣膜78之間的介面。因此，該 等層間纖緣膜72、48、38及側壁絕緣膜34的钱刻表面，將X 曰反應該等儲存電極84底面的形狀。但事實上，由於$在 位元線64上的氮化矽膜62乃靠接於層間絕緣膜78，故蝕刻 會被限制在沿傳訊線（閘電極2〇)所延伸的方向。即，在詨 等位元線64延伸的方向，蝕刻會等向性地進行通過儲存電 極84與層間絕緣膜78之間的介面。另一方面，沿該等傳气 線延伸的方向，對該等傳訊線上之層間絕緣膜料等的蝕 刻，在位元線64之間的層間絕緣膜72被蝕至底部之後，即 會沿該等傳訊線的延伸方向來進行。因此，當以平面視之， 所顯示的蝕刻距離會以一相當於該等位元線64的高度之量 來減小（苓見第22圖）。即，該等層間絕緣膜72、48、“及 側壁絕緣膜34的蝕刻表面，基本上會有一對應於儲存電極 84底面的形狀，但會因為該等位元線料及傳訊線的排列而 受到限制。 該空穴88會在儲存電極84與層間絕緣膜72等互相接 觸之處，大大地減少面積。因此，即使該儲存電極84係由 在氧化矽膜中具有高擴散係數的材料，例如Ru來製成，仍 可能造成重金屬污染的危險，該空穴88會阻擋散及達 到石夕基材10的路徑。故，該空穴88亦會產生減少线漏電流 的作用來改善納電特性。 嗣，有一例如10〜30nm厚的Ta2〇5膜、BST膜、Ti〇膜、 本紙張尺度適用中國國家標準（_) A4規格（21〇><297公复）
裝—— (請先閲讀背面之注意事^再填寫本頁) •訂 :線- 21 536811 A7 五、發明説明（l9 ) ON膜、Al2〇3膜、SBT膜、ST0膜或其它的介電膜等，會被 以CVD法來沈積在整個表面上，而形成介電膜的電容二電 膜90(見第10B、17A圖）。 形成該空六88的蝕刻係將蝕刻劑引入該等儲存電極 84與層間絕緣膜78間之介面的空隙中而來進行，但該2隙 很窄而足供層間絕緣膜78來支撐儲存電極84。因此，在蝕 刻過程中，該等儲存電極絕不會崩塌。該間隙會被電容介 t賴所封閉，且在賴爾形叙後，該相絕緣㈣ 及儲存電極84的結構將會更為穩固。 若額外地製成開孔並經由該等開孔來蝕刻底下的絕 緣膜，以形成該空穴的製造概念，則須要一增加的步驟在 蝕刻完後封閉該等開孔。但本實施例之半導體裝置的製造 方法，乃可藉形成該電容介電膜9〇而來達到相同的效果， 並不須要增加製程步驟。 然後，有一例如50〜300 nm厚的RU膜會被以CVD法來 沈積在整個表面上，並藉微影法及蝕刻來圖案化，而製成 I Ru膜的板龟板92(見第1、17B、21B圖）。該板電極92 的材料乃可依據與該電容介電膜90的相容性而來適當地選 擇，如同該等儲存電極84的材料一般。 ㈣’有一例如1500 nm厚的氧化矽膜會被以如cvd法 | 來沈積在正個表面上’且其表面會被以例如CMp法來平坦 化，而製成具有平坦表面的氧化矽膜之層間絕緣膜94。 然後’该等層間絕緣膜94、78，及氮化矽膜62會被以 微影法及鼓刻來圖案化，而形成下達於該板電極92的接觸 械張尺錢财_緒^^14規格⑽-- 536811 A7 B7 的 五、發明説明（20 ) 孔96，及下達於連接層68的接觸孔98等。 嗣，有一Ti膜，一TiN膜，及一 W膜會被以例如CVD法 來接續地沈積在整個表面上，然後被拋光直到該層間絕緣 膜94的表面曝現。故，該等w膜、TiN膜、及Ti膜的孔塞1〇〇、 102等，將會被埋設在接觸孔96、98中（第11β圖）。 然後，經由孔塞1〇〇連接於板電極92的連接層1〇4，經 由孔塞102連接於連接層68的連接層106，覆蓋該等連接層 104、106的層間絕緣膜1〇8，埋設在該層間絕緣層1〇8中而 連接於連接層104的孔塞11〇等，及經由該等孔塞11〇來連接 於連接層104的連接層112等，皆會按須要來被設在該層間 絕緣層94上（見第12圖）。 故，一包含許多記憶胞元的DRAM即會被製成，該等 記憶胞元乃各含有一電晶體及一電容器。 如上所述，依據本發明，該空穴會被設在各傳訊線之 間的區域，各位元線之間的區域，及傳訊線與位元線之間 的區域中，而可使在各傳訊線之間，各位元線之間，及傳 说線與位元線之間的寄生電容大大地減少。 在製造該寺空穴時’係引入餘刻劑來通過該儲存電極 與層間絕緣膜之間的介面，而不必以額外的微影步驟及钱 刻步驟來形成供製造該空穴的開孔。供製成該空穴的钱刻 步驟乃可利用曝現該等筒狀儲存電極的外表面之餘刻牛 驟。用來供蝕刻的開孔等係為細微隙縫，其可在形成—所 述的電容介電膜時被容易地封閉。因此，並不須有封閉^亥 等開孔之額外的步驟。故，本發明之減少寄生電容的目 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -----------------------裝------------------訂------------------線· (請先閱讀背面之注意事項再填寫本頁) 536811 A7 B7 _ 五、發明説明（21 ) 將可達成，而不必有複雜的製造步驟。 [第二實施例] 本發明之第二實施例的半導體裝置及其製造方法，將 參照第 23、24A 〜24B，25A 〜25C，26A 〜26C，27A 〜27C， 28A〜28B，29A〜29C，30A〜30B，31A〜31B，及 32A〜 32B圖等來說明。本實施例與上述第一實施例中相同的構 件，將會以相同的標號來表示，而不再冗複，或會簡化其 說明。 第23圖為本實施例之半導體裝置的構造剖視圖。第 24A及24B圖為本貫施例之半導體裝置的構造放大剖視 圖。第 25A〜25C，26A〜26C，27A〜27C，28A〜28B，29A 〜29C ’ 30A〜30B，及31A〜31B圖等，為本實施例的半導 體裝置在其製造方法之各步驟中的剖視圖。第32A與32B 圖為以一掃描電子顯微鏡來觀察本實施例的半導體裝置之 截面構造的結果。 首先’本實施例的半導體裝置之結構將參照第23、24A 與24B圖來說明。第23圖為沿第1圖中之A_A，線的剖視圖。 第24A圖為沿第1圖中的A-A’線之記憶胞元區的放大剖視 圖。第24B圖為沿第丨圖中的B-B，線之記憶胞元區的放大剖 視圖。 如第23圖所示，本實施例之該半導體裝置基本上與前 述第-實施例相同。而本實施例之半導體裝置的主要特徵 係在於：該空穴88亦被設在傳訊線（閉電極2〇)與孔塞料、 46之間（見第24A圖），及位元線64與孔塞％之間 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
24 536811 A7 B7 五、發明説明（22 ) 圖）。具有如此結構的半導體裝置，將能夠大大地減少該等 傳訊線20與孔塞44之間，傳訊線20與孔塞46之間，及位元 線64與孔塞76之間的寄生電容。 再來，製造本實施例之半導體裝置的方法，將參照第 25A〜25C，26A〜26C，27A〜27C，28A〜28B，29A〜29C， 30八〜308，及31八〜316圖等來說明。第25八〜25(：，26八 〜26C，27A〜27C，及28A〜28B圖等，係該半導體裝置在 其製造方法之各步驟中，沿第1圖中之A-A’線的剖視圖。而 第29A〜29C，30A〜30B，31A〜31B圖等，則為該半導體 裝置在其製造方法之各步驟中，沿第1圖中之B-B’線的剖視 圖。 首先，在例如相同於第一實施例之半導體裝置的製造 方法中，一裝置隔絕膜12，記憶胞元電晶體，周邊電路電 晶體，一氮化矽膜32，側壁絕緣膜34，層間絕緣膜38等將 會被製成。於本實施例中，該氮化矽膜32的厚度係例如為 10 nm 〇 嗣，在源/汲極擴散層26、28上的側壁絕緣膜34，將會 與閘電極20及氮化矽膜32自行對準，而被以微影法及蝕刻 來圖案化，俾在該擴散層26上製成下達該氮化矽膜32的接 觸孔40，及在擴散層28上製成下達該氮化矽膜32的接觸孔 42等。 嗣，有一 20 nm厚的氧化石夕膜會被以例如CVD法來沈 積在整個表面上。 然後，該氧化矽膜會被以乾蝕刻來異向性地蝕刻，而 25 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 五、發明説明（23 ) 將氧化矽膜之側壁絕緣膜114留在該等接觸孔40、42的侧壁 上0 蚋’在接觸孔40，42底面上的氮化矽膜32，會被以乾 蝕刻來選擇性地除去，以曝現在接觸孔4〇，42中的源/汲極 擴散層26，28等（見第25B圖）。 然後，孔塞44，46會被埋設在接觸孔40，42中（見第25c 圖）。該等孔塞44, 46係例如以CVD法來沈積及蝕回一摻雜 的多晶矽膜，而僅在各接觸孔4〇，42中留下該摻雜的多晶 矽膜所形成者。 嗣，一例如ίο nm厚的氧化矽膜會被以CVD&來沈積 在整個表面上，而形成該氧化矽膜的層間絕緣膜48。 然後’該等層間絕緣膜48，38，氮化矽膜18，32會被 以微影法及蝕刻來圖案化，而製成一下達孔塞44的接觸孔 5〇 下達閘電極U的接觸孔52，及一下達源/沒極擴散層 36的接觸孔54等。 嗣，有一Ti膜，一 TiN膜，及一 w膜將會被例如以CVD 法來接續沈積在該整個表面上，並會被拋光平坦化，直至 該層間絕緣膜48的表面曝現為止。由該等Ti膜、TiN膜、及 W膜所製成的孔塞56，58，60等將會被形成而埋設在該等 接觸孔50，52，54中（見第26A圖）。 嗣，有一50 nm厚之W膜及一 200 nm厚的氮化矽膜會被 以例如C VD法來接績地沈積在整個表面上，並被圖案化而 形成該等位元線64，其頂面係被該氮化矽膜62所覆蓋，並 經由孔塞56，44等來連接於源/汲極擴散層26 ;及頂面被氮 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 26 536811 A7 ----Ξ___ 五、發明説明（24 ) 化矽膜62所覆蓋，且經由孔塞5 8連接於閘電極22的連接層 66 ;以及頂面被氮化矽膜62所覆蓋，並經由孔塞6〇連接於 源/汲極擴散層3 6的連接層6 8等。 嗣，一例如10 nm厚的氮化矽膜會被以cvd法沈積在 整個表面上，並被蝕回而在該等位元線64，以及連接層66， 68等的側壁上。形成一氮化矽膜的側壁絕緣膜丨16(見第 26B、29A圖）。該側壁絕緣膜116並不一定必要。 嗣，一例如500 nm厚的氧化矽膜，會被以CVD法來沈 積在該整個表面上，且其表面會被以CMP法來拋光，直到 该氮化矽膜62曝現，而來形成一具有平坦表面的氧化矽膜 之層間絕緣膜72(見第26C、29B圖）。 嗣，接觸孔74等會被以微影法及蝕刻來形成於層間絕 緣膜72，48中，而下達至孔塞46(見第27A、29C圖）。該等 接觸孔74能與設在位元線64及側壁絕緣膜丨16上的氮化矽 膜62自行對準而來開設。 嗣，一例如20 nm厚的氧化矽膜會被以CVD法來沈積 在整個表面上，並被蝕回而在接觸孔74的側壁上形成一氧 化矽膜的側壁絕緣膜118(見第27B、30A圖）。
然後，孔塞76會被埋設於其内具有側壁絕緣膜118的接 觸孔74中（見第27C、30B圖）。該等孔塞76係可藉例如CVD 法來接續地沈積一 Ti膜、一 TiN膜、及一 W膜，再以CMP 法或蝕回，而選擇性地在接觸孔74中留下該冒膜、TiN膜及 Ti膜等來製成。 嗣，以相同於前述第一實施例的方法，來製成該等層 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ----------------------^…：-------------#------------------線 (請先閲讀背面之注意事項再填寫本頁) 27 536811 A7 B7 _ 五、發明説明（25 ) 間絕緣膜78，80，儲存電極84，及内保護膜86(第28八、31八 圖）。 然後，該層間絕緣膜80及内保護膜86會被使用例如氫 氟酸的水溶液，以濕蝕刻來蝕掉，以曝現該等儲存電極 的外表面，且在該層間絕緣膜78底下的層間絕緣膜72,48， 38等，及側壁絕緣膜34，114，118等亦會被蝕掉，因此空 穴88將會被形成於各傳訊線（閘電極2〇)之間的區域，各位 το線64之間的區域，傳訊線與位元線64之間的區域，傳訊 線20與孔塞44，46之間的區域，及位元線64與孔塞之間 的區等（見第28B、31B圖）。 該側壁絕緣膜114的底部係被氮化矽膜32及孔塞44，46 等所封閉（見第24A圖）。且在該氮化矽膜32與多晶矽膜的孔 塞44，46之間的黏性甚佳，而足以防止蝕刻劑滲入穿過該 氮化矽膜32與孔塞44，46之間的介面，來侵蝕該裝置隔絕 膜12及閘絕緣膜14。 然後，利用如同第一實施例的方法，一電容介電膜 90、板電極92、連接層1〇4、1〇6、U2等將會被製成。 故，包含有許多記憶胞元的DRAM即被製成，其中該 等記憶胞元乃各含有一電晶體及一電容器。 第32A及32B圖係示出以一掃描電子顯微鏡來觀察由 上述製造方法所製成的半導體裝置之截面構造的結果。第 32A圖乃不出含有電容器之記憶胞元電晶體區域的戴面。 第32B圖則示出在閘電極間之區域的放大截面。 在第32Λ圖中，乃可看出空穴被形成於孔塞之 而 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公爱：） (請先閲讀背面之注意事項再填寫本頁) .、τ. 28 536811 A7 _______Β7__ 五、發明説明（26 ) 位元線係在孔塞的内側。如第32B圖所示，閘電極的側壁 已被部份地除去，而在該處形成空穴。故，如第23圖所示 一般，在位元線之間以及在傳訊線之間具有空穴的構造， 乃可被完成。 未設有空穴之習知半導體裝置，及設有空穴之本實施 的半導體裝置，其各寄生電容量將會被測出。前者的寄生 電容為132.3 fF/BL。而本實施例之半導體裝置的寄生電容 為74.9 fF/BL。其寄生電容乃可減少約43%，而僅為習知半 導體裝置之寄生電容的57%左右。且，該等位元線之寄生 電容的減少，將令其可使儲存電容之每一胞元的所須電容 由30 fF/胞元減至21 fF/胞元。結果，整體的功率消耗將可 減少約25.4%。 如上所述，依據本實施例，該等空穴係被形成於各傳 訊線之間的區域，各位元線之間的區域，傳訊線與位元線 之間的區域，傳訊線與孔塞之間的區域，及位元線與孔塞 之間的區域等，故在該各傳訊線之間，各位元線之間，傳 讯線與位元線之間，傳訊線與孔塞之間，位元線與孔塞之 間等的寄生電容將可被大大地減少。 在本實施例中，該氮化矽膜的側壁絕緣膜7〇會被保留 在位元線64的側壁上，但該側壁絕緣膜7〇亦可不必被形 成’而不會在該結構與製造步驟中造成任何問題。 於本實施例中，該空穴88乃藉在下達於孔塞46的接觸 孔74中製成氧化矽膜的側壁絕緣膜118，然後將該側壁絕緣 膜Π8除去而來形成。但，該空穴88亦可被形成於位元線μ 本紙張尺度適用中國國家標準M規格（2〗〇χ297公釐） .........^.....#------------------線 (請先閲讀背面之注意事項再填寫本頁) 29 536811 A7 _____ B7 五、發明説明（27 ) 的側壁上，而係以將於後說明之本發明第四實施例的方法 來製成。 [第三實施例] 本發明之第三實施例的半導體裝置及其製造方法，將 參照第33及34 A〜34B圖來說明。本實施例與前述第一及第 二實施例相同之構件，將以相同的標號來表示，而不再冗 複，或會簡化其說明。 第33圖為本實施例之半導體裝置的構造剖視圖。第 34A〜34B圖為本實施例之半導體裝置在其製造方法各步 驟中的剖視圖。 首先’本實施例之半導體裝置的構造將參照第33與34 圖來說明。第33圖為沿第1圖之A-A，線的截面圖。 如第33圖所示，本實施例之半導體裝置基本上與第二 實施例相同。而本實施例之半導體裝置的主要特徵係在 於：有一部份被用來形成筒狀儲存電極84的層間絕緣膜8〇 會被保留在一周邊電路區中。 該半導體裝置的該等結構之一例，係藉適當地控制該 層間絕緣膜78下方之絕緣膜的蝕刻量而來形成。控制該等 層間絕緣膜78底下之各絕緣膜蝕刻量的用意及效果，將以 第34A及34B圖之本實施的半導體裝置之製造方法來說 明。第34A及34B圖係為該半導體裝置在其製造方法之各步 驟中’沿第1圖之A-A’線的剖視圖。 首先，以相同於前述第二實施例之方法，記憶胞元電 晶體，周邊電路電晶體，儲存電極84等將會被製成。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） (請先閲讀背面之注意事項再填寫本頁) 、可| 30 536811 A7 B7 五、發明説明（28 "然後，該層間絕緣膜80及内保制86會被使用例如氮 氟酸水溶液以濕餘刻來糾卓，以豸現儲存電極料等之外表 (請先閲讀背面之注意事項再填寫本頁) 面，同時在該層間絕緣膜78底下的各層間絕緣膜m， 38及側壁絕緣膜34, 114 ’ 118等，亦會被蝕掉，而來形成 空穴88(見第34B圖）。 此時，其姓刻時間將會被控制，以免該層間絕緣膜^ 底下之各層間絕緣膜72,48,38等的钱刻，會朝向周邊電 路區來太超過地進行，而在沒有結構物（例如位元線或其它 者）可支撑該層間絕緣膜78的區域處形成空穴88,致使該層 間絕緣膜78可能塌陷。 -訂丨 假使該等層間絕緣膜78，80的材料與儲存電極料的材 料具有不佳的黏性，則在該等儲存電極84與層間絕緣膜 78 80之間的介面，甚至在該姓刻的初始階段早已渗入姓 -線丨 刻劑。因此，該層間絕緣層8〇的蝕刻在由其頂面朝著底層 進行的同日守，亦會穿過儲存電極84與層間絕緣膜的介面 而來水平地進行。即使在該層間絕緣膜80已被完全除去 時，位於層間絕緣膜78底下之各層間絕緣膜72，48，“等 之蝕刻仍會繼續進行。 另一方面，該層間絕緣膜8〇為了確保充分的儲存電 合，故常會被製得非常厚。於此情況下，當儲存電極料被 製成後，在除去所有的層間絕緣膜8〇時，對該層間絕緣膜 78底下之各層間絕緣膜72，48，38等的蝕刻，將會朝向周 邊電路區過度地進行，而在沒有結構物（例如位元線或其它 者）可支撐該層間絕緣膜78的區域中來形成空穴。 本紙^^^國辦⑽）A娜UlGX297公楚） 536811 A7 ___ B7 I五、發明説明（29 ) " " — ^ 纟本實施例之半導體裝置的製造方法中，其姓刻時間 將會被控制，以防止在該層間絕緣膜78底下之各層間絕緣 g72，48 ’ 38等的#刻’朝向會使該層間絕緣膜78塌陷之 周邊電路區來超過地進行之問題。 要考量的是該蚀刻時間的控制，乃須可使該層間絕緣 膜80能被保留在該周邊電路區中，如第34B圖所示。但， 被保留的層間絕緣膜80並不會造成影響，且相反地可以產 生一種減少該記憶胞元區與周邊電路區間之階差的副作 用。該層間絕緣膜80的蝕刻會前進穿過該膜8〇與儲存電極 84之間的介面，而在該蝕刻的初期‘除掉所有在記憶胞元區 中的層間絕緣膜80，並同時留下在該周邊電路區中的層間 絕緣膜80，故該電容器的電容將不會減少。 然後’以如同岫述第一實施例的方法，一電容介電膜 90、板電極92、連接層104、106、112等將會被製成。 故，一包含許多記憶胞元的DRAM即能被製成，該等 。己fe胞元各含有一電晶體及·一電容器。 如上所述，依據本發明，形成該空穴的蝕刻程序將會 被防止過度地進行，故可避免因層間絕緣膜78塌陷而使製 造良率減少。 在本貫％例中’該層間絕緣膜8 0的餘刻量會被控制， 而得避免該層間絕緣膜78底下之各層間絕緣膜72，48，3 8 等的蝕刻朝向周邊區域過度地進行；但該等層間絕緣膜 72，48，38等之蝕刻朝向周邊區域的過度進行，亦可藉以 非摻雜的氧化矽膜來製成該各絕緣膜72，48，38等，及以 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ， (請先閲讀背面之注意事項再填寫本頁)
536811 五、發明説明（3〇 ,G膜或其匕❹刻率的材料來製成該層間絕緣膜⑼而 來防止，俾使所有的層間絕緣膜80可在該各層間絕緣膜 72 ’ 48，38等被過度地_之前，即能完全被除去。 〃亦可以將由—具有與該等層間絕緣膜78，80不同钱 ^寺性的材料（例如非結晶硬）所製成的硬罩，設在該層間 、、邑、’束膜8〇上’而使該層間絕緣膜80的姓刻僅能穿過該膜80 2儲存，極84之間的介面來進行。此將可供㈣刻被設為 把僅考1各層間絕緣膜72，48，38等之蝕刻量的情況來使 用。 於本實％例中，該半導體裝置内的層間絕緣膜等之姓 刻置，係以在第二實施例中的半導體裝置及其製造方法而 來控制，但亦可使用於第一實施例的半導體裝置及其製造 方法。 [第四實施例] 本發明第四實施例之半導體裝置及其製造方法，將參
照第 h，36A〜36C，37A〜37B，38A〜38C，及 39A〜39B 圖來說明。本實施例與前述第一至第三實施例相同的構 件，將以相同的標號來表示，而不再冗複，或會簡化其說 a月q … 第3:>圖為本實施例之半導體裝置的構造剖視圖。第 36A〜36C，37A〜37B，3 8A〜38C，及第 39A〜39C 圖等， 皆為本實施例之半導體裝置在其製造方法各步驟中的剖視 圖。 首先’本實施例之半導體的構造將參照第3 5圖來說 ------------------------裝—— (請先閲讀背面之注意事項再填寫本頁) ------tr- :線丨 本紙張尺度適用中國國家標準（CNS〉M規格（21〇><297公釐） 536811 五、發明説明（ 明。第35圖係沿第1圖之A-A，線的截面圖。 (請先閲讀背面之注意事項再填寫本頁) 如第35圖所示，本實施之該半導體裝置基本上係與前 述第一實施例相同。而本實施例之半導體裝置，其主要特 、糸在於°玄專空穴8 8係被設在層間絕緣膜4 8中，而該層 間絕緣膜38以及靠近傳訊線20的側壁絕緣膜34則未被除 去。本實施例之半導體裝置的特徵亦在於：所有在位元線 之側壁上的側壁絕緣膜皆會被除去，而在該處形成空穴88。 具有該等構造的半導體裝置，不能如第一至第三實施 例一般地，來減少在傳訊線之間，及傳訊線與孔塞之間的 寄生電容，但在傳訊線與位元線之間，及位元線與孔塞之 間的寄生電容，將能被大大地減少。 在本實施例之半導體裝置中，位於層間絕緣膜48底下 的絕緣膜並不會被除去，故形成該空穴88的蝕刻時間將可 縮短。因此，當利用第三實施例的方法來製造該半導體裝 置時，被保留在層間絕緣膜78上的層間絕緣膜將會更厚（見 第3 5圖）。所以，將會產生一種作用，即在記憶胞元區與周 邊電路區之間的階差將能更為減小。 其次，本實施例之該半導體裝置的製造方法，將參照 第36A〜36C，37A〜37B，38A〜38C，及39A〜39B圖來說 明。第36A〜36C，及37A〜37B圖為該半導體裝置在其製 造方法之各步驟中’沿第1圖之A-A，線的剖視圖。第38A〜 38C，39A〜39B圖則為該半導體裝置在其製造方法之各步 驟中，沿第1圖之B-B’線的剖視圖。 首先，圮憶胞元電晶體，周邊電路電晶體，層間絕緣 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 34 536811
五、發明説明（32 ) 膜38等，會被以相同於第一實施例的方法來被製成。在本 貫施例的半導體裝置及其製造方法中，並不一定須要製成 該氮化矽膜32。 嗣’ 一例如20 nm厚的氮化矽膜會被以CVD法來沈積 在整個表面上，以形成氮化矽膜的蝕刻擋止膜12〇。 嗣’ 一例如100 nm厚的氧化矽膜會被以CVD法來設在 遠姓刻擔止膜120上，而形成氧化矽膜的層間絕緣膜48。 然後，該等層間絕緣膜48，蝕刻擋止膜120，層間絕 緣膜38，及氮化矽膜18，32等，將被以微影法及蝕刻來圖 案化，而形成一下達於孔塞44的接觸孔50，一下達於閘電 極22的接觸孔52，及一下達於源/汲極擴散層36的接觸孔54 嗣，有一 Ti膜，一 TiN膜，及一 W膜會被以CVD法來接 續地沈積在該整個表面上，並被拋光成平面，直到該層間 絕緣膜48的表面曝現為止。故，由該等w、TiN、Ti膜等形 成的孔塞56，58，60將會被製成，而埋設於接觸孔5〇，52， 54中（見第36A，38A圖）。 嗣，有一 50 nm厚的W膜，及一 200 nm厚的氮化矽膜會 被以CVD法來接續地沈積在整個表面上，並被圖案化而來 製成該等位元線64，其頂面係被氮化矽膜62所覆蓋，且經 由孔塞56，44連接於源/汲極擴散層26 ;及一連接層66其頂 面被氮化石夕層62所覆蓋，並經由孔塞58連接於閘電極22 ; 以及一連接層68其頂面被氮化矽層62所覆蓋，而經由孔塞 60連接於源/汲極擴散層36。 本紙張尺度適用中國國家標準（0^5) A4規格（210><297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝丨 、可| :線 35 536811 A7 B7 五、發明説明（33 ) (請先閲讀背面之注意事項再填寫本頁) 硐，有一例如30 nm厚的氮化矽膜會被以cVD法來沈 積在整個表面上，並被蝕回而在位元線64、連接層66、68， 及氮化矽膜62等之側壁上形成一側壁絕緣膜122(見第 36B、38B圖）。此時，製成該側壁絕緣膜122的氮化矽膜， 係使用六氣二矽烷作為原料氣體而在6〇〇〜65〇。〇的低溫下 來沈積形成。在該等低溫下以CVD法所沈積的氮化矽膜， 對氧化矽膜的乾蝕刻會有阻抗性，但對氫氟酸水溶液不具 阻抗性，而可被容易地蝕掉。 對鼠氟I之水浴液亦具有阻抗性的氮化石夕膜，乃能藉 例如使用二氣矽烧作為原料氣體，而在7〇〇〜8〇〇。〇的高溫 下來製成。該等氮化矽膜32，層間絕緣膜78及蝕刻擋止膜 120等，乃最好不要曝現於氫氟酸水溶液中而必須被保留 者，則係以該等狀況來製成。 嗣’ 一例如500 nm厚的氧化矽膜會被以CVD法來沈積 在整個表面上，且其表面會被以CMP法來拋光平面化，直 到該氮化矽膜62曝現，而形成具有平坦化表面之氧化矽膜 的層間絕緣膜72。 然後，藉著微影法及蝕刻，接觸孔74等將會被形成於 該寻層間絕緣膜7 2，4 8及#刻擔止層12 0中，而下達該等孔 塞46。該等接觸孔74乃能藉與設在位元線64及側壁絕緣膜 122上的氮化矽膜62自行對準而來開設。 嗣，孔塞76等會被埋設於開孔在層間絕緣層72，48及 蝕刻擋止膜120中的接觸孔74内（見第36C及38C圖）。該等孔 塞76係例如以CVD法來接續地沈積一 Ti膜，一 TiN膜，及一 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 36 五、發明説明（34) W膜等：並藉蝕回而將它們保留在接觸孔74内所製成者。 …、後W如同第一實施例之方法，該等層間絕緣膜 78,8〇，儲存電極84，及内保護膜86將會被製成（見第37八 及39A圖）。 嗣，該層間絕緣膜80及内保護膜86會被例如以氯氣酸 水職濕钱刻來而曝現出該儲存電極84的外表面， 同W虫刻在層間絕緣膜78及側壁絕緣⑴底下的層間絕 緣膜72，48等，而來形成空穴88(見37B及39B圖）。 如别所述該氮化矽膜的側壁絕緣膜122對氫氟酸水溶 液並沒有阻抗力，故會與該等層間絕緣膜72，48來一起被 蝕掉。相反地，該氮化矽膜的蝕刻擋止膜12〇乃對氫氟酸水 溶液具有阻抗性，而被設在該層間絕緣膜48底下，且由w、 ΤιΝ、Τι膜所形成的孔塞76對該氮化矽膜的蝕刻擋止膜丨2〇 具有甚佳的黏性，故該氫氟酸水溶液不會滲入孔塞76與蝕 刻擋止膜120之間的介面，因此在該蝕刻擋止膜12〇底下的 層間絕緣膜38及側壁絕緣膜34等將不會被蝕掉。 然後’以如同前述第一實施例的方法，一電容介電膜 90，板電極92，連接層104，106，112等將會被製成。 故’一包含許多記憶胞元的DRAM即能被製成，該等 記憶胞元乃各含有一電晶體及一電容器。 而，依據本實施例，空穴會被形成在各位元線之間， 傳訊線與位元線之間，位元線與孔塞之間的區域處，因此， 在位元線之間，傳訊線與位元線之間，及位元線與孔塞等 之間的寄生電容，將可被大大地減少。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 37 536811 A7 「 ----------—__ 五、發明説明（％ ) 在本實施例中，該空穴88係被設在層間絕緣膜48，72 中’但如於第40圖中所例示，其亦可將設在位元線64側壁 上的側壁絕緣膜122，及靠近位元線64的層間絕緣膜72除 去’而在該等區域中形成空穴88，以使各位元線之間，及 位7L線與孔塞之間的寄生電容等，能被大大地減少。在此 情況下，如第40圖所示，該蝕刻擋止膜12〇係被設在層間絕 緣膜48上，而該層間絕緣膜8〇及側壁絕緣膜122會被以該蝕 刻擋止膜120來當作擋止層，而被蝕掉。只有設在位元線64 之側壁上的側壁絕緣膜122會被除去而在該等區域中形成 空穴88。 於本實施例中，該層間絕緣膜80係被保留在周邊電路 區内；但所有在層間絕緣膜78上的層間絕緣膜8〇，亦可如 同第一實施例中的方法來被全部除去。 [第五實施例] 本發明第五實施例之半導體裝置及其製造方法，將參 照第4丨、42A〜42B，及43A〜43B圖來說明。本實施例相 同於前述第-至四實施例的構件，將以相同的標號來表 示’而不再冗複，或會簡化其說明。 帛41®為本實施狀半導體裝置的構造剖視圖。而第 42A〜42B&43A〜43B圖為該半導體裝置在其製造方法之 各步驟中的剖視圖。 I >首先，本實施例之半導體裝置將參照第圖來說明。 第4 1圖為沿第1圖之a-a ’線的截面圖。 如第41圖所示，本實施例之該半導體裝置基本上係相 本紙張尺度適财關家標準（CNS) A4規格（2歌撕公幻 —----- -38 -
(請先閲讀背面之注意事項再填寫本頁) 、v 一口 · 536811 A7 五、發明説明（36 ) 同於前述第一實施例。本實施例之半導體裝置的主要特徵 係在於··連接於孔塞44的孔塞，及儲存電極等係被製成一 體。具有該等結構的半導體裝置在儲存電極84的周圍能夠 具有較高的機械強度，故該等儲存電極84由於空穴88而塌 陷的危險將可減少。 其-人，本發明之半導體裝置的製造方法將參照第42a 〜42B及43A〜43B圖來說明。第42a〜42β及43A〜43β圖 為該半導體裝置沿第1圖之A-A，線的剖視圖。 首先，以如同第一至第四實施例的方法，記憶胞元電 晶體，周邊電路電晶體，位元線64，連接層66，68，及孔 塞76等將會被製成（見42八圖）。在本實施例中，設在傳訊線 20之側壁上的側壁絕緣膜之構造，即為上述第二實施例中 所使用的構造，而設在位元線之側壁上的側壁絕緣膜之構 造，則為在第四實施例中所使用的構造。 在以下的說明中，各由一TiN/_Ti膜所製成之孔塞76 的區域，將被稱為障壁金屬76a，而由一w膜所製成之各孔 塞76的區域，將被稱為一虛設孔塞76b。 至於該等虛設孔塞76b的材料，能確保對該障壁金屬 76a與層間絕緣層78, 80之蝕刻選擇性的材料即可被使用。 除了 W以外，導電材料諸如…、Ti、Cu、c等，絕緣材料 例如SOG膜、BPSG膜、BSG膜等，其姓刻率比層間絕緣層 78，80更高者亦可被使用，且當處理溫度能整體降低時， 則如有機膜等亦可被使用。 至於該等障壁金屬76a的材料，則難以與該虛設孔塞 本紙張尺度適用中國國家標準（〇〖S) A4規格（210X297公楚）
------------------------裝----- (請先閲讀背面之注意事項再填寫本頁) :線丨 訂----- 39 536811 A7 B7 五、發明説明（37 ) 76b、底下電極（孔塞46)等之材料起反應，並與將於其後製 成的儲存電極84具有良好黏性的材料將可被使用。除了 TiN膜之外，WN膜、NbN膜、TiSi膜、Wsi膜、CoSi膜等亦 可被使用。 在本實施例的半導體裝置中，為能減少與下層電極的 接觸電阻，乃可使用一種複層結構，其具有一接觸金屬被 中夾於一障壁金屬材料與下層電極之間（例如TiN+Ti， WN+Ti) 〇於本實施例中，該接觸金屬及該障壁金屬係整體 以一障壁金屬76a來表示。 在本實施例的半導體裝置中，其亦可將製成一般電極 孔塞的材料選作為該等障壁金屬76a及虛設孔塞76b的材 料，且在製成該等障壁金屬76a與虛設孔塞76b的同時，將 該一般的電極孔塞設在周邊電路區中。 嗣，有一例如40〜80 nm厚的默化石夕膜，及一900 nm 厚的氧化矽膜會被以CVD法來沈積在整個表面上，以形成 該氮化矽膜的層間絕緣膜78,及氧化矽膜的層間絕緣膜80。 然後，該等層間絕緣膜78，80會被以微影法及蝕刻來 圖案化，而形成下達孔塞76的開孔82等。 嗣，該虛設孔塞76b將會相對於層間絕緣膜78，80及 障壁層76a等，來被選擇性地除去（第42B圖）。當該虛設孔 塞76b係由W膜製成時，將可藉例如使用CF4+02+Cl2氣體的 等向性乾蝕刻，或使用過硫酸的等向性蝕刻，而來相對於 層間絕緣膜78，80及障壁金屬76a等，被選擇性地除去。 嗣，有一例如30 nm厚的Ru膜會被以CVD法來沈積在 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 40 (請先閲讀背面之注意事項再填寫本頁)
等 及 536811 五、發明説明（38 该整個表面上。 然後，一例如SOG膜會被以旋塗法來沈積在整個表面 碉，邊Ru膜及8()(}膜將會被例如以cMp法來除去並拋 光，直到該層間絕緣膜80的表面曝現，而形成在各開孔82 内的Ru獏儲存電極84，及一s〇G膜的内保護膜“被埋設在 具有儲存電極84的開孔中（見第43A圖）。故，儲存電極料 會、左由障壁金屬76a接觸於孔塞44,而連接於孔塞44之該等 孔塞’以及儲存電極84等將能夠互相形成一體。 嗣，該層間絕緣膜80及内保護膜86會被例如使用氫氟 酸水溶液來濕蝕刻，以曝現出該等儲存電極84的外表面， 並且同時蝕刻該層間絕緣膜78底下的層間絕緣膜72，48， 38及側壁絕緣膜34，114，122等，而在傳訊線（閘電極2〇) 之間的區域，位元線64之間的區域，傳訊線與位元線料之 間的區域，傳訊線20與孔塞44，46之間的區域，位元線料 與儲存電極84之間的區域中，來形成該空穴⑽（第43B圖）。 /、、、:後以如同第一貫施例的方法，一電容介電膜9〇， 板電極92，連接層104，106，in等將會被製成。 故，一包含許多記憶胞元的DRAM即能被製成，該 記憶胞元乃各含有一電晶體及一電容器。 如上所述，依據本實施例，連接於孔塞44之孔塞， 儲存電極等會被製成一體，因此該等儲存電極周圍的機械 強度將會更高，故而可減少因該等空穴而使儲存電極84崩 塌的危險。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
........................裝 I (請先閲讀背面之注意事項再填寫本頁) f · :線· -41 五、發明説明（39 ) .在本實施例中’該層間絕緣獅會保留在周邊電路區 t ’但亦可如同第-實施财之方法，將該層間絕緣膜78 上之所有的層間絕緣膜8〇全部除掉。 在本貫施例令’空穴係有被設在傳訊線與孔塞料之 及在位元線64與孔塞74之間，但該孔穴⑽亦可:第— 貫施例一般，而不被設在該等區域中。 [第六實施例] 本發明第六實施例之半導體裝置及其製造方法，將參 照第44、45A〜45B，及46A〜46B圖來說明。本實施例與 前述第-至第五實施例相同的構件，將以相同的標號來表 示，而不再冗複，或會簡化其說明。 第44圖為本實施例之半導體裝置的構造剖視圖。而第 45A〜45B及46A〜46B圖皆為本實施例之半導體裝置在其 製造方法之各步驟中的剖視圖。 首先，本貫施例之半導體裝置的構造將參照第料圖來 說明。第44圖為沿第1圖中之Α·Α，線的戴面圖。 本實施例之半導體裝置基本上係相同於第4丨圖所示 之第五實施例。而本實施例之半導體裝置的主要特徵係在 於·該層間絕緣膜7 8與儲存電極8 4之間乃設有間隙12 6等， 且該等間隙126會被電容介電膜90所封閉。 其次，本實施例之半導體裝置的製造方法，將參照第 45Α〜45Β及46Α〜46Β圖來說明。第45Α〜45Β及46Α〜46Β 圖皆為沿第1圖中之Α-Α’線的戴面圖。 首先，以如同第五實施例之方法，該等層間絕緣膜 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 42 536811 A7 ___ B7 五、發明説明（4〇 ) 78, 80將會被製成，且開孔82等會被形成於層間絕緣膜乃， 80 中。 、 嗣，一例如5nm厚的非結晶石夕膜’將會被以cvd法來 -沈積在整個表面上，並被蝕回而在開孔82的側壁上製成一 非結晶矽膜的可擇性去除膜124(見第45A圖該可$性去 除膜124係由一種能夠相對於層間絕緣膜72，78，及孔塞 76等來被選擇性除去的材料所製成。 嗣，該虛設孔塞76b會被相對於該可擇性去除膜124， 層間絕緣膜72, 78, 80及障壁金屬76&等，來選擇性地除掉。 然後，以相同於第一實施例的方法，該儲存電極84， 及一内保護膜86等將會被製成（第45B圖）^ 嗣，該可擇性去除膜124會被相對於層間絕緣膜72， 7S，80，儲存電極84，内保護膜84等來選擇性地除去，而 形成層間絕緣膜78，80與儲存電極84之間的間隙丨26(第 46A圖）。該非結晶矽膜的可擇性去除膜124可被使用例如 氫氟酸與硝酸的水溶液，以濕蝕刻來除掉。 嗣，該層間絕緣膜80及内保護膜86會被使用例如氫氟 酸類的水溶液，以濕蝕刻來除掉，而曝現出儲存電極84的 外表面。此時，該蝕刻劑會滲經設在儲存電極84與層間絕 緣膜78，80之間的間隙126，而來蝕刻在層間絕緣膜78底下 的層間絕緣膜72 ’ 48，3 8及側壁絕緣膜34，114，122等。 故，空穴88將會被形成於傳訊線（閘電極2〇)之間的區域， 位元線64之間的區域，傳訊線與位元線64之間的區域，傳 訊線20與孔塞44，46之間的區域，以及位元線64與儲存電 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 43 -----------------……_袭！ (請先閲讀背面之注意事項再填寫本頁) •訂 ;線丨 536811 A7 一·· - B7 五、發明説明（41 ) 極84之間的區域中（見第46B圖）。 在本實施例的方法中，位於層間絕緣膜78底下的絕緣 (請先閲讀背面之注意事項再填寫本頁) 膜等，將會被利用該等間隙126來蝕刻，故即使該等儲存電 極84係由對層間絕緣膜78，8〇具有良好黏性的材料（例如
TiN，W，WN，STO等）來製成，亦能利用蝕刻劑流經層間 絕緣膜78，80與儲存電極84之間的介面，而來形成該等空 穴88。 涮，有一例如10〜30 nm厚之介電膜，如Ta2〇5膜，則丁 膜’ ΤιΟ膜’ ON膜，八丨2〇3膜，SBT膜，STO膜或其它者等， 會被以CVD法來沈積在整個表面上，而形成介電膜的電容 介電膜90。故，層間絕緣膜78與儲存電極料之間的間隙 將會被該電容介電膜90所封閉。 以如同第一實施例的方法，板電極92，及層間絕緣膜 104，106，112等將會被製成。 故，一包含多個記憶胞元的DRAM即能被製成，該等 記憶胞元係各包含一電晶體及一電容器。 如上所述，依據本實施例，該可擇性去除膜會被 設於層間絕緣膜與儲存電極之間，並會被除去而來形成間 隙，該等空穴即利用該等間隙來製成，故即使儲存電極係 由對層間絕緣膜具有良好黏性的材料來製成，該等空穴亦 可藉利用独刻劑流經儲存電極與層間絕緣膜之間的介面而 來形成。 於本貝ie例中係依據第五實施例之半導體裝置及其 製造方法來使用該可擇性去除膜124，惟該可擇性去除膜亦 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公复） 44 536811 A7 _____ _B7_ 五、發明説明（42 ) 可應用於第一至第四實施例的半導體裝置及其製造方法 中。 [第七實施例] 本發明之第七實施例的半導體裝置及其製造方法，將 參照第47，46A〜48B，49A〜49B，及50A〜50B圖來說明。 本實施例與前述第一至第六實施例相同之構件，將以相同 的標號來表示，而不再冗複，或會簡化其說明。 第47圖係本實施之半導體裝置的構造剖視圖。而第 48A〜48B圖，49A〜49B，50A〜50B圖為該半導體裝置在 其製造方法之各步驟中的剖視圖。 首先’本實施例之半導體裝置的構造將參照第47圖來 «兒明。第47圖係沿第1圖之A-A，線的戴面圖。 如第47圖所示，本實施例之半導體裝置基本上係相同 於第44圖所示的第六實施例。本實施例之半導體裝置的特 徵主要係在於：有一介於孔塞46與儲存電極84之間的黏接 層128,會在層間絕緣膜78的底下被除去。此構造特徵係基 於在本貫施例的製造方法中，使用該黏接層1 28來取代第六 實施例的可擇性去除膜丨24。 其次，本實施例之半導體裝置的製造方法，將參照第 48A〜48B，49A〜49B，50A〜50B圖等來說明。該各圖皆 為沿第1圖之A-A，線的戴面圖。 首先，以如同第五實施例之方法，記憶胞元電晶體， 周邊電路電晶體，位元線64 ,連接層66，68，孔塞76等將 會被製成（見第48A圖）。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐） 45 裝 .....訂 線. (請先閲讀背面之注意事項再填寫本頁) 536811 A7 *""" B7 五、發明説明（43 ) 然後，以如同第五實施例之方法，層間絕緣膜78，80 將會被製成’而開孔82等亦設於並中。 嗣，孔塞76等會相對於層間絕緣膜78，8〇而被選擇性 地除去（第棚圖）。其亦可如同第五實施例的方法來將障 壁金屬76a保留在接觸孔74内。 嗣，有一5〜l〇nm厚的TiN獏及一 3〇nm厚的Ru膜會 破以CVD法來沈積在整個表面上。該彻膜將會成為一黏 接層128，而該Ru膜則會形成儲存電極。 嗣，一SOG膜會以例域塗法來沈積在整個表面上。 然後，該SOG膜，RU膜，TiN膜等會被以CMp法來除 去，直到層間絕緣膜80的表面曝現，而在各開孔82中形成 該TiN膜的黏接層丨28, Ru膜的儲存電極討，及s〇g獏的内 保護膜86(第49A圖）。 岣，該黏接層128會相對於層間絕緣膜72，78，8〇， 儲存電極84,内保護膜86,來被選擇性地蝕刻除去，而在 層間纟巴緣膜72，78，80與儲存電極84之間形成間隙126(見 第49B圖）。該TiN膜的黏接層128能例如使用過硫酸來濕蝕 刻而選擇性除去。 當该黏接層128的蝕刻量不足時，將難以在後續步驟 中利用蝕刻劑的滲入來除掉下層的絕緣膜。而當黏接層128 的蝕刻量超過時，孔塞46與儲存電極84之間將不能形成觸 接。因此，必須小心控制該黏接層128的蝕刻量，俾使蝕刻 能在層間絕緣膜78的底下進行，而在孔塞46與儲存電極料 之間的黏接層12 8不會被除去。 本紙張尺度適用中國國家標準（⑶幻Α4規格（210><297公釐） (請先閲讀背面之注意事項再填寫本頁) 、^Γ— 46 536811 A7 ______B7 五、發明説明（44 ) (請先閱讀背面之注意事項再填寫本頁) 然後’遠層間絕緣膜8〇及内保護膜％會被使用例如氫 氟酸類的水溶液以濕蝕刻來除去，而曝現出儲存電極84的 外表面。此時，蝕刻劑會流經該等儲存電極84與層間絕緣 膜78 ’ 80之間的間隙126，而來蝕刻層間絕緣膜78底下的層 間絕緣膜72 ’ 48，38及側壁絕緣膜34，114，122等。故， 空穴將會形成於傳訊線20之間的區域，傳訊線2〇與位元線 64之間的區域，傳訊線2〇與孔塞44 ’ 46之間的區域，位元 線64與儲存電極84之間的區域等（見第5〇A圖）。 嗣，有一例如10〜30 nm厚的介電膜，如Ta205膜、BST 膜、TiO膜、ON膜、Al2〇3膜、SBT膜、STO膜，或其它者， 會被以CVD法來沈積在整個表面上，而形成介電膜的電容 介電膜90。故，在層間絕緣膜78與儲存電極84之間的間隙 126將會被該電容介電膜9〇所封閉。 然後，有一50〜300 nm厚的RU膜會被以CVD法來沈積 在整個表面上’並以微影法及餘刻來圖案化，而形成該 膜的板電極92(見第50B圖）。 嗣，以相同於第一實施例的方法，連接層丨〇4，丨〇6， 112等將會被製成。 故’一包含多數記憶胞元的dram即可被製成，該等 記憶胞元乃各含有一電晶體及一電容器。 如上所述，依據本發明，該黏接層會被形成於層間絕 緣膜與儲存電極之間，並會被除掉而形成間隙，且空穴即 利用該等間隙來製成，故即使該等儲存電極係由對層間絕 緣膜具有良好黏性的材料所製成，亦可利用蝕刻劑流經該 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） 47 536811 45 五、發明説明 儲存電極與層間絕緣膜之間的介面，而來製成該等空穴。 在本貫％例令，依據第五實施例之半導體裝置及其製 造方法係使用該黏接層128來作為一選擇性去除膜，但❹ 該黏接層的方法亦可同樣應用於第-至第四實施例中。 於本實施例令，當該黏接層128被蝕掉之後，該層間 絕緣膜8G，72，48，38及側壁絕緣膜34，114，⑵等亦會 被蝕掉。但其亦可在層間絕緣膜8〇已被除去之後，且層間 絕緣膜72，48，38及側壁絕緣膜34，114，122等亦被蝕掉 後’才來钱刻該黏接層128。 [第八實施例] 本發明第八實施例之半導體裝置及其製造方法，將參 訂 照第 5 卜 52A〜52B，53A〜53C，54A〜54B，55A〜55B， 56A〜56B及57A〜57B圖來說明。本實施例與前述第一至 第六實施例相同的構件係以相同的標號來表示，而不再冗 複，或會簡化其說明。 第51圖為本實施例之半導體裝置的構造平面圖。第 52 A與52B圖為該半導體裝置的構造剖視圖。第53 a〜 53C，i4A〜54B，55A〜55B，及56A〜56B圖則為該半導 體裝置在其製造方法之各步驟中的剖視圖。第57A及57B 圖係為層間絕緣膜之钱刻過程的說明圖。 首先’本貫施例之半導體裝置的構造將參照第5 1及 52A〜52B圖來说明。第52A圖為沿第51圖之B-B’線的載面 圖。第52圖則為沿第51圖之C-C’線的戴面圖。 在第一至第六實施例中’覆蓋空穴88頂面的層間絕緣 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 48 536811 A7 B7 五、發明説明（46 膜78，係被設在位元線64上的氮化矽膜62所支撐。但，該 層間絕緣膜78被可藉其它的構件來支撐。在本實施例中， 舉例而言，該層間絕緣膜78係以覆蓋位元線64的層間絕緣 膜72來支撐。 如第5 1、52A、52B圖所示，本實施例之半導體裝置其 特徵主要係在於：該層間絕緣膜72會呈四角錐狀保留在由 四個儲存電極84所圍成的區域中心處，而形成可支撐該層 間絕緣膜78的結構。具有該等構造的半導體裝置乃可以防 止該層間絕緣膜7 8由於空穴8 8而塌陷。
嗣’本實施例之半導體裝置的製造方法，將參照第53 A 〜53C，54A〜54B，55A〜55B，56A〜56B圖來說明。第 53八〜53(：及54八〜548圖為本實施例之半導體裝置在其製 造方法之各步驟中，沿第51圖之B-B，線的戴面圖。而第55a 〜55B ’ 56A〜56B圖則為該半導體裝置在其製造方法之各 步驟中，沿第51圖之C-C，線的截面圖。 首先’以如同第一實施例之方法，一層間絕緣膜48將 會被製成，而覆蓋記憶胞元電晶體及周邊電路電晶體。 嗣’有一20 nm厚的氮化矽膜會被以CVD法來沈積在 該層間絕緣膜48上，而形成一氮化矽膜的蝕刻擋止膜12〇。 制’連接於孔塞44的孔塞56，及連接於閘電極22的孔 塞:>8等’將會被形成於蝕刻擋止膜12〇、層間絕緣膜48及氮 化矽膜18中。 嗣’有一50 nm厚的W膜會被以CVD法來沈積在層間絕 緣膜48上，並會被圖案化來形成位元線64等，其會經由孔 本紙張尺度適用中國國家標準（〇JS) A4規格（21〇X297公楚） ------------------------裝—— (請先閲讀背面之注意事項再填寫本頁)
-訂I :線 49 536811 A7 _________B7 ___ 五、發明説明（47 ) 塞56 ’ 44來連接於源/汲極擴散層26 ;及一連接層66會經由 孔塞58來連接於閘電極22(見第53a，55A圖）。一位元線的 寬度係例如為0· 1 8 μηι，各位元線之間的間隔亦為〇· 1 8 μηι。 然後’有一氧化矽膜會被以CVD法來沈積在整個表面 上，且其表面會被以CMP法來平面化，而在位元線64上形 成約50 nm厚的氧化矽膜之層間絕緣膜72(見第53Β及55Β 圖）。 嗣，會以微影法及蝕刻而在該層間絕緣膜72、蝕刻擋 止膜120、及層間絕緣膜48中，製成下達於孔塞46的接觸孔 74等。 嗣，孔塞76會被埋設於該層間絕緣膜72，48中的接觸 孔74内（見第53C圖）。
然後，以如同第一實施例之方法，層間絕緣膜，8〇， 儲存電極84，及内保護膜86等將會被製成（見第54A，56A 圖）。 當使用0·18 μηι的設計規格時，沿該等儲存電極料較短 邊的間距尺寸為360 nm，而沿其較長邊的間距尺寸為72〇 nm。考慮在微影法中的光學影響，實際上所製成的儲存電 極’沿其較短邊的寬度尺寸係為260 nm，而沿其較長邊則 具有480 nm的寬度（240 nm的間隙）。而該等儲存電極料在 斜向的間距係例如為340 nm，因為其有圓緩的邊角。 然後，該層間絕緣膜80與内保護膜86會被使用氫氟酸 類的水溶液來濕蝕刻，以曝現出儲存電極84的外表面，同 時蝕刻在層間絕緣膜78底下的層間絕緣膜72，而在位元線 衣紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •訂· 50 536811 五、發明説明（48 ❸ 64之間的區域，位元線64與孔塞76之間的區域中製成空穴 88(見第54B’ 56B圖）。由於該蝕刻擋止膜12〇被設在層間絕 緣膜48上，故在層間絕緣膜料底下的絕緣膜將不會被蝕刻。 其中’該層間絕緣膜72的蝕刻會由層間絕緣膜78與儲 存電極84之間的介面開始，而呈等向性地進行。故，該層 間絕緣膜72的蝕刻表面會對應於儲存電極的形狀。 當上述裝置的參數被使用時，若考慮例如3〇%的超 姓’則遠層間絕緣膜72的蝕刻量會被設為約130 nm。故， 所有的層間絕緣膜72將能被沿深度方向蝕刻，而下達於該 擔止膜120的頂面上。 另一方面，沿著短邊互相鄰近之儲存電極84的間距係 約為100 nm，而沿著長邊的間距係約為24〇 nm。沿水平方 向的蝕刻會除去在該等區域中之所有的層間絕緣膜72。 但是，互相斜向定位的儲存電極84之間距係約為34〇 nm。故在上述的蝕刻條件下，所有的層間絕緣膜μ將不 全被蝕掉。因此，如第51及57八圖所示，會有呈似菱形 層間絕緣膜72保留在由四個儲存電極84所包圍的區域 央。如第57Α圖所示，該層間絕緣膜72的形狀在空穴“的 外緣處，會對應於儲存電極84的造形。而對應於儲存電極 84之形狀的蝕刻表面亦會形成於該層間絕緣膜⑽上。 該層間絕緣膜72的蝕刻亦會沿深度方向等向性地進 仃，如第57Β圖所示。因此，保留在被四個儲存電極料所 包圍之區域中央的層間絕緣膜72，會形成四角錐的形狀而 朝上斜縮，如第52Α及52Β圖所示。 能 的 中 (請先閲讀背面之注意事項再填寫本頁) .訂丨 :線丨 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐〉 51 536811 A7 ______B7___ 五、發明説明（49 ) 該層間絕緣膜72的四角錐體會與位元線64及層間絕 緣膜78觸接。故該等呈四角錐狀來保留的層間絕緣膜72將 能防止該層間絕緣膜78塌陷。 嗣’以如同第一實施例之方法，一電容介電膜90，板 電極92，連接層1〇4，1〇6，112等，將會被製成。 故’一包含多數記憶胞元的DRAM即可被製成，該各 記憶胞元乃含有一電晶體及一電容器。 如上所述，依據本實施例，該層間絕緣膜78由於空穴 而導致崩塌的狀況，亦可藉該層間絕緣膜72來防止。 [第九實施例] 本發明之第九實施例的半導體裝置及其製造方法，將 參照第 58A〜58B，59，60A 〜60D，61A〜61C，62A〜62B 及63圖等來說明。 第58A及58B圖為本實施例之半導體裝置的構造平面 圖。第59圖為該半導體裝置的構造剖視圖。第6〇A〜6〇d， 61八〜61(：，62八〜628，及63圖為該半導體裝置在其製造 方法之各步驟中的剖視圖。 在第一至第八實施例中，本發明係應用於DRAMs。但 本發明亦能以相同的方式應用於其它的半導體裝置，例如 SRAM，其它的記憶裝置，邏輯裝置等。在本實施例中， 本發明應用於其它裝置的例子將被說明。 首先’本實施例之半導體裝置的構造將參照第58、59a 及59β圖來說明。第μα及59B圖為沿第58圖之A-A，線的剖 視圖。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
52 536811 A7 B7 五、發明説明（50 (請先閲讀背面之注意事項再填寫本頁) 一裝置隔絕膜202會被設在一矽基材200上而來界限 該裝置區域。包含閘電極208的MOS電晶體之頂面，會被 一氮化矽膜206所覆蓋，而源/汲極擴散膜218會被設在具有 裝置隔絕膜202的矽基材200上。 層間絕緣膜220，222會被設在該具有MOS電晶體的矽 基材200上。一經由孔塞226連接於源/汲極擴散層210的連 接層230，會被設在該層間絕緣膜222上。 層間絕緣膜234，236會被設在具有連接層230的層間 絕緣膜222上。一經由孔塞240連接於連接層230的連接層 244會被設在層間絕緣膜236上。 層間絕緣膜248，250會被設在覆有連接層244的層間 絕緣膜236上。一經由孔塞252連接於連接層244的連接層 256，會被設在層間絕緣膜250上。 其中，本實施例之半導體裝置的特徵係在於：空穴228 會被形成於層間絕緣膜220中，而空穴242會被形成於層間 絕緣膜234中，及空穴254會被形成於層間絕緣膜248中。如 第59圖所示，該等空穴228，242，254乃具有各以孔塞226， 240，252為中心的圓狀造型，且相鄰的空穴會互相連接。 該等空穴228，242，254係分別被設在層間絕緣膜 220, 234, 248中，而使各連接層之間的寄生電容能夠大大 地減少。
其次，本實施例之半導體裝置的製造方法，將參照第 60A〜60D，61A〜61C，62A〜62B，及63圖來說明。該各 圖皆為該半導體裝置在其製造方法之各步驟中，沿第58A 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 53 536811 A7 __ B7 五、發明説明（51 ) 與58B圖的A-A’線之戴面圖. 首先，該裝置隔絕膜202會被例如以STI法來設在一半 導體基材200的主表面上。 嗣，一氧化矽膜的閘絕緣膜204會被以例如熱氧化 法，來形成於許多由該裝置隔絕膜202所界定的裝置區域 上。 然後，一多晶石夕膜及一氮化石夕膜會被以例如CVD法來 接續地沈積在整個表面上，並會被圖案化而形成多晶矽膜 的閘電極208，其頂面會被氮化矽膜2〇6所覆蓋。該閘電極 208並不一定要由單層的多晶矽膜來製成，而亦可具有多層 矽結構或多層金屬結構，其亦可由一金屬膜或其它的材料 來製成。 嗣’以該等閘電極208作為阻罩，離子將會被植入而 在閘電極208兩側的矽基材2〇〇中，形成要作區域或 延伸區域的雜質擴散區21〇(第60A圖）。 然後，一例如5〜20 nm厚的氮化矽膜214，及一 70 nm 厚的氧化矽膜會被以CVD法來接續地設在整個表面上。 嗣，以該氮化矽膜214作為擋止層，該氧化矽膜會被 姓回。故’一氧化矽膜的側壁絕緣膜216將會被形成於閘電 極208的側壁上，及在閘電極2〇8處的氮化矽膜214上。 該氣化石夕膜214係可在一後續步驟中，當該側壁絕緣 膜216被除去時，可防止該裝置隔絕膜2〇2被蝕刻。假使該 裝置隔絕膜202係由具有與側壁絕緣膜2丨6不同蝕刻特性的 膜層（例如氮化矽膜）所製成，則該氮化矽膜214並不一定須 張尺度適财關家解⑽）A4規格⑵QX297公楚) ； (請先閲讀背面之注意事項再填寫本頁) •、可| 536811 A7 B7 五、發明説明（52 ) 要。 然後，以該等閘電極208及側壁絕緣膜216作為阻罩， 離子將會被植入，而在閘電極208兩側的矽基材200中，來 形成一 L D D結構或延伸結構的源/汲極擴散層218。 故，一包含該等閘電極208，及設在閘電極208兩側之 矽基材200中的源/汲極擴散層218之MOS電晶體即可被製 成（見第60B圖）。 嗣，有一例如500 nm厚的氧化石夕膜會被以CVD法來沈 積在整個表面上，且該氧化矽膜的表面會被以CMP法或其 它方法來拋光，直到曝現該氮化矽膜206，而來形成具有平 坦化表面之氧化矽膜的層間絕緣膜220。 然後，一例如40〜80 nm厚的氮化矽膜會被以CVD法 來沈積在整個表面上，而形成氮化矽膜的層間絕緣膜 222(見第60C圖）。 嗣，接觸孔224等會被以微影法及蝕刻而來形成於層 間絕緣膜220，222及氮化矽膜2 14中，並貫穿下達於源/汲 極擴散層2 1 8。 嗣，孔塞226會被埋設於接觸孔224中（第60D圖）。例 如，一10 nm厚的Ru膜，一 15 nm厚的TiN膜，及一 200 nm 厚的W膜等，會被以CVD法來接續地沈積在整個表面上， 並被以CMP法來拋光，直到該絕緣膜222的表面曝現，而 來形成該等被埋設在接觸224中的W/TiN/Ru膜之孔塞226。 最底下的Ru膜係用來與矽基材200觸接，如同一般所 使用的Ti膜。該Ru膜在供製成該源/汲極擴散層21 8的熱處 55 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 536811 A7 _B7_ 五、發明説明（53 ) 理時，會與矽基材200反應而在該TiN膜與矽基材200之間 的介面上生成一砍化物膜。 (請先閲讀背面之注意事項再填寫本頁) 然後，會進行例如使用氫氟酸類水溶液的濕蝕刻。此 時，該等孔塞226的外周緣係由對氧化矽膜與氮化矽膜具有 不佳黏性的Ru膜所形成，而該等氧化矽膜與氮化矽膜係分 別形成層間絕緣膜220及222等，故蝕刻劑會滲入孔塞226 與層間絕緣膜222之間的介面，而來蝕刻該絕緣膜222底下 的層間絕緣膜220及側壁絕緣膜226。故，空穴228將會形成 於層間絕緣膜222底下（見第61A圖）。因為有氮化矽膜214 設在該裝置隔絕膜202及閘電極208的側壁上，故該裝置隔 絕膜202及閘絕緣膜204並不會被蝕刻。 如此地來製成空穴228，將會使在閘電極208之間的區 域，及閘電極208與孔塞226之間的區域，其介電常數得以 減少，因此該等接點的寄生電容將可大大地減少。 如第58A圖所示，該層間絕緣膜220及側壁絕緣膜216 的蝕刻係由孔塞226處開始，並呈等向性地進行。太寬闊的 空穴228將會造成層間絕緣膜222崩塌的危險。因此最好能 適當地調整該絕緣膜220的蝕刻量，以使層間絕緣膜222不 會崩塌。當該空穴228達到刻劃線時，將會曝露在切割後之 晶片的周緣，而會造成降低水分阻抗性的危險。因此，當 製造該等空穴228時，必須小心地控制，而使該空穴228的 邊緣不會達到刻劃線處。 嗣，經由孔塞226連接於該MOS電晶體的連接層230會 被設在該層間絕緣膜222上。該連接層230的表面係覆設一 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 56 536811 A7 B7 五、發明説明（54 ) 氫氟酸阻抗劑的保護膜232，例如TiN、WN、SiN、Ai2〇3、 W、Ti、Si 等。 然後，有一例如500〜1000 nm厚的氧化矽膜會被以 CVD法來沈積在整個表面上，且該氧化矽膜的表面會被以 CMP法等來拋光，直到該保護膜232曝現，而來形成一具 有平坦化表面的氧化矽膜之層間絕緣膜234(見第61B圖）。
Φ 蚋’有一例如100〜500 nm厚的氮化矽膜，會被以CVD 法來沈積在整個表面上，而形成該氮化矽膜的層間絕緣膜 236 〇 嗣’有一接觸孔會被以微影法及蝕刻而來設在該絕緣 膜236中’並下達於該保護膜232。假使該保護膜232係由絕 緣膜所製成，則該接觸孔238會被製成下達於連接層230。 然後，該孔塞240會被埋設於該接觸孔238中（第61C 圖）。例如，一 30 nm厚的Ru膜會被以CVD法來沈積在整個 表面上’並以CMP法來拋光，直到該絕緣膜236的表面曝 現，而來形成該Ru膜的孔塞240，埋設在接觸孔238内。假 使該連接層230係為一金屬，則該等孔塞240乃可如前所述 以Ru膜來製成，因為接觸金屬（丁丨)及障壁金屬（TiN)已不須 要。 嗣’將會進行例如使用氫氟酸類水溶液的濕蝕刻。在 此時，因為該孔塞240的外周緣係由Ru膜製成，其對構成 該層間絕緣膜236的氧化矽膜之黏著性不佳，因此蝕刻劑會 滲經該孔塞240與該絕緣膜236之間的介面，來蝕刻該絕緣 膜236底下的層間絕緣膜234。故，空穴242將會被形成於該 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 57 -----------------------裝------------------ΤΓ------------------線. (請先閲讀背面之注意事項再填寫本頁) 536811 A7 B7 五、發明説明（55 ) 層間絕緣236底下（第62A圖）。 在此時，如第58B圖所示，該孔塞240會被製成超出該 連接層230的區域外，而流經該介面的氫氟酸類水溶液將能 達到該層間絕緣膜2 3 6。由於設有該連接層2 3 0而完全覆蓋 該等孔塞226，故蝕刻劑將不會到達下層來蝕刻該層間絕緣 膜 220。 該空穴242如此地來形成，將會使連接層230之間的區 域能減少介電常數，因此該等連接層230的寄生電容將可大 大地減少。 如第5 8 B圖所示，該層間絕緣層2 3 4的姓刻係由孔塞 240處開始，並呈等向性地進行。太過寬闊的空穴可能會造 成該層間絕緣膜236崩塌的危險。因此，最好能適當地控制 該層間絕緣膜234的餘刻量，以使該層間絕緣膜236不會崩 塌。達到刻劃線的空穴242會曝露在切塊後之晶片的邊緣， 故會有減低水分阻抗性的危險。因此，當在形成該空穴242 時，必須小心地控制，以使該空穴242的邊緣不要達到刻劃 線。 再來，該等連接層244、保護膜246、層間絕緣層248、 250’及孔塞252等，會被以如同上述連接層230、保護膜 232、層間絕緣膜234、236及孔塞240等之方法，來製設在 層間絕緣膜236上（第62B圖）。 嗣將會進行使用例如氫氟酸類水溶液的濕蝕刻。此 時，因孔塞252的周緣係由Ru膜製成，其對形成層間絕緣 膜250的氧化矽膜之黏接性不佳，故蝕刻劑會滲過孔塞252 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、可| 58 536811 A7 ____B7_ 五、發明説明（56 ) 與層間絕緣膜2 5 0之間的介面，而來餘刻該絕緣膜2 5 〇底下 的層間絕緣膜248。該空穴254即會形成於層間絕緣膜25〇 底下。 該空穴254係如此形成，故在連接層244之間的區域其 介電常數將會減少，因此該等連接層244之間的寄生電容能 被大大地減少。 0 該層間絕緣膜248的蝕刻係由孔塞252處開始，而呈等 向性地進行。太過寬闊的空穴254將會造成該層間絕緣膜 250崩塌的危險。因此，最好該層間絕緣膜248的蝕刻量能 被適當地調整，俾使該絕緣膜250不會崩塌。假使該空穴254 達到刻劃線，則將會曝露在切塊之後的晶片邊緣，故會有 降低水分阻抗性的危險。因此，當該空穴254被形成時，必 須小心地控制，而使空穴254的邊緣不會達到刻劃線。 嗣，經由孔塞252連接於連接層244的連接層256將會 被形成於層間絕緣膜250上（第63圖）。 如上所述，依據本發明，藉著在該孔塞的外周緣上製 設對該層間絕緣膜黏著性不佳的薄膜，並利用蝕刻劑滲過 該等孔塞與層間絕緣膜之間的介面，而在下層的層間絕緣 膜中製成空穴，故該等連接層之間的寄生電容將會大大地 減少。 於本實施例中，該氮化矽膜206係被設在閘電極208的 頂面上，而可支撐空穴228上的層間絕緣膜222，但該等閘 電極208上的氮化矽膜206並不一定必要；在該等狀況下， 如第64B圖所例示，該層間絕緣膜220亦可呈柱狀來被保留 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -----------------------裝------------------，可------------------線 (請先閲讀背面之注意事項再填寫本頁) 59 五、發明説明（57 ) 在工八228中’而;^防止該層間絕緣膜⑵的崩塌。在該氮 化石夕膜206有被形成的情況下，該層間絕緣膜22〇亦可呈柱 狀地被保留。當該空穴2 2 8夠小時，其周緣亦可被用來作為 一防止該層間絕緣膜222崩塌的結構。 在本實施例中，該層間絕緣膜的飯刻量會被控制，以 使該等空穴能通過各孔塞而互相接觸，但該㈣量亦可減 少，而使各孔塞被分設在獨立的空穴内。 在本實施例中，該等層間絕緣膜228，242，254係分 引地被姓刻，但該等空穴亦能以一次姓刻來製成於該等層 間絕緣膜中。在此情況下，該各孔塞及連接層等將會被排 列成互相偏離岔開。為能控制各層間絕緣膜的姓刻量，故 成“各層間絕緣膜之材料的姓刻量將會被適當地控制。 [修正例] 本發明並不僅限於上述之各實施例，而可涵蓋其它不 同的修正例。 “舉例而&，上述第一至第八實施例中，係利用蝕刻劑 渗經該儲存電極與層間絕緣膜來钱刻下層的絕緣膜，但形 成於儲存電極中的細孔亦可被用來蝕刻下層的絕緣膜。在 =成夕a日材料的儲存電極時，細孔通常會形成於晶粒邊界 匕供‘成儲存電極的條件將會被適當地控制，以 將細孔形成於儲存電極中，而該等細孔將可被用來蝕刻下 層的絕緣獏。 .、有細孔的儲存電極，乃可藉在薄膜沈積的初始階 段’使生長核的密度降低而來製成。例如，一薄膜沈積溫 本紙張尺度顧㈣时縣(CN^T格⑵〇χ29滅）--- 536811 A7 __B7 五、發明説明（58 ) ^~ 度會被設定為270〜290°C的低溫（一般的薄膜沈積溫度為 300〜330°C)，而來形成具有細孔的儲存電極。 在上述第一至第八實施例中，本發明係被應用於含有 筒狀電容器的半導體裝置，該等電容器係使用筒狀儲存電 極的内表面及外表面來作為儲存電極表面。但，本發明可 應用之電容器並不僅限於筒狀電容器。如第65圖所例示， 本發明亦可應用於具有柱狀儲存電極84的柱狀電容器；或 如第66圖中所例示之凹狀電容器，其乃使用沿該儲存電極 84的内表面來作為儲存電極表面。 在‘ie該柱狀電谷器時’於形成健存電極84的過程 中，開孔82係被埋設該等儲存電極84。 而在製造凹狀電容器時，該層間絕緣膜8〇係由一氮化 矽膜的絕緣膜來製成，其對氫氟酸類水溶液具有阻抗性， 而會在製成該空穴88的蝕刻過程中被保留。取代製成整個 對氫氟酸類水溶液具有阻抗性的層間絕緣膜,亦可在該 層間絕緣膜80的頂面及開孔92的側壁上，來製成一對氮氣 酸類水溶液具有阻抗性的絕緣膜。 在上述第一至第八實施例中，本發明係被應用於 DRAM的電容器，但一鐵電膜亦可被用來作為該電容介電 膜90 ’且鐵電記憶體（FeRAM)亦可用相同的構造來製成。 在上述第一至第七實施例中，該層間絕緣膜78係被設 在位元線上的氮化矽膜62所支撐。而在第八實施例中，該 層間絕緣膜78係被設在位元線64上的層間絕緣膜72之四角 錐所支標。又在上述第九實施例的修正例中，該層間絕緣 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ........................裝------------------訂------------------線 f請先閲讀背面之注意事項再填寫本頁) 61 536811 A7 ____B7 五、發明説明（59 ) 膜220的方法會支撐層間絕緣膜222。但是，該等層間絕緣 膜78，222亦可藉其它的構件來支撐。 例如第67A圖所示，開孔82對應於層間絕緣膜78的部 份會逐漸斜張，而使儲存電極84亦會形成對應的斜張部 份。因此，該層間絕緣膜78會被儲存電極84所扣持，而使 其不會朝空穴88塌陷。 又如第67B圖所示，當該開孔82至少有一側的寬度小 於孔塞76的寬度時，該層間絕緣膜78將會疊置在該孔塞76 上。因此，該層間絕緣膜78會被孔塞76所撐持，故其不會 朝向空穴88塌陷。 在第九實施例的半導體裝置中，接觸孔224乃至少具 有對應於層間絕緣膜2 2 2的部份會逐漸斜張，因此該絕緣膜 222會被孔塞226所扣持’而得防止該絕緣膜222崩塌，如同 第67A圖所示之例。 在前述第一至第九實施例中，當該空穴被形成時，所 除去的係為氧化矽膜，而作為擋止層者係為氮化矽膜。但 被除去的絕緣膜及被保留的絕緣膜亦可相反。且該等絕緣 膜的組合並不限於氧化矽膜與氮化矽膜，只要該等絕緣膜 互相具有蝕刻選擇性之任何組合亦皆可使用。要被除去的 膜層亦可為一導電膜。 在上述實施例中，該等半導體裝置係被設在矽基材 上。而本發明亦可應用於設在SOI基材、GaAs基材、丨…基 材、SiC基材及其它基材上的半導體裝置。 62 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 536811 A7 B7 五、發明説明（60 ) 元件標號對照 10，20Q…矽基材 12，202…裝置隔絕膜 14，16，204…閘絕緣膜 18，62，32…氮化矽膜 20，22，24，208…閘電極 26，28，36…源才S/沒極擴散層 30…雜質擴散區 34，70…側壁絕緣膜 38，48，72…層間絕緣膜 40，42，74…接觸孔 50，52，54…接觸孔 56，44，58，60，76，46···孔塞 64…位元線 66，68…連接層 76a…障壁金屬 76b···虛設孔塞 78，94，108…層間絕緣膜 80…層間絕緣膜 82…開孔 84…儲存電極 86…内保護膜 88，228，242，254···空穴 90…電容介電膜 92…板電極 96，98，224，238…接觸孔 100，102，110…孔塞 104，106，112…連接層 114，116，118…側壁絕緣膜 120···餘刻擔止膜 122，216…側壁絕緣膜 124···可擇性去除膜 126…間隙 128···黏接層 206，214…氮化矽膜 210…雜質擴散區 218…源/汲極擴散層 220，222，234，236…層間絕 緣膜 226，240，252…孔塞 230，244，256…連接層 232，246…保護膜 248，250…層間絕緣膜 302…矩形裝置區 304…傳訊線 306，314…側壁絕緣膜 308，310…接觸孔塞 312…位元線 (請先閲讀背面之注意事項再填寫本頁) 63 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
Claims (1)
- ^36811申清專利範圍 L ~種半導體裝置，包含： 一第一絕緣膜覆設在一半導體基材上； (請先閲讀背面之注意事項再填寫本頁) 一第二絕緣膜設在該第一絕緣膜上並具有一開 子匕；及 一導體至少設在該開孔内； 一空穴係被設在第一絕緣膜中，並具有一周緣對應 於該開孔的形狀。 2·如申請專利範圍第1項之半導體裝置，其中： 該第二絕緣膜係被該導體所支撐。 3·如申請專利範圍第丨項之半導體裝置，更包含： .、可| 一第一連接層設在該半導體基材與第二絕緣膜之 間；且 該空穴係被設在該導體與第一連接層之間。 4·如申請專利範圍第3項之半導體裝置，更包含： .镳· 一第一電極孔塞設在該半導體基材與該導體之 間，該第一電極孔塞係可將該導體電連接於半導體基 材；且 該空穴係被設在該第一電極孔塞與第一連接層之 間。 S 5·如申請專利範圍第4項之半導體裝置，其中·· 該第二絕緣膜係設在第一電極孔塞上，並被該第一 電極孔塞所支撐。 6·如申請專利範圍第1項之半導體裝置，更包含： 一第一連接層設在該半導體基材與第二絕緣膜之 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） 64 間’而具有至少二連接紋路圖案；且 該空穴係被設在該等連接紋路圖案之間。 7·如申請專利範圍第1項之半導體裝置，更包含： 一第一連接層設在該半導體基材與第二絕緣膜之 間；及 一第二連接層設在該半導體基材與第二絕緣膜之 間，而係由與第一連接層不同之導電層所製成；且 該空穴係被設在該第一連接層與第二連接層之間。 8·如申請專利範圍第7項之半導體裝置，更包含： 一第一電極孔塞設在該半導體基材與第二連接層 之間，而可將該第二連接層電連接於該半導體基材；且 該第二連接層係被該第二電極孔塞所支撐。 9. 如申請專利範圍第7項之半導體裝置，更包含： 一第二絕緣膜設在第二連接層上而觸接第二絕緣 膜，且 該第二絕緣膜係被第二連接層與第三絕緣膜所支 樓。 10. 如申請專利範圍第！項之半導體裝置，其中： 該V體及第二絕緣膜係以一預定間隙被列設在該 開孔内；而該空穴係延伸於該間隙的底下區域中；且 有一 a又在第二絕緣膜上的第四絕緣膜會被埋設在 4間隙的上部區域中’而封閉該空穴。 11. 如申請專利範圍第丨項之半導體裝置，其中： 該導體係為一電容器的儲存電極，而會電連接於該 本紙張U適用中國國家標準（CNS) A4規格（210x297公爱） ’請專鄕® ~ ' 半導體基材。 12.如申請專利範圍第3項之半導體裝置，其中： 該第一連接層係為一電晶體的閘電極。 13·如申請專利範圍第7項之半導體裝置，其中·· 該第二連接層係為一位元線。 I4·如申請專利範圍第10項之半導體裝置，其中·· 該導體係為一電容器的儲存電極，而會電連接於該 半導體基材；且 該第四絕緣膜係為一設在該儲存電極上的電容介 電膜。 15. 如申請專利範圍第1項之半導體裝置，更包含： 多數的胞元陣列區設在該半導體基材上；且 該等空穴係各自獨立地被設在該各胞元陣列中。 16. —種製造半導體裝置的方法，包含下列步驟： 在一半導體基材上製成一第一絕緣膜； 在遠第一絕緣膜上製成一第二絕緣膜，其乃具有與 苐一絕緣膜不同的姓刻特性； 在該第二絕緣膜上製成一開孔，至少下達至該第一 絕緣膜； 在至少該開孔内製成一導體與該第二絕緣膜接 觸；及 以一錢刻劑滲經該第二絕緣膜與該導體之間的介 面’來餘刻該第一絕緣膜，而在第二絕緣膜底下形成一 空穴：。 66 本紙張尺度適用中國國豕標準（CNS) A4規格（210X297公爱) W6811、申請專利範圍 17·如申請專利範圍第16項之方法，更包含下列步驟： 在該半導體基材與第二絕緣膜之間製成一連接 層，而 在形成後該空穴的步驟中，該空穴係被設在該連接 層周圍。 I8·如申請專利範圍第17項之方法，更包含下列步驟： 在該連接層之一側壁上製成一側壁絕緣膜，其具有 與第一絕緣膜相同的蝕刻特性；且 在形成空穴的步驟中，該第一絕緣膜及側壁絕緣膜 白會被蝕刻，而在該連接層的側壁中形成空穴。 •如申叫專利範圍第丨6項之方法，更包含下列步驟： 在製成第二絕緣膜之後，再製成一第三絕緣膜，其 具有與第—絕緣膜相同的蝕刻特性；且 ^在形成空穴的步驟中，蝕刻劑會被引入而滲經該導 體及第三絕緣膜等與第二導體之間的介面，來敍刻該第 一絕緣膜。 20.如申請專利範圍第19項之方法，其中： 在形成空穴的步驟中’該第—絕緣膜會被蝕掉來形 成該空穴’同時會蝕刻該第三絕緣膜而將其一部份保留 在第二絕緣膜上。 ........-........:…裝…： 請先閲讀背面之注意事項再填寫本頁} •、一-Τ— :線丨 本紙張尺錢财關緖
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070628 | 2001-03-13 | ||
| JP2002049422A JP4278333B2 (ja) | 2001-03-13 | 2002-02-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW536811B true TW536811B (en) | 2003-06-11 |
Family
ID=26611154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091104707A TW536811B (en) | 2001-03-13 | 2002-03-13 | Semiconductor device and method for fabricating the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7166882B2 (zh) |
| JP (1) | JP4278333B2 (zh) |
| KR (1) | KR100696360B1 (zh) |
| CN (1) | CN1299357C (zh) |
| TW (1) | TW536811B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI549280B (zh) * | 2014-05-30 | 2016-09-11 | 華亞科技股份有限公司 | 具有單層支撐結構的圓柱狀存儲節點 |
| TWI688874B (zh) * | 2014-10-22 | 2020-03-21 | 南韓商三星電子股份有限公司 | 積體電路及其布局設計方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4441974B2 (ja) * | 2000-03-24 | 2010-03-31 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100505667B1 (ko) * | 2003-01-16 | 2005-08-03 | 삼성전자주식회사 | 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법 |
| US7304388B2 (en) * | 2003-06-26 | 2007-12-04 | Intel Corporation | Method and apparatus for an improved air gap interconnect structure |
| KR100752642B1 (ko) * | 2005-02-02 | 2007-08-29 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
| US7999299B2 (en) * | 2005-06-23 | 2011-08-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor for peripheral circuit |
| KR100688554B1 (ko) * | 2005-06-23 | 2007-03-02 | 삼성전자주식회사 | 파워 디커플링 커패시터를 포함하는 반도체 메모리 소자 |
| KR100724568B1 (ko) * | 2005-10-12 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| US20070207622A1 (en) * | 2006-02-23 | 2007-09-06 | Micron Technology, Inc. | Highly selective doped oxide etchant |
| KR100876881B1 (ko) * | 2006-02-24 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
| JP2010080514A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | 半導体記憶装置 |
| JP2011066126A (ja) | 2009-09-16 | 2011-03-31 | Elpida Memory Inc | 半導体記憶装置およびその製造方法 |
| JP2012059827A (ja) * | 2010-09-07 | 2012-03-22 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2012109353A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20150303200A1 (en) * | 2012-11-28 | 2015-10-22 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for manufacturing same |
| CN104282688B (zh) * | 2013-07-01 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| CN104701297B (zh) * | 2013-12-05 | 2017-12-29 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其形成方法 |
| KR102191217B1 (ko) * | 2014-04-28 | 2020-12-16 | 삼성전자주식회사 | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 |
| CN105514106B (zh) * | 2014-09-22 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| KR102371892B1 (ko) | 2017-05-25 | 2022-03-08 | 삼성전자주식회사 | 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자 |
| CN116261323B (zh) * | 2022-04-25 | 2024-06-28 | 北京超弦存储器研究院 | 动态存储器及其制作方法、存储装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940007295B1 (ko) * | 1991-12-13 | 1994-08-12 | 금성일렉트론 주식회사 | 비트라인 구조 및 그 제조방법 |
| JP2809131B2 (ja) * | 1995-05-11 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6130482A (en) * | 1995-09-26 | 2000-10-10 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| US5900668A (en) * | 1995-11-30 | 1999-05-04 | Advanced Micro Devices, Inc. | Low capacitance interconnection |
| EP1376684B1 (en) * | 1997-01-21 | 2008-11-26 | Georgia Tech Research Corporation | Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections |
| JP2900909B2 (ja) * | 1997-04-07 | 1999-06-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3102382B2 (ja) * | 1997-05-30 | 2000-10-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100351888B1 (ko) * | 1997-12-31 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의 배선구조 및 형성방법 |
| KR100265771B1 (ko) * | 1998-07-09 | 2000-10-02 | 윤종용 | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 |
| JP2000133706A (ja) * | 1998-10-23 | 2000-05-12 | Nec Corp | 半導体装置およびその製造方法 |
| US6667552B1 (en) * | 1999-02-18 | 2003-12-23 | Advanced Micro Devices, Inc. | Low dielectric metal silicide lined interconnection system |
| JP2002110791A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
| US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
-
2002
- 2002-02-26 JP JP2002049422A patent/JP4278333B2/ja not_active Expired - Lifetime
- 2002-03-12 US US10/095,101 patent/US7166882B2/en not_active Expired - Lifetime
- 2002-03-12 KR KR1020020013125A patent/KR100696360B1/ko not_active IP Right Cessation
- 2002-03-13 TW TW091104707A patent/TW536811B/zh not_active IP Right Cessation
- 2002-03-13 CN CNB021073244A patent/CN1299357C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI549280B (zh) * | 2014-05-30 | 2016-09-11 | 華亞科技股份有限公司 | 具有單層支撐結構的圓柱狀存儲節點 |
| TWI688874B (zh) * | 2014-10-22 | 2020-03-21 | 南韓商三星電子股份有限公司 | 積體電路及其布局設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100696360B1 (ko) | 2007-03-20 |
| CN1299357C (zh) | 2007-02-07 |
| JP2002343862A (ja) | 2002-11-29 |
| JP4278333B2 (ja) | 2009-06-10 |
| CN1375870A (zh) | 2002-10-23 |
| US20020145199A1 (en) | 2002-10-10 |
| US7166882B2 (en) | 2007-01-23 |
| KR20020073268A (ko) | 2002-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW536811B (en) | Semiconductor device and method for fabricating the same | |
| JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
| US6599794B2 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| TWI300973B (en) | Method for forming a semiconductor device | |
| TW473996B (en) | Semiconductor device and method for manufacturing the same | |
| JP2003188281A (ja) | 半導体装置及びその製造方法 | |
| JP2004193563A (ja) | Ｍｉｍキャパシタを有する半導体素子 | |
| TW200414307A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001203263A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2011108927A (ja) | 半導体装置の製造方法 | |
| JP2002076307A (ja) | 半導体装置及びその製造方法 | |
| JP3113179B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004247559A (ja) | 半導体装置及びその製造方法 | |
| JPH10313100A (ja) | Ｄｒａｍセル装置及びその製造方法 | |
| US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20140030865A1 (en) | Method of manufacturing semiconductor device having cylindrical lower capacitor electrode | |
| JP2000101048A (ja) | コンデンサ及びコンデンサの作製方法 | |
| US6680511B2 (en) | Integrated circuit devices providing improved short prevention | |
| KR20050057080A (ko) | 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 | |
| JP2006261625A (ja) | 半導体素子の製造方法 | |
| KR20030080234A (ko) | 트렌치 커패시터 및 그 제조 방법 | |
| US6285038B1 (en) | Integrated circuitry and DRAM integrated circuitry | |
| WO2014125950A1 (ja) | 半導体装置及びその製造方法 | |
| JP2012038994A (ja) | 半導体装置及びその製造方法 | |
| JP7462064B2 (ja) | 半導体構造及び半導体構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |