TWI688874B - 積體電路及其布局設計方法 - Google Patents

Abstract

本發明提供一種設計電子處理器中之積體電路之佈局的 方法、積體電路及半導體裝置。設計積體電路(IC)之佈局的方法包含：準備儲存第一標準胞元及第二標準胞元的標準胞元程式庫，第一標準胞元及第二標準胞元中之每一者包含在第一方向上延伸的多個傳導線；將第一標準胞元及第二標準胞元置放為在平行於多個傳導線的第一邊界中彼此鄰接；以及在將相同電壓施加至第一標準胞元中之鄰接於第一邊界的第一圖案及第二標準胞元中之鄰接於第一邊界的第二圖案時，藉由使用多個傳導線之至少一個第一傳導線產生去耦電容器，至少一個第一傳導線鄰接於第一邊界。

Description

積體電路及其布局設計方法 【相關申請案之交叉引用】

本申請案主張2014年10月22日經美國專利局申請的美國臨時申請案第62/066,977號及2015年5月29日經韓國智慧財產局申請的韓國專利申請案第10-2015-0076546號的權益，所述申請案的揭露內容以全文引用的方式併入本文中。

本發明概念是關於積體電路(integrated circuit；IC)，且更特別地是關於包含至少一個標準胞元之IC以及設計其佈局的方法。

設計半導體積體電路(IC)涉及將描述在半導體系統中待執行之操作的晶片的行為模型轉化為描述晶片組件之間的連接的特定結構模型的製程。當相對於包含於半導體IC中之胞元產生程式庫且使用所述程式庫實施半導體IC時，可減少設計且實施半導體IC所需的時間及成本。

在根據本發明概念之原理之例示性實施例中，提供一種設計電子處理器中之積體電路(IC)的佈局的方法，其包含：準備儲存第一標準胞元及第二標準胞元的標準胞元程式庫，第一標準胞元及第二標準胞元中之每一者包含在第一方向上延伸的多個傳導線；將第一標準胞元及第二標準胞元置放為在平行於所述多個傳導線的第一邊界處彼此鄰接；以及在將相同電壓施加至第一標準胞元中之鄰接於第一邊界的第一圖案及第二標準胞元中之鄰接於第一邊界的第二圖案時，藉由使用所述多個傳導線的至少一個第一傳導線產生去耦電容器，所述至少一個第一傳導線鄰接於第一邊界。

在根據本發明概念的原理的例示性實施例中提供一種IC，所述IC包含：第一標準胞元，其包含鄰接於第一邊界的第一圖案，及第二標準胞元，其包含鄰接於第一邊界的第二圖案且經置放為鄰接於第一標準胞元，其中在將相同電壓施加至第一圖案及第二圖案時，藉由使用在第一圖案與第二圖案之間的至少一個第一傳導線產生去耦電容器，所述至少一個第一傳導線平行於第一邊界安置且在第一方向上延伸。

在根據本發明概念的原理的例示性實施例中，提供一種使用IC製造的半導體裝置，所述IC包含在第一方向之第一邊界處彼此鄰接的第一標準胞元及第二標準胞元，所述半導體裝置包含：基板，其包含在實質上垂直於所述第一方向的第二方向上連續安置的作用區域，所述基板上的多個鰭片；閘電極，其經安置 以在第一方向上於所述多個鰭片上延伸，以及第一觸點及第二觸點，其安置於一些所述多個鰭片上，所述第一觸點在第一胞元中鄰接於第一邊界，且所述第二觸點在第二胞元中鄰接於第一邊界，其中在將相同電壓施加至第一觸點及第二觸點時，藉由使用在第一觸點與第二觸點之間的閘電極中之至少一個第一閘電極產生去耦電容器。

在根據本發明概念的原理的例示性實施例中，一種設計電子處理器中之積體電路(IC)的佈局的方法包含：處理器準備儲存第一標準胞元及第二標準胞元的標準胞元程式庫，所述第一標準胞元及第二標準胞元中之每一者包含在第一方向上延伸的多個傳導線；處理器將第一標準胞元及第二標準胞元置放為在平行於所述多個傳導線的第一邊界處彼此鄰接；以及所述處理器在相同電壓待施加至第一標準胞元中之鄰接於第一邊界的第一圖案及第二標準胞元中之鄰接於第一邊界的第二圖案時藉由使用所述多個傳導線中之至少一個第一傳導線來產生去耦電容器，所述至少一個第一傳導線鄰接於第一邊界。

在根據本本發明概念的原理的例示性實施例中，至少一個第一傳導線經安置於第一邊界上。

在根據本發明概念的原理的例示性實施例中，方法包含當不同電壓待施加至第一圖案及第二圖案時，藉由將至少一個第一傳導線用作虛擬線來將第一標準胞元自第二標準胞元隔絕。

在根據本發明概念的原理的例示性實施例中，方法包含：第一標準胞元及第二標準胞元中之至少一者包含安置於第一邊界上的切割層，所述切割層設置以將第一標準胞元與第二標準 胞元隔絕；且去耦電容器的產生更包括在相同電壓待施加至第一圖案及第二圖案時移除第一圖案與第二圖案之間的切割層以產生去耦電容器。

在根據本發明概念的原理的例示性實施例中，方法包含：第一標準胞元更包含在實質上垂直於第一方向的第二方向上延伸的第一鰭片；第二標準胞元更包含在第二方向上延伸的第二鰭片；且切割層經安置以將包含於第一標準胞元中的第一鰭片與包含於第二標準胞元中的第二鰭片隔絕。

在根據本發明概念的原理的例示性實施例中，方法包含：第一圖案是安置於一些第一鰭片上的第一接觸圖案；第二圖案是安置於一些第二鰭片上的第二接觸圖案；且第一鰭片之第一接觸鰭片、第二鰭片之第二接觸鰭片以及至少一個第一傳導線實施對應於去耦電容器的電晶體，所述第一接觸鰭片及第二接觸鰭片分別連接至第一接觸圖案及第二接觸圖案。

在根據本發明概念的原理的例示性實施例中，方法包含當不同電壓待施加至第一圖案及第二圖案時將切割層保持在第一圖案與第二圖案之間以使得第一傳導線成為虛擬線。

在根據本發明概念的原理的例示性實施例中，方法包含：第一標準胞元及第二標準胞元中之至少一者更包含安置於與第一邊界相對的第二邊界上的附加切割層。

在根據本發明概念的原理的例示性實施例中，方法包含：當不同電壓待施加至第一圖案及第二圖案時，在置放第一標準胞元及第二標準胞元之後，在第一圖案與第二圖案之間產生切割層，所述切割層被設置以使第一標準胞元與第二標準胞元隔絕。

在根據本發明概念的原理的例示性實施例中，方法包含：第一標準胞元更包含在實質上垂直於第一方向的第二方向上延伸的第一鰭片；第二標準胞元更包含在第二方向上延伸的第二鰭片；且切割層經安置以使包含於第一標準胞元中的第一鰭片與包含於第二標準胞元中的第二鰭片隔絕。

在根據本發明概念的原理的例示性實施例中，方法包含：第一圖案是安置於一些第一鰭片的一些上的第一接觸圖案；第二圖案是安置於一些第二鰭片上的第二接觸圖案；且第一鰭片之第一接觸鰭片、第二鰭片之第二接觸鰭片以及至少一個第一傳導線實施對應於去耦電容器的電晶體，所述第一接觸鰭片及第二接觸鰭片分別連接至第一接觸圖案及第二接觸圖案。

在根據本發明概念的原理的例示性實施例中，方法包含在置放第一標準胞元及第二標準胞元之後，產生相對於第一圖案及第二圖案中之至少一者安置於與第一邊界相對的第二邊界上的附加切割層。

在根據本發明概念的原理的例示性實施例中，方法包含施加至第一圖案及第二圖案的相同電壓是電源電壓或接地電壓。

在根據本發明概念的原理的例示性實施例中，方法包含：多個傳導線對應於多個閘電極。

在根據本發明概念的原理的例示性實施例中，方法包含設計IC以使得第一傳導線浮動。

在根據本發明概念的原理的例示性實施例中，積體電路包含：第一標準胞元，其包含鄰接於第一邊界的第一圖案；以及第二標準胞元，其包含鄰接於第一邊界的第二圖案並鄰接於第一 標準胞元，其中當相同電壓待施加至第一圖案及第二圖案時，去耦電容器包含第一圖案及第二圖案以及第一圖案與第二圖案之間的至少一個第一傳導線，所述至少一個第一傳導線平行於第一邊界安置且在第一方向上延伸。

在根據本發明概念的原理的例示性實施例中，當不同電壓待施加至第一圖案及第二圖案時，積體電路包含安置在第一標準胞元與第二標準胞元之間的切割層，所述切割層設置以使第一標準胞元與第二標準胞元隔絕。

在根據本發明概念的原理的例示性實施例中，第一標準胞元更包含在實質上垂直於第一方向的第二方向上延伸的第一鰭片；第二標準胞元更包含在第二方向上延伸的第二鰭片；以及切割層經安置以使包含於第一標準胞元中的第一鰭片與包含於第二標準胞元中的第二鰭片隔絕。

在根據本發明概念的原理的例示性實施例中，第一圖案是安置於一些第一鰭片上的第一接觸圖案；第二圖案是安置於一些第二鰭片上的第二接觸圖案；且第一鰭片之第一接觸鰭片、第二鰭片之第二接觸鰭片以及至少一個第一傳導線實施對應於去耦電容器的電晶體，所述第一接觸鰭片及第二接觸鰭片分別連接至第一接觸圖案及第二接觸圖案。

在根據本發明概念的原理的例示性實施例中，第一標準胞元及第二標準胞元中之至少一者更包含安置於與第一邊界相對的第二邊界上的附加切割層。

在根據本發明概念的原理的例示性實施例中，待施加至第一圖案及第二圖案的相同電壓為電源電壓或接地電壓。

在根據本發明概念的原理的例示性實施例中，至少一個第一傳導線對應於閘電極。

在根據本發明概念的原理的例示性實施例中，至少一個第一傳導線浮動。

在根據本發明概念的原理的例示性實施例中，使用IC製造半導體裝置，所述IC包含在第一方向的第一邊界中彼此鄰接的第一標準胞元及第二標準胞元，所述半導體裝置包含：基板，其包含在實質上垂直於所述第一方向的第二方向上連續安置的作用區域；所述基板上的多個鰭片；閘電極，其經安置以在在所述第一方向上於所述多個鰭片上延伸，以及第一觸點及第二觸點，其安置於一些所述多個鰭片上，所述第一觸點在第一胞元中鄰接於第一邊界，且所述第二觸點在第二胞元中鄰接於第一邊界，其中當相同電壓待施加至第一觸點及第二觸點時，去耦電容器包含第一觸點及第二觸點以及在第一觸點與第二觸點之間的閘電極中之至少一個第一閘電極。

在根據本發明概念的原理的例示性實施例中，當不同電壓待施加至第一觸點及第二觸點時，至少一個第一閘電極作為虛擬閘極操作，且第一標準胞元與第二標準胞元隔絕。

在根據本發明概念的原理的例示性實施例中，多個鰭片中之第一鰭片、多個鰭片中之第二鰭片以及至少一個第一閘電極實施對應於去耦電容器的電晶體，所述第一鰭片及所述第二鰭片分別連接至第一觸點及第二觸點。

在根據本發明概念的原理的例示性實施例中，待施加至第一觸點及第二觸點的相同電壓是電源電壓或接地電壓。

在根據本發明概念的原理的例示性實施例中，使用包含處理器的設計工具設計積體電路的方法包含：處理器自標準胞元程式庫選擇第一及第二標準胞元且將所述標準胞元置放為彼此鄰接，其中第一及第二標準胞元包含鄰接於且平行於藉由所述兩個胞元的鄰接置放在所述兩個胞元之間邊界的傳導線以及平行於所述邊界的接觸圖案；處理器根據積體電路設計判定相同電壓是否待施加至每一標準胞元中之接觸圖案；以及當相同電壓待施加至在每一胞元中之接觸圖案時，處理器藉由使用傳導線形成去耦電容器。

在根據本發明概念的原理的例示性實施例中，使用包含處理器的設計工具設計積體電路的方法包含：處理器設計待連接至電源電壓的接觸圖案。

在根據本發明概念的原理的例示性實施例中，使用包含處理器的設計工具設計積體電路的方法包含：處理器設計待連接至接地電壓的接觸圖案。

在根據本發明概念的原理的例示性實施例中，使用包含處理器的設計工具設計積體電路的方法包含：作用區域是源極汲極區域。

30:積體電路

35:積體電路

50:積體電路

55:積體電路

100a:半導體裝置

100b:半導體裝置

110:第一作用區域

115:第二作用區域

120:第一電力線

125:第二電力線

130:閘電極

131:第一閘電極

132:第二閘電極

141a:第一源極/汲極觸點

141a':源極/汲極觸點

141b:源極/汲極觸點

141b':源極/汲極觸點

141c:源極/汲極觸點

141c':源極/汲極觸點

141d:源極/汲極觸點

141d':源極/汲極觸點

142a:源極/汲極觸點

142b:源極/汲極觸點

143a:源極/汲極觸點

143b:源極/汲極觸點

151:輸入終端

151':輸入終端

152a:輸入終端

152b:輸入終端

153a:輸入終端

153b:輸入終端

160:積體電路

161:輸入觸點

161':輸入觸點

162a:輸入觸點

162b:輸入觸點

163a:輸入觸點

163b:輸入觸點

165:積體電路

171:輸出終端

171':輸出終端

172:輸出終端

173:輸出終端

210:積體電路

220:積體電路

225:積體電路

230:積體電路

240:積體電路

250:積體電路

260:積體電路

270:積體電路

500:非暫時性電腦可讀儲存媒體

510:置放及佈線程式

520:程式庫

530:分析程式

540:資料結構

1000:記憶卡

1100:控制器

1200:記憶體

2000:計算系統

2100:處理器

2200:記憶體裝置

2300:儲存裝置

2400:電源供應器

2500:輸入/輸出裝置

2600:電源供應器

AR:作用區域

BD1:第一邊界

BD2:第二邊界

C1:第一胞元

C2:第二胞元

C3:第三胞元

C4:第四胞元

C5:第五胞元

C6:第六胞元

C7:第七胞元

CA:接觸圖案

CA1a:第一接觸圖案

CA1b:第一接觸圖案

CA1c:第一接觸圖案

CA1d:第一接觸圖案

CA2a:第二接觸圖案

CA2b:第二接觸圖案

CA3a:第三接觸圖案

CA3b:第三接觸圖案

CELL-DC:去耦電容器胞元

CELL1:第一胞元

CELL2:第二胞元

CELL3:第三胞元

CL:傳導線

CL':傳導線/閘電極

CL1:第一傳導線

CL2:第二傳導線

CL11:傳導線

CL12:傳導線

CL13:傳導線

CL21:傳導線

CL22:傳導線

CL31:傳導線

CL32:傳導線

CT:切割層

CT1:第一切割層

CT2:第二切割層

CT11:切割層

CT12:切割層

CT21:切割層

CT31:切割層

D11:第一汲極

D12:第二汲極

D21:第一汲極

D22:第二汲極

D23:第三汲極

D24:第四汲極

DC:去耦電容器

DC1:去耦電容器

DC2:去耦電容器

DC3:去耦電容器

DC4:去耦電容器

DCa:第一去耦電容器

DCb:第二去耦電容器

DCc:第三去耦電容器

DCd:第四去耦電容器

DCe:第五去耦電容器

DCf:第六去耦電容器

FN:鰭片

FN':鰭片

FN1:第一鰭片

FN2:第二鰭片

G11:第一閘電極

G11':第一閘電極

G12:第二閘電極

G12':第二閘電極

G21:第一閘電極

G21':第一閘電極

G22:第二閘電極

G22':第二閘電極

G23:第三閘電極

G23':第三閘電極

G24:第四閘電極

G24':第四閘電極

GI:絕緣層

GND:接地電壓終端

IC1:積體電路

IC2:積體電路

IC3:積體電路

IL1:第一隔絕層

IL1':第一隔絕層

IL2:第二隔絕層

IL2':第二隔絕層

IN:輸入信號

OUT:輸出信號

PWR:電源電壓終端

SA:左側作用區域的大小

SB:右側作用區域的大小

SC1:第一標準胞元

SC1':第一標準胞元

SC2:第二標準胞元

SC2':第二標準胞元

SC3:第三標準胞元

SC3':第三標準胞元

S11:第一源極

S12:第二源極

S21:第一源極

S22:第二源極

S23:第三源極

S24:第四源極

S100:操作

S120:操作

S140:操作

S160:操作

S180:操作

S200:操作

S220:操作

S240:操作

S250:操作

S260:操作

S280:操作

S300:操作

S320:操作

S340:操作

S350:操作

S360:操作

S380:操作

S1610:操作

S1630:操作

S1650:操作

S1670:操作

SUB:基板

SUB':基板

TR11:第一電晶體

TR11':第一電晶體

TR12:第二電晶體

TR12':第二電晶體

TR21:第一電容器/第一電晶體

TR21':第一電容器/第一電晶體

TR22:第二電容器/第二電晶體

TR22':第二電容器/第二電晶體

TR23:第三電容器/第三電晶體

TR23':第三電容器/第三電晶體

TR24:第四電容器/第四電晶體

TR24':第四電容器/第四電晶體

IX-IX':線

VIII-VIII':線

VDD:電源電壓終端

VSS:接地電壓終端

X:方向

Y:方向

自結合隨附圖式進行的以下詳細描述將更清楚地理解本發明概念的例示性實施例，其中： 圖1為根據例示性實施例之設計積體電路(IC)之方法的流程圖。

圖2為根據例示性實施例之圖1之方法中之產生去耦電容器的操作的流程圖。

圖3A為根據例示性實施例之IC之佈局。

圖3B為根據另一例示性實施例之IC之佈局。

圖4為根據另一例示性實施例之設計IC之方法的流程圖。

圖5為根據例示性實施例之應用圖4之方法的佈局。

圖6為根據例示性實施例之圖5之去耦電容器的電路圖。

圖7為根據另一例示性實施例之圖5之去耦電容器的電路圖。

圖8為根據例示性實施例之沿圖5之佈局之線VIII-VIII'截取的橫截面圖。

圖9為根據例示性實施例之具有圖5之佈局的半導體裝置的透視圖。

圖10為根據例示性實施例之沿圖9之線IX-IX'截取的橫截面圖。

圖11為根據另一例示性實施例之具有圖6之佈局的半導體裝置的透視圖。

圖12為根據例示性實施例之沿圖11的線XI-XI'截取的橫截面圖。

圖13為根據例示性實施例之包含經置放為彼此鄰接的多個胞元的IC的佈局。

圖14為根據例示性實施例之包含去耦電容器之IC的佈局。

圖15為根據另一例示性實施例之包含去耦電容器之IC的佈 局。

圖16為根據另一例示性實施例之應用圖4之方法的佈局。

圖17為根據例示性實施例之圖16之去耦電容器的電路圖。

圖18為根據另一例示性實施例之圖16之去耦電容器的電路圖。

圖19為根據例示性實施例之沿圖16之佈局的線XIX-XIX'截取的橫截面圖。

圖20為根據另一例示性實施例之設計IC的方法的流程圖。

圖21為根據例示性實施例之應用圖20之方法的佈局。

圖22為用於描述當應用設計根據例示性實施例之IC之方法時IC之面積減少的佈局。

圖23為根據例示性實施例之不包含去耦電容器之IC的圖。

圖24為根據例示性實施例之包含去耦電容器之IC的圖。

圖25為用於描述當應用設計根據例示性實施例之IC的方法時電壓雜訊之減少的圖。

圖26為根據例示性實施例之用於描述藉由去耦電容器的電壓雜訊之減少的圖。

圖27為根據另一例示性實施例之用於描述由去耦電容導致的電壓雜訊之減少的圖。

圖28為根據例示性實施例之用於描述儲存媒體的方塊圖。

圖29為根據例示性實施例之用於描述包含IC之記憶卡的方塊圖。

圖30為根據例示性實施例之用於描述包含IC之計算系統的方塊圖。

下文將參看隨附圖式更全面地描述本發明概念的實施例，其中展示了本發明概念的實施例。然而，本發明概念可以許多不同形式體現，且不應被解釋為限於本文中所闡述的實施例。相反，提供例示性實施例以使得本發明將是透徹且完整的，並且將向熟習此項技術者完整地傳達本發明概念之範疇。

因此，並未關於本發明概念之一些實施例來描述已知製程、元件及技術。除非另有說明，否則類似參考數字遍及附圖及書面描述指代類似元件，且因此將不重複描述。在圖式中，為了清楚起見，可能會誇大層及區域的大小及相對大小。

應理解，雖然本文中可使用術語「第一」、「第二」、「第三」等以描述各種元件、組件、區域、層及/或部分，但所述元件、組件、區域、層及/或部分不應受所述術語限制。所述術語僅用以將一個元件、組件、區域、層或部分與另一元件、組件、區域、層或部分區分開來。因此，下文所論述之第一元件、組件、區域、層或部分在不脫離本發明概念之教示的情況下可被稱作第二元件、組件、區域、層或部分。

為了易於描述，在本文中使用空間相對術語(諸如「在……之下」、「在……下方」、「下」、「在……以下」、「在……上方」、「上」及其類似者)以如諸圖中所繪示描述一個元件或特徵與另一元件或特徵的關係。應理解，除圖中所描繪之定向以外，空間相對術語意欲涵蓋在使用中或操作中之裝置的不同定向。舉 例而言，若圖中之裝置翻轉，則描述為「在」其他元件或特徵「下方」或「以下」之元件將定向為「在」其他元件或特徵「上方」。因此，例示性術語「在……下方」及「在……以下」可涵蓋上方及下方之定向兩者。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述元可相應地進行解譯。另外，亦應理解，當將層稱作「在」兩個層「之間」時，其可為兩個層之間的唯一層，或亦可存在一或多個介入層。

本文中所使用之術語僅出於描述特定實施例的目的，且並不意欲限制本發明概念。除非上下文另有清楚指示，否則如本文中所使用，單數形式「一」及「所述」意欲亦包含複數形式。應進一步理解，術語「包括」在用於本說明書中時指定所陳述的特徵、整數、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。如本文中所使用，術語「及/或」包含相關聯所列項目中之一或多者的任何以及所有組合。此外，術語「例示性」意欲指代實例或繪示。

應理解，當元件或層被稱作「在」另一元件或層「上」、「連接至」、「耦接至」或「鄰近於」另一元件或層時，其可直接在另一元件或層上，連接、耦接或鄰接於另一元件或層，或可存在介入元件或介入層。相比之下，當元件被稱作「直接在」另一胞元或層上、「直接連接至」、「直接耦接至」或「緊鄰於」另一元件或層時，不存在介入元件或介入層。

除非另有定義，否則本文所使用之所有術語(包含技術及科學術語)具有與由本發明概念所屬領域之具有通常知識者通 常所理解相同的含義。應進一步理解，應將術語(諸如，常用詞典中所定義的所述術語)解釋為具有與其在相關技術及/或本說明書的上下文中的含義一致的含義，且除非本文中如此明確定義，否則將不以理想化或過於正式的觀念來加以解釋。

圖1為根據本發明概念之原理之設計積體電路(IC)的例示性方法的流程圖。

參看圖1，設計IC的方法可包含設計IC之佈局的方法。所述方法可使用IC設計工具執行，所述IC設計工具可包含在處理器中執行的多個命令。

在操作S100中，可接收輸入資料。輸入資料可定義使用標準胞元之IC。大體而言，IC可經定義為多個胞元。具體而言，可藉由使用包含關於多個胞元之特徵資訊之胞元程式庫設計IC。在下文所描述的例示性實施例中，胞元可為標準胞元且胞元程式庫可為標準胞元程式庫。

術語「標準胞元」可是指其中佈局之大小符合預設規則之IC的胞元。標準胞元可包含輸入接腳及輸出接腳且可處理經由輸入接腳接收的信號並經由輸出接腳輸出信號。舉例而言，標準胞元可對應於基本胞元(諸如，及、或、非或反相器)、複合胞元(諸如，或/及/反相器(OR/AND/INVERTER；OAI)或及/或/反相器(AND/OR/INVERTER；AOI))以及儲存元件(諸如，主從正反器或鎖存器)。

在例示性實施例中，輸入資料可為相對於IC之行為自抽象形式使用標準胞元程式庫經由合成而產生的資料，例如，定義於暫存器轉移層次(register transfer level；RTL)中的資料。舉例 而言，輸入資料可為藉由合成由諸如VHSIC硬體描述語言(VHSIC hardware description language；VHDL)或Verilog之硬體描述語言(hardware description language；HDL)所定義之IC而產生的位元串流或接線對照表。

在例示性實施例中，輸入資料可為用於定義IC之佈局的資料。舉例而言，輸入資料可包含用於定義實施為半導體材料、金屬以及絕緣體之結構的幾何資訊。例如，藉由輸入資料指示之IC的層可具有標準胞元之佈局及用以將標準胞元連接至其他標準胞元的導線。

在操作S120中，可準備標準胞元程式庫。標準胞元程式庫可包含關於多個標準胞元的資訊。舉例而言，標準胞元程式庫可包含標準胞元之名稱及功能、時序資訊、功率資訊以及佈局資訊。標準胞元程式庫可儲存於儲存器中。在操作S120中，可藉由存取儲存器來準備標準胞元程式庫。

在操作S140中，第一標準胞元及第二標準胞元可經置放為彼此鄰接。第一及第二標準胞元可對應於包含於標準胞元程式庫中的資訊；亦即，所述第一及第二標準胞元可為來自標準胞元程式庫的胞元。操作S140可由置放工具執行。具體而言，置放工具可基於所接收的輸入資料自標準胞元程式庫獲取第一及第二標準胞元，且可在一個方向上將第一及第二標準胞元安置為彼此鄰接。

在操作S160中，可基於分別安置於第一標準胞元與第二標準胞元之間的第一邊界的兩側處的第一及第二圖案的電壓，藉由使用鄰接於第一界線之至少一個傳導線產生去耦電容器。在根 據本發明概念之原理的例示性實施例中，當相同電壓施加至第一及第二圖案時，可藉由使用至少一個傳導線及所述第一及第二圖案產生去耦電容器。在根據本發明概念之原理的例示性實施例中，由於去耦電容器以此方式產生，所以不必另外安置去耦電容器胞元以便減少IC中的電壓雜訊，且因此可藉此防止IC的面積增加。

在例示性實施例中，第一及第二標準胞元可經置放在第一邊界處彼此鄰接。在例示性實施例中，第一及第二標準胞元可經置放以在第一邊界處彼此接觸。在另一例示性實施例中，第一及第二標準胞元中之至少一者可與第一邊界間隔一預定距離。

在例示性實施例中，至少一個傳導線可安置於第一邊界上。舉例而言，至少一個傳導線可如圖5中所繪示安置。將參看圖5提供其更詳細描述。在其他例示性實施例中，至少一個傳導線可與第一邊界間隔一預定距離。舉例而言，至少一個傳導線可如圖16中所繪示安置。將參看圖16提供其更詳細描述。

在例示性實施例中，可根據IC所必要之去耦電容適應性地判定傳導線之數目。舉例而言，隨著IC所必要之去耦電容增加，傳導線之數目可增加以在第一標準胞元與第二標準胞元之間形成去耦電容器。在另一例示性實施例中，傳導線之數目可保持恆定。去耦電容器之數目可適應性地在IC中判定。舉例而言，隨著IC所必要之去耦電容增加，去耦電容器之數目可增加。

在例示性實施例中，第一圖案可相對地鄰接於第一邊界安置在第一標準胞元中。在例示性實施例中，第一標準胞元可包含相對地鄰接於第一邊界的多個第一圖案。舉例而言，第一圖案 可為包含於圖5之第一標準胞元SC1中的圖案CA1a及圖案CA1b。在例示性實施例中，例如，第一圖案可為用於施加電壓至第一標準胞元中之作用區域或作用鰭片的接觸圖案。

在例示性實施例中，第二圖案可相對地鄰接於第一邊界安置在第二標準胞元中。在例示性實施例中，第二標準胞元可包含相對地鄰接於第一邊界安置的多個第二圖案。舉例而言，第二圖案可為包含於圖5之第二標準胞元SC2中的圖案CA2a及圖案CA2b。在例示性實施例中，第二圖案可為用於施加電壓至第二標準胞元中之作用區域或作用鰭片的接觸圖案。

在操作S180中，可輸出定義IC之輸出資料。在例示性實施例中，當接收之輸入資料為諸如藉由合成IC產生之位元串流或接線對照表的資料時，輸出資料可為位元串流或接線對照表。在另一例示性實施例中，當接收之輸入資料為定義IC之佈局之資料(所述資料具有圖形資料系統II(graphic data system II；GDSII)格式)時，輸出資料之格式亦可為定義IC之佈局之資料。

圖2為根據本發明概念之原理之圖1之方法中之產生去耦電容器的例示性方法的流程圖。

參看圖2，在操作S1610中，可將待施加至第一圖案之第一電壓與待施加至第二圖案之第二電壓進行比較。在例示性實施例中，第一圖案可為第一標準胞元中之用於施加電壓至作用區域或作用鰭片的接觸圖案。待施加至第一圖案之電壓在本文中可被稱作第一電壓。第二圖案可為第二標準胞元中之用於施加電壓至作用區域或作用鰭片的接觸圖案。待施加至第二圖案之電壓在本文中可被稱作第二電壓。

在操作S1630中，判定第一電壓是否與第二電壓實質上相同。作為判定之結果，當第一電壓與第二電壓實質上相同時，可執行操作S1650。另一方面，當第一電壓不與第二電壓實質上相同時，可執行操作S1670。

在操作S1650中，根據本發明概念之原理，可使用第一邊界上之至少一個傳導線產生去耦電容器。在例示性實施例中，第一及第二圖案以及第一邊界上之至少一個傳導圖案可實施對應於去耦電容器之電晶體。相同電壓可施加至第一及第二圖案。在例示性實施例中，至少一個傳導線可浮動。在另一例示性實施例中，至少一個傳導線可藉由預定電壓偏壓。然而，本發明概念不限於此。在另一例示性實施例中，可藉由使用與第一邊界間隔一預定距離的至少一個傳導線產生去耦電容器。

在操作S1670中，可藉由將第一邊界上之至少一個傳導線用作虛擬線來使第一標準胞元與第二標準胞元隔絕。在例示性實施例中，為了使第一標準胞元與第二標準胞元電隔絕，切割層可經安置在第一標準胞元與第二標準胞元之間。亦即，包含第一及第二標準胞元之IC之佈局可包含在第一標準胞元與第二標準胞元之間的切割層。

切割層可為用於在第一標準胞元與第二標準胞元之間切割預定區域的標記層。舉例而言，切割層可為用於切割第一及第二標準胞元中之彼此鄰接的鰭片的標記層。在根據包含切割層之佈局製造之半導體裝置中，包含於第一標準胞元中之鰭片可與包含於第二標準胞元中之鰭片分離。以此方式，第一標準胞元可與第二標準胞元電隔絕。

切割層可被稱作擴散中斷。舉例而言，當切割層相對於一個虛擬線(例如，虛擬閘極)安置在第一標準胞元與第二標準胞元之間時，切割層可被稱作單擴散中斷(single diffusion break；SDB)，且當切割層相對於兩個虛擬線(例如，虛擬閘極)安置在第一標準胞元與第二標準胞元之間時，切割層可被稱作雙擴散中斷(double diffusion break；DDB)。

圖3A為根據本發明概念之原理之IC 30之佈局的例示性實施例。

參看圖3A，IC 30可包含第一標準胞元SC1至第三標準胞元至SC3。第一標準胞元SC1及第二標準胞元SC2可在第一邊界BD1上或沿第一邊界BD1彼此鄰接。第一標準胞元SC1及第三標準胞元SC3可在第二邊界BD2上或沿第二邊界BD2彼此鄰接。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含在第一方向(例如，Y方向)上延伸的多個傳導線CL。包含於第一標準胞元SC1至第三標準胞元SC3中之每一者中的傳導線的數目可根據例示性實施例加以不同地選擇。另外，第一標準胞元SC1至第三標準胞元SC3可包含在實質上垂直於第一方向之第二方向(例如，X方向)上連續安置的作用區域AR。

為了將第一標準胞元SC1與第二標準胞元SC2隔絕或隔離，第一切割層CT1可相對於第一邊界BD1上之第一傳導線CL1安置。在此類例示性實施例中，第一傳導線CL1可成為虛擬線。另外，為了將第一標準胞元SC1與第三標準胞元SC3隔絕，第二切割層CT2可相對於第二邊界BD2上之第二傳導線CL2安置。在 此類例示性實施例中，第二傳導線CL2可成為虛擬線。

圖3B為根據另一例示性實施例之IC 35之佈局。

參看圖3B，IC 35與IC 30不同，是因為無第一切割層CT1可相對於第一邊界BD1上之第一傳導層CL1安置。在此類例示性實施例中，第一標準胞元SC1可未與第二標準胞元SC2電隔絕。IC 35與IC 30實質上相同，是因為第二切割層CT2可相對於第二邊界BD2上之第二傳導層CL2安置。在此類例示性實施例中，第一標準胞元SC1可與第三標準胞元SC3電隔絕。

在例示性實施例中，當相同電壓待施加至在第一邊界BD1之兩側處的作用區域AR時，第一切割層CT1可並未相對於第一邊界BD1上之第一傳導線CL1安置，且第一邊界BD1上之第一傳導線CL1可並未用作虛擬線而是用作實際或功能傳導線。在此類例示性實施例中，第一傳導線CL1可實施電晶體。特定言之，第一傳導線CL1可作為電晶體之閘電極操作。

在例示性實施例中，在第一傳導線CL1之兩側處的作用區域AR可作為電晶體之源極及汲極操作。由於相同電壓待施加至第一傳導線CL1之兩側處的作用區域AR，所以電晶體可包含第一傳導線CL1及在第一傳導線CL1之兩側處的作用區域AR且可作為電容器操作。在例示性實施例中，當施加至在第一傳導線CL1之兩側處的作用區域AR的電壓為電源電壓或接地電壓時，電晶體可作為連接至供電終端的去耦電容器操作。

大體而言，在設計標準胞元之製程(亦即，產生標準胞元程式庫之製程)中，可根據目標標準胞元或理想標準胞元自身之特性來設計標準胞元之佈局。然而，在置放標準胞元至目標標 準胞元之製程中，目標標準胞元之特性(例如，時序特性)可根據經置放為彼此鄰接之標準胞元的佈局圖案變化。特定言之，目標標準胞元之特性可根據包含於鄰接標準胞元中之作用區域、傳導線以及觸點變化。如上文所描述之現象可被稱作局部佈局效應(local layout effect；LLE)，在所述現象中，對應於目標標準胞元之裝置的特性根據周邊佈局圖案變化。

在IC 30之第一標準胞元SC1中，相對於傳導線CL之左側作用區域的大小(亦即，SA)可由第一切割層CT1判定，且相對於傳導線CL之右側作用區域的大小(亦即，SB)可由第二切割層CT2判定。SA及SB可根據經置放為鄰接於第一標準胞元SC1的標準胞元變化。因此，第一標準胞元SC1之特性可能變化。當第一標準胞元SC1之SA及SB由第一切割層CT1及第二切割層CT2減少時，第一標準胞元SC1之特性可能劣化且因此，根據IC 30之半導體裝置之效能可能降低。

根據例示性實施例，由於無第一切割層CT1安置於IC 35中，所以與IC 30相比，第一標準胞元SC1中之相對於傳導線CL之左側作用區域的大小SA可增加。由於第二切割層CT2安置於IC 35中，所以第一標準胞元SC1中之相對於傳導線CL之右側作用區域的大小SB可與IC 30中之大小SB實質上相同。

如上文所描述，根據例示性實施例，由於兩個鄰接標準胞元並不彼此隔絕，所以作用區域之大小相對於包含於標準胞元中之每一者中的至少一個傳導線可能是充分固定的，且因此，可在IC中減少LLE，藉此進一步改良根據IC之半導體裝置之效能。

圖4為根據另一例示性實施例之設計IC之方法的流程 圖。

圖4之方法為圖1之方法的特定例示性實施例。因此，參看圖1提供之詳細描述亦可應用於本例示性實施例且在此將不重複其冗餘描述。

在操作S220中，可準備標準胞元程式庫。標準胞元程式庫可儲存關於標準胞元之資訊。標準胞元中之每一者可包含安置於邊界上之切割層。標準胞元可由四個邊界限制；亦即，包含第一邊界至第四邊界之胞元邊界。經置放為彼此鄰接之兩個標準胞元可共用一個邊界。在例示性實施例中，標準胞元中之每一者可包含在安置於至少一個邊界上之傳導線上的切割層。在另一例示性實施例中，標準胞元中之每一者可包含鄰接於至少一個邊界安置之傳導線上的切割層。

在操作S220中，第一及第二標準胞元可經置放為彼此鄰接。在例示性實施例中，第一及第二標準胞元可彼此鄰接地置放在第一邊界中。在例示性實施例中，可基於用於定義IC之輸入資料自標準胞元程式庫獲取關於第一及第二標準胞元之資訊，且第一及第二標準胞元可根據所獲取之資訊經置放為彼此鄰接。

在例示性實施例中，第一標準胞元可包含安置於第一邊界上或鄰接於第一邊界之切割層。第二標準胞元可包含安置於第一邊界上或鄰接於第一邊界的切割層。在例示性實施例中，第一標準胞元中之切割層可與第二標準胞元中之切割層重疊。在另一例示性實施例中，第一標準胞元中之切割層可與第二標準胞元中之切割層間隔開。

在另一例示性實施例中，第一標準胞元可包含安置於第 一邊界上或鄰接於第一邊界的切割層。第二標準胞元可不包含安置於第一邊界上或鄰接於第一邊界的切割層。在另一例示性實施例中，第二標準胞元可不包含安置於第一邊界上或鄰接於第一邊界的切割層。第二標準胞元可包含安置於第一邊界上或鄰接於第一邊界的切割層。

在操作S240中，可將第一電壓與第二電壓進行比較。第一電壓及第二電壓分別施加至分別安置在第一標準胞元與第二標準胞元之間的第一邊界之兩側處的第一圖案及第二圖案。在例示性實施例中，第一圖案可為用於施加電壓至第一標準胞元中之作用區域或作用鰭片的觸點。在例示性實施例中，施加至第一圖案之電壓可為第一電壓且第二圖案可為用於施加電壓至第二標準胞元中之作用區域或作用鰭片的觸點。施加至第二圖案之電壓可為第二電壓。

在操作S250中，判定第一電壓與第二電壓是否實質上相同。作為判定之結果，當第一電壓與第二電壓實質上相同時，可執行操作S260。另一方面，當第一電壓不與第二電壓實質上相同時，可執行操作S280。

在操作S260中，可在第一圖案與第二圖案之間移除切割層。因此，可在第一圖案與第二圖案之間移除擴散中斷且第一標準胞元可電連接至第二標準胞元。

在例示性實施例中，第一及第二標準胞元中之每一者可經設計以包含平行於第一邊界的多個傳導線，且可移除在第一標準胞元與第二標準胞元之間的至少一個傳導線上的切割層。因此，在第一標準胞元與第二標準胞元之間的至少一個傳導線可為 實際傳導線或操作傳導線，且所述實際傳導線可實施電晶體。

在例示性實施例中，第一圖案或連接至所述第一圖案之作用區域與第二圖案或連接至所述第二圖案之作用區域可實施電晶體的源極及汲極。在例示性實施例中，由於施加至第一圖案之第一電壓與施加至第二圖案之第二電壓實質上相同，電晶體可作為電容器操作。在例示性實施例中，當第一圖案及第二圖案連接至電源電壓終端或接地電壓終端時，電晶體可作為去耦電容器操作。

在操作S280中，切割層可保持在第一圖案與第二圖案之間，且因此，擴散中斷可保持在第一圖案與第二圖案之間，且第一標準胞元可與第二標準胞元電隔絕。

圖5為根據例示性實施例之應用圖4之方法的佈局。

參看圖5，IC 50可包含(例如)操作S220之後的佈局且可包含第一標準胞元SC1至第三標準胞元SC3，所述標準胞元經置放為彼此鄰接。第一標準胞元SC1及第二標準胞元SC2可在第一邊界BD1中彼此鄰接。第一標準胞元SC1及第三標準胞元SC3可在第二邊界BD2中彼此鄰接。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含在第二方向(例如，X方向)上連續安置的作用區域AR。在例示性實施例中，包含於第一標準胞元SC1至第三標準SC3中之作用區域AR可彼此連接。特定言之，在第二方向上彼此鄰接安置的作用區域AR可彼此連接。

第一標準胞元SC1至第三標準胞元SC3可更包含在作用區域AR上之鰭片FN。鰭片FN可在第二方向上延伸且可在實質 上垂直於第二方向之第一方向(例如，Y方向)上彼此平行地安置。作用區域AR上之鰭片FN可被稱作作用鰭片。雖然並未繪示，但鰭片FN可安置在作用區域AR之間。作用區域AR之間的鰭片FN可被稱作虛擬鰭片。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含在第一方向上延伸之多個傳導線。在例示性實施例中，多個傳導線CL可安置於多個鰭片FN上。具體言之，多個傳導線CL可橫跨多個鰭片FN安置。

在例示性實施例中，第一切割層CT1可安置於第一邊界BD1上之第一傳導線CL1上。因此，鰭片FN可在第一標準胞元SC1與第二標準胞元SC2之間分離。特定言之，在第二方向上彼此鄰接安置的鰭片FN可藉由第一切割層CT1分離。因此，第一標準胞元SC1可與第二標準胞元SC2隔絕且因此，第一傳導線CL1可為虛擬線且可並未實施電晶體。

在例示性實施例中，第二切割層CT2可安置於第二邊界BD2上之第二傳導線CL2上。因此，鰭片FN可在第一標準胞元SC1與第三標準胞元SC3之間分離。特定言之，在第二方向上彼此鄰接安置的鰭片FN可藉由第二切割層CT2分離。因此，第一標準胞元SC1可與第三標準胞元SC3隔絕且因此，第二傳導線CL2可為虛擬線且可並未實施電晶體。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含安置於鰭片FN上之接觸圖案CA。在例示性實施例中，接觸圖案CA可分別施加電壓至連接至其的鰭片FN。在例示性實施例中，接觸圖案CA可具有不同大小及不同形狀且可安置在同一層級 處。

在例示性實施例中，第一標準胞元SC1可包含鄰接於第一邊界BD1安置之第一接觸圖案CA1a及CA1b，以及鄰接於第二邊界BD2安置之第一接觸圖案CA1c及CA1d。第二標準胞元SC2可包含鄰接於第一邊界BD1安置之第二接觸圖案CA2a及CA2b。第三標準胞元SC3可包含鄰接於第二邊界BD2安置之第三接觸圖案CA3a及CA3b。

根據例示性實施例，在置放第一標準胞元SC1至第三標準胞元SC3的製程之後，電壓可與彼此進行比較，所述電壓經施加至在第二方向上在第一邊界BD1之兩側處彼此鄰接安置的圖案。特定言之，可將施加至第一接觸圖案CA1a之電壓V1與施加至第二接觸圖案CA2a之電壓V2進行比較。另外，可將施加至第一接觸圖案CA1b之電壓V3與施加至第二接觸圖案CA2b之電壓V4進行比較。

作為比較之結果，當電壓V1及V3分別與電壓V2及V4實質上相同時，可移除安置於第一傳導線CL1上之第一切割層CT1。電壓V1及V3分別施加至第一接觸圖案CA1a及CA1b，且電壓V2及V4分別施加至第二接觸圖案CA2a及CA2b。如上文所描述，在移除了第一傳導線CL1上之第一切割層CT1的IC 55中，第一傳導線CL1可用作實際傳導線或操作傳導線以實施電晶體。具體而言，第一傳導線CL1可實施電晶體之閘電極。

分別連接至在第一傳導線CL1之兩側處之第一接觸圖案CA1a及第二接觸圖案CA2a的鰭片FN可實施電晶體之源極及汲極。在例示性實施例中，相同電源電壓可施加至第一接觸圖案 CA1a及第二接觸圖案CA2a。因此，電晶體可包含連接至第一接觸圖案CA1a及第二接觸圖案CA2a以及第一傳導線CL1的鰭片FN且可對應於去耦電容器。另外，分別連接至在第一傳導線CL1之兩側處之第一接觸圖案CA1b及第二接觸圖案CA2b的鰭片FN可實施電晶體的源極以及汲極。在例示性實施例中，相同接地電壓可施加至第一接觸圖案CA1b及第二接觸圖案CA2b，且因此，電晶體可包含分別連接至第一接觸圖案CA1b及第二接觸圖案CA2b以及第一傳導線CL1的鰭片FN且可對應於去耦電容器。

根據例示性實施例，在置放操作之後，電壓可與彼此比較，其中電壓經施加至在第二方向上在第二邊界BD2之兩側處彼此鄰接安置的圖案。舉例而言，可將施加至第一接觸圖案CA1c之電壓V5與施加至第三接觸圖案CA3a之電壓V6進行比較。另外，可將施加至第一接觸圖案CA1d之電壓V7與施加至第三接觸圖案CA3b之電壓V8進行比較。

作為比較之結果，當電壓V5及V7分別與電壓V6及V8不同時，可保持安置於第二傳導線CL2上之第二切割層CT2。電壓V5及V7分別施加至第一接觸圖案CA1c及CA1d，且電壓V6及V8分別施加至第三接觸圖案CA3a及CA3b。在此類例示性實施例中，第二切割層CT2可被用作單擴散中斷。

圖6為根據例示性實施例之圖5之去耦電容器DC1的電路圖。

參看圖6，去耦電容器DC1可包含第一電晶體TR11及第二電晶體TR12。第一電晶體TR11可連接至電源電壓終端VDD。第二電晶體TR12可連接至接地電壓終端VSS。

第一電晶體TR11可包含第一源極S11及第一汲極D11，所述第一源極及第一汲極連接至電源電壓終端VDD。舉例而言，第一源極S11可為圖5之IC 55中之連接至第二接觸圖案CA2a的第一鰭片FN1及第二鰭片FN2，且第一汲極D11可為圖5之IC 55中之連接至第一接觸圖案CA1a的第一鰭片FN1及第二鰭片FN2。

第二電晶體TR12可包含第二源極S12及第二汲極D12，所述第二源極及第二汲極連接至接地電壓終端VSS。舉例而言，第二源極S12可為圖5之IC 55中之連接至第二接觸圖案CA2b的第一鰭片FN1及第二鰭片FN2，且第二汲極D12可為圖5之IC 55中之連接至第一接觸圖案CA1b的第一鰭片FN1及第二鰭片FN2。

第一電晶體TR11可更包含藉由預定電壓偏壓的第一閘電極G11。第二電晶體TR12可更包含藉由預定電壓偏壓的第二閘電極G12。在例示性實施例中，第一閘電極G11可連接至第二閘電極G12。第一閘電極G11及第二閘電極G12可為包含於圖5之IC 55中之第一傳導線CL1。在例示性實施例中，閘電壓可施加至第一傳導線CL1。

圖7為根據本發明概念之原理之圖5的去耦電容器DC2的例示性實施例的電路圖。

參看圖7，去耦電容器DC2可包含第一電晶體TR11'及第二電晶體TR12'。第一電晶體TR11'可連接至電源電壓終端VDD。第二電晶體TR12'可連接至接地電壓終端VSS。

第一電晶體TR11'可包含第一源極S11及第一汲極D11，所述第一源極及第一汲極連接至電源電壓終端VDD。舉例而言，第一源極S11可為圖5之IC 55中之連接至第二接觸圖案CA2a的 第一鰭片FN1及第二鰭片FN2，且第一汲極D11可為圖5之IC 55中之連接至第一接觸圖案CA1a的第一鰭片FN1及第二鰭片FN2。

第二電晶體TR12'可包含第二源極S12及第二汲極D12，所述第二源極及第二汲極連接至接地電壓終端VSS，且第二源極S12可為圖5之IC 55中之連接至第二接觸圖案CA2b的第一鰭片FN1及第二鰭片FN2。舉例而言，第二汲極D12可為圖5之IC 55中之連接至第一接觸圖案CA1b的第一鰭片FN1及第二鰭片FN2。

第一電晶體TR11'可更包含第一閘電極G11'。第二電晶體TR12'可更包含第二閘電極G12'。在例示性實施例中，第一閘電極G11'可連接至第二閘電極G12'。第一閘電極G11'及第二閘電極G12'可為包含於圖5之IC 55中之第一傳導線CL1。在例示性實施例中，第一傳導線CL1可浮動。

圖8為根據例示性實施例之沿圖5之佈局之線VIII-VIII'截取的橫截面圖。

參看圖8，根據IC 55之佈局之半導體裝置可如圖8中所繪示製造。特定言之，第一鰭片FN1可安置於作用區域AR上。在例示性實施例中，由於在IC 55中之第一標準胞元SC1與第二標準胞元SC2之間移除第一切割層CT1，所以第一鰭片FN1可經安置於第一標準胞元SC1及第二標準胞元SC2中以彼此連接。因為第二切割層CT2保持於第一標準胞元SC1與第三標準胞元SC3之間，所以可在第一標準胞元SC1與第三標準胞元SC3之間切割第一鰭片FN1。

絕緣層GI可安置於第一鰭片FN1上且傳導線CL可安置於絕緣層GI上。在例示性實施例中，絕緣層GI可為閘極絕緣層， 且傳導線CL可為閘電極。另外，第二接觸圖案CA2a、第一接觸圖案CA1a以及第三接觸圖案CA3a可安置於第一鰭片FN1上。

在例示性實施例中，相同電源電壓可施加至第一接觸圖案CA1a及第二接觸圖案CA2a，且連接至第一接觸圖案CA1a及第二接觸圖案CA2a的第一鰭片FN1以及第一接觸圖案CA1a與第二接觸圖案CA2a之間的第一傳導線CL1可實施對應於去耦電容器DC的電晶體。由於在第一標準胞元SC1與第三標準胞元SC3之間切割第一鰭片FN1，所以第一標準胞元SC1可與第三標準胞元SC3電隔絕。

圖9為根據例示性實施例之具有圖5之佈局之半導體裝置100a的透視圖。圖10為根據例示性實施例之沿圖9之佈局之線IX-IX'截取的橫截面圖。

參看圖9及圖10，半導體裝置100a可為塊體型鰭片電晶體且可包含基板SUB、第一絕緣層IL1、第二絕緣層IL2、鰭片FN以及傳導線CL(下文中稱作閘電極)。

基板SUB可為半導體基板。舉例而言，半導體基板可包含由矽、絕緣體上矽、藍寶石上矽、鍺以及砷化鎵中選出之任一者。基板SUB可為P型基板且可用作作用區域AR1。鰭片FN可連接至基板SUB。在例示性實施例中，鰭片FN可為自基板SUB垂直突出且為n+摻雜或P+摻雜的n+摻雜或p+摻雜作用區域。

第一絕緣層IL1及第二絕緣層IL2可包含絕緣材料。舉例而言，絕緣材料可包含由氧化物膜、氮化物膜以及氮氧化物膜中選出的任一者。第一絕緣層IL1可安置於鰭片FN上。第一絕緣層IL1可安置在鰭片FN與閘電極CL之間且可用作閘極絕緣膜。 第二絕緣層IL2可經安置於鰭片FN之間的空間中以具有預定高度。第二絕緣層IL2可安置在鰭片FN之間且可用作元件絕緣膜。

閘電極CL可安置於第一絕緣層IL1及第二絕緣層IL2上。因此，閘電極CL可具有環繞鰭片FN與第一絕緣層IL1及第二絕緣層IL2的結構。亦即，鰭片FN可具有安置於閘電極CL中的結構。閘電極CL可包含金屬材料，諸如，鎢(W)及鉭(Ta)、其氮化物、其矽化物或摻雜多晶矽。閘電極CL可藉由沈積製程形成。

圖11為根據另一例示性實施例之具有圖6之佈局之半導體裝置100b的透視圖。圖12為根據例示性實施例之沿圖11之佈局之線XI-XI'截取的橫截面圖。

參看圖11及圖12，半導體裝置100b可為SOI型鰭片電晶體。半導體裝置100b可包含基板SUB'、第一絕緣層IL1'、第二絕緣層IL2'、鰭片FN'以及傳導線CL'(下文中稱作閘電極)。由於根據例示性實施例之半導體裝置100b為圖9及圖10中所繪示的半導體裝置100a之修改，所以下文中將集中於差異來描述半導體裝置100b且在此將不重複其冗餘描述。

第一絕緣層IL1'可安置於基板SUB'上。第二絕緣層IL2'可安置在鰭片FN與閘電極CL'之間且可用作閘極絕緣膜。鰭片FN'可為半導體材料(例如，矽或摻雜矽)。

閘電極CL'可安置於第二絕緣層IL2'上。因此，閘電極CL'可具有環繞鰭片FN'及第二絕緣層IL2'的結構。亦即，鰭片FIN可具有安置於閘電極CL'中的結構。

圖13為根據例示性實施例之包含經置放為彼此鄰接的多 個胞元的IC IC1的佈局。

參看圖13，IC IC1可具有(例如)在圖4之操作S220之後的佈局且可包含第一胞元CELL1至第三胞元CELL3，所述第一胞元CELL1至第三胞元CELL3經置放為彼此鄰接。第一胞元CELL1及第二胞元CELL2可在第一邊界BD1中彼此鄰接。第一胞元CELL1及第三胞元CELL3可在第二邊界BD2中彼此鄰接。

IC IC1可包含第一作用區域110及第二作用區域115，所述第一作用區域及第二作用區域在第一方向(例如，Y方向)上彼此平行且在第二方向(例如，X方向)上連續安置。第一作用區域110及第二作用區域115可具有不同傳導性類型。在例示性實施例中，包含於第一胞元CELL1至第三胞元CELL3中的第一作用區域110可彼此連接，且包含於第一胞元CELL1至第三胞元CELL3中的第二作用區域115可彼此連接。另外，IC IC1可更包含在第二方向上延伸的第一電力線120及第二電力線125。在本例示性實施例中，第一電力線120及第二電力線125可分別連接至電源電壓終端VDD及接地電壓終端VSS。第一電力線120及第二電力線125可被稱作第一電力軌及第二電力軌。

第一胞元CELL1至第三胞元CELL3中之每一者可包含在第一方向上延伸且在第二方向上彼此平行地安置的多個閘電極130。雖然並未繪示，但第一胞元CELL1至第三胞元CELL3可更包含安置於第一作用區域110及第二作用區域115上的多個鰭片。特定言之，第一胞元CELL1可更包含源極/汲極觸點141a至141d、輸入終端151、輸入觸點161以及輸出終端171。第二胞元CELL2可更包含源極/汲極觸點142a及142b、輸入終端152a及 152b、輸入觸點162a及162b，以及輸出終端172。第三胞元CELL3可更包含源極/汲極觸點143a及143b、輸入終端153a及153b、輸入觸點163a及163b以及輸出終端173。

在例示性實施例中，第一切割層CT1可安置於第一邊界BD1上之第一閘電極131上，且第二切割層CT2可安置於第二邊界BD2上之第二閘電極132上。在此類例示性實施例中，第一切割層CT1及第二切割層CT2中之每一者可充當單擴散中斷。

圖14為根據例示性實施例之包含去耦電容器之IC IC2的佈局。

參看圖14，根據例示性實施例之IC IC2可具有佈局，在所述佈局中藉由移除圖13之IC IC1中之第一胞元CELL1與第二CELL2之間的第一切割層CT1來產生去耦電容器DC。與圖13之IC IC1相比，在IC IC2中，第二切割層CT2可保持在第一胞元CELL1與第三胞元CELL3之間。

在例示性實施例中，由於在第一胞元CELL1中鄰接於第一邊界BD1之源極/汲極觸點141a連接至第一電力線120，所以第一源極/汲極觸點141a可連接至電源電壓終端VDD。另外，由於在第二胞元CELL2中鄰接於第一邊界BD1之源極/汲極觸點142a亦連接至第一電力線120，所以源極/汲極觸點142a可連接至電源電壓終端VDD。由於相同電源電壓終端VDD連接至在第一作用區域110中之第一閘電極131之兩側處的源極/汲極觸點141a及142a，所以可在源極/汲極觸點141a與源極/汲極觸點142a之間移除第一切割層CT1。

在例示性實施例中，由於在第一胞元CELL1中鄰接於第 一邊界BD1之源極/汲極觸點141b連接至第二電力線125，源極/汲極觸點141b可連接至接地電壓終端VSS。另外，由於在第二胞元CELL2中鄰接於第一邊界BD1之源極/汲極觸點142b亦連接至第二電力線125，源極/汲極觸點142b可連接至接地電壓終端VSS。由於相同接地電壓終端VSS連接至在第二作用區域115中之第一閘電極131之兩側處的源極/汲極觸點141b及142b，可在源極/汲極觸點141b與源極/汲極觸點142b之間移除第一切割層CT1。

在例示性實施例中，在第一胞元CELL1中鄰接於第二邊界BD2之源極/汲極觸點141c可連接至輸出終端171，且在第三胞元CELL3中鄰接於第二邊界BD2之源極/汲極觸點143a可連接至第一電力線120。不同電壓可施加至在第一作用區域110中之第二邊界BD2之兩側處的源極/汲極觸點141c及143a。因此，第二切割層CT2可保持在源極/汲極觸點141c與源極/汲極觸點143a之間且可充當單擴散中斷。

在例示性實施例中，在第一胞元CELL1中鄰接於第二邊界BD2之源極/汲極觸點141d可連接至輸出終端171，且在第三胞元CELL3中鄰接於第二邊界BD2之源極/汲極觸點143b可連接至第二電力線125。不同電壓可施加至在第二作用區域115中之第二邊界BD2之兩側處的源極/汲極觸點141d及143b。因此，第二切割層CT2可保持在源極/汲極觸點141d與源極/汲極觸點143b之間且可充當單擴散中斷。

圖15為根據例示性實施例之包含去耦電容器之IC IC3的佈局。

圖15之IC IC3為圖14之IC IC2之修改。參看圖14所提供之詳細描述亦可應用於圖15之例示性實施例，且在此將不重複其冗餘描述。IC IC3可包含第一翻轉胞元CELL1'及第二胞元CELL2以及第三胞元CELL3，所述胞元經置放為彼此鄰接。第一翻轉胞元CELL1'及第二胞元CELL2可在第一邊界BD1中彼此鄰接。第一翻轉胞元SCELL1'及第三胞元CELL3可在第二邊界BD2中彼此鄰接。

在例示性實施例中，設計IC IC3之佈局之方法可包含基於經施加至安置於經置放為彼此鄰接的兩個胞元之間的邊界之兩側處的圖案的電壓的比較結果，將兩個胞元中之一者對稱於Y軸形成為翻轉胞元，及形成經置放為鄰接於所述翻轉胞元的另一胞元。然而，本發明概念不限於此。兩個胞元中之一者可對稱於平行於兩個胞元之間的邊界的任何軸形成為翻轉胞元。舉例而言，在圖4之操作S240或操作S250之後，根據例示性實施例之方法可更包含將第一標準胞元及第二標準胞元中之一者對稱於Y軸形成為翻轉胞元，及形成經置放為鄰接於所述翻轉胞元的另一標準胞元。

在例示性實施例中，第一翻轉胞元CELL1'可藉由將包含於圖13之IC IC1中之第一胞元CELL1對稱於Y軸置放而形成。根據例示性實施例，與圖13之IC IC1相比，可在第一翻轉胞元CELL1'與第二胞元CELL2之間保持第一切割層CT1，且可在第一翻轉胞元CELL1'與第三胞元CELL3之間移除第二切割層CT2。

IC IC3可包含第一作用區域110及第二作用區域115，所述作用區域在第一方向(例如，Y方向)上彼此平行且在第二方 向(例如，X方向)上連續安置。在例示性實施例中，包含於第一翻轉胞元CELL1'及第二胞元CELL2以及第三胞元CELL3中之第一作用區域110可彼此連接，且包含於第一翻轉胞元CELL1'及第二胞元CELL2以及第三胞元CELL3中之第二作用區域115可彼此連接。另外，IC IC3可更包含在第二方向上延伸的第一線電力線120及第二電力線125。在例示性實施例中，第一電力線120及第二電力線125可分別連接至電源電壓終端VDD及接地電壓終端VSS。第一電力線120及第二電力線125可被稱作第一電力軌及第二電力軌。

第一翻轉胞元CELL1'與第二胞元CELL2及第三胞元CELL3中之每一者可包含在第一方向上延伸且在第二方向上彼此鄰近安置的多個閘電極130。雖然並未繪示，但第一翻轉胞元CELL1'與第二胞元CELL2及第三胞元CELL3可更包含安置於第一作用區域110及第二作用區域115上的多個鰭片。特定言之，第一胞元CELL1'可更包含源極/汲極觸點141a'至141d'、輸入終端151'、輸入觸點161'以及輸出終端171'。第二胞元CELL2可更包含源極/汲極觸點142a及142b、輸入終端152a及152b、輸入觸點162a及162b以及輸出終端172。第三胞元CELL3可更包含源極/汲極觸點143a及143b、輸入終端153a及153b、輸入觸點163a及163b以及輸出終端173。

在例示性實施例中，由於在第一翻轉胞元CELL1'中鄰接於第二邊界BD2之源極/汲極觸點141a’連接至第一電力線120，所以第一源極/汲極觸點141a可連接至電源電壓終端VDD。另外，由於在第三胞元CELL3中鄰接於第二邊界BD2的源極/汲極觸點 143a連接至第一電力線120，所以源極/汲極觸點143a可連接至電源電壓終端VDD。因此，由於相同電源電壓終端VDD連接至在第一作用區域110中之第二閘電極132兩側處之源極/汲極觸點141a'及143a，所以可在源極/汲極觸點141a'及源極/汲極觸點143a之間移除位於第一作用區域110上的第二切割層CT2。

在例示性實施例中，由於在第一翻轉胞元CELL1'中鄰接於第二邊界BD2之源極/汲極觸點141b'連接至第二電力線125，所以源極/汲極觸點141b'可連接至接地電壓終端VSS。然而，由於在第三胞元CELL3中鄰接於第二邊界BD2之源極/汲極觸點143b連接至輸出終端173，源極/汲極觸點143b可不連接至接地電壓終端VSS。不同的電壓可在第二作用區域115中的第二邊界BD2的兩側施加於源極/汲極觸點141b’以及143b。因此，位於第二作用區域115上方的第二切割層CT2可維持在源極/汲極觸點141b’以及143b之間並且充當單擴散中斷。

在例示性實施例中，在第一翻轉胞元CELL'中鄰接於第一邊界BD1之源極/汲極觸點141c'可連接至輸出終端171'，且在第二胞元CELL2中鄰接於第一邊界BD1之源極/汲極觸點142a可連接至第一電力線120。不同電壓可施加至第一作用區域110中之第一邊界BD1之兩側處的源極/汲極觸點141c'及142a。因此，第一切割層CT1可保持在源極/汲極觸點141c'與源極/汲極觸點142a之間且可充當單擴散中斷。

在例示性實施例中，在第一翻轉胞元CELL'中鄰接於第一邊界BD1之源極/汲極觸點141d'可連接至輸出終端171'，且在第二胞元CELL2中鄰接於第一邊界BD1之源極/汲極觸點142b可 連接至第二電力線125。不同電壓可施加至第二作用區域115中之第一邊界BD1之兩側處的源極/汲極觸點141d'及142b。因此，第一切割層CT1可保持在源極/汲極觸點141d'與源極/汲極觸點142b之間且可充當單擴散中斷。

圖16為根據另一例示性實施例之應用圖4之方法的佈局。

參看圖16，IC 160可(例如)具有在圖4之操作S220之後的佈局且可包含第一標準胞元SC1'至第三標準胞元SC3'，所述標準胞元經置放為彼此鄰接。第一標準胞元SC1'及第二標準胞元SC2'可在第一邊界BD1中彼此鄰接。第一胞元SC1'及第三胞元SC3'可在第二邊界BD2中彼此鄰接。

第一標準胞元SC1'至第三標準胞元SC3'中之每一者可包含在第二方向(例如，X方向)上連續安置的作用區域AR。在例示性實施例中，包含於第一標準胞元SC1'至第三標準SC3'中的作用區域AR可彼此連接。特定言之，在第二方向上彼此鄰接安置的作用區域AR可彼此連接。

第一標準胞元SC1'至第三標準胞元SC3'可更包含在作用區域AR上的鰭片FN。鰭片FN可在第二方向上延伸且可在實質上垂直於第二方向之第一方向(例如，Y方向)彼此平行地安置。作用區域AR上之鰭片FN可被稱作作用鰭片。雖然並未繪示，但鰭片FN可安置在作用區域AR之間。作用區域AR之間的鰭片FN可被稱作虛擬鰭片。

第一標準胞元SC1'可包含傳導線CL11、CL12以及CL13。第二標準胞元SC2'可包含傳導線CL21以及CL22。第三標 準胞元SC3'可包含傳導線CL31以及CL33。如上文所描述，根據例示性實施例，傳導線可不安置於第一邊界BD1及第二邊界BD2上。因此，切割層可不安置於第一邊界BD1及第二邊界BD2上。

在例示性實施例中，第一標準胞元SC1'可包含安置於鄰接於第一邊界BD1之傳導線CL11上之切割層CT11。因此，鰭片FN可在第一標準胞元SC1'與第二標準胞元SC2'之間分離，且因此第一標準胞元SC1'可與第二標準胞元SC2'電隔絕。另外，第一標準胞元SC1'可包含安置於鄰接於第二邊界BD2之傳導線CL13上之切割層CT12。因此，鰭片FN可在第一標準胞元SC1'與第三標準胞元SC3'之間分離，且因此第一標準胞元SC1'可與第三標準胞元SC3'電隔絕。

然而，本發明概念不限於此。在另一例示性實施例中，第一標準胞元SC1'可僅包含安置於鄰接於第一邊界BD1之傳導線CL11上之切割層CT11。在另一例示性實施例中，第一標準胞元SC1'可僅包含安置於鄰接於第二邊界BD2之傳導線CL13上之切割層CT12。

在另一例示性實施例中，第一標準胞元SC1'可包含安置於鄰接於第一邊界BD1之兩個或兩個以上傳導線上之切割層或安置於鄰接於第二邊界BD2之兩個或兩個以上傳導線上之切割層。因此，可根據例示性實施例以不同方式判定用於兩個標準胞元之間的隔絕的分離距離。

另外，第二標準胞元SC2'可包含安置於鄰接於第一邊界BD1之傳導線CL22上之切割層CT21。雖然並未繪示，但在另一例示性實施例中，第二標準胞元SC2'可包含安置於鄰接於第一邊 界BD1之傳導線CL21以及CL22上之切割層。

另外，第三標準胞元SC3'可包含安置於鄰接於第二邊界BD2之傳導線CL31上之切割層CT31。雖然並未繪示，但在另一例示性實施例中，第三標準胞元SC3'可包含安置於鄰接於第二邊界BD2之傳導線CL31以及CL32上之切割層。

第一標準胞元SC1'可包含鄰接於第一邊界BD1安置之第一接觸圖案CA1a及CA1b，以及鄰接於第二邊界BD2安置之第一接觸圖案CA1c及CA1d。第二標準胞元SC2'可包含鄰接於第一邊界BD1安置之第二接觸圖案CA2a及CA2b。第三標準胞元SC3'可包含鄰接於第二邊界BD2安置之第三接觸圖案CA3a及CA3b。

根據例示性實施例，在置放第一標準胞元SC1'至第三標準胞元SC3'的製程之後，電壓可與彼此進行比較，所述電壓經施加至在第二方向上在第一邊界BD1之兩側處彼此鄰接安置的圖案。特定言之，可將施加至第一接觸圖案CA1a之電壓V1與施加至第二接觸圖案CA2a之電壓V2進行比較。另外，可將施加至第一接觸圖案CA1b之電壓V3與施加至第二接觸圖案CA2b之電壓V4進行比較。

作為比較之結果，當電壓V1及V3分別與電壓V2及V4實質上相同時，可移除分別安置於第一傳導線CL11及CL22上之切割層CT11及切割層CT21。電壓V1及V3分別施加至第一接觸圖案CA1a及第二接觸圖案CA1b，且電壓V2及V4分別施加至第二接觸圖案CA2a及CA2b。

如上文所描述，在移除了分別安置於傳導線CL11及CL22上之切割層CT11及CT21的IC 165中，傳導線CL11及CL22可 用作實際傳導線或操作傳導線以實施電晶體。特定言之，傳導線CL11及CL22中之每一者可實施電晶體之閘電極。

連接至傳導線CL11之一側中之第一接觸圖案CA1a之鰭片FN可實施電晶體之源極或汲極。連接至傳導線CL22的一側中之第二接觸圖案CA2a之鰭片FN可實施電晶體之源極或汲極。在例示性實施例中，相同電源電壓可施加至第一接觸圖案CA1a及第二接觸圖案CA2a。因此，分別連接至第一接觸圖案CA1a及第二接觸圖案CA2a以及傳導線CL11及CL22的鰭片FN可實施與彼此串聯連接之兩個電晶體，且所述兩個電晶體可對應於去耦電容器。

另外，連接至傳導線CL11之一側中之第一接觸圖案CA1b之鰭片FN可實施電晶體之源極或汲極。連接至傳導線CL22之一側中之第二接觸圖案CA2b之鰭片FN可實施電晶體之源極或汲極。在例示性實施例中，相同接地電壓可施加至第一接觸圖案CA1b及第二接觸圖案CA2b。因此，分別連接至第一接觸圖案CA1b及第二接觸圖案CA2b以及傳導線CL11及CL22的鰭片FN可實施與彼此串聯連接之兩個電晶體，且所述兩個電晶體可對應於去耦電容器。

根據例示性實施例，在置放第一標準胞元SC1'至第三標準胞元SC3'的製程之後，電壓可與彼此進行比較，所述電壓經施加至在第二方向上在第二邊界BD2之兩側處彼此鄰接安置的圖案。特定言之，可將施加至第一接觸圖案CA1c之電壓V5與施加至第三接觸圖案CA3a之電壓V6進行比較。另外，可將施加至第一接觸圖案CA1d之電壓V7與施加至第三接觸圖案CA3b之電壓 V8進行比較。

作為比較之結果，當電壓V5及V7分別與電壓V6及V8實質上相同時，可移除分別安置於第一傳導線CL13及CL31上之切割層CT12及CT31。電壓V5及V7分別施加至第一接觸圖案CA1c及第二接觸圖案CA1d，且電壓V6及V8分別施加至第三接觸圖案CA3a及CA3b。在此類例示性實施例中，切割層CT12及CT31可用作雙擴散中斷。

圖17為根據例示性實施例之圖16之去耦電容器DC3的電路圖。

參看圖17，去耦電容器DC3可包含第一電晶體TR21至第四電晶體TR24。第一電晶體TR21及第二電晶體TR22可連接至電源電壓終端VDD。第三電晶體TR23及電晶體TR24可連接至接地電壓終端VSS。

相同電源電壓終端VDD可連接至第一電晶體TR21之第一源極S21及第二電晶體TR22之第二汲極D22。舉例而言，第一源極21可為圖16之IC 165中之連接至第二接觸圖案CA2a的第一鰭片FN1及第二鰭片FN2。舉例而言，第二汲極D22可為圖16之IC 165中之連接至第一接觸圖案CA1a的第一鰭片FN1及第二鰭片FN2。

第一電晶體T21之第一汲極D21可連接至第二電晶體TR22之第二源極S22。舉例而言，第一汲極D21及第二源極S22可為圖16之IC 165中之傳導線CL11與CL22之間的第一鰭片FN1及第二鰭片FN2。

接地電壓終端VSS可連接至第三電晶體TR23之第三源 極S23及第四電晶體TR24之第四汲極D24。舉例而言，第三源極S23可為圖16的IC 165中之連接至第二接觸圖案CA2b的第一鰭片FN1及第二鰭片FN2。舉例而言，第四汲極D24可為連接至圖16的IC 165中的第一接觸圖案CA1c的第一鰭片FN1及第二鰭片FN2。第三電晶體T23之第三汲極D23可連接至第四電晶體TR24之第四源極S24。舉例而言，第三汲極D23及第四源極S24可為圖16之IC 165中之傳導線CL11與傳導線CL22之間的第一鰭片FN1及第二鰭片FN2。

第一電晶體TR21之第一閘電極G21可連接至第三電晶體TR23之第三閘電極G23。第一閘電極G21及第三閘電極G23可為包含於圖16之IC 165中之傳導線CL22。在例示性實施例中，閘電壓可施加至傳導線CL22。第二電晶體TR22之第二閘電極G22可連接至第四電晶體TR24之第四閘電極G24。第二閘電極G22及第四閘電極G24可為包含於圖16之IC 165中之傳導線CL11。在例示性實施例中，閘電壓可施加至傳導線CL22。

圖18為根據另一例示性實施例之圖16之去耦電容器DC4的電路圖。

參看圖18，去耦電容器DC4可包含第一電晶體TR21'至第四電晶體TR24'。第一電晶體TR21'及第二電晶體TR22'可連接至電源電壓終端VDD。第三電晶體TR23'及電晶體TR24'可連接至接地電壓終端VSS。

相同電源電壓終端VDD可連接至第一電晶體TR21'之第一源極S21及第二電晶體TR22'之第二汲極D22。舉例而言，第一源極S21可為圖16之IC 165中之連接至第二接觸圖案CA2a的第 一鰭片FN1及第二鰭片FN2。舉例而言，第二汲極D22可為圖16之IC 165中之連接至第一接觸圖案CA1a的第一鰭片FN1及第二鰭片FN2。

第一電晶體T21'之第一汲極D21可連接至第二電晶體TR22'之第二源極S22。舉例而言，第一汲極D21及第二源極S22可為圖16之IC 165中之傳導線CL11與傳導線CL22之間的第一鰭片FN1及第二鰭片FN2。

接地電壓終端VSS可連接至第三電晶體TR23'之第三源極S23及第四電晶體TR24'之第四汲極D24。舉例而言，第三源極S23可為圖16之IC 165中之連接至第二接觸圖案CA2b的第一鰭片FN1及第二鰭片FN2。舉例而言，第四汲極D24可為圖16之IC 165中之連接至第一接觸圖案CA1b的第一鰭片FN1及第二鰭片FN2。

第三電晶體T23'之第三汲極D23可連接至第四電晶體TR24'之第四源極S24。舉例而言，第三汲極D23及第四源極S24可為圖16之IC 165中之傳導線CL11與傳導線CL22之間的第一鰭片FN1及第二鰭片FN2。

第一電晶體TR21'之第一閘電極G21'可連接至第三電晶體TR23'之第三閘電極G23'。第一閘電極G21'及第三閘電極G23'可為包含於圖16之IC 165中的傳導線CL22。第二電晶體TR22'之第二閘電極G22'可連接至第四電晶體TR24'之第四閘電極G24'。第二閘電極G22'及第四閘電極G24'可為包含於圖16之IC 165中的傳導線CL11。在本例示性實施例中，閘電壓可施加至傳導線CL11。在例示性實施例中，傳導線CL11及CL22可浮動。

圖19為根據例示性實施例之沿圖16之佈局之線XIX-XIX'截取的橫截面圖。

參看圖19，根據IC 165之佈局之半導體裝置可如圖19中所繪示製造。具體而言，第一鰭片FN1可安置於作用區域AR上。由於在IC 165中在第一標準胞元SC1與第二標準胞元SC2之間移除切割層CT1及CT2，所以第一鰭片FN1可安置於第一標準胞元SC1及第二標準胞元SC2中以彼此連接。由於在IC 165中，切割層CT2及CT31保持在第一標準胞元SC1與第三標準胞元SC3之間，可在第一標準胞元SC1與第三標準胞元SC3之間切割第一鰭片FN1。

絕緣層GI可安置於第一鰭片FN1上。傳導線CL可安置於絕緣層GI上。在例示性實施例中，絕緣層GI可為閘極絕緣層且傳導線CL可為閘電極。另外，第二接觸圖案CA2a、第一接觸圖案CA1a以及第三接觸圖案CA3a可安置於第一鰭片FN1上。在例示性實施例中，相同電源電壓可施加至第一接觸圖案CA1a及第二接觸圖案CA2a，且連接至第一接觸圖案CA1a及第二接觸圖案CA2a的第一鰭片FN1以及第一接觸圖案CA1a與第二接觸圖案CA2a之間的第一傳導線CL1可實施對應於去耦電容器DC的電晶體。由於可在第一標準胞元SC1與第三胞元SC3之間分離第一鰭片FN，所以第一標準胞元SC1可與第三標準胞元SC3電隔絕。

圖20為根據另一例示性實施例之設計IC之方法的流程圖。

圖20之方法為圖1之方法的特定例示性實施例且為圖4之方法的修改。參看圖1及圖4所提供之詳細描述亦可應用於圖 20之例示性實施例，且此處將不重複其冗餘描述。在操作S300中，可準備儲存關於標準胞元之資訊之標準胞元程式庫。在例示性實施例中，不必在標準胞元程式庫中儲存關於切割層之資訊。在操作S320中，第一標準胞元及第二標準胞元可經置放為彼此鄰接。

在操作S340中，可將第一電壓與第二電壓進行比較。第一電壓及第二電壓分別施加至分別安置在第一標準胞元與第二標準胞元之間的第一邊界之兩側處之第一圖案及第二圖案。在操作S350中，判定第一電壓與第二電壓是否實質上相同。作為判定之結果，當第一電壓與第二電壓實質上相同時，可執行操作S360。另一方面，當第一電壓不與第二電壓實質上相同時，可執行操作S380。

在操作S360中，藉由使用第一圖案與第二圖案之間的傳導線產生去耦電容器。特定言之，第一圖案與第二圖案之間的傳導線可為實際傳導線或操作傳導線，且實際傳導線可實施電晶體。在例示性實施例中，當第一圖案及第二圖案連接至電源電壓終端或接地電壓終端時，電晶體可作為去耦電容器操作。

在操作S380中，可在第一圖案與第二圖案之間產生切割層。因此，可在第一圖案與第二圖案之間產生擴散中斷，且第一標準胞元可與第二標準胞元電隔絕。

圖21為根據例示性實施例之應用圖20之方法的佈局。

參看圖21，IC 210可具有在圖20之操作S320之後的佈局且可包含第一標準胞元SC1至第三標準胞元SC3，所述標準胞元經置放為彼此鄰接。第一標準胞元SC1及第二標準胞元SC2可 在第一邊界BD1中彼此鄰接。第一標準胞元SC1及第三標準胞元SC3可在第二邊界BD2中彼此鄰接。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含在第二方向(例如，X方向)上連續安置的作用區域AR。在例示性實施例中，包含於第一標準胞元SC1至第三標準SC3中的作用區域AR可彼此連接。特定言之，在第二方向上彼此鄰接安置的作用區域AR可彼此連接。

第一標準胞元SC1至第三標準胞元SC3可另外包含在作用區域AR上的鰭片FN。鰭片FN可在第二方向上延伸且可在實質上垂直於第二方向之第一方向(例如，Y方向)上彼此平行地安置。作用區域AR上之鰭片FN可被稱作作用鰭片。雖然並未繪示，但鰭片FN可安置在作用區域AR之間。作用區域AR之間的鰭片FN可被稱作虛擬鰭片。

第一標準胞元SC1至第三標準胞元SC3中之每一者可包含在第一方向上延伸的多個傳導線。在例示性實施例中，多個傳導線CL可安置於多個鰭片FN上。特定言之，多個傳導線CL可橫跨多個鰭片FN安置。

在例示性實施例中，第一標準胞元SC1可包含鄰接於第一邊界BD1安置之第一接觸圖案CA1a及CA1b，以及鄰接於第二邊界BD2安置之第一接觸圖案CA1c及CA1d。第二標準胞元SC2可包含鄰接於第一邊界BD1安置之第二接觸圖案CA2a及CA2b。第三標準胞元SC3可包含鄰接於第二邊界BD2安置之第三接觸圖案CA3a及CA3b。

根據例示性實施例，在安置第一標準胞元SC1至第三標 準胞元SC3的製程之後，電壓可與彼此進行比較，所述電壓經施加至在第二方向上在第一邊界BD1之兩側處彼此鄰接安置的圖案。特定言之，可將施加至第一接觸圖案CA1a之電壓V1與施加至第二接觸圖案CA2a之電壓V2進行比較。另外，可將施加至第一接觸圖案CA1b之電壓V3與施加至第二接觸圖案CA2b之電壓V4進行比較。

作為比較之結果，當電壓V1及V3分別與電壓V2及V4實質上相同時，可藉由使用第一傳導線CL1產生去耦電容器。電壓V1及V3分別施加至第一接觸圖案CA1a及CA1b，且電壓V2及V4分別施加至第二接觸圖案CA2a及CA2b。在例示性實施例中，第一傳導線CL1可用作實際傳導線或操作傳導線以實施電晶體。特定言之，第一傳導線CL1可實施電晶體之閘電極。

分別連接至在第一傳導線CL1之兩側處之第一接觸圖案CA1a及第二接觸圖案CA2a的鰭片FN可實施電晶體之源極及汲極。在例示性實施例中，相同電源電壓可施加至第一接觸圖案CA1a及第二接觸圖案CA2a。因此，電晶體可包含分別連接至第一接觸圖案CA1a及第二接觸圖案CA2a以及第一傳導線CL1的鰭片FN且可對應於去耦電容器。

另外，分別連接至在第一傳導線CL1之兩側處之第一接觸圖案CA1b及第二接觸圖案CA2b的鰭片FN可實施電晶體之源極及汲極。在例示性實施例中，相同接地電壓可施加至第一接觸圖案CA1b及第二接觸圖案CA2b。因此，電晶體可包含分別連接至第一接觸圖案CA1b及第二接觸圖案CA2b以及第一傳導線CL1的鰭片FN且可對應於去耦電容器。

根據例示性實施例，在安置第一標準胞元SC1至第三標準胞元SC3的製程之後，電壓可與彼此進行比較，所述電壓經施加至在第二方向上在第二邊界BD2之兩側處彼此鄰接安置的圖案。特定言之，可將施加至第一接觸圖案CA1c之電壓V5與施加至第三接觸圖案CA3a之電壓V6進行比較。另外，可將施加至第一接觸圖案CA1d之電壓V7與施加至第三接觸圖案CA3b之電壓V8進行比較。

作為比較之結果，當電壓V5及V7分別與電壓V6及V8不同時，可在第二傳導線CL2上產生切割層。電壓V5及V7分別施加至第一接觸圖案CA1c及CA1d，且電壓V6及V8分別施加至第三接觸圖案CA3a及CA3b。在例示性實施例中，切割層CT可用作單擴散中斷。

圖22為描述根據例示性實施例之應用設計IC之方法的IC的面積減少的佈局。

參看圖22，IC 220可包含經置放為彼此鄰接的第二胞元CELL2、去耦電容器胞元CELL-D以及第一胞元CELL1。第一胞元CELL1及第二胞元CELL2實質上可分別類似於圖13之第一胞元CELL1及第二胞元CELL2加以實施，且此處將不重複其詳細描述。

如上文所描述，為了減少根據電源電壓中之變化的電壓雜訊，IC 220可將去耦電容器胞元CELL-DC安置於第一胞元CELL1與第二胞元CELL2之間。因此，IC 220之總面積可增加。

根據例示性實施例，在IC 225中，可在第一胞元CELL1與第二胞元CELL2之間產生去耦電容器DC。因此，IC 225之總 面積可能並未增加，但根據電源電壓之變化的電壓雜訊可能減少。參看圖14所提供之詳細描述亦可應用於在第一胞元CELL1與第二胞元CELL2之間產生的去耦電容器DC，且在此將不重複其冗餘描述。

圖23為根據例示性實施例之不包含去耦電容器之IC 230的圖。

參看圖23，IC 230可包含置放至鄰近彼此的第一胞元CELL1及第二胞元CELL2。相對於IC 230之輸入信號IN可輸入於第一胞元CELL1中。在IC 230中產生之輸出信號OUT可自第二胞元CELL2輸出。在例示性實施例中，第一胞元CELL1及第二胞元CELL2中之每一者可連接至電源電壓終端PWR及接地電壓終端GND。

圖24為根據例示性實施例之包含去耦電容器之IC 240的圖。

參看圖24，IC 240將根據例示性實施例產生之去耦電容器DC添加至圖23之IC 230。特定言之，IC 240可包含第一胞元CELL1及第二胞元CELL2以及在第一胞元CELL1與第二胞元CELL2之間的去耦電容器DC。

根據例示性實施例，如描述於圖14之IC IC2中，可在第一胞元CELL1與第二胞元CELL2之間產生去耦電容器DC。以此方式，在根據本發明概念之原理之例示性實施例中，當與諸如圖23之IC 230的實施例比較時，諸如IC 240之IC可包含總面積無增加之去耦電容器DC。

圖25為用於描述當應用設計IC之佈局的方法時電壓雜 訊之減少的圖。

參看圖25，IC 250可包含多個胞元C1至C7。切割層CT可經安置於第一胞元C1與第二胞元C2之間以將第一胞元C1與第二胞元C2隔絕。切割層CT僅繪示於第一胞元C1與第二胞元C2之間。提供繪示以便於描述，但切割層亦可安置於(例如)第一胞元C1與第三胞元C3之間、第四胞元C4與第五胞元C5之間或第六胞元C6與第七胞元C7之間。

根據例示性實施例，當相同電壓施加至分別經安置在第一胞元C1與第二胞元C2之間的邊界之兩側處的第一圖案及第二圖案時，不必將切割層CT安置於第一胞元C1與第二胞元及C2之間，且根據本發明概念之原理，對應於去耦電容器之電晶體可藉由使用所述第一圖案及第二圖案產生。

特定言之，在根據本發明概念之原理之例示性實施例中，對應於去耦電容器之電晶體可藉由使用連接至電源電壓終端VDD之第一圖案CA1a及第二圖案CA2a以及在第一圖案CA1a與第二圖案CA2a之間的傳導線而產生，且對應於去耦電容器之電晶體可藉由使用連接至接地電壓終端VSS之第一圖案CA1b及第二圖案CA2b以及在第一圖案CA1b與第二圖案CA2b之間的傳導線而產生。因此，可減少由電壓中之變化導致的電壓雜訊。特定言之，對應於去耦電容器之電晶體可連接至電源電壓終端VDD及接地電壓終端VSS以減少動態電壓之增加/減少。

圖26為根據例示性實施例之用於描述藉由去耦電容器的電壓雜訊之減少的圖。

參看圖26，IC 260可包含產生於第一胞元CELL1與電源 電壓終端PWR之間的第一去耦電容器DCa、產生於第一胞元CELL1與接地電壓終端GND之間的第二去耦電容器DCb、產生於第二胞元CELL2與電源電壓終端PWR之間的第三去耦電容器DCc，以及產生於第二胞元CELL2與接地電壓終端GND之間的第四去耦電容器DCd。在根據本發明概念之原理之例示性實施例中，第一至第四去耦電容器DCa、DCb、DCc以及DCd可由藉由使用第一胞元CELL1與第二胞元CELL2之間的傳導線產生的去耦電容器產生。

圖27為根據另一例示性實施例之用於描述藉由去耦電容器的電壓雜訊之減少的圖。

參看圖27，IC 270可包含產生於第一胞元CELL1與電源電壓終端PWR之間的節點與第二胞元CELL2與電源電壓終端PWR之間的節點之間的第五去耦電容器DCe，及產生於第一胞元CELL1與接地電壓終端GND之間的節點與第二胞元CELL2與接地電壓終端GND之間的節點之間的第六去耦電容器DCf。根據本發明概念之原理，第五去耦電容器DCe及第六去耦電容器DCf可由藉由使用第一胞元CELL1與第二胞元CELL2之間的傳導線產生的去耦電容器產生。

圖28為根據例示性實施例之用於描述儲存媒體500的方塊圖。

參看圖28，儲存媒體500作為非暫時性電腦可讀儲存媒體可包含用以提供命令及/或資料至電腦之任何非暫時性電腦可讀儲存媒體。舉例而言，非暫時性電腦可讀儲存媒體500可包含磁性媒體或光學媒體(諸如，光碟、磁帶或CD-ROM、DVD-ROM、 CD-R、CD-RW、DVD-R或DVD-RW)、揮發性或非揮發性記憶體(諸如，RAM、ROM或快閃記憶體)、可經由USB介面存取的非揮發性記憶體，以及微機電系統(microelectromechanical system；MEMS)。非暫時性電腦可讀儲存媒體500可插入至電腦中，可整合在電腦中或可經由通信媒體(諸如，網路及/或無線鏈路)耦接至電腦。

如圖28中所繪示，非暫時性電腦可讀儲存媒體500可包含置放及佈線程式510、程式庫520、分析程式530以及資料結構540。置放及佈線程式510可包含多個命令以便執行根據本發明概念之原理之藉由使用標準胞元程式庫設計IC的方法。舉例而言，非暫時性電腦可讀儲存媒體500可儲存包含用於藉由使用標準胞元程式庫來設計IC之佈局的任何命令的置放及佈線程式510，所述標準胞元程式庫包含前述圖式中之至少一者中所繪示的標準胞元。程式庫520可包含關於標準胞元之資訊，所述標準胞元為包含於IC中的胞元。

分析程式530可包含用於執行一種基於用於定義IC之資料分析IC之方法的多個命令。資料結構540可包含用於使用包含於程式庫520中之標準胞元程式庫、自包含於程式庫520中之通用標準胞元程式庫擷取特定資訊或管理在藉由分析程式530分析IC之特性的同時所產生之資料的儲存空間。

圖29為根據本發明概念之原理之用於描述包含IC之記憶卡1000的方塊圖。

參看圖29，記憶卡1000可經安置以使得控制器1100與記憶體1200交換電信號。舉例而言，當控制器1100發出命令時， 記憶體1200可傳輸資料。

控制器1100及記憶體1200可包含根據本發明概念之原理之IC。特定言之，可使用(例如)參看圖1至圖28詳細描述之例示性實施例根據本發明概念之原理製造包含於控制器1100及記憶體1200中的多個半導體裝置中之至少一者。亦即，在包含於控制器1100及記憶體1200中的多個半導體裝置中之至少一者中，可根據本發明概念之原理藉由使用鄰接的兩個胞元之間的傳導線來產生去耦電容器。因此，歸因於去耦電容器胞元之添加，可在無面積增加之情況下減少電源電壓雜訊。

記憶卡1000可實施各種卡，例如，各種記憶卡(諸如，記憶棒卡、智慧型媒體(smart media；SM)卡、安全數位(secure digital；SD)卡、微安全數位卡(mini-secure digital card；mini-SD)以及多媒體卡(multimedia card；MMC))。

圖30為根據本發明概念之原理之用於描述包含IC之計算系統2000的方塊圖。

參看圖30，計算系統2000可包含處理器2100、記憶體裝置2200、儲存裝置2300，及電源供應器2400以及輸入/輸出裝置2500。雖然並未繪示於圖30中，但計算系統2000可更包含與視訊卡、音效卡、記憶卡、USB裝置或其他電子裝置通信的埠。

如上文所描述，計算系統2000中之處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400以及輸入/輸出裝置2500可包含根據本發明概念之原理之IC。特定言之，在包含於處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400以及輸入/輸出裝置2500中的多個半導體裝置中之至少一者中，可 藉由使用鄰接的兩個胞元之間的傳導線產生去耦電容器。因此，歸因於去耦電容器胞元之添加，可在無面積增加之情況下減少電源電壓雜訊。

處理器2100可執行特定計算或任務。根據例示性實施例，處理器2100可為微處理器或中央處理胞元(central processing unit；CPU)。處理器2100可執行經由匯流排2600(諸如，位址匯流排、控制匯流排或資料匯流排)與記憶體裝置2200、儲存裝置2300以及輸入/輸出裝置2500的通信。根據例示性實施例，處理器2100亦可連接至擴展匯流排，諸如，周邊組件互連(peripheral component interconnect；PCI)匯流排。

記憶體裝置2200可儲存操作計算系統2000所必要的資料。舉例而言，記憶體裝置2200可實施為DRAM、行動DRAM、SRAM、PRAM、FRAM、RRAM及/或MRAM。儲存裝置2300可包含固態驅動器、硬碟驅動器、CD-ROM或類似者。

輸入/輸出裝置2500可包含輸入胞元(諸如，鍵盤、小鍵盤或滑鼠)及輸出胞元(例如，印表機或顯示器)。電源供應器2400可提供操作計算系統2000所必要的操作電壓。

根據本發明概念之原理之IC(諸如，根據上文所描述之例示性實施例之所述IC)可經實施為具有各種形狀的封裝。舉例而言，IC之至少一隔室可藉由使用諸如以下封裝進行安裝：套疊封裝(package on package；POP)、球狀柵格陣列(ball grid array；BGA)、晶片級封裝(chip scale package；CSP)、塑膠引線式晶片載體(plastic leaded chip carrier；PLCC)、塑膠雙列直插式封裝(plastic dual in-line package；PDIP)、窩伏爾組件中之晶粒、晶圓 形式之晶粒、板面晶片(chip on board；COB)、陶瓷雙列直插式封裝(ceramic dual in-line package；CERDIP)、塑膠度量四邊扁平組件(metric quad flat pack；MQFP)、薄型四邊扁平組件(thin quad flatpack；TQFP)、小型積體電路(small outline IC；SOIC)、收縮型小型封裝(shrink small outline package；SSOP)、薄型小型封裝(thin small outline package；TSOP)、系統級封裝(system in package；SIP)、多晶片封裝(multi chip package；MCP)、晶圓級製造封裝(wafer-level fabricated package；WFP)，以及晶圓級處理堆疊封裝(wafer-level processed stack package；WSP)。

儘管已參照本發明概念之例示性實施例特別地展示及描述本發明概念，但應理解，在不脫離本發明概念之精神及範疇的情況下，可在其中進行形式及細節上的各種變化。因此，本發明概念之範疇應由以下申請專利範圍及其等效物的最廣泛容許解釋來判定，且不應受前述描述約束或限制。

S100:操作

S120:操作

S140:操作

S160:操作

S180:操作

Claims (25)

1. 一種設計電子處理器中之積體電路(IC)之佈局的方法，所述方法包括：處理器準備儲存第一標準胞元及第二標準胞元的標準胞元程式庫，所述第一標準胞元及所述第二標準胞元中之每一者包含在第一方向上延伸的多個傳導線；所述處理器將所述第一標準胞元及所述第二標準胞元置放為在平行於所述多個傳導線的第一邊界處彼此鄰接；以及所述處理器在相同電壓待施加至所述第一標準胞元中之鄰接於所述第一邊界的第一圖案及所述第二標準胞元中之鄰接於所述第一邊界的第二圖案時藉由使用所述多個傳導線中之至少一個第一傳導線來產生去耦電容器，所述至少一個第一傳導線鄰接於所述第一邊界。
2. 如申請專利範圍第1項所述的方法，其中所述至少一個第一傳導線安置於所述第一邊界上。
3. 如申請專利範圍第1項所述的方法，更包括在不同電壓待施加至所述第一圖案及所述第二圖案時藉由將所述至少一個第一傳導線用作虛擬線而將所述第一標準胞元與所述第二標準胞元隔絕。
4. 如申請專利範圍第1項所述的方法，其中所述第一標準胞元及所述第二標準胞元中之至少一者包含安置於所述第一邊界上的切割層，所述切割層設置以將所述第一標準胞元與所述第二標準胞元隔絕；且所述去耦電容器之所述產生更包括在所述相同 電壓待施加至所述第一圖案及所述第二圖案時移除所述第一圖案與所述第二圖案之間的所述切割層以產生所述去耦電容器。
5. 如申請專利範圍第4項所述的方法，其中所述第一標準胞元更包含在垂直於所述第一方向之第二方向上延伸的第一鰭片；所述第二標準胞元更包含在所述第二方向上延伸的第二鰭片；且所述切割層經安置以將包含於所述第一標準胞元中之所述第一鰭片與包含於所述第二標準胞元中之所述第二鰭片隔絕。
6. 如申請專利範圍第5項所述的方法，其中所述第一圖案為安置於一些所述第一鰭片上的第一接觸圖案；所述第二圖案為安置於一些所述第二鰭片上的第二接觸圖案；且所述第一鰭片之第一接觸鰭片、所述第二鰭片之第二接觸鰭片以及所述至少一個第一傳導線實施對應於所述去耦電容器之電晶體，所述第一接觸鰭片及所述第二接觸鰭片分別連接至所述第一接觸圖案及所述第二接觸圖案。
7. 如申請專利範圍第4項所述的方法，更包括當不同電壓待施加至所述第一圖案及所述第二圖案時，將所述切割層保持在所述第一圖案與所述第二圖案之間以使得所述第一傳導線成為虛擬線。
8. 如申請專利範圍第4項所述的方法，其中所述第一標準胞元及所述第二標準胞元中之至少一者更包含安置於與所述第一邊界相對的第二邊界上的附加切割層。
9. 如申請專利範圍第1項所述的方法，更包括當不同電壓待施加至所述第一圖案及所述第二圖案時，在所述第一標準胞元及所述第二標準胞元之所述置放之後在所述第一圖案與所述第二 圖案之間產生切割層，所述切割層被設置以將所述第一標準胞元與所述第二標準胞元隔絕。
10. 如申請專利範圍第9項所述的方法，其中所述第一標準胞元更包含在垂直於所述第一方向之第二方向上延伸的第一鰭片；所述第二標準胞元更包含在所述第二方向上延伸的第二鰭片；且所述切割層經安置以將包含於所述第一標準胞元中之所述第一鰭片與包含於所述第二標準胞元中之所述第二鰭片隔絕。
11. 如申請專利範圍第10項所述的方法，其中所述第一圖案為安置於一些所述第一鰭片上之第一接觸圖案；所述第二圖案為安置於一些所述第二鰭片上之第二接觸圖案；且所述第一鰭片之第一接觸鰭片、所述第二鰭片之第二接觸鰭片以及所述至少一個第一傳導線實施對應於所述去耦電容器之電晶體，所述第一接觸鰭片及所述第二接觸鰭片分別連接至所述第一接觸圖案及所述第二接觸圖案。
12. 如申請專利範圍第9項所述的方法，更包括在所述第一標準胞元及所述第二標準胞元的所述置放之後，產生相對於所述第一圖案及所述第二圖案中之至少一者安置於與所述第一邊界相對的第二邊界上的附加切割層。
13. 如申請專利範圍第1項所述的方法，其中施加至所述第一圖案及所述第二圖案之所述相同電壓為電源電壓或接地電壓。
14. 如申請專利範圍第1項所述的方法，其中所述多個傳導線對應於多個閘電極。
15. 如申請專利範圍第1項所述的方法，更包括設計所述 IC以使得所述第一傳導線浮動。
16. 一種積體電路，包括：第一標準胞元，其包含鄰接於第一邊界之第一圖案；及第二標準胞元，其包含鄰接於所述第一邊界之第二圖案且鄰接於所述第一標準胞元，其中當相同電壓待施加至所述第一圖案及所述第二圖案時，去耦電容器包含所述第一圖案及所述第二圖案以及在所述第一圖案與所述第二圖案之間的至少一個第一傳導線，所述至少一個第一傳導線平行於所述第一邊界安置且在第一方向上延伸。
17. 如申請專利範圍第16項所述的積體電路，其中當不同電壓待施加至所述第一圖案及所述第二圖案時，切割層安置在所述第一標準胞元與所述第二標準胞元之間，所述切割層設置以將所述第一標準胞元與所述第二標準胞元隔絕。
18. 如申請專利範圍第17項所述的積體電路，其中所述第一標準胞元更包含在垂直於所述第一方向之第二方向上延伸的第一鰭片；所述第二標準胞元更包含在所述第二方向上延伸的第二鰭片；且所述切割層經安置以將包含於所述第一標準胞元中之所述第一鰭片與包含於所述第二標準胞元中之所述第二鰭片隔絕。
19. 如申請專利範圍第18項所述的積體電路，其中所述第一圖案為安置於一些所述第一鰭片上之第一接觸圖案；所述第二圖案為安置於一些所述第二鰭片上之第二接觸圖案；且所述第一鰭片之第一接觸鰭片、所述第二鰭片之第二接觸鰭片以及所述至少一個第一傳導線實施對應於所述去耦電容器之電晶體，所述第一接觸鰭片及所述第二接觸鰭片分別連接至所述第一接觸圖案及 所述第二接觸圖案。
20. 如申請專利範圍第17項所述的積體電路，其中所述第一標準胞元及所述第二標準胞元中之至少一者更包含安置於與所述第一邊界相對的第二邊界上的附加切割層。
21. 如申請專利範圍第16項所述的積體電路，其中待施加至所述第一圖案及所述第二圖案的所述相同電壓為電源電壓或接地電壓。
22. 如申請專利範圍第16項所述的積體電路，其中所述至少一個第一傳導線對應於閘電極。
23. 如申請專利範圍第16項所述的積體電路，其中所述至少一個第一傳導線浮動。
24. 一種使用包含在第一方向之第一邊界中彼此鄰接之第一標準胞元及第二標準胞元之積體電路製造的半導體裝置，所述半導體裝置包括：基板，其包含在垂直於所述第一方向之第二方向上連續安置的作用區域；在所述基板上的多個鰭片；閘電極，其經安置以在所述多個鰭片上以所述第一方向延伸；以及第一觸點及第二觸點，安置於一些所述多個鰭片上，所述第一觸點在所述第一胞元中鄰接於所述第一邊界，且所述第二觸點在所述第二胞元中鄰接於所述第一邊界，其中當相同電壓待施加至所述第一觸點及所述第二觸點時，去耦電容器包含所述第一觸點及所述第二觸點以及在所述第一觸 點與所述第二觸點之間的所述閘電極中之至少一個第一閘電極。
25. 如申請專利範圍第24項所述的半導體裝置，其中當不同電壓待施加至所述第一觸點及所述第二觸點時，所述至少一個第一閘電極作為虛擬閘極，且所述第一標準胞元與所述第二標準胞元隔絕。

Images