TW524898B - A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it - Google Patents

A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it Download PDF

Info

Publication number
TW524898B
TW524898B TW089125060A TW89125060A TW524898B TW 524898 B TW524898 B TW 524898B TW 089125060 A TW089125060 A TW 089125060A TW 89125060 A TW89125060 A TW 89125060A TW 524898 B TW524898 B TW 524898B
Authority
TW
Taiwan
Prior art keywords
epitaxial
wafer
silicon wafer
growth
patent application
Prior art date
Application number
TW089125060A
Other languages
English (en)
Inventor
Akihiro Kimura
Hideki Sato
Ryuji Kono
Masahiro Kato
Masaro Tamatsuka
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW524898B publication Critical patent/TW524898B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

524898 A7 B7 五、發明説明(1 ) 【技術領域】 本發明係關於存在於磊晶層中之結晶缺陷較以往少之 磊晶晶圓用基板及磊晶晶圓及其製造方彳去.。 【背景技術】 近年’隨者半導體兀件之局積體化,半導體中之結晶 缺陷’尤其減少表面及表面附近之結晶缺陷變成重要之事 項。因此’具有優於結晶性之磊晶層之磊晶晶圓之需要逐 年增加。 然而’雖然稱磊晶晶圓仍具有各種結晶缺陷,此係因 對於裝置發生不良影響而降低良率,所以必須將此減低。 多結晶化之嘉晶層中之結晶缺陷,具有報告稱:附著於形 成於嘉晶層之嘉晶成長用砂晶圓(以下,有時只稱爲基板 。)之粒子所發生(例如,岩淵他,第4 5次應用物理學 關係連合講演會(1 9 9 8春季)2 8 a - P B — 1 )。 亦即,爲了使磊晶層之一部不變成多結晶,只要去除基板 上粒子之後進行磊晶成長。 又,露出於基板表面之孔隙型缺陷(以下,有時只稱 爲孔。)’雖然主要爲培養砂單結晶時所導入之Grown-in 缺陷中之空孔簇集(cluster )露出於晶圓表面者,但是以 往此孔,被認爲磊晶成長後雖然會變成淺的坑,也不會成 爲結晶缺陷(木村他,日本結晶成長學會誌2 4 ( 1 9 9 7 ) 4 4 4 )。然而,到現在稱爲磊晶積層缺陷( 以後稱爲S F )之磊晶層中缺陷之發生原因尙未闡明,不 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填」
、τ 經濟部智慧財產局員工消費合作社印製 -4- 524898 A7 B7 五、發明説明(2 ) 知其減低方法。 【發明之揭示】 本發明係鑑於此所發明者,其目的係提供一種減低 S· F發生之磊晶成長用矽晶圓及磊晶晶圓以及其製造方法 〇 解決上述問題之本發明,係一種磊晶成長用矽晶圓, 其特徵爲:在至少磊晶層成長之表面不露出孔隙型缺陷之 嘉晶成長用砂晶圓。 像這樣,在至少磊晶層成長之表面不露出孔隙型缺陷 之嘉晶成長用砂晶圓’係在嘉晶成長時可防止S F之發生 。此係S F曉得了從孔隙型缺陷所發生,所以若將這種不 具孔隙型缺陷之晶圓使用於磊晶基板時就可防止磊晶層之 S F發生所致。 經濟部智慧財產局員工消費合作社印製 按,通常之磊晶工程,係成長磊晶層之即前進行氫烘 烤(hydrogen bake ),基板表面會受到某程度之侵蝕。因 此,本發明之所謂「成長嘉晶層之表面」,實質上爲在這 種氫烘烤之後,指成長磊晶層即前之基板表面(磊晶層與 基板之境界面)。 此時,不具從成長磊晶層之表面至少到1 0 n m深度 之上述孔隙型缺陷較佳。 此係在磊晶層成長即前之表面即使不露出孔隙型缺陷 ,若在從其表面到1 〇 n m深度具有孔隙型缺陷時恐有形 成S F之虞。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 524898 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(3 ) 又,在上述磊晶成長用矽晶圓摻雜有氮較佳。 此係若使用摻雜有氮之基板時,由於氮之效果,即使 進行高溫之磊晶成長,因基板之體(bulk ))部之氧澱積 核不會被消滅,所以,其後之裝置製程形成消滅區吸氣或 吸附),可得到磊晶晶圓所致。 並且,若是在上述本發明之磊晶成長用矽晶圓表面上 形成有嘉晶層爲其特徵之嘉晶晶圓時’成爲嘉晶層完全無 S F,或較以往極爲被減低之高品質之磊晶晶圓。 又,本發明係一種磊晶晶圓之製造方法,其特徵爲= 測定露出於矽晶圓表面之孔隙型缺陷之個數,及/或存在 於從矽晶圓表面至少到1 0 n m深度之個數,選擇這些孔 隙型缺陷個數爲既定値以下之矽晶圓,該被選擇之矽晶圓 表面進行磊晶層成長。 本發明係一種磊晶晶圓之製造方法,其特徵爲:例如 從同一製造批次之晶圓抽取1枚或複數枚之晶圓,測定露 出於矽晶圓表面之孔隙型缺陷之個數,及/或存在於從矽 晶圓表面至少到1 0 n m深度之個數,這些孔隙型缺陷爲 既定値以下,亦即,預先設定由使用者所要求之磊晶晶圓 之規格(S F數之上限値)所容許之孔隙型缺陷數,選擇 滿足此之晶圓以進行磊晶層成長。這樣做時,於製造磊晶 晶圓時,不僅可減低不良晶圓,並且,可回饋到適合於因 應使用者規格之磊晶晶圓用之矽單結晶晶圓之製造條件。 又,本發明係一種磊晶晶圓之製造方法,其特徵爲; 藉對於露出於表面之孔隙型缺陷及/或從表面至少到1 0 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填良 .裝· 訂 線 -6- 524898 A7 B7 五、發明説明(4 ) n m之深度具有孔隙型缺陷之矽晶圓進行熱處理’在消滅 上述孔隙型缺陷及/或不成爲S F發生源形態之後’在上 述矽晶圓表面進行磊晶層之成長。 像這樣,在表面及表面附近具有孔隙型缺陷,即使進 行磊晶成長時就會發生S F之晶圓,在磊晶成長前藉進行 熱處理,變化消滅表面及表面附近之孔或不發生S F形態 之後形成磊晶層時,就可得到高品質之磊晶晶圓。這樣做 時,不管矽單結晶晶圓之製造條件,就可得到磊晶成長時 不會發生S F之磊晶晶圓。 此時,作爲上述熱處理,在非氧化性環境下以 1 1 0 0〜1 3 0 0 °C溫度施加熱處理後,不至於冷卻到 未滿7 0 0 °C連續地在氧化性環境下施加7 0 0 °C〜溫度 之熱處理較佳。 若採取這種熱處理條件時,藉初期之非氧化性環境之 熱處理,就可將晶圓表面之自然氧化膜與表面附近孔隙內 壁氧化膜向外方擴散,所以,在其後之氧化性環境之熱處 理有效率地注入於格子間矽,可消滅表面附近之孔隙。關 於露出於表面之孔隙,由於氧化膜之形成將開口形狀成爲 光滑,可防止其後之磊晶成長成爲S F發生源。 又,因在初期之熱處理後不將溫度降低到7 0 0 °C未 滿,所以可防止成爲對於孔隙之格子間矽注入障礙之內壁 氧化膜之再成長。 又,將上述熱處理,也可以在磊晶工程之磊晶層成長 前之氫烘烤後,導入惰性氣體下進行。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填·
鍊 經濟部智慧財產局員工消費合作社印製 524898 A7 ________B7 五、發明説明(5 ) 這樣做時’使用磊晶成長裝置在同一磊晶工程中因可 安排熱處理所以非常有效率。 並且,作爲上述矽晶圓,使用摻雜氮之矽晶圓較佳。 像這樣,若使用摻雜氮晶圓時,由於氮之效果就可以 得到高消滅效果。 如以上所說明,就可製造減低S F發生之磊晶晶圓, 可大幅度地提升裝置之良率。 【實施發明之最佳形態】 茲於下面詳細說明本發明之實施形態,但是本發明並 非限定於這些。 本發明人等爲了闡明發生於磊晶層之S F之發生原因 ,進行如下之實驗完成了本發明。 (實驗1 ) 經濟部智慧財產局員工消費合作社印製 對於通常之拉起速度(約lmm/m i η )所培養之 直徑8英吋之C Ζ矽單結晶晶圓(JEIDA規格),製作了 4枚形成大約4 // m之磊晶層之磊晶晶圓,對此晶圓進行 選擇蝕刻,將使用了使用雷射光之表面檢查裝置(Tencol 公司製、Surf Scan 6200)所檢出之嘉晶表面之L P D ( Light Point Defec )以光學顯微鏡觀察時,嘉晶層表面之 S F存在有平均約2個/ 8英吋晶圓。 關於這些磊晶層表面之S F,如第1 ( a ) ( b )所 示從〈1 1 0〉方向進行截面TEM (透過型電子顯微鏡 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8- A7 B7 524898 五、發明説明(6 ) )觀察。於此,第1 ( a )係顯微鏡觀察圖,第1 ( b ) 係將顯微鏡觀察圖爲依據將缺陷以模式表示之圖。並且, 關於存在於晶圓之SF內之3個,放大觀察第1 ( a )之 橢圓所圍住部分所觀察之結果表示於第2 ( a ) ( b )圖 〜第4(a)(b)圖。與第1圖同樣各第2 (a)圖〜 第4 (a)圖爲顯微鏡觀察圖,第2 (b)圖〜第4 (.b )圖係將顯微鏡觀察圖以模式表示之圖。曉得了任何情形 ,S F頂點之下存在有某些結晶缺陷。
E D X 分析(Energy Dispersive X-ray spectroscopy ) 之結果,曉得了這些都是具有內壁氧化膜之八面體孔。又 ,也曉得了從八面體孔向高度方向具1 0 nm左右,向橫 方向離開2 0〜4 0 nm左右之位置作爲頂點發生有S F (實驗2 )將摻雜氮晶圓作爲基板使用時 除了氮摻雜高濃度(3 X 1 0 1 4個/ c m 3 )之外, 使用與實驗1同樣之基板製作了磊晶晶圓,關於S F進行 了與實驗1同樣之調查。 . 其結果,磊晶層表面之S F都存在有數個8英吋左右 。其中,與實驗1同樣關於3個S F從〈1 1 〇 >方向進 行截面TEM觀察之結果表示於第5圖〜第7圖。依據此 截面TEM觀察時,曉得了與摻雜氮時同樣在S F之正下 方,從S F頂點離開1 0〜4 0 n m左右之位置,觀察到 摻雜氮晶圓特有之棒狀、板狀之孔。 本紙^尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫·
訂 線· 經濟部智慧財產局員工消費合作社印製 -9- 524898 經濟部智慧財產局員工消費合作社印製 A7 ______B7五、發明説明(7 ) 依據實驗1及實驗2之結果時,對於磊晶層之S F發 生,與以往之觀點不同,明白了晶圓表面附近之孔隙型缺 陷有所關聯。亦即,欲減低S F發生時,曉得了在晶圓表 面附近不具有孔隙即可。 按,從孔隙型缺陷發生S F之機制被認爲如下。 摻雜氮時,孔隙係成棒狀•板狀,並且板狀之切口爲 2〇11111\15〇11111左右(第8(3)圖),在磊晶前 氫烘烤即後藉蝕刻孔隙露出於表面形成坑之機率爲較高( 第8 ( b )圖)。在此狀態進行磊晶成長時,由於從坑端 之磊晶成長致使坑會被堵塞(第8 ( c )圖)。認爲其時 發生不整合,於其後之磊晶成長將變成SF (第8 (d) 圖)。另外,不摻雜氮時,曉得了若在晶圓表面,開口部 露出較大之孔隙型缺陷(第9 ( a )圖)時,因於磊晶工 程之磊晶層成長前之氫烘烤,其形狀將變成具有圓形寬度 廣而淺的坑(第9 ( b )圖),在等方性強的條件下(例 如,S i Η 2 C 1 2作爲原料之減壓磊晶成長)雖然C〇P 不容易消失,但是,由於在異方性強條件下之成長(例如 ,S i HC 1 3作爲原料之常壓嘉晶成長)形成〇 · 4//m 左右之磊晶層時C〇P就會消失(第9 ( c )圖)(木村 他,日本結晶成長學會24, (1997)444)。但 是,存在於不摻雜氮晶圓中之八面體孔時因依深度而切口 之大小會變化,所以其切口爲與棒狀•板狀孔相同程度大 小之凹陷狀之坑形成在磊晶前氫烘烤即後時,認爲從此處 發生SF (第9 (d)圖)。 i紙張凡度適用中國國家標準(CNS ) A4規格(210Χ297公釐) (請先閱讀背面之注意事項再填办 ,裝· 訂 線 -10- 524898 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(8 ) 又,即使於摻雜氮、不摻雜氮之任一孔隙型缺陷,所 發生之S F之頂點係從孔隙型缺陷至少離開1 0 n m。因 此,欲確實地防止S F之發生,認爲成長磊晶層即前之表 面至少到1 0 n m深度不存在孔隙型缺陷較佳。 由以上之本發明者等之硏究,闡明了磊晶層之S F發 生磊晶成長用晶圓之表面附近所存在之孔隙型缺陷有所關 聯。因此,爲了防止S F之發生必須在磊晶成長用晶圓之 表面附近未存在有孔隙型缺陷。 按,在本發明所謂之「不露出孔隙型缺陷」或「不存 在孔隙型缺陷」,係表示在磊晶成長時成爲S F發生源之 孔隙型缺陷爲不露出或不存在。 因此,在某特定條件所製作之磊晶成長用晶圓之表面 附近,是否存在有成爲那種S F發生源之孔隙型缺陷,係 在與其製造條件同一製造條件所製作之其他晶圓成長磊晶 層,將在其表面所觀察之L P D使用光學顯微鏡或電子顯 微鏡等以實體觀察等之手法即可判斷。 實際欲製造無S F之磊晶晶圓時,有以下2種方法。 其一係以往未被用做磊晶成長用晶圓,將在整個晶圓 原本不存在之孔隙型缺陷之無缺陷晶圓作爲磊晶成長用晶 圓使用,而在此晶圓表面成長磊晶層之方法。在這種無缺 陷晶圓例如可使用F Z晶圓。或即使爲C Z晶圓,藉控制 結晶拉起時之條件即可得到無缺陷晶圓,而就可以使用此 〇 另一方法,係在通常之條件製造,使用在晶圓表面及 I紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 -11 - (請先閱讀背面之注意事項再填寫) 裝·
、1T 谦- 524898 經濟部智慧財產局員工消費合作社印製 A7 ___B7__五、發明説明(9 ) 體(bulk )部具有孔隙型缺陷之C Z晶圓,藉對於此施加 熱處理,以消滅孔隙型缺陷,或將孔隙型缺陷成爲不會變 成S F發生源形態之後,進行磊晶成長之方法。 本發明係依據上述想法查明諸條件所完成者。 ’茲於下面表示本發明流程之一例,但是本發明並非限 於這些。 欲製造本發明之磊晶矽晶圓時,作爲磊晶成長用矽晶 圓,製作全體晶圓不具孔隙型缺陷之晶圓、或至少在成長 磊晶層之表面無露出孔隙型缺陷之晶圓。 於此,作爲全體晶圓不具孔隙型缺陷之晶圓,具有控 制F Z晶圓、或C Z結晶拉起時之V / G ( V :拉起速度 、G :結晶固液界面之溫度坡度),在排除空孔簇集或轉 位簇集之條件下拉起結晶之方法所得到之無缺陷C Z晶圓 (無Grown-in缺陷之晶圓)。 這種F Z晶圓主要也使用於離散裝置(discrete device )用,從來沒有使用於本申請作爲對象之所謂積體電路形 成用之磊晶成長用基板之情形。又’關於上述無缺陷c Z 晶圓,也是以低成本可得到磊晶晶圓般之特性之基板所開 發者,所以,以往完全沒有在此晶圓再形成磊晶層使用之 想法。 但是,藉將這種晶圓作爲磊晶成長用矽晶圓使用,就 可防止S F之發生。 又,關於C Z晶圓,係依據其結晶拉起條件或有無摻 雜氮孔之形態(尺寸或形狀)會變化’所以’從特定製造 本紙張尺度適用中國國家標準(CNS )^4規格(21〇x297公釐) (請先閲讀背面之注意事項再填寫·
訂 線 -12- 524898 A7 B7 五、發明説明(10 ) 條件所製作之晶圓抽取1枚或複數枚之晶圓’而測定露出 於其晶圓表面之孔隙型缺陷之個數、及/或從其晶圓表面 存在於至少到1 〇 n m深度之孔隙型缺陷之個數,預先設 定這些孔隙型缺陷爲既定値以下,亦即,使用者所要求之 磊晶晶圓之規格(S F數之上限値)可容許之孔隙型缺陷 數,若欲滿足此値時,將在此製造條件所製作之晶圓使用 於磊晶層之成長用時,就可減低不良晶圓。又’可求得發 生於製造條件(單結晶拉起條件)與磊晶層之S F之關係 ,所以可回饋於適合於磊晶晶圓用之矽單結晶晶圓之製造 條件。關於露出於晶圓表面之孔隙型缺陷,若依據使用上 述雷射光表面檢查裝置,在現況可測定0 · 08〜0 · 1 // m左右之尺寸。又,關於存在於從表面到1 0 n m深度 之孔隙型缺陷,係將測定對象之晶圓以熱氧化形成2 0 n m左右之氧化膜之後,以蝕刻去除氧化膜之後測定即可 〇 經濟部智慧財產局員工消費合作社印製 另者,不像上述限定C Z單結晶之製造條件,在從通 常之C Z拉起速度(約lmm/m i η左右)所培養之 C Ζ單結晶所製作之晶圓,或多或少在其表面及體(bulk )部一定存在有孔隙(vend )。但是,即使具有這種孔隙 型缺陷之晶圓,對於晶圓施加熱處理,在至少磊晶層成長 正前之表面無露出孔隙之晶圓,孔隙從其表面至少到深度 1 0 n m之間就可認爲不會存在有孔隙之晶圓。 欲設定此熱處理條件時,關於露出於晶圓表面之孔隙 (坑),係在熱處理後形成磊晶層時其露出形狀爲不會變 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 524898 A7 B7 五、發明説明(11 ) 成S F發生源程度之光滑形狀之坑即可,所以,將坑之形 狀與S F之發生關係藉以實驗求取即可設定熱處理條件。 又,作爲可消滅未露出於晶圓表面之孔隙型缺陷之適 當熱處理,係依存在於孔隙之形狀或尺寸。因此,考慮所 施加熱處理之晶圓製造條件(單結晶之拉起條件等)以實 驗方式求取適當熱處理條件即可。作爲進行這些熱處理之 熱處理爐,並非特別加以限制,可列舉加熱器加熱式之批 次爐、或燈加熱式之R T A ( Rapid Thermal Anneal )爐。 又,也可將使用磊晶成長裝置組套於磊晶工程。 作爲具體熱處理,通常,因在欲熱處理之晶圓表面形 成有自然氧化膜,所以,首先作爲初段熱處理在非氧化性 環境、較佳爲含有氫之環境下加熱爲1 1 0 Ot〜 1 3 0 0 t,不僅去除表面之自然氧化膜,並且將孔隙型 缺陷之內壁氧化膜藉外方擴散加以去除。於未滿1 1 〇 〇 °C,表面之自然氧化膜之去除式內壁氧化膜之外方擴散容 易變成不充分。因表面之自然氧化膜之去除爲可在短時間 進行,所以,也可以在其即後切換爲氬等對於基板無蝕刻 作用之氣體繼續進行內壁氧化膜之外方擴散。藉此,露出 於表面之孔隙(坑),由於表面之矽原子之遷移變成光滑 ,內部之孔隙係被去除內壁氧化膜,而變成容易接受格子 間矽。 接著,作爲第2段熱處理,在氧化性環境以7 0 0〜 1 3 0 〇 °C溫度施加熱處理。藉此,因在表面形成熱氧化 膜,所以,表面之坑形狀就變成更加光滑。又,因氧化之 本&張尺度適用中國國家標準(〇~5)八4規格(210'乂297公釐) (請先閱讀背面之注意事項再填寫. 裝—— 線 經濟部智慧財產局員工消費合作社印製 -14- 524898 A7 B7 五、發明説明(12 經濟部智慧財產局員工消費合作社印製 進行在晶圓內部注入有格子間矽,所以,在初段之熱處理 去除內壁氧化膜之孔隙有效率地注入格子間矽,而塡滿於 孔隙。若是7 0 0 t以上時,進行發生孔隙消滅之充分格 子間矽之注入。按,在初段之熱處理後暫且冷卻爲7 0 0 °C未滿之溫度時,因會發生內壁氧化膜之再成長,所以初 段與第2段之熱處理,就不必冷卻爲7 0 0 °C未滿連續性 地進行較佳。於此熱處理所形成之晶圓表面之氧化膜係以 氟酸水溶液去除之後供爲磊晶成長之用。 又,使用嘉晶成長裝置進彳了熱處理時,於嘉晶工程中 之嘉晶層成長則之氫烘烤去除表面之自然氧化膜之後,將 環境氣體切換爲氬等惰性氣體,在導入惰性氣體之狀態下 藉施加熱處理,將未露出於晶圓表面之孔隙型缺陷之內壁 氧化膜有效地使其外方擴散,因矽原子之遷移即可消滅孔 隙。 此時,作爲進行氫烘烤後之熱處理之環境爲置換爲 1 0 0 %惰性氣體、或不必將惰性氣體與氫之比率固定爲 一定値,也可以混合惰性氣體與氫氣,而在其比率時間性 地變化狀態下進行熱處理。按,作爲惰性氣體導入氬氣時 ,氬氣與氫氣之比率爲3 : 1左右較佳。 若將施加如上述熱處理之晶圓作爲基板通常所使用之 方法進行磊晶成長時,就可製造S F之發生極爲被抑制之 嘉晶晶圓 ° 按,從起初就製作無孔隙型缺陷之磊晶成長用矽晶圓 時或以其後之熱處理欲消滅孔隙型缺陷等時之任何狀況,
請 先 閱 讀 背 fL 項 再 填
訂 ,線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15 524898 經濟部智慧財產局員工消費合作社印製 A7 __B7__五、發明説明(13 ) 也從磊晶晶圓之消滅效果等之觀點,作爲基板使用摻雜氮 之晶圓雖然較佳,但是,欲培養摻雜氮之矽單結晶時,只 要使用公知之方法即可。 亦即,例如以C Z法培養矽單結晶棒時,預先在石英 坩堝內放入氮化物、或在矽熔液中投入氮化物,或藉將環 境氣體成爲含有氮之環境等,就可在拉起結晶中摻雜氮。 此際,藉調整氮化物之量或氮氣之濃度或導入時間等,即 可控制結晶中之摻雜量。 茲舉出本發明之實施例,詳細說明本發明,但是本發 明爲並非限定於此。 (實施例1 ) 在1 8英吋石英坩堝放進原料多結晶矽,而拉起了直 徑6英吋、方位〈1 0 0〉、導電型P型矽單結晶棒。坩 堝之迴轉速度定爲4 r p m,結晶迴轉速度定爲1 5 r pm。於此,邊將拉起速度控制成變爲0 · 5 4〜 0 . 5 2 m m / m i η範圍進行砍單結晶之拉起,將V / G (V :拉起速度、G :結晶固液界面之溫度坡度)成爲 0 · 152 〜0 · 146mm2/°C-min。於此所得 到之矽單結晶棒切出晶圓,製作了 4枚磊晶成長用矽晶圓 〇 並且,製作了 4枚在此磊晶成長用矽晶圓表面形成約 4 // m之磊晶層之磊晶晶圓,對於此晶圓進行選擇性蝕刻 ,使用具有使用雷射光之表面檢查裝置(Tencol公司製、 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫·
訂 線 -16- 524898 A7 B7 ____ 五、發明説明(14 )
Surf Scan 62 00 )所檢出之磊晶表面之L p D以光學顯微鏡 加以觀察。其結果,關於任一晶圓在磊晶晶圓全面未觀察 到S F。 (實施例2 ) 將矽單結晶以通常之拉起速度(約1 m m / m i η ) 摻雜氮加以培養,製作了 4枚直徑8英吋之C Z矽單結晶 晶圓(結晶軸方位〈1 〇 〇〉、p型、1 0 Ω c m、氧氣 濃度15ppma ( JEIDA規格)、氮濃度lxlO1個 / c m 3 ° 接著,對此矽晶圓,在加熱器加熱方式之批次爐’在 氬氣環境下在1 2 0 〇 °C溫度進行1小時熱處理之後’未 將晶圓從爐中取出不冷卻於8 0 0 °C以下’連續地在氧氣 環境下於1 2 0 0 °C溫度進行1 0分鐘之濕氧化。熱處理 後,去除表面之氧化膜,觀察此矽晶圓表面之孔隙型缺陷 時,任何晶圓,皆未發現在晶圓表面之孔隙型缺陷。 經濟部智慧財產局員工消費合作社印製 與實施例1同樣,製作了 4枚在此磊晶成長用矽晶圓 表面形成約4 //m之嘉晶層之嘉晶晶圓’將嘉晶表面之 L P D以光學顯微鏡觀察。其結果,關於任一磊晶晶圓全 面都未觀察到S F。 (比較例) 不摻雜氮以外與實施例2同樣,將矽單結晶以通常之 拉起速度(約lmm/m i η )加以培養,製作了 4枚直 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -17- 524898 at B7 五、發明説明(15 ) 徑8英吋之C Z砍單結晶晶圓(結晶方位〈1 0 0〉、P 型、lOQcm、氧氣濃度15ppma ( JEID A規格) 〇 製作了 4枚在此磊晶成長用矽晶圓表面,不進行熱處 理等直接形成約4 // m之磊晶層之磊晶晶圓’將磊晶表面 之L PD以光學顯微鏡觀察。其結果,磊晶層表面之S F 爲存在有平均約2個/ 8英吋晶圓。 按,本發明係並非限定於上述實施形態。上述實施形 態,係例示而已,具有與記載於本發明之申請專利範圍之 技術思想實質上相同之構成,可發揮同樣作用效果,任何 者皆包含於本發明之技術範圍。 圖式之簡單說明 第1圖係表示截面丁 E Μ觀察情形之圖,(a )係顯 微鏡觀察圖,(b )係依據顯微鏡觀察圖將缺陷以模式表 示之圖。 第2圖係關於未摻雜氮之晶圓表示截面T EM觀察之 結果之放大圖,(a )係顯微鏡觀察圖,(b )係將顯微 鏡觀察圖以模式表示之圖。 第3圖係關於未摻雜氮之晶圓表示截面T E Μ觀察之 另外結果之放大圖,(a )係顯微鏡觀察圖,(b )係將 顯微鏡觀察圖以模式表示之圖。 第4圖係關於未摻雜氮之晶圓表示截面T EM觀察之 其他結果之放大圖,(a )係顯微鏡觀察圖,(b )係將 (請先閲讀背面之注意事項再填寫·
訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18"
524898 A7 B7 五、發明説明(16 ) 顯微鏡觀察圖以模式表示之圖。 第5圖係關於摻雜氮表示截面T E Μ觀察結果之放大 圖。 第6圖係關於摻雜氮表示截面Τ Ε Μ觀察之另外結果 之放大圖。 第7圖係關於摻雜氮表示截面Τ Ε Μ觀察之其他結果 之放大圖。
第8 (a)〜(d)係於摻雜氮晶圓,表示形成SF 之情形之說明圖。 第9 ( a )〜(d )係於未摻雜氮晶圓,表示形成 S F之情形之說明圖。 (請先閱讀背面之注意事項再填寫本頁) 餐βτ ¾本頁 、1Τ 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -19-

Claims (1)

  1. 嚴 補 524898 申請專利範圍 第89 1 25060號專利申請案 中文申請專利範圍修正本 民國9 1年6月修正 1 . 一種嘉晶成長用砂晶圓,係利用CZ (紫氏長晶 )法或F Z (浮融帶長晶)法製造,在表面形成有磊晶層 ,其特徵爲: 至少在成長磊晶層之表面不露出孔隙型缺陷。 2 ·如申請專利範圍第1項之磊晶成長用矽晶圓,其 中上述孔隙型缺陷爲不存在於從成長磊晶層之表面至少到 1 Ο n m之深度。 3 .如申請專利範圍第1項之磊晶成長用矽晶圓,其 中上述磊晶成長用矽晶圓摻雜有氮。 4 ·如申請專利範圍第2項之磊晶成長用矽晶圓,其 中上述磊晶成長用矽晶圓摻雜有氮。 5 ·如申請專利範圍第1項至第4項中任一項所述之 磊晶成長用矽晶圓,其中在磊晶成長用矽晶圓的表面上形 成磊晶層。 6 _ —種磊晶晶圓之製造方法,其特徵爲:由來自使 用者要求的磊晶晶圓的S F數的上限値預先設定可容許的 磊晶成長用矽晶圓的孔隙型缺陷數,利用C Z (紫氏長晶 )法或F Z (浮融帶長晶)法製造矽晶圓,測定露出於前 述矽晶圓表面之孔隙型缺陷之個數、及/或從前述矽晶圓 表面至少到1 〇 n m深度所存在之孔隙型缺陷之個數,選 本紙張尺度適用中國國家操準(CNS ) A4規格(210X297公釐) h.hNP > (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 8 8 8 8 ABCD 524898 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 擇這些孔隙型缺陷之個數爲前述預先設定的可容許的孔隙 型缺陷數以下之矽晶圓,在該被選擇之矽晶圓表面進行晶 晶層之成長。 7 . —種磊晶晶圓之製造方法,其特徵爲: 利用C Z (紫氏長晶)法製造對於從露出於表面之孔 隙型缺陷及/或表面至少到1 0 n m深度具有孔隙型缺陷 之矽晶圓,藉由對前述矽晶圓進行熱處理,消滅上述孔隙 型缺陷及/或成爲不變成S F (疊差)發生源之形態之後 ,在上述矽晶圓表面進行磊晶層之成長。 8 .如申請專利範圍第7項之磊晶晶圓之製造方法, 其中上述熱處理係在非氧化性環境下於1 1 0 0〜 1 3 0 0 °C的溫度下施加熱處理後,未冷卻到7 0 0 t以 下而連續地在氧化性環境下施加在7 0 0〜1 3 0 0 t的 溫度的熱處理。 9 ·如申請專利範圍第7項之磊晶晶圓之製造方法, 其中將上述熱處理,在磊晶工程之磊晶層成長前之氫烘烤 後,導入惰性氣體進行。 經濟部智慧財產局員工消費合作社印製 1 〇 _如申請專利範圍第6項至第9項之任一項之磊 晶晶圓之製造方法,其中作爲上述矽晶圓,使用被摻雜氮 之矽晶圓。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -2-
TW089125060A 1999-11-25 2000-11-24 A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it TW524898B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33404099A JP3601383B2 (ja) 1999-11-25 1999-11-25 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法

Publications (1)

Publication Number Publication Date
TW524898B true TW524898B (en) 2003-03-21

Family

ID=18272845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125060A TW524898B (en) 1999-11-25 2000-11-24 A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it

Country Status (7)

Country Link
US (1) US6626994B1 (zh)
EP (1) EP1154048B1 (zh)
JP (1) JP3601383B2 (zh)
KR (1) KR100741540B1 (zh)
DE (1) DE60045735D1 (zh)
TW (1) TW524898B (zh)
WO (1) WO2001038611A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10066106B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP4376505B2 (ja) * 2002-10-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
US7837711B2 (en) 2006-01-27 2010-11-23 Warsaw Orthopedic, Inc. Artificial spinous process for the sacrum and methods of use
US8262698B2 (en) * 2006-03-16 2012-09-11 Warsaw Orthopedic, Inc. Expandable device for insertion between anatomical structures and a procedure utilizing same
JP2010153631A (ja) * 2008-12-25 2010-07-08 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハとその製造方法
JP5346744B2 (ja) 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
EP2345752B1 (en) 2009-12-29 2012-02-15 Siltronic AG Silicon wafer and method for producing the same
DE102011000973A1 (de) * 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
JP5720550B2 (ja) * 2011-12-05 2015-05-20 信越半導体株式会社 エピタキシャルウエーハの欠陥評価方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
US11715639B2 (en) * 2016-11-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
KR102279113B1 (ko) * 2017-04-06 2021-07-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
US20240071775A1 (en) * 2022-08-24 2024-02-29 Semiconductor Components Industries, Llc Methods of manufacturing semiconductor devices semiconductor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763630B2 (ja) * 1997-01-24 2006-04-05 株式会社Sumco 薄膜エピタキシャルウェーハおよびその製造方法
JP3460551B2 (ja) * 1997-11-11 2003-10-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3899725B2 (ja) * 1998-09-30 2007-03-28 株式会社Sumco 単結晶体の欠陥除去方法
JP4038910B2 (ja) * 1999-01-08 2008-01-30 株式会社Sumco 半導体シリコンウェーハの製造方法

Also Published As

Publication number Publication date
EP1154048A1 (en) 2001-11-14
WO2001038611A1 (fr) 2001-05-31
EP1154048B1 (en) 2011-03-16
JP3601383B2 (ja) 2004-12-15
KR100741540B1 (ko) 2007-07-20
KR20010101656A (ko) 2001-11-14
US6626994B1 (en) 2003-09-30
JP2001151596A (ja) 2001-06-05
DE60045735D1 (de) 2011-04-28
EP1154048A4 (en) 2004-05-12

Similar Documents

Publication Publication Date Title
TW524898B (en) A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
TW200536966A (en) Silicon wafer and method for manufacturing the same
JP2010040587A (ja) シリコンウェーハの製造方法
JP5542383B2 (ja) シリコンウェーハの熱処理方法
KR100423016B1 (ko) 단결정체의 결함 제거 방법 및 그 방법으로 결함 제거된단결정체
US20090226736A1 (en) Method of manufacturing silicon substrate
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
EP1420440B1 (en) An epitaxial wafer and a method for producing it
US20200135460A1 (en) Single crystal silicon production method, epitaxial silicon wafer production method, single crystal silicon, and epitaxial silicon wafer
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
TW200303041A (en) Silicon epitaxial wafer and its production method
JPH08250505A (ja) シリコンウエーハ及びその製造方法
KR20130109044A (ko) 실리콘 웨이퍼
JPS5856343A (ja) 半導体装置の製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
TWI775502B (zh) 製備半導體晶圓的方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
KR100500394B1 (ko) 에피택셜 실리콘웨이퍼의 제조 방법
JP2022050070A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees