TW517284B - Semiconductor substrate, field effect transistor, process for forming SiGe layer, process for forming strained Si layer using the aforesaid process, and process for producing field effect transistor - Google Patents

Semiconductor substrate, field effect transistor, process for forming SiGe layer, process for forming strained Si layer using the aforesaid process, and process for producing field effect transistor Download PDF

Info

Publication number
TW517284B
TW517284B TW090117828A TW90117828A TW517284B TW 517284 B TW517284 B TW 517284B TW 090117828 A TW090117828 A TW 090117828A TW 90117828 A TW90117828 A TW 90117828A TW 517284 B TW517284 B TW 517284B
Authority
TW
Taiwan
Prior art keywords
layer
composition
forming
composition layer
semiconductor substrate
Prior art date
Application number
TW090117828A
Other languages
English (en)
Inventor
Kazuki Mizushima
Ichiro Shiono
Kenji Yamaguchi
Original Assignee
Mitsubishi Materials Corp
Mitsubishi Material Silicon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Mitsubishi Material Silicon filed Critical Mitsubishi Materials Corp
Application granted granted Critical
Publication of TW517284B publication Critical patent/TW517284B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Photovoltaic Devices (AREA)

Description

517284 A7 _____B7_ 五、發明説明（1 ) (請先閲讀背面之注意事項再填寫本頁) 本發明係有關應用高速M〇S F E T等之半導體基板 與場效型電晶體及適於形成S 1層等之S i G e層的形成 方法，以及使用彼之歪曲S i層的形成方法與場效型電晶 體的製造方法。 近年提出一種在S i (矽）晶圓上介於S 1 G e層（ 矽、鍺）層在通道區域應用磊晶成長歪曲S i層之高速的 MOSFET、MODFET、HEMT。此歪曲 S i — FET是藉由格子定數比S i大的S i Ge ，於S i層產 生拉伸應變，因此S i的頻帶構造發生變化，退縮解除， 載體移動度高。因而以此歪曲S i層作爲通道區域使用， 通常能達到1 · 5〜8倍左右的高速化。又，製程是通常 可利用C Z法的S i基板作爲基板使用，在習知的 CMOS工程實現高速CMOS。 但對於磊晶成長F E T的通道區域所需的上述歪曲 S 1層，是必需在S 1基板上磊晶成長良質的S i Ge層 ，但因S i和S i G e的格子定數不同，結晶性因位錯等 發生問題。因此，習知提出以下種種提案。 ¾齊部皆.^村.4^7311^:¾¾^阼杜印災 例如提出：應用使S 1 G e的G e組成比以一定緩和 的傾斜而變化之緩衝層的方法、應用階狀（階段狀）變化 G e (錯）組成比之緩衝層的方法、應用超格子狀變化 G e組成比之緩衝層的方法以及使用s i的未切割晶圓， 並應用以一定傾斜來變化G e組成比之緩衝層的方法等（U • S · Patent 5,442,205、U · S · patent 5,221，413、PCT W098/00857、特開平6-252046號公報等）。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -4- 517284 A7 B7 經濟部智慧財產局5貝工消費合作社印製 五、發明説明（2 ) 但應用上述習知技術會有以下的課題。 亦即應用上述習知技術而成膜的S 1 G e結晶性是處 於貫通位錯密度處於裝置所預期的水準不會受到不良的狀 態。又，實際製作裝置時，連不良原因的表面粗糙也很難 得以位錯密度低的狀態得到良好的。該表面粗糙由於在內 部發生位錯的凹凸會影響到表面。 例如應用使G e組成比顧斜的緩衝層時，就能使貫通 位錯密度較爲變低，但表面粗糙惡化很不理想，反之應用 階段狀變化G e組成比的緩衝層時，表面粗糙較少，但貫 通位錯密度增多很不理想。又，應用未切割晶圓時，位錯 不是成膜方向易由橫向脫落，但還是無法達到充分的低位 錯化。 本發明係爲有鑑於前述課題之發明，其目的在於提供 一 S i G e層之貫通位錯密度低且表面粗糙也小的半導體 基板與場效型電晶體及S i G e層形成方法，以及使用彼 之歪曲S i層的形成方法與場效型電晶體的製造方法。 本發明爲解決前述課題採用以下構成。亦即，本發明 之半導體基板，其特徵爲在S i基板上具備有：以交互地 複數層積層狀態來構成由基層材料之G e組成比逐次增加 G e組成比的S 1 G e傾斜組成層與應用該傾斜組成層之 上面的G e組成比而配置在傾斜組成層上的S i G e之一 定組成層的S 1 G e緩衝層 又，本發明之S i G e層的形成方法是屬於令 S 1 G e層成膜在S i基板上的方法，其特徵爲： (請先閲讀背面之注意事項再填寫本頁) 裝
、1T •I線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -5- 517284 A7 _ B7 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 在前述S i基板上重複複數次由基層材料的G e組成 比將G e組成比磊晶成長逐漸增加的S i G e的傾斜* ,組成 層之工程、和以前述傾斜組成層的最後G e組成比，在斜 組成層上磊晶成長S i G e的一定組成層之工程；g e組 成比在成膜方向具有傾斜並階段狀變化的成膜S i G e層 0 本發明人等針對s i G e之成膜技術進行硏究的結果 ，得知結晶中的位錯具有以下的傾向。 亦即，令S i G e層成膜之際，於成膜中所發生的位 錯具有易在相對於成膜方向而傾斜的方向或是橫向（垂直 於成膜方向的方向：< 1 1 0 >方向）之任一方向移行之 特性。又，位錯易因層的界面而在橫向移行，但認爲組成 急遽變化的界面，易在上述傾斜方向移行的同時，會高密 度地發生許多位錯。 經濟部智慈財產局員工消費合作社印製 因而，將G e組成比單純的階段狀加以成膜的話，在 急遽組成變化的界面部分高密度地發生許多位錯的同時， 位錯易在成膜方向的斜向移行，貫通位錯的可能性昇高。 又，將G e組成比單純緩和傾斜而成膜的話，在上述斜向 移行的位錯並沒有避開橫向機會的部分（界面等），會貫 通到表面。 對該等，本發明之S l G e層的形成方法是重複複數 次令從基層材料（成長之際的基層爲S 1基板時是S i ， 或者一定組成層時爲S i G e )的G e組成比開始逐次增 加G e組成比的s 1 G e之傾斜組成層磊晶成長之工程、 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公廣) " -6 - 517284 A7 B7 五、發明説明（4 ) (請先閲讀背面之注意事項存填寫本頁) 和應用傾斜組成層的最後G e組成比令S i G e的一定組 成層磊晶成長在傾斜組成層上之工程，又本發明之半導體 基板係具備有：交互複數層積層狀態構成傾斜組成層與一 定組成層之S i G e緩衝層，交互複數段形成傾斜組成層 與一定組成層，而G e組成比即爲傾斜階段狀的層，就能 形成位錯密度小且表面粗糙小的S 1 G e層。 亦即，於界面中，位錯易在橫向移行，不易發生貫通 位錯。又，在界面的組成變化小，會在界面抑制發生位錯 ，位錯就會均等地發生在傾斜組成層的層內，抑制表面粗 糙惡化。 本發明之半導體基板是以前述傾斜組成層與前述一定 組成層的兩層爲一對，將此由4至7對做積層狀態而構成 前述S 1 G e緩衝層爲佳。 經濟部智慧財產局員工消費合作社印製 又，本發明之S i G e層旳形成方法是以4至7次的 次數重複使前述傾斜組成層以及前述一定組成層磊晶成長 之工程爲佳。亦即，形成1次的傾斜組成層以及一定組成 層爲1步驟的話，如後所述，增加步驟次數時，就是貫通 位錯密度降低的步驟次數，以4至7步驟的步驟來重複形 成傾斜組成層以及一定組成層時，會使貫通位錯密度降低 到1步驟的一半以下。 本發明之半導體基板中，前述S l· G e緩衝層是以前 述傾斜組成層和前述一定組成層的2層爲一對’將#胃 3或是4對積層狀態而構成爲佳。 又，本發明之S i G e層的形成方法是重複3或4次 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 517284 經濟部智慈財產局員工消费合作社印製 A7 ___ B7五、發明説明（5 ) 使前述傾斜組成層以及前述一定組成層磊晶成長之工程爲 佳。亦即，如後所述，是指表面粗糙爲最低的最適當步驟 次數，重複3或4步驟來形成傾斜組成層以及一定組成層 時，會使表面粗糙降到最低。 本發明之半導體基板，在於前述S i G e緩衝層設定 成由前述S i基板側漸次薄化前述傾斜組成層以及前述一 定組成層的厚度也很有效果。 又，本發明之S 1 G e層的形成方法，對於磊晶成長 前述傾斜組成層以及前述一定組成層之工程而言，各自重 複漸次薄化每一傾斜組成層以及一定組成層之厚度也很有 效果。亦即，位錯是G e組成比愈高愈易發生，以同一厚 度重複成膜的狀況下，對於愈上層位錯發生愈多的，如本 發明，重複漸次薄化每一傾斜組成層以及一定組成層的厚 度，藉此在各層更爲均等地發生位錯。 本發明之半導體基板是在S i基板上形成S i Ge層 的半導體基板中，利用上述本發明之S i G e層的形成方 法形成前述S i Ge層爲其特徵。亦即，該半導體基板是 利用上述本發明之S 1 G e層的形成方法形成S i G e層 ，得到位錯密度小且表面粗度小的良質S i G e層，例如 將歪曲S i層形成在S i Ge層上的基板最適合。 本發明之半導體基板係具備有直接或介於其他的 S 1 G e層配置在上述本發明的半導體基板之前述 S 1 Ge緩衝層上的歪曲s i層爲其特徵。 又，本發明之歪曲S i層的形成方法是在S i基板上 本紙張尺度適用中國國家榡準（€刚八4驗（21〇乂297公釐)^ -- -8 - .->1 - !1 —1··— . (請先閱讀背面之注意事項再填寫本頁) •裝- 訂
517284 A7 B7 經濟部智慧財產局員工消#合作社印製 五、發明説明（6 ) I 介 於 S i G e層 形 成歪 曲 S i 層 之 方 法 中 具 有 於 刖 述 1 1 S i 基 板上利用 上 述本 發 明 之 S i G e 層 的 形 成 方 法使 ί 1 S i G e緩衝層 嘉 晶成 長 之 工 程 > 和 在 該 S i G e 緩 衝 層 I 上 直 接 或介於其 他 S 1 G e 層 使 歪 曲 S i 層 嘉 晶 成 長 之 工 請 先 閲 1 1 程 爲 其特徵。 讀 背 面 1 1 I 又 ，本發明 之 半導 體 基 板 係於 S i 基 板 上 介於 之 注 音 1 1 S i G e層形成 歪 曲S i 層 之 半 導 體 基 板 中 y 利 用 上 述 本 事 項 1 Ή •I 發 明 之 歪曲S i 層 的形 成 方 法 形 成 一 刖 述 歪 曲 S i 層 爲 其特 寫 本 裝 徵 0 頁 1 I 上 述半導體 基 板係 具 備 有在 上 述 本 發 明 的 半 導 體 基 板 1 1 1 之 S i G e緩衝 層 上直 接 或 是 介於 其 他 S i G e 層 而 配 置 1 之 歪 曲 S i層， 又 上述 歪 曲 S i 層 的 形 成 方 法 是 在 利 用 1 訂 上 述 本發明之S 1 G 6 層 的 形 成 方 法做 幕 晶 成 長 之 1 1 S i G e緩衝層 上 直接 或 是 介於 其 他 S i G e 層 使 歪 曲 1 I S i 層 嘉晶成長 j 又因 上 述 半 導 體 基 板 是 利 用 上 述 本 發 明 1 1 之 歪 曲 S i層的 形 成方 法 形 成 歪 曲 S i 層 所 以 能 在 表 面 n 狀 態 良 好的S i G e層 上 成 膜 S 1 層 形 成 良 質 的 歪 曲 1 1 S i 層 。例如應 用 以歪 曲 S i 層 爲 通 道 域 的 1 1 Μ 〇 S F E T等 的 積體 電 路 用 之 基 扳 是 很合 適 的 〇 1 I 本 發明之場 效 型電 晶 體 係 爲 一 種 被 磊 晶 成 長 在 1 1 I S i G e層上的 歪 曲S i 層 形 成 通 道 區 域 之 場 效 型 電 晶 體 1 1 中 在 上述本發 明 的半 導 體 基 板 之 刖 述 歪 曲 S i 層 形 成 刖 1 1 述 通 •道 區域爲其特 徵。 1 1 又 ，本發明 之 場效 型 電 晶 體 的 製 造 方 法係 爲 種 被 嘉 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -9- 517284 A 7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 晶成長在S i Ge層上的歪曲S i層形成通道區域之場效 型電晶體的製造方法中，利用上述本發明的歪曲S i層之 形成方法形成前述歪曲S i層爲其特徵。 又’本發明之場效型電晶體係爲一種被磊晶成長在 S 1 G e層上的歪曲S 1層形成通道區域之場效型電晶體 中’利用上述本發明之歪曲S i層的形成方法形成前述歪 曲S i層爲其特徵。 該些場效型電晶體以及場效型電晶體的製造方法是在 上述本發明的半導體基板之前述歪曲S i層形成通道區域 ，或是利用上述本發明的歪曲S 1層的形成方法形成具有 通道區域之歪曲S i層，可利用良質的歪曲S i層以高良 品率獲得高特性的場效型電晶體。 按本發明即可得到以下效果。 經濟部智慈財產局8工消费合作社印製 按本發明之半導體基板即具備有將傾斜組成層和一定 組成層做成交互複數層積層狀態而構成之S i G e緩衝層 ，又按本發明之S G e層的形成方法重複複數次磊晶成 長傾斜組成層之工程和磊晶成長一定組成層之工程，G e 組成比於成膜方向有傾斜而成膜階段狀變化的S i G e層 ，以抑制在界面發生集中性的位錯，進而使位錯在橫向移 行貫通至表面上。 因而，均等地發生格子緩和所需的位錯來減低表面粗 糙的同時，儘可能使位錯在橫向移行減低貫通位錯來施行 成膜，得到貫通位錯密度以及表面粗糙小的良質結晶性。 又，藉具備有本發明之歪曲S i層的半導體基板，就 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 517284 經濟部智慈財產局員工消費合作社印製 A7 ___ B7 五、發明説明（8 ) 可具備有：直接或是介於其他S i G e層配置在上述本發 明的半導體基板之S1Ge緩衝層上的歪曲S1層，又， 按本發明之歪曲S i層的形成方法就可在利用上述本發明 的S i G e層之形成方法做磊晶成長的S i G e緩衝層上 直接或是介於其他S i G e層而磊晶成長歪曲S i層，在 表面狀態良好的S i G e層上成膜s i層，形成良質的歪 曲S i 層。 又，藉本發明之場效型電晶體就可在上述本發明的半 導體基板之前述歪曲S i層形成通道區域，又，藉本發明 之場效型電晶體的製造方法，就可形成利用上述本發明的 歪曲S i層之形成方法，形成作爲通道區域之歪曲S i層 ’於良質的歪曲S i層以高良品率得到更高特性的 Μ 〇 S F E T。 以下參照第1圖至第6圖說明有關本發明之第1實施 形態。 第1圖係表示具備本發明之半導體晶圓（半導體基板 )W〇及歪曲s 1層的半導體晶圓（半導體基板）W之斷 面構造圖，將該半導體晶圓的構造配合其製造製程做一說 明’首先如第1圖所示，在用C Ζ法拉晶成長所製成的 S 1基板1上，將G e組成比X爲〇至y (例如y = 〇 _ 3 )於成膜方向具傾斜而做階段狀變化的 S 1 h x G e X之階狀傾斜層（S i G e緩衝層）2利用減 壓C V D法進行磊晶成長。再者，利用上述減壓C V D法 的成膜是用作爲H2載氣，用S 1 H4及G e H4作爲源極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
-11 517284 A7 B7 五、發明説明（9 ) 瓦斯。 其次，將G e組成比爲一定的S 1 i — y G e y之緩和層 (请先閱讀背面之注意事項再填寫本頁) 3磊晶成長在階狀傾斜層2上來製作半導體晶圓W 0。更 以G e組成比ζ (本實施形態爲z = y )將S 1磊晶成長 在S 1卜zGez的緩和層3上而形成歪曲S i層4，藉此 製作具備本實施形態的歪曲S i層之半導體晶圓W。再者 ，各層膜厚例如階狀傾斜層爲1 · 5 // m、緩和層3爲 〇· 7〜0 · 8/zm、歪曲S i層4爲15〜22nm。 上述階狀傾斜層2的成膜乃如第2圖及第3圖所示， 重複複數次將由基層材料的G e組成比將G e組成比漸次 增加到所定値的S i G e之傾斜組成層2 a進行磊晶成長 之工程、和以傾斜組成層2 a的最後G e組成比將 S i G e的一定組成層2 b磊晶成長在傾斜組成層2 a上 之工程。 例如，本實施形態是重複4次傾斜組成層2 a及一定 組成層2 b的磊晶成長工程來形成階狀傾斜層2。亦即， 經濟部智慈財產局員工消費合作社印製 以1次的傾斜組成層2 a及一定組成層2 b之磊晶成長工 程爲1步驟，最先的步驟是將第1傾斜組成層2 a由G e 組成比0漸次增加至〇 · 0 7 5而成長在S i基板1上， 在其上形成G e組成比爲〇 · 0 7 5的第1 一定組成層 2 b。其次，第2階是在G e組成比0 · 0 7 5的第1 一 定組成層2 b上，以G e組成比爲0 · 0 7 5到0 · 1 5 漸次增加而成長第2傾斜組成層2 a，在其上形成G e組 成比爲0 · 1 5的第2 —定組成層2b。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -12 - 517284 A7 五 、發明説明（1〇 ) 並且，第3步驟是在Ge組成比〇.15的第2—定 經濟部智慈財產局W工消費合作社印災 組成層2 b上，以G e組成比由〇· Q · 2 2 5來成長第3傾斜組成層2 組成比爲Q · 2 2 5的第3 —定組成層2 b。進而，最後 的步驟是在G e組成比〇 . 2 2 5的第3 —定組成層2 b 上’將G e組成比由〇 · 2 2 5漸次增加到〇 · 3來成長 第4傾斜組成層2. a，在其上形成G e組成比爲0 · 3的 第4 一定組成層2 b。 再者，各傾斜組成層2 a及各一定組成層2 b的膜厚 均設定相同。 重複4次（階數4 )來進行上述傾斜組成層2 a及一 定組成層2 b的磊晶成長工程，會使貫通位錯密度及表面 粗糙這兩者降低。亦即，重複該磊晶成長工程的階數和成 膜表面的貫通位錯密度之關係，是根據實驗結果，如第4 圖所示，貫通位錯密度是在階數4至7之間，在階數1的 一半以下。又，階數和表面粗糙的關係是根據實驗結果， 如第5圖所示，在階數3或4大致爲最小。再者，第5圖 中，表面粗糙是以R M S ( Root Mean Square )示之。 如第4圖及第5圖所示，傾斜組成層2 a及一定組成 層2 b的磊晶成長工程，複數階數與階數1相比時，貫通 位錯密度、表面粗糙均降低，但無論那一個都會有極小部 分的傾向，階數設定爲4的話’就能有效地降低貫通位錯 密度及表面粗糙這兩者。 具備本實施形態之半導體晶圓W 〇及歪曲S i層的半
漸次增加到 ，在其上形成G (請先閲讀背面之注意事項再填寫本頁) -裝· ·線 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ29<7公釐） 13 517284 Α7 Β7 五、發明説明（11 ) (請先閱讀背面之注意事項再填寫本頁) 導體晶圓w，是重複複數次磊晶成長由基層材料（成長之 際的基層於S 1基板1是S i ，或於一定組成層2 b是 S i G e )的G e組成比漸次增加G e組成比的S 1 G e 之傾料組成層2 a之工程、和以傾斜組成層2 a的最終 G e組成比在傾斜組成層2 a上磊晶成長S 1 G e的一定 組成層2 b之工程，傾斜組成層2 a和一定組成層2 b是 交互複數段形成的，G e組成比爲傾斜階段狀的層，如上 所述，可形成位錯密度少且表面粗糙少的S 1 G e層。 亦即，本實施形態是藉此上述成膜方法使格子緩和所 需的位錯均等發生之同時，僅能位錯在橫向移行不會貫通 至表面上的狀態使S i G e層成膜，得到如此良好的表面 狀態。 其次，應用具備本發明之上述歪曲S i層的半導體晶 圓W之場效型電晶體（MOSFET)，配合其製造製程 參照第6圖做說明。 經濟部智惡財產局員工消費合作社印^ 第6圖係表示本發明之場效型電晶體的槪略構造，製 造此場效型電晶體，是在具備以上述製造工程所製成的歪 曲S i層之半導體晶圓W表面的歪曲S i層4上，順序堆 積S l〇2的閘氧化膜5及閘多晶矽膜6。然後，在爲通道 區域的部分上之閘多晶矽膜6上以圖案形成閘極電極（圖 略之）。 其次，閘氧化膜5也予圖案化，除去閘極電極下以外 的部分。更藉由將閘極電極用於光罩的離子注入，於歪曲 S i層4及緩和層3自和整合地形成η型或p型之源極區 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 517284 A7 B7 五、發明説明（12 ) (請先閲讀背面之注意事項再填寫本頁) 域S及汲極區域D。之後於源極區域S及汲極區域D上各 自形成源極電極及汲極電極（圖略之），製成以歪曲Si 層4爲通道區域的η型或p型M〇S F E T。 按此製作的Μ 0 S F Ε Τ是在具備有以上述製法所製 成的歪曲S i層之半導體晶圓W的歪曲S i層4形成通道 區域，於良質的歪曲S i層4以高良品率獲得更高特性的 Μ 〇 S F E 丁 。 其次，針對有關本發明的第2實施形態，參照第7圖 及第8圖做說明。 第2實施形態與第1實施形態的不同點在於第1實施 形態中的階狀傾斜層2，其傾斜組成層2 a及一定組成層 2 b的膜厚均設定成相同的，第2實施形態則.如第7圖及 第8圖所示，於嘉晶成長傾斜組成層1 2 a及一定組成層 1 2 b之工程中，是各自重複將每一傾斜組成層1 2 a及 一定組成層1 2 b的厚度漸次變薄，形成階狀傾斜層1 2 〇 經濟部智慧財/4苟8工消費合作社印製 亦即，本實施形態乃於傾斜組成層1 2 a及一定組成 層1 2 b的磊晶成長工程中，於成長第1傾斜組成層1 2 a及第1 一定組成層1 2 b後，成長比第1傾斜組成層 1 2 a及第1 一定組成層1 2 b更薄的第2傾斜組成層 1 2 a及第2 —定組成層1 2 b。進而同樣地成長比第2 傾斜組成層1 2 a及第2 —定組成層1 2 b更薄的第3傾 斜組成層1 2 a及第2 —定組成層1 2 b，最後成長比第 3傾斜組成層1 2 a及第3 —定組成層1 2 b更薄的第4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 517284 A7 B7 五、發明説明（13 ) 傾斜組成層1 2 a及第4 一定組成層1 2 b形成階狀傾斜 層1 2。 (請先閱讀背面之注意事項再填寫本頁) 亦即，第1傾斜組成層1 2 a及第1 一定組成層1 2 b爲1 i、第2傾斜組成層1 2 a及第2 —定組成層1 2 b 爲1 2、第3傾斜組成層1 2 a及第3 —定組成層1 2 b爲 1 3、第4傾斜組成層1 2 a及第4 一定組成層Γ 2 b爲 1 4的話，以1 1 > 1 2 > 1 3 > 1 4狀態做積層。 再者，產生位錯的邊界膜厚會因G e組成比而改變， 但上述各層是設定的比該邊界膜厚更厚，在各層均等地產 生格子緩和所需的位錯。 又，各傾斜組成層1 2 a中的G e組成比之傾斜均設 爲相同。 如前所述，G e組成比愈高愈易發生位錯，如第1實 施形態以同一厚度重複成膜時，對於愈上層位錯發生愈多 ’即如本實施形態，重複漸次變薄每一傾斜組成層1 2 a 及一定組成層1 2 b的厚度，藉此在各層更均等地發生位 錯。 經濟部智慧財產局員工消費合作社印製 再者，本發明之技術範圍並不限於上述實施形態，在 不脫離本發明之主旨的範圍內均可加上種種變更。 例如，在上述各實施形態之半導體晶圓W的歪曲S i 層4上更具備有S 1 G e層的半導體基板也包括在本發明 〇 上述各實施形態重複傾斜組成層及一定組成層的磊晶 成長工程之次數爲4次（階數4)，但設定爲其他次數亦 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 517284 Α7 Β7 五、發明説明（μ ) (請先閱讀背面之注意事項再填寫本頁) 可。再者，如前所述，有效降低貫通位錯密度及表面粗糙 這兩者的次數係爲4次，但若設定爲4至7次的次數，可 將貫通位錯密度降低到階數1的一半以下，若設定爲3或 4次，可將表面粗糙縮到最小。 又，上述實施形態是製作具有S i G e層的半導體基 板作爲M〇S F E T用的基板，但塵用其他用途的基板亦 可。例如，將本發明之S i G e層的形成方法及半導體基 板應用於太陽能電池用基板亦可。亦即，在上述之各實施 形態的任一矽基板上成膜一以最表面爲1 〇 0 % G e，漸 次增加G e組成比的傾斜組成層的S i G e層，更在此上 成膜GaAs (鉀），製成太陽能電池用基板亦可。此時 ，即可獲得低位錯密度、高特性之太陽能電池用基板。 其次，對實際製作有關本發明的半導體基板之際的 T E Μ像之觀察結果做說明。 經濟部智慧財產局員工消費合作社印製 首先，爲了比較故藉由習知技術亦即直線性增加G e 組成比而成膜S i G e層之習知技術（A )及階段狀增加 G e組成比而成膜S i G e層之習知技術（B )來製作， 且觀察其比較晶圓的T E Μ像。 習知技術（A )則於Τ Ε Μ像中觀測到較隨意形成位 錯的現象，在G e組成比一定的上層幾乎未發現位錯，認 爲位錯是作用延伸在橫（晶圓的邊緣）向的機構，但同時 也觀察到向表面方向延伸的位錯等也發生很多。 另一方面，在習知技術（B )中觀察到位錯集中發生 於使組成變化之處，又，其位錯密度由Τ Ε Μ像及蝕刻坑 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 起向橫 517284 A7 ___B7___ 五、發明説明（15 ) 的觀察結果也非常地高。認爲此時位錯是作用往橫向延伸 的機構，但由於原來的位錯核形成密度也非常地多，也發 生多數向表面方向延伸的位錯等，且貫通位錯密度高。 對此，藉上述實施形態製作的本發明之半導體晶圓’ 亦即使G e組成比傾斜階段狀地增加來成膜S 1 G e層， 在傾斜組成層均勻地發生位錯，觀察到以較整齊的形狀於 橫向脫落的狀態。認爲此乃位錯往橫向延伸的機構及往表 面方向延伸的位錯等起了作用，但認爲向表面方向延伸的 位錯在組成傾斜途中以組成爲一定的界面效果 向誘導。 如此一來，以本發明之製法所製作的半導體晶圓，相 較於習知技術位錯不會集中在界面，由T E Μ像觀察到會 均勻地發生。 〔圖面之簡單說明〕 · 第1圖係表示有關本發明之第1實施形態的半導體晶 圓之斷面圖。 第2圖係表示對於有關本發明之第1實施形態的階狀 傾斜層之膜厚的G e組成比之座標圖。 第3圖係表示有關本發明之第1實施形態的階狀傾余斗 層之斷面圖。 第4圖係表示有關本發明之第1實施形態的步驟次 和貫通位錯密度的關係之座標圖。 第5圖係表示有關本發明之第1實施形態的步驟次_ (請先閲讀背面之注意事項再填寫本頁) -裝 訂 ·線 經濟部智慧財產局員工消費合作社印製 • 18 517284 A7 B7 五、發明説明（16 ) 和表面粗糙的關係之座標圖。 第6圖係表示有關本發明之第1實施形態的Μ〇S F Ε Τ之槪略斷面圖。 第7圖係表示對於有關本發明之第2實施形態的階狀 傾斜層之膜厚的G e組成比之座標圖。 第8圖係表示有關本發明之第2實施形態的階狀傾斜 層之斷面圖。 〔符號之說明 W，W 〇 : 2 b 2 b (請先閲讀背面之注意事項再填寫本頁) 4 ·· 半導體基板 S i基板 階狀傾斜層 傾斜組成層 一定組成層 緩和層 歪曲S i層 閘氧化膜 閘多晶矽膜 S i G e緩衝層） 經濟邹f慈时4(工消費合作钍印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 517284 A8 B8 C8 __m 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1· 一種半導體基板（w〇)，其特徵爲具備有··在 s i基板（1 )上將由基層材料的G e組成比漸次增加 G e組成比的s 1 G e之傾斜組成層（2 a ，1 2 a )和 以該傾斜組成層上面的G e組成比配置在傾料組成層上的 SiGe之一定組成層（2b，12b)做交互複數層積 層狀態而構成之S 1 G e緩衝層（2，1 2 )。 2 ·如申請利範圍第1項所述之半導體基板（W〇） ，其中， 前述S i G e緩衝層（2，1 2 )是以前述傾斜組成 層（2a，12a)和前述一定組成層（2b，12b) 的兩層爲一對，並將此做4至7對積層狀態而構成的。 3 ·如申請專利範圍第1項所述之半導體基板（w 〇 )，其中， 前述S i G e緩衝層（2，1 2 )是以前述傾斜組成 層（2a，12a)和前述一定組成層（2b，12b) 的兩層爲一對，並將此做3或4對積層狀態而.構成的。 4 ·如申請專利範圍第1項所述之半導體基板（W 〇 )，其中， 前述S i G e緩衝層（2，1 2 )是由前述S i基板 (1 )側漸次變薄前述傾斜組成層（2 a，1 2 a )以及 前述一定組成層（2 b，1 2 b )的厚度被設定。 5· —種半導體基板（W)，其特徵爲具備有：直接 或介於其他S i G e層配置在申請專利範圍第1項至第4 項之任一項所述的半導體基板（W〇 )之前述S i G e緩 本紙張尺度適用中國國家梂準（CNS ) A4規格（210 X 297公釐） 517284 A8 B8 C8 D8 々、申請專利範圍 衝層 ( 2 > 1 2 ) 上 的 歪 曲 S 1 層 ( 4 ) 〇 6 • 一 種 場 效 型 電 晶 體 針 對 在 S i G ( 3層 上 的 歪 曲 S i 層 ( 4 ) 具 有 通 道 區 域 之 場 效 型 電 晶 體： ，其 特 徵 爲 於 串 請 專 利 範 圍 第 5 項 所 述 之 半 導 體 基板之 刖 述 歪 曲 S i 層 ( 4 ) 具 有 前 述 通 道 區 域 〇 7 • 一 種 S 1 G e 層 的 形 成 方 法 ， 針 對在S i 基 板 ( 1 ) 上 成 膜 S 1 G e 層 之 方 法 其 特 徵 爲 ： 在 ϋ 刖 述 S 1 基 板 ( 1 ) 上 重 複 複 數 次 嘉晶成 長 由 基 層 材料 的 G e 組 成 比 漸 次增加 G e 組 成 比 的 S : L G e 之 •傾 斜 組成 層 ( 2 a 1 2 a ) 的 工 程 和 以 -Λ 乂一 刖 述 傾 斜 組 成 層 ( 2 a y 1 2 a ) 的最終 G e 組成 比在傾斜組成層上磊晶成長S i G e之一定組成層（2 b ，1 2 b )的工程，來成膜G e組成比在成膜方向具傾斜 而做階狀變化之S i G e層。 8 ·如申請專利範圍第7項所述之S i G e層的形成 方法，其中， 以4至7次的次數重複磊晶成長前述傾斜組成層（ 2a ，12a)以及前述一定組成層（2b，12b)的 工程。 9 ·如申請專利範圍第7項所述之S i G e層的形成 方法，其中， 重複3或4次磊晶成長前述傾斜組成層（2 a ’ 1 2 a)以及前述一定組成層（2b，12b)的工程。 1 〇 ·如申請專利範圍第7項所述之S i G e層的形 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） ---------^裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 517284
    、申請專利範圍 成方法，其中 (請先閱讀背面之注意事項再填寫本頁) 嘉晶成長前述傾斜組成層（2 a ，1 2 a )以及前述 —定組成層（2b，12b)的工程是各自重複重複漸次 變薄每一傾斜組成層以及一定組成層的厚度。 1 1 · 一種歪曲S i層的形成方法，針對在S 1基板 (1)上介於S 1 Ge層形成歪曲S !層（4)的方法， 其特徵爲具有： 在前述S i基板（1 )上，利用申請專利範圍第7項 至第1 0項之任一項所述的S i G e層的形成方法磊晶成 長SiGe緩衝層（2，12)之工程、和 在該S i Ge緩衝層（2，1 2)上直接或是介於其 他3 l Ge層磊晶成長歪曲S i層（4)之工程。 1 2 · —種場效型電晶體的製造方法，針對於磊晶成 長在S i Ge層上的歪曲S i層（4)形成通道區域之場 效型電晶體的製造方法，其特徵爲： 利用申請專利範圍第1 1項所述之歪曲S丨層的形成 方法形成前述歪曲Si層（4)。 13· —種半導體基板（W〇)，針對在Si基板（ 1)上形成SiGe層之半導體基板（w〇)，其特徵爲 利用申請專利範圍第7項至第1 〇項之任一項所述之 S 1 G e層的形成方法形成前述S丨g e層。 14· 一種半導體基板（W)，針對在Si基板（1 )上介於S 1 G e層形成歪曲s i層（4)之半導體基板 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公羡） _ 〇〇 . 517284 A8 B8 C8 D8 々、申請專利範圍 (W)，其特徵爲： (請先閱讀背面之注意事項再填寫本頁) 利用申請專利範圍第1 1項所述之歪曲S 1層的形成 方法形成前述歪曲Si層（4)。 1 5 · —種場效型電晶體，針對於磊晶成長在 S 1 Ge層上的歪曲S i層（4)形成通道區域之場效型 電晶體，其特徵爲： 利用申請專利範圍第1 1項所述之歪曲S i層的形成 方法形成前述歪曲Si層（4)。 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） -9^ -
TW090117828A 2000-08-01 2001-07-20 Semiconductor substrate, field effect transistor, process for forming SiGe layer, process for forming strained Si layer using the aforesaid process, and process for producing field effect transistor TW517284B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000233640 2000-08-01
JP2001165695A JP4269541B2 (ja) 2000-08-01 2001-05-31 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW517284B true TW517284B (en) 2003-01-11

Family

ID=26597197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117828A TW517284B (en) 2000-08-01 2001-07-20 Semiconductor substrate, field effect transistor, process for forming SiGe layer, process for forming strained Si layer using the aforesaid process, and process for producing field effect transistor

Country Status (6)

Country Link
US (1) US6525338B2 (zh)
JP (1) JP4269541B2 (zh)
KR (1) KR100650454B1 (zh)
CN (1) CN1216405C (zh)
DE (1) DE10137369B4 (zh)
TW (1) TW517284B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054175A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
JP4207548B2 (ja) * 2002-11-28 2009-01-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
GB0212616D0 (en) * 2002-05-31 2002-07-10 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
EP2267762A3 (en) * 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
AU2003304129A1 (en) * 2002-10-30 2004-12-03 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
JP3851950B2 (ja) * 2002-11-19 2006-11-29 国立大学法人名古屋大学 シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
DE602004020181D1 (de) * 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP4306266B2 (ja) 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
US7247583B2 (en) 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
GB2411047B (en) * 2004-02-13 2008-01-02 Iqe Silicon Compounds Ltd Compound semiconductor device and method of producing the same
US7767619B2 (en) * 2004-07-09 2010-08-03 Sud-Chemie Inc. Promoted calcium-aluminate supported catalysts for synthesis gas generation
JP2006080278A (ja) 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US20060088966A1 (en) * 2004-10-21 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a smooth EPI layer and a method for its manufacture
CN1808268B (zh) * 2005-01-18 2010-10-06 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的金属硬掩模方法和结构
US7176072B2 (en) * 2005-01-28 2007-02-13 Sharp Laboratories Of America, Inc Strained silicon devices transfer to glass for display applications
EP1705697A1 (en) * 2005-03-21 2006-09-27 S.O.I. Tec Silicon on Insulator Technologies S.A. Composition graded layer structure and method for forming the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007088213A (ja) * 2005-09-22 2007-04-05 Tokyo Univ Of Agriculture & Technology 半導体薄膜素子およびその製造方法
KR100712535B1 (ko) * 2005-09-26 2007-04-27 삼성전자주식회사 측부 성장을 억제할 수 있는 선택적 에피택셜 성장층을갖는 반도체 소자 및 그 제조방법
US7427765B2 (en) * 2005-10-03 2008-09-23 Jeol, Ltd. Electron beam column for writing shaped electron beams
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7531854B2 (en) 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) * 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010141272A (ja) 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8504766B2 (en) 2010-04-15 2013-08-06 Netapp, Inc. Methods and apparatus for cut-through cache management for a mirrored virtual volume of a virtualized storage system
US8609453B2 (en) 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN105047748B (zh) * 2015-05-28 2017-08-11 中山大学 一种硅锗异质结太阳电池及其制备方法
US9607990B2 (en) 2015-08-28 2017-03-28 International Business Machines Corporation Method to form strained nFET and strained pFET nanowires on a same substrate
US10170660B2 (en) * 2015-12-22 2019-01-01 International Business Machines Corporation Digital alloy germanium heterojunction solar cell
US9666669B1 (en) 2015-12-22 2017-05-30 International Business Machines Corporation Superlattice lateral bipolar junction transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JPH0982944A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 歪シリコン電界効果トランジスタ及びその製造方法
US6039803A (en) 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon

Also Published As

Publication number Publication date
KR20020011338A (ko) 2002-02-08
JP2002118254A (ja) 2002-04-19
JP4269541B2 (ja) 2009-05-27
DE10137369A1 (de) 2002-04-25
DE10137369B4 (de) 2012-08-09
US20020017642A1 (en) 2002-02-14
KR100650454B1 (ko) 2006-11-28
US6525338B2 (en) 2003-02-25
CN1336684A (zh) 2002-02-20
CN1216405C (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
TW517284B (en) Semiconductor substrate, field effect transistor, process for forming SiGe layer, process for forming strained Si layer using the aforesaid process, and process for producing field effect transistor
TWI222106B (en) Semiconductor substrate, field-effect transistor, and their production methods
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
CN100370586C (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
WO2001073827A1 (fr) Tranche a semi-conducteurs et procede de production correspondant
JP2015512151A (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
JP2007513499A (ja) 格子チューニング半導体基板の形成
KR100738766B1 (ko) 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법
US7060597B2 (en) Manufacturing method for a silicon substrate having strained layer
TW580727B (en) Semiconductor substrate, field effect transistor, and manufacturing method for the same
TWI257690B (en) Semiconductor device having a smooth EPI layer and a method for its manufacture
JP2003197544A (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP4296727B2 (ja) 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2004349522A (ja) 半導体基板の製造方法
JP2005244187A (ja) 歪みシリコンウエハおよびその製造方法
TWI221311B (en) Semiconductor substrate field effect transistor, and methods for producing the same
JP2004342976A (ja) 半導体基板の製造方法
JP2004342818A (ja) 半導体基板の製造方法
JP4208237B2 (ja) 半導体基板の製造方法
JP2005012196A (ja) 歪みシリコン基板ウエハの製造方法
JP2006210697A (ja) 歪みシリコンウェーハ
JP2004342816A (ja) 半導体基板の製造方法
JP2004349521A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent