CN100370586C - 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 - Google Patents

通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 Download PDF

Info

Publication number
CN100370586C
CN100370586C CNB2003801035173A CN200380103517A CN100370586C CN 100370586 C CN100370586 C CN 100370586C CN B2003801035173 A CNB2003801035173 A CN B2003801035173A CN 200380103517 A CN200380103517 A CN 200380103517A CN 100370586 C CN100370586 C CN 100370586C
Authority
CN
China
Prior art keywords
layer
crystal
ion
epitaxy
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801035173A
Other languages
English (en)
Other versions
CN1711625A (zh
Inventor
S·H·克里斯坦森
J·O·初
A·格里尔
P·M·穆尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1711625A publication Critical patent/CN1711625A/zh
Application granted granted Critical
Publication of CN100370586C publication Critical patent/CN100370586C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种获得在Si或绝缘体上硅(SOI)衬底上的薄(小于300nm)的应变弛豫Si1-xGex缓冲层的方法。这些缓冲层具有释放应变的均匀分布的失配位错、显著平滑的表面、以及低螺旋位错(TD)密度，即小于106cm-2。所述方法首先生长假晶或近似假晶Si1-xGex层，即没有失配位错的层，然后将He或其它轻元素注入所述层，随后进行退火，以获得充分的应变弛豫。在本方法中使用的非常有效的应变弛豫机制是在He致片晶(无气泡)上的位错成核，所述片晶位于Si/Si1-xGex界面之下，平行于Si(001)表面。

Description

通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
相关申请
本申请是2002年4月3日提交的美国申请10/115,160的部分延续申请，该美国申请又要求2001年6月12日提交的美国临时申请60/297,496的优先权。本申请相关于2002年1月4日提交的美国申请10/037,611(AttorneyDocket YOR920010445US1；14652)，在此引入其整个内容作为参考。
技术领域
本发明涉及所谓的“虚拟衬底”的制造方法以及所述虚拟衬底和在半导体器件中的所述虚拟衬底的使用，所述半导体器件例如调制掺杂场效应晶体管(MODFET)、金属氧化物场效应晶体管(MOSFET)、应变硅基互补金属氧化物半导体(CMOS)器件以及其它需要完全弛豫SiGe层的器件。本发明的虚拟衬底在晶体层中包括Si和Ge，所述晶体层为在晶格失配Si晶片或绝缘体上硅(SOI)晶片上的体晶格常数的Si1-xGex合金。
技术背景
在半导体工业中，Si/Si1-xGex异质外延材料系统对于将来的微电子应用具有重要的意义，因为通过采用在界面处的带阶，可以在多种应用中控制晶格失配异质结构的电子特性。Si/Si1-xGex系统的最普遍应用是异质结双极晶体管(HBT)，其需要将Si1-xGex层沉积到Si衬底上，其中该Si1-xGex层是假晶的，即压应变的从而层的平面内晶格参数与Si衬底的相匹配，以及成分渐变的。金属氧化物半导体场效应晶体管(MOSFET)和调制掺杂场效应晶体管(MODFET)需要张应变下的Si层，以在界面处获得合适的导带阶，该导带阶能够在Si量子阱中形成2D电子气，该2D电子气导致了极高的电子迁移率(其数量级为在室温下的未应变Si中的五到十倍)。通过在应变弛豫Si1-xGex缓冲层(x＝0.15-0.35)上外延生长获得张应变下的Si层。如在P.M.Mooney，Mater.Sci.Eng.R17，105(1996)和F.Schaeffler，Semiconductor Sci.Tech.12，1515(1997)中所提到的，与Si或SOI衬底相连的应变弛豫Si1-xGex缓冲层构成了所谓的“虚拟衬底”。注意，这里使用的术语“SiGe”有时是指Si1-xGex层。
生长应变弛豫Si1-xGex缓冲层本身是一个挑战性任务，因为应变弛豫引入失配位错的受控成核、传播以及相互作用，该失配位错以延伸到晶片表面的螺旋臂(threading arm)结束，并在任何后续生长的外延层中重复。这些缺陷公知为不利地影响电子和光电子器件的特性。通过生长厚度达到几微米的成分渐变的缓冲层可以提高弛豫SiGe层的晶体质量。通过利用该技术，在缓冲层的顶部生长的外延层的螺旋位错(TD)密度，从单个均匀成分层的1010到1011cm-2下降到渐变成分缓冲层的106到5×107cm-2。厚SiGe缓冲层(当x＝0.3，通常需要1-3微米的厚度以获得大于95％的应变弛豫)的主要缺陷是高螺旋位错密度和螺旋位错在整个晶片表面上的不均匀分布。一些区域具有较低的螺旋位错密度并主要是单个螺旋位错；而其它区域由于位错倍增具有成堆的螺旋位错，该位错倍增产生位错堆积(参见例如F.K.Legoues等人的J.Appl.Phys.71，4230(1992)和E.A.Fitzgerald等人的J.Vac.Sci.and Techn.，B101870(1992))。而且，由于位错相互作用，在某些情况下可能发生阻塞或偶极子形成(参见E.A.Stach，Phys.Rev.Lett.84，947(2000))。
通常在后者的区域中发现趋于成行排列的表面凹陷，从而使晶片的这些区域不能用于多种电子器件。在厚渐变Si1-xGex缓冲层上的电子器件还表现出自热效应，因为SiGe合金通常具有比Si低得多的导热率。因此，在厚SiGe缓冲层上形成的器件不适于一些应用。另外，得自位错堆积的厚渐变Si1-xGex缓冲层的表面粗糙度平均为10nm，这通常使该缓冲层不适于器件的形成。例如，不能使用这些层直接键合晶片。为此需要其它化学机械抛光(CMP)步骤。
已经研制出多种策略，以进一步降低螺旋位错密度以及表面粗糙度，所述策略包括：
1)使用在450℃下生长的初始低温(LT)缓冲层以及在750℃和850℃之间的温度下生长的后续层。该现有技术的方法使用在LT缓冲层中的点缺陷的聚集，该聚集在更高的生长温度下发生。该聚集用作内部界面，在此界面上位错可以成核或终止。因此，用于弛豫的失配位错密度得到保持，而降低了螺旋位错密度。LT缓冲层只能通过分子束外延(MBE)生长；该现有技术的方法不能通过UHV-CVD实施。
2)使用衬底构图，例如蚀刻的沟槽，用于在一侧形成约10-30微米的小台面。所述沟槽用于位错成核/终止的源/漏。当位错在沟槽终止时，没有形成螺旋位错；然而，位于Si/SiGe界面处的失配段有助于应变弛豫。该现有技术方法的主要缺陷是减小了器件定位的灵活性，并减小了有用区域。而且，难于获得高度的弛豫(大于80％)。
常规获得用于虚拟衬底的应变弛豫Si1-xGex缓冲层的渐变缓冲层方法以及上述减小螺旋位错密度的可选方法都不能提供完全满足器件应用的材料要求的解决方案，所述要求即充分低的螺旋位错密度、对螺旋位错的分布的控制以及可接受的表面平滑度。
在一些情况中，使用He离子注入来形成弛豫SiGe层。将He离子注入半导体公知为形成气泡，所述气泡在后续的退火中将被排气或放大(Ostwald ripening)(参见例如H.Trinkaus等人的Appl.Phys.Lett.76，3552(2000)，以及D.M.Follstaedt等人的Appl.Phys.Lett.69，2059(1996))。所述气泡有利于用于例如除去金属杂质或者改变半导体的电子特性。而且，所述气泡还有利于作为异质位错成核的源。
还示出了，在气泡和位错之间的束缚能非常大(对于半径为10nm的气泡大约为600eV)，并且He气泡与位错的相互作用显著改变了失配位错形式。其包括非常短(＜50nm)的失配位错段，而不是在渐变缓冲层生长中发生的更长(大于1μm)的失配位错段。He气泡与位错的相互作用还显著改变了应变Si1-xGex层的弛豫行为。而且，弛豫程度比未注入的控制样品更大，其中对两种样品施加相同的热处理。为了获得显著的应变弛豫，需要在Si/SiGe界面下约80nm处注入2×1016cm-2剂量的He(M.Luysberg，D.Kirch，H.Trinkaus，B.Hollaender，S.Lenk，S.Mantl，H.J.Herzog，T.Hackbarth，P.F.Fichtner，Microscopy on SemiconductingMaterials，IOP publishing，Oxford 2001)。虽然应变弛豫机制与在渐变缓冲层中发生的机制非常不同，但是螺旋位错密度都是不希望地大(对于Si0.80Ge0.20最佳是＞107cm-2)。只有当发生较少的应变弛豫时才可以获得更低的螺旋位错密度。
鉴于在Si衬底上以及绝缘体上硅(SOI)衬底上形成应变弛豫Si1-xGex缓冲层中的现有技术的上述缺陷，需要开发一种新的改进的方法，所述方法可以在Si或绝缘体上硅(SOI)衬底上形成这样的应变弛豫Si1-xGex缓冲层，所述缓冲层具有减小的螺旋位错密度、均匀分布的失配位错以及很高的表面平滑度。
发明内容
本发明的一方面涉及在单晶表面上形成低螺旋位错密度的弛豫Si1-xGex缓冲层的方法。具体地说，本发明的形成所谓的“虚拟衬底”的方法包括以下步骤：在衬底的单晶表面上沉积严格假晶的外延Si1-xGex层(即完全无位错的层)或在衬底的单晶表面上沉积近似假晶的外延Si1-xGex层(即近似无位错的层)；在所述衬底中注入例如He的轻元素的原子；以及在大于650℃的温度下对所述衬底进行退火。
即使已公知为He注入，本申请人确定了在Si/Si1-xGex界面下注入He离子以及随后的热退火的优化处理条件，其得到完全不同的弛豫机制，从而在薄(小于300nm)SiGe层中形成了减小的螺旋位错密度(例如对于Si0.85Ge0.15为104-106cm-2)。
对于良好的器件性能尤其重要的是，应变弛豫单晶Si1-xGex层包括尽可能少的缺陷，所述缺陷主要是螺旋位错(TD)；在最近公开中提到的可以接受的螺旋位错的上限为106cm-2。利用本发明的方法，可以获得螺旋位错密度低于该极限的弛豫Si1-xGex层，相比于通常使用的现有技术的线性或突变的缓冲层，其在合金成分高达Si0.8Ge0.2的8”晶片中的螺旋位错密度通常在1×106到5×107cm-2之间的范围中。
本发明的另一方面涉及利用本发明的方法形成的虚拟衬底。具体地说，本发明的虚拟衬底包括：
衬底；以及
在所述衬底上的部分弛豫的单晶Si1-xGex层，其中部分弛豫的单晶Si1-xGex层的厚度小于约300nm，螺旋位错密度小于106cm-2，并具有大于30％的较大弛豫。
在本发明的一些实施例中，外延Si1-xGex层包括浓度为从约1×1019到约2×1021cm-3的C。
本发明的另一方面涉及利用本发明的处理步骤形成的半导体结构。具体地说，本发明的半导体结构包括：
衬底；
在所述衬底上的第一单晶层；
在所述第一单晶层上的第二高缺陷单晶层，所述第二高缺陷单晶层包括平面缺陷，所述缺陷用作位错环的源和漏；
与第一单晶层的成分基本相同的第三单晶层，所述第三单晶层包括在第三和第四层之间的界面上终止的螺旋位错；以及
在所述第三层上形成的第四弛豫单晶层，其晶格参数与所述第三层不同。
附图说明
图1A-1C(通过截面图)示出了在Si衬底或SOI晶片上形成薄完全弛豫的SiGe缓冲层即虚拟衬底时在本发明中采用的基本处理步骤。
图2A示出了在体Si衬底上生长的弛豫离子注入标称Si0.85Ge0.15缓冲层的Ge摩尔百分数与从晶片表面的距离的SIMS测量。
图2B示出了在体Si衬底上的弛豫离子注入Si0.85Ge0.15缓冲层的表面上的微弱棋盘格测试图的原子力显微图(10μm×10μm)。全图的Z范围为约3nm。RMS粗糙度为约0.28nm。层厚为约100nm；He注入剂量为8×1015cm-2；以及在850℃下退火1小时。
图3A(现有技术)示出了在体Si衬底上生长的突变弛豫Si0.85Ge0.15层的Ge摩尔百分数与从晶片表面的距离的SIMS测量。
图3B(现有技术)示出了在突变弛豫Si0.85Ge0.15层上的明显棋盘格测试图的原子力显微图(20μm×20μm)。全图的Z范围为约40nm。RMS粗糙度为约6nm。
图4A是弛豫离子注入缓冲层的平面TEM显微图(弱光束(g400)，两个光束条件)。白色圆形结构在位于Si/Si1-xGex界面下的片晶(platelet)处终止。沿<110>方向的垂直白线表示位于或接近Si/Si1-xGex界面的60°失配位错。注入He；层厚为约100nm；注入剂量为1×1016cm-2；以及在850℃下退火1小时。
图4B是离子注入缓冲层的截面TEM显微图(弱光束，两个光束条件)。在暗视场条件下位错和He致片晶(或者约100-150nm的宽度以及同样数量级的间隔)表现为亮。
图5A(现有技术)是利用很高注入剂量(2×1016cm-2)形成的离子注入缓冲层的平面TEM显微图(弱光束，两个光束条件)。在暗视场条件下位错和He致气泡(直径为约20-30nm)表现为亮。
图5B(现有技术)是具有很高注入剂量的离子注入缓冲层的截面TEM显微图(弱光束，两个光束条件)。在暗视场条件下位错和He致气泡表现为亮。
图6是本发明结构的截面图，其中包括通过本发明的方法形成的弛豫缓冲层。
图7是图6的结构的截面示意图，其中由可选的渐变成分的SiGe层41代替图6的初始的均匀成分的层41。
图8示出了本发明结构的截面图，其中包括通过进行两次本发明的三步骤过程形成的弛豫缓冲层。
图9是图8的结构的截面示意图，除了SiGe层43、27和37(图7的初始层41)和层46具有渐变的合金成分。
图10是图6的截面示意图，其中在层40上外延生长另外的单晶均匀成分的SiGe层44，其具有更大原子百分数的Ge。
图11是图7的截面示意图，其中在层41上外延生长另外的单晶渐变成分的SiGe层47，其具有更大原子百分数的Ge。
图12是图6的截面示意图，其中在层40上均相外延地沉积与层40成分相同的另外的单晶均匀成分的SiGe层400，并在层400的顶部上沉积应变Si层。
图13是图7的截面示意图，其中在层41上均相外延地沉积与层41成分相同的另外的单晶均匀成分的SiGe层410。在层410的顶部上沉积应变Si覆盖层。
图14是图8的截面示意图，其中在层45上均相外延地沉积与层45成分相同的另外的单晶均匀成分的SiGe层450。在该层的生长过程中可能发生其它应变弛豫。在层450上沉积应变Si覆盖层。
图15是图9的截面示意图，其中在层46上均相外延地沉积与层46
的顶部区域的成分相同的另外的单晶均匀成分的SiGe层460。在层460的
顶部上沉积应变Si覆盖层50。
图16是图10的示意图，其中在层44上均相外延地沉积与层44的成分类似的另外的单晶均匀成分层440。在层440的顶部上沉积应变Si覆盖层50。
图17是图11的截面示意图，其中在层47上均相外延地沉积与层47的顶部区域的成分相同的另外的单晶均匀成分的SiGe层470。在层470的顶部上沉积应变Si覆盖层50。
图18是图12的界面示意图，其中在所述结构上制造场效应晶体管
(FET)。所述FET包括源接触100、漏接触101、栅极氧化层102、栅极接触103、以及栅极侧壁绝缘104。
图19是在图12的结构上沉积的n型调制掺杂FET(MODFET)层结构的截面示意图。
图20是在图12的结构上沉积的p型MODFET结构的截面示意图。
图21是其中在图19或20的结构上制造MODFET器件的结构的截面示意图。
图22是包括超晶格的结构的截面示意图，所述超晶格包括在没有应变Si覆盖层50的图12的结构上沉积的交错层550和560。
图23A和23B是通过UHVCVD在Si(001)衬底上外延生长的近似假晶的334nm厚的Si1-xGex层的AFM显微图。尤其是，图23A示出了在注入和退火之前的生长的样品，图23B示出了在注入He+后的样品。图23B中的箭头指失配位错堆积。
图24A示出了近似假晶Si1-xGex层的HRXRD扫描，图24B示出了通过UHVCVD在Si(001)衬底上外延生长的严格假晶Si1-xGex层。
图25示出了在800℃下对样品2退火小时之后，通过高分辨率x射线衍射测得的各种合金成分和厚度、经过和未经过He+注入的Si1-xGex层的应变弛豫程度。
具体实施方式
本发明提供了虚拟衬底的制造方法及包含虚拟衬底的结构，下面将参考附图对本发明进行详细描述。
首先参考图1A-1C，其中示出了在制造本发明的虚拟衬底时采用的基本处理步骤。注意，这里使用术语“虚拟衬底”表示包括这样的衬底(体Si或SOI)的结构，在所述衬底上形成有弛豫单晶Si1-xGex层，其中弛豫单晶Si1-xGex层的厚度小于约300nm，螺旋位错密度小于106cm-2，以及根据层厚的弛豫程度，即在对于约100nm的层厚的30％到对于约200nm的层厚的80％之间。
首先，如图1A所示，利用任何这样的外延生长工艺在衬底5的单晶表面上沉积薄、严格假晶Si1-xGex层6，所述工艺能够在衬底5上形成所述层；衬底5可以包括体Si或SOI材料。SOI材料包括埋层绝缘区域，所述区域将上含Si层与下含硅层电隔离。在本发明的一个实施例中，利用超高真空化学气相沉积(UHV-CVD)工艺形成薄、严格假晶Si1-xGex层6。通过首先由J.W.Matthews等人在J.Cryst.Growth 27，188(1974)中提出的原有螺旋位错的滑移使Si1-xGex层的厚度超过用于形成失配位错的临界厚度。所述临界厚度随Ge的摩尔百分数x的增大而减小。
接着，将He或其它类似轻元素的离子通过假晶Si1-xGex层6注入到在Si/Si1-xGex的界面7下的衬底5中。虽然可以将注入的离子注入到衬底5的任何深度，较好的注入离子的注入范围为在界面7下约90到约300nm，优选约110到200nm。如图1B所示，注入的离子在衬底5中形成损伤区域9。注意，注入的原子基本集中在衬底5中，远在单晶表面之下，从而在外延层和界面7中含有最少量的注入原子。
最后，如图1C所示，在650℃之上的温度下对注入的衬底进行退火，优选，在无氧化环境或部分氧化环境中进行所述退火，从而在Si/Si1-xGex界面7下约100到200nm的深度形成片晶12。在片晶的区域中的高应变导致在片晶处的位错半环(11)的成核。所述半环滑移到Si/Si1-xGex界面，在所述界面上形成了长失配位错段，所述失配位错段释放了在SiGe层中的晶格失配应变。失配位错段的密度足够大，从而对于50-300nm薄的层分别释放30％-80％的晶格失配应变。
本发明的方法在体Si或SOI衬底上形成薄(小于300nm)、部分弛豫的单晶SiGe缓冲层13，具有很低的螺旋位错密度，例如对于Si0.85Ge0.15为105cm-2，以及对于Si0.80Ge0.20为低于106cm-2，并具有高的表面平滑度。通常使用的可比较合金成分的应变弛豫渐变SiGe缓冲层具有：高1-2数量级的螺旋位错密度(至少在如5”或8”直径的较大晶片上)、至少大于10倍的表面粗糙度、以及同样至少大于10倍的总层厚。图2和图3示出了对层厚和表面粗糙度的直接比较。
尤其是，图2A示出了二次离子质谱(SIMS)分布，所述分布表明Ge成分变化为从晶片表面的距离的函数；图2B示出了由原子力显微镜(AFM)测量的表面粗糙度；图3A-B示出了对于突变Si0.85Ge0.15层的同一类型的数据。
在薄(＜300nm)SiGe缓冲层中获得低螺旋位错密度和平滑表面的重要要求是：
a)在这样的条件下生长薄(小于300nm)假晶Si1-xGex层，所述条件使得在生长过程中不发生应变弛豫。这需要如UHV-CVD的方法，例如在所述方法中初始晶片表面非常干净并且生长温度低(低于550℃)。可以用于本发明的其它合适的生长方法包括：分子束外延(MBE)、化学束外延(CBE)、化学气相沉积(CVD)、原子层化学气相沉积、等离子体增强化学气相沉积(PECVD)以及离子辅助沉积。应变的SiGe层是亚稳的，即，所述层超过了弛豫应变的临界厚度，但是在层生长过程中没有成核缺陷。
b)通过注入约5×1015到约15×1015cm-2范围的剂量的He或其它类似轻元素的离子，在Si/Si1-xGex界面下大于100nm的深度形成高缺陷层，即损伤区域9。应变弛豫在随后的退火过程中发生(例如，在约850℃下进行1小时，或相当的快速热退火)。
在步骤a)中具有理想假晶SiGe层是在最终的结构中获得低螺旋位错密度的关键。高度的界面洁净和低生长温度是避免在Si/Si1-xGex界面上由通常的位错成核机制产生任何应变弛豫以及在层生长过程中导致位错堆积的相关的位错倍增的关键。只要不发生位错倍增，唯一地通过在片晶处成核的单个位错控制所述弛豫。然而，如果在SiGe层的生长过程中或在退火过程中形成了位错堆积，螺旋位错密度将更大并且表面将粗糙。
与相对大的He注入深度相结合的薄假晶Si1-xGex层是重要的，因为其不在假晶层中并更重要不在层衬底界面上导致He的强积累。对于使用现有技术的离子注入条件先前所述的注入剂量和条件，观察到了该积累。He的积累导致He气泡接近Si/Si1-xGex界面，每个气泡引起至少一个从He致气泡延伸到晶片表面的螺旋位错。相反，申请人通过这样的机制，所述机制完全不同于先前所述用于He注入晶片的气泡机制以及对渐变缓冲层生长起作用的应变弛豫机制，发现了与在导致应变弛豫的文献中描述的离子注入条件不同的离子注入条件。
本发明中发生的新的非常有效的应变弛豫机制是在He致片晶(不是气泡)上的位错成核，所述片晶平行于Si(001)表面，如在图4A中的平面透射电子显微图(PVTEM)所示，和在图4B中的截面透射电子显微图(XTEM)所示。所述片晶可以宽达150nm，并且在八个可能的<110>方向上推出位错半环。具有恰当取向的位错半环向这样的界面延伸，在所述界面上位错半环沉积失配段，并在所述界面上失配段延伸并释放在SiGe层中的应变。失配段的长度可以长达几十μm，使得实际片晶间隔可能相对较大(参考图4A-B)，并且仍然导致高度的弛豫。螺旋位错密度的显著下降是片晶的性质造成的，所述片晶充当位错成核的特意嵌入的源。在渐变缓冲层中，没有对位错成核的源的密度和分布进行控制。从而，不规则的位错阵列导致在弛豫SiGe层中的非常不均匀的应变分布、非常粗糙的表面以及高和低螺旋位错密度的区域。在高注入剂量或低注入深度的情况下，进入气泡机制而不是片晶机制。这些气泡机制是不希望的，因为它们会导致更高的螺旋位错密度。
图5A-B(现有技术)示出了利用更高注入剂量导致的气泡。当注入物质的注入区域过于接近Si/Si1-xGex界面，则在更高的注入剂量下，在Si/Si1-xGex界面上形成气泡。位于或接近所述界面的所述气泡由于其应变场促成了位错半环成核。通过上文在H.Trinkaus等人的Appl.Phys.Lett.76，3552(2000)和M.Luysberg等人的Microscopy on SemiconductingMaterials，IOP Publishing，Oxford 2001中所述图像力的吸引，将所述半环从气泡推到层表面，从而产生高螺旋位错密度。
由较浅注入引起的气泡也是不希望的。其比片晶小得多(只有1nm的几10s)，并且以更高的密度形成，从而如在图5A-B中的TEM显微图中所示，在其之间存在小得多的平均间距。该高气泡密度在SiGe中产生高密度的位错成核源，又导致高螺旋位错密度。从而，必须满足片晶机制，以获得最低的螺旋位错密度。
在更高的Ge摩尔百分数(x大于0.25)下，由于更高的晶格失配应变，难于生长严格假晶Si1-xGex层，所述应变导致表面粗糙或成岛状。因此，为获得具有更高Ge摩尔分子数的弛豫缓冲层，有必要首先通过前述方法形成x小于0.25的弛豫Si1-xGex层，然后生长x更大的第二假晶Si1-xGex，在上Si1-xGex层下注入He，然后再进行退火以弛豫上Si1-xGex层。可以重复几次该过程，以增加每个连续层的Ge摩尔百分数，从而获得弛豫Ge层。
当注入例如H(氢)、D(氘)、B(硼)或N(氮)的其它轻元素时，或当注入例如H+B和He+B的混合元素时，希望的是通过类似的片晶机制发生位错成核。可以通过不同的注入能量将相同的元素注入到不同的深度。可以通过选择适当的能量将不同元素的组合注入到相同或不同的深度。形成弛豫SiGe缓冲层的该方法还可以用于构图的Si或SOI衬底、或用于覆层衬底上的选定区域。
意外的是，已经确定，在较低剂量的He的离子注入并随后进行热退火之后，对于薄(约200nm)假晶Si1-xGex层，通过片晶机制发生了大于70％的应变弛豫。该机制在注入物质的注入范围在Si/Si1-xGex界面下大于100nm时发生。通过本发明方法形成的薄SiGe层具有非常高的质量、平滑的表面(RMS粗糙度小于1nm，优选在从约0.1nm到约1nm的范围中)以及小于106cm-2的螺旋位错密度。该意外的并有效的应变弛豫机制完全不同于气泡机制，所述气泡机制在注入物质的注入范围离所述界面小于100nm时发生(在文献中描述的条件，例如H.Trinkaus等人的Appl.Phys.Lett.76，3552(2000)和M.Luysberg等人的Microscopy on SemiconducingMaterials，IOP Publishing，Oxford 2001)。本发明的获得应变弛豫SiGe缓冲层的方法也完全不同于进来在各种器件中通用为“虚拟衬底”的渐变缓冲层。
由本发明方法形成的应变弛豫Si1-xGex缓冲层可以在多种硅基器件中用为“虚拟衬底”，所述器件包括各种场效应晶体管(FET)，如应变硅CMOS器件和调制掺杂场效应晶体管(MODFET)。这些缓冲层还可以在许多不同应用的各种超晶格中用作“虚拟衬底”。
本发明公开了利用失配晶格参数在单晶表面上形成应变弛豫外延层的方法以及可以在该弛豫层上形成的半导体结构。尤其是，本发明公开了形成部分应变弛豫SiGe即在多种半导体器件中用作“虚拟衬底”的Si1-xGex缓冲层的方法，所述器件具有应变Si或SiGe层作为器件的有源区域。
根据本发明的一个实施例，参考图6，在具有单晶表面的衬底上外延生长薄的严格假晶Si1-xGex层40。利用例如超高真空化学气相沉积(UHV-CVD)、MBE、PECVD、离子辅助沉积或化学束外延，在洁净环境中生长假晶层。在一些实施例中，Si1-xGex层中可以包括C。
在图6中，衬底5可以是例如体Si或SOI，并且单晶表面为选自于Si、Si1-xGex、Ge、Si1-yCy、Si1-x-yGexCy中的层，并且所述层可以是经过或未经过构图。Si1-xGex层的厚度超过形成失配位错的临界厚度，并且由于洁净的环境和低生长温度，在生长该Si1-xGex层时不发生位错成核。然后通过假晶Si1-xGex层将氦注入到Si/Si1-xGex界面下的衬底中。He离子的注入剂量在从约4×1015到约4×1016cm-2的范围，优选为在从约7×1015到约12×1015cm-2的范围。可以在注入前对晶片表面进行掩蔽，使得只将He注入到晶片的特定区域中，而不是整个晶片区域。注入He的注入范围是在界面下的约100nm到300nm之间。可选的是，注入离子可以选自于H、D、B或N。
然后将注入晶片在熔炉中在大于650℃的温度下退火至少30分钟。退火的结果为，在图6的层20中形成片晶状缺陷，层20是初始单晶表面层10的部分。厚度为从约20nm到约300nm的层20中的片晶引起位错成核。层30也是初始单晶表面层10的部分，层30包括穿过与层40的界面的位错，在该界面上位错形成失配段。层40的厚度在50nm到500nm之间(根据合金成分)，优选为约100nm。而且，层40包括在5和35原子％之间的Ge，并且具有平滑表面(RMS粗糙度小于1nm)以及小于106cm-2的螺旋位错(TD)密度。
在本发明的第二实施例中，过程与第一实施例中所述的过程相同，除了在图7中由层41代替图6中的Si1-xGex层40，层41具有渐变合金成分，底部x＝0，顶部0＜x＜1.0，优选x在从约0.01到约1.0的范围中。渐变层41的成分可以线性变化或突变。
在本发明的第三实施例中，过程与第一和第二实施例中所述的过程相同，除了在离Si/Si1-xGex界面相同或不同的深度注入两种不同的原子物质。
在本发明的第四实施例中，过程与第一和第二实施例中所述的过程相同，除了在离Si/Si1-xGex界面的两个不同深度注入同一原子物质。
在本发明的第五实施例中，在具有单晶表面层的衬底上外延生长薄(50-300nm)的严格假晶Si1-yCy层，其中y大于等于0.02，厚度优选20-110nm，表面粗糙度在从约0.1nm到约1nm的范围。所述衬底可以是例如体Si或SOI，其具有选自于Si、Si1-xGex、Ge、Si1-x-yGexCy的单晶表面。然后在Si1-yCy层上生长50-300nm，优选90-300nm厚的严格假晶Si层，之后生长严格假晶Si1-xGex层。所有假晶层在洁净环境中生长，使用例如如下方法：超高真空化学气相沉积(UHV-CVD)、MBE、PECVD、离子辅助沉积或化学束外延。Si1-xGex层的厚度超过形成失配位错的临界厚度，并且由于洁净环境和低生长温度，在该Si1-xGex层的生长中不发生位错成核。然后将该晶片在熔炉中在大于750℃的温度下退火至少30分钟。在退火过程中，在含碳层中形成的缺陷用作位错的成核源，所述位错穿过Si/Si1-xGex界面并且形成释放Si1-xGex层中应变的失配位错。
在本发明的第六实施例中，通过至少进行两次在第一和第二实施例中所述的步骤，如第三和第四实施例中所述注入一种或多种原子物质，形成弛豫SiGe缓冲层。为获得x大于0.25的弛豫Si1-xGex缓冲层，需要该过程。Si1-xGex层可以具有均匀的合金成分或渐变合金成分。参考图8，层5、10、20和30与图6中相同。层42、25和35一起构成图6中的层40(即第一弛豫SiGe层)，从而其都具有相同的Ge含量，即5和35原子％的Ge，并且具有平滑表面(RMS小于1nm)以及小于106cm-2的螺旋位错(TD)密度。层25包括厚度为约150nm的第二注入损伤区域，所述区域包括引起位错成核的片晶。层35类似于层30，包括穿过与层45的界面的位错，在该界面上位错形成失配段。层45是第二弛豫均匀成分SiGe层，其具有比层42、25和35更大的Ge原子含量，并且其厚度在50nm到500nm之间。
参考图9，层43、27和37对应于图7的初始层41，层41具有渐变合金成分，在其底部x＝0，在其顶部0＜x＜1.0.层46的底部的成分等于层37顶部的成分，而层46的顶部具有更大的合金成分(高达x＝1.0)。渐变层46的成分可以线性变化或突变。
第七实施例是形成弛豫SiGe缓冲层的方法的另一个变化，其中在根据前五个实施例所述方法之一形成的弛豫缓冲层上，外延生长更高原子百分数的Ge的第二Si1-xGex层，然后进行退火使得可以发生应变弛豫。这样做是为了获得合金成分大于0.25的弛豫SiGe层。参考图10，在图6的层40上外延生长层44，厚度在50到500nm之间，优选在100到200nm之间，并且Ge的原子百分数大于层40，在15到60％之间，优选为在20到40％之间。在图11中，在图7的层41上生长层47，厚度在50到500nm之间，优选在100到200nm之间，并且具有渐变成分，其Ge原子百分数在其底部等于层41顶部的Ge原子百分数，在其顶部为更高(高达x＝1.0)。渐变层47的成分可以线性变化或突变。
如上所述，用于在包括单晶表面的Si上制备应变弛豫SiGe缓冲层的方法，可以以类似的方式实施，以在单晶晶格失配表面上形成不同材料的应变弛豫外延层。
利用晶片键合和层转移方法，可以将由上述方法形成的弛豫Si1-xGex缓冲层用于形成集成电路的绝缘上SiGe衬底。这些弛豫SiGe缓冲层还可以在具有至少一个半导体器件的各种集成电路中用作“虚拟衬底”。
由上述方法获得的结构还可以延伸用于形成更复杂的器件结构。通过在图6-11的结构上生长附加的外延层，相应地形成如图12-17所示的器件层结构。
在图12中，层400是Ge的原子百分数与层40相同的SiGe层，其厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其TD密度不高于层40。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
在图13中，层410是Ge的原子百分数与层41的顶部相同的SiGe层。层410的厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其TD密度不高于层41。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
在图14中，层450是Ge的原子百分数与层45相同的SiGe层。层450的厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其螺旋位错密度不高于层45。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
在图15中，层460是Ge的原子百分数与层46的顶部相同的SiGe层。层460的厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其螺旋位错密度不高于层46。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
在图16中，层440是Ge的原子百分数与层44的顶部相同的SiGe层。层440的厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其螺旋位错密度不高于层44。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
在图17中，层470是Ge的原子百分数与层47的顶部相同的SiGe层。层470的厚度在100nm到1000nm之间，优选在300nm到500nm之间，并且其螺旋位错密度不高于层47。层50是严格假晶应变Si层，其厚度在50到350nm之间，优选为约200nm。
上述在图12-17中的结构可以用于形成半导体器件。一个实施例是包括至少一个半导体器件的集成电路，所述器件如图18中所示的场效应晶体管(FET)。在图12的层结构上示意性地形成图18所示的FET。在图18中，源接触是100，漏接触是101，栅极介质是102，栅极接触是103，以及侧壁是104。还可以在图13、14、15、16和17的层结构上形成图18的器件结构，其中可以分别由层410、450、460、440或470代替层400。
还可以在图12-17的层结构上外延生长在图19和20中所示的调制掺杂场效应晶体管(MODFET)层结构。在图12的结构上示意性地形成图19所示的结构。所述结构包括：与层40和400的成分相同的SiGe层120、其它成分与层120的成分类似的n+掺杂SiGe层121、以及假晶应变Si覆盖层51。可以在图13、14、15、16和17的结构上生长相同的层结构，其中可以分别由层410、450、460、440或470代替层400。
可选的是，可以在不具有应变Si层50的图12的结构上外延生长图20中的MODFET层结构。该结构包括：其它成分与层40和400的成分相同的p+掺杂SiGe层60，与层40和400的成分相同的SiGe层48，Ge含量基本上高于层40和400的假晶压应变SiGe层130，与层40的成分相同的SiGe层135，以及假晶应变Si覆盖层51。还可以在同样不具有应变Si层50的图13、14、15、16和17的结构上形成相同的层结构，其中可以分别由层410、450、460、440或470代替层400。
图21中示出了包括至少一个例如MODFET的半导体器件的集成电路的另一个实施例。图21所示的器件形成于图19的层结构上。在图21中，层540包括在图19中所述的层400上的所有层。MODRET包括源接触142、漏接触144、以及T栅极150。可选的是，可以在图20的层结构上形成MODFET。在该情况中，图21中的层540包括图20中所示的层400上的所有层。
应变弛豫SiGe缓冲层还可以用于多种其它应用。一些可能的应用，例如热电冷却器件，需要超晶格结构，所述结构可以在图12所示、但是不具有应变Si层50的层结构上外延生长，如图22所示。层400是可选的。超晶格结构包括交错层550和560的重复，层550和560都是假晶应变外延层，其中层550的成分与层560的成分不同。在特定情况下，交错层为Si1-x-yGexCy和Si1-z-wGezCw，其中x和y分别与z和w不相同，并且x和y可以等于零。所述超晶格结构可以可选地形成于图13、14、15、16或17的同样没有应变Si覆盖层50的结构上，其中分别由层410、450、460、440或470代替层400。所述超晶格结构可以可选地形成于图13、14、15、16或17的同样没有应变Si覆盖层50并分别不具有层410、450、460、440或470的结构上。
我们最近的工作已经示出，即使当初始外延Si1-xGex层不是严格假晶，而代替地只是近似假晶，也可以通过上述离子注入和退火的方法，形成螺旋位错密度小于1×106cm-2的优质弛豫Si1-xGex缓冲层。所述近似假晶表示，在Si1-xGex/Si界面上具有非常低的60°失配位错密度。例如，在Si0.80Ge0.20/Si结构中的失配位错密度应该足够低，使得Si1-xGex层的平面晶格参数的变化应该对应于由高分辨率x射线衍射测量的小于5％、优选小于2％的SiGe层中的晶格失配应变的弛豫。因为在假晶Si0.80Ge0.20层中的晶格失配应变是0.008，这对应于小于0.0004、优选小于0.00016的晶格失配应变的减小。当在初始Si1-xGex层的生长过程中发生过多的应变弛豫，在注入和退火之后螺旋位错密度将超过1×106cm-2。
通过各种在Si1-xGex层的外延生长过程中的机制成核60°失配位错。在低晶格失配中，在Si(001)上生长Si1-xGex的主要机制是Frank-Read倍增(F.K.LeGoues，B.S.Meyerson，J.F.Morar，Phys.Rev.Lett.66，2903(1991)；F.K.LeGoues，B.S.Meyerson，J.F.Morar，P.D.Kirchner，J.Appl.Phys.71，4230(1992)，美国专利5,659,187；K.W.Schwarz and F.K.Legouse，Phys.Rev.Lett.79，1877(1997)；K.W.Schwarz and J.Tersoff，Appl.Plys.Lett.69，1220(1996)。)。在该机制中，在每个Frank-Read源处成核多个位错，从而根据生长条件(D.J.Robbins，J.L.Glasper，D.Wallis，A.C.Chruchill，A.J.Pidduck and W.Y.Leong，in LatticeMismatched Thin Films，Ed.E.A.Fitzgerald(The Minerals，Metals，&Materials Society，Warrendale，PA，1999)pp.3-11)，形成包括几个或甚至多达几10s的失配位错的失配位错堆积。每个60°失配位错与一个原子高度的表面台阶相关。从而，与位错堆积相关的表面台阶的高度是对堆积中的失配位错数的测量。
这些结构中的失配位错密度可以通过原子力显微镜(AFM)观察，该非破坏性方法可以观察与在埋层Si1-xGex/Si界面上的60°失配位错相关的表面台阶。图23A示出了在Si(001)衬底上的生长的近似假晶Si0.81Ge0.19层。在该显微图上示出了单个失配位错(非常微弱的线)和失配位错堆积(更重的线)。图2B和图23B是注入和退火的Si1-xGex/Si结构的显微图，示出了高失配位错密度，表示发生了充分的应变弛豫。图23B示出了位错堆积(以箭头标记)，所述堆积在注入和退火之前存在于生长的层中。相反，图2B的结构初始是严格假晶层；该图中示出没有失配位错堆积。本发明的实施导致形成类似于图2B和图23B的AFM图像。
通常通过也是非破坏性测量方法的高分辨率x射线衍射(HRXRD)测量初始近似假晶层的应变弛豫的程度。图24示出在注入和退火前的两个样品的004摇摆曲线：(a)是334nm厚、近似假晶的Si0.81Ge0.19层，以及(b)是460nm厚、严格假晶的Si0.85Ge0.15层。注意，曲线(a)的SiGe层和Si衬底峰更宽，并且对于与SiGe层峰相关的厚度边缘，近似假晶层
(a)的没有严格假晶层(b)的尖锐。测得两个样品中的应变弛豫为0％；失配位错引入本地应变，但是该结构中本地应变的密度过低，不足以在SiGe层的晶格参数中引起可测的变化。
利用上述离子注入和退火的方法，当初始Si1-xGex层是近似假晶时，可以获得基本上弛豫的Si1-xGex缓冲层，其具有平滑的表面(均方根(RMS)表面粗糙度小于0.8nm)和低螺旋位错密度(小于1×106cm-2)。近似假晶的Si1-xGex层可以厚达1000nm，优选小于700nm，所述厚度依赖于Si1-xGex合金成分和外延生长条件。图25中的数据示出了，在退火之后的应变弛豫的程度随Si1-xGex层的厚度而增加，并且在Si1-xGex/Si界面下注入He显著增大了在退火期间发生的应变弛豫的程度，即使对于更厚的层。表I示出了不同合金成分和厚度的Si1-xGex层的数据，所述层通过He+注入和退火而得到弛豫。螺旋位错密度通常小于2×105cm-2，即使对于更厚的近似假晶的Si1-xGex层。
表I示出了注入和退火的层中的弛豫程度、表面粗糙度和螺旋位错密度。弛豫程度的不确定性是正或负2％，合金成分的不确定性是正或负0.05，以及位错数的不确定性是～20％。在应变弛豫之前通过高分辨率x射线衍射测量Si1-xGex层的厚度。通过原子力显微镜图像、以及还通过对于选定样品的平面透射电子显微镜来计数螺旋位错。
表I
 合金成分x   层厚[nm]   应变弛豫[％]   RMS粗糙度[nm]   螺旋位错密度[x10<sup>5</sup>cm<sup>-2</sup>]
  0.15   460   86   0.60   0.8a，b
  0.15   250   82   0.62   2.0<sup>a，b</sup>
  0.17   101   47   0.29   2-3<sup>a</sup>
  0.19   97   46   0.39   ＜2.0<sup>a</sup>
  0.19   170   70   0.40   ＜2.0<sup>a，b</sup>
  0.19   256   84   0.52   ＜2.0<sup>a，b</sup>
  0.19   334   90   0.79   ＜2.0<sup>a，b</sup>
  0.21   110   64   0.28   0.4<sup>a</sup>
  0.21   188   75   0.47   6.0<sup>a，b</sup>
在表I中，上标“a”指原子力显微镜，上标“b”指平面透射电子显微镜。
器件应用中可能需要比初始注入和退火的缓冲(IAB)层厚的SiGe层。因此，可以在初始注入和退火的缓冲“虚拟衬底”上外延生长与初始IAB层的合金成分相同的第二Si1-xGex层或者无应变即100％弛豫的第二Si1-yGey层，其中y＝x或y＜x。在另一可选实施例中，y＞x。通过选择Si1-yGey层的合金成分获得后者，使得第二层在平行于晶片表面的方向上的晶格参数等于部分应变弛豫初始Si1-xGex初始注入和退火的缓冲层的晶格参数。
当在第一Si1-xGex层上，例如在部分弛豫初始注入和退火的缓冲“虚拟衬底”上外延生长第二Si1-yGey层时，可能希望随后的外延层从Si1-zGez薄层开始生长，该薄层具有非常低的Ge含量，尤其是z小于0.1，优选为0＜z＜0.06。该中间层的厚度不能超过上述应变弛豫的临界厚度。
下面给出实例来说明在形成“虚拟衬底”中使用的本发明的方法以及将“虚拟衬底”用作电子结构的元件的应用，所述“虚拟衬底”即为在Si或SOI衬底上形成的薄弛豫外延Si1-xGex层。
实例1
在该实例中，通过在体Si衬底上沉积100nm厚的假晶Si0.85Ge0.15层而形成“虚拟衬底”。然后，使用约21keV的注入能量，以约1×1016cm-2的剂量将He+注入所得的结构。然后将所述结构在大约850℃下退火约1小时。退火之后HRXRD测量示出，41％的晶格失配应变得到了释放。该样品的RMS表面粗糙度为约0.29nm，以及蚀刻凹陷(TD)密度为约1×105cm-2。
实例2
本发明方法的第二实施例也是根据图6的结构完成的，其中层5和10是体Si衬底，以及层40在离子注入之前通过HRXRD测量为100nm厚的假晶Si0.85Ge0.15层。使用约21keV的注入能量，以约1×106cm-2的剂量注入He+。然后将晶片在大约850℃下退火约30分钟。所述SiGe层的约38％得到弛豫。
实例3
本发明方法的第三实施例也是根据图6的结构完成的，其中层5和10是体Si衬底，以及层40在离子注入之前通过HRXRD测量为188nm厚的假晶Si0.79Ge0.21层。在约31keV的能量下，以约0.8×106cm-2的剂量注入He+。然后将晶片在大约850℃下退火约1小时。所述SiGe层的69％得到弛豫。RMS表面粗糙度为约0.47nm，并且蚀刻凹陷(TD)密度为约2.7×105cm-2。
实例4
本发明方法的第四实施例也是根据图6的结构完成的，其中层5和10是体Si衬底，以及层40在离子注入之前通过HRXRD测量为188nm厚的假晶Si0.79Ge0.21层。在约31keV的能量下，以约1.2×106cm-2的剂量注入He+。然后将晶片在大约850℃下退火约1小时。所述SiGe层的69％得到弛豫，RMS表面粗糙度为约0.48nm，并且蚀刻凹陷(TD)密度为约0.9×105cm-2。
实例5
近似假晶层的一个实例是通过超高真空化学气相沉积(UHVCVD)生长460nm厚的Si1-xGex层，x＝0.15，所述层的86％得到弛豫，RMS表面粗糙度为0.6nm，并且螺旋位错密度0.8×105cm-2。
实例6
近似假晶层的另一实例是通过UHVCVD生长334nm厚的Si1-xGex层，x＝0.19，所述层的90％得到弛豫，RMS表面粗糙度为0.8nm，并且螺旋位错密度为小于2×105cm-2。
实例7
在Si1-xGex IAB层上生长的其中y＜x的第二Si1-yGey层的实例，是76％得到弛豫的、Si0.80Ge0.20初始注入和退火的缓冲层，其上生长有100nm的Si0.85Ge0.15。在第二层生长之后，发现初始Si0.80Ge0.20IAB层保持76％的弛豫，并且测出第二Si0.85Ge0.15层得到100％的弛豫。
实例8
在初始Si1-xGex层和第二Si1-yGey层之间使用中间层的实例，其中在256nm厚的、84％弛豫的Si0.19Ge0.81初始注入和退火的缓冲层上首先生长15nm的Si0.95Ge0.05，然后生长100nm的Si0.19Ge0.81。
尽管根据本发明的优选实施例实际示出和说明了本发明，应该理解，在不脱离本发明的精神和范围的情况下，本领域的技术人员可以在本发明的形式和细节上进行前述和其它变化。因此，本发明不局限于所描述和示出的具体形式和细节，而是落入所附权利要求书的范围中。

Claims (63)

1.一种在单晶表面上形成具有低螺旋位错密度的弛豫外延Si1-xGex层的方法，所述方法包括以下步骤：
在衬底的单晶表面上沉积近似假晶的外延Si1-xGex层；
在所述衬底中注入轻元素的离子；以及
在大于650℃的温度下对所述衬底进行退火。
2.根据权利要求1的方法，其中所述衬底是体Si衬底或绝缘体上硅衬底。
3.根据权利要求1的方法，其中所述单晶表面包括Si、Si1-xGex、Ge、Si1-yCy或Si1-x-yGexCy层。
4.根据权利要求1的方法，其中利用选自如下的高真空沉积技术沉积所述近似假晶的外延Si1-xGex层：分子束外延、化学气相沉积、等离子体增强化学气相沉积、原子层化学气相沉积、离子辅助沉积以及化学束外延。
5.根据权利要求1的方法，其中所述近似假晶的Si1-xGex层具有均匀成分，其中Ge的百分数x在从0.01到1的范围中，或者具有渐变成分，其中Ge的百分数x从在与所述单晶表面的界面上的0增加到在所述假晶层的顶部表面上的更高的x值，所述更高的x值在从0.01到1的范围中。
6.根据权利要求1的方法，还包括这样的步骤，将所述近似假晶的Si1-xGex层化学机械抛光到表面粗糙度在从0.1nm到1nm的范围中。
7.根据权利要求1的方法，其中所述近似假晶的Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
8.根据权利要求1的方法，其中所述注入的离子包括H、He、D、B、N或其混合物。
9.根据权利要求1的方法，其中所述注入的离子是He离子。
10.根据权利要求9的方法，其中以从4×1015到4×1016cm-2的范围的剂量注入所述He离子。
11.根据权利要求1的方法，其中所述注入的离子实质上集中在所述衬底中，在所述单晶表面之下，从而在所述外延层中以及在所述单晶表面与所述外延层的界面上包括最小量的注入离子。
12.根据权利要求1的方法，其中所述离子注入深度在所述单晶表面之下90nm到300nm的范围中。
13.根据权利要求1的方法，其中在无氧化环境或部分氧化环境中进行所述退火。
14.根据权利要求1的方法，其中所述弛豫外延Si1-xGex层的螺旋位错密度小于106cm-2。
15.根据权利要求1的方法，其中所述弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
16.一种在单晶表面上制备弛豫外延Si1-xGex层的方法，所述方法包括以下步骤：
在衬底的单晶表面上沉积近似假晶的外延Si1-xGex层；
在所述衬底中离子注入第一种轻元素的离子；
在所述衬底中离子注入第二种轻元素的离子；以及
在大于650℃的温度下对所述衬底进行退火。
17.根据权利要求16的方法，其中所述第一种和所述第二种注入离子包括H、He、D、B、N或其混合物。
18.根据权利要求16的方法，其中所述第一种注入离子是He离子。
19.根据权利要求18的方法，其中以从4×1015cm-2到4×1016cm-2的范围的剂量注入所述He离子。
20.根据权利要求16的方法，其中所述第二种注入离子包括H、D或B。
21.根据权利要求20的方法，其中以从4×1015cm-2到4×1016cm-2的范围的剂量注入所述第二种注入离子。
22.根据权利要求16的方法，其中所述注入的离子实质上集中在所述衬底中，在所述单晶表面之下，从而在所述外延层中以及在所述单晶表面与所述外延层的界面上包括最小量的注入离子。
23.根据权利要求16的方法，其中在相同的深度或两个不同的深度进行所述离子注入步骤。
24.根据权利要求16的方法，其中所述弛豫外延Si1-xGex层的螺旋位错密度小于106cm-2。
25.根据权利要求16的方法，其中所述弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
26.一种在单晶表面上制备弛豫外延Si1-xGex层的方法，所述方法包括以下步骤：
(a)提供具有顶部单晶表面的衬底；
(b)在所述单晶表面上沉积第一近似假晶的外延Si1-xGex层；
(c)在所述衬底中离子注入轻元素的离子；
(d)在大于650℃的温度下对所述衬底进行退火；
(e)在前一层外延层表面上沉积第二近似假晶的外延Si1-xGex层；
(f)在所述衬底中离子注入轻元素的离子；
(g)在大于650℃的温度下对所述衬底进行退火；以及
所述方法将步骤(e)-(g)进行至少一次，其中第一外延层之外的外延层不是严格假晶，并且在后续步骤中的x大于在先前步骤中的x。
27.根据权利要求26的方法，其中所述注入的离子实质上集中在所述衬底中，在所述单晶表面之下，从而在所述沉积的各层外延层中以及在所述单晶表面与所述第一外延层的界面上包括最小量的注入离子。
28.根据权利要求26的方法，其中所述离子注入深度在所述单晶表面之下90nm到300nm的范围中。
29.一种在单晶表面上制备弛豫外延Si1-xGex层的方法，所述方法包括以下步骤：
(a)提供具有顶部单晶表面的衬底；
(b)在所述单晶表面上沉积第一近似假晶的外延Si1-xGex层；
(c)在所述衬底中离子注入轻元素的离子；
(d)在大于650℃的温度下对所述衬底进行退火；
(e)在前一层外延层表面上沉积第二外延Si1-yGey层，其中y＞x；
(f)在大于650℃的温度下对所述衬底进行退火；以及
所述方法将步骤(e)-(f)进行至少一次。
30.根据权利要求29的方法，其中将步骤(e)和(f)重复至少一次。
31.根据权利要求29的方法，其中所述第一和后续的外延Si1-xGex层具有均匀成分，其中Ge的百分数x在从0.01到1的范围中。
32.根据权利要求29的方法，其中所述第一近似假晶Si1-xGex层具有渐变成分，其中Ge的百分数x从在与所述单晶表面的界面上的0增加到在所述第一近似假晶层的顶部上的更高的x值，所述更高的x值在从0.01到1的范围中。
33.根据权利要求29的方法，其中所述后续的近似假晶Si1-yGey层具有渐变成分，其中Ge的百分数y从与在所述前一假晶层的顶部上相同的值增加到在所述后续层的顶部表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
34.根据权利要求29的方法，其中所述后续的近似假晶Si1-yGey层具有渐变成分，其中Ge的百分数y初始与在所述前一近似假晶层的顶部上的值相同，然后线性增加到在所述后续近似假晶层的上表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
35.根据权利要求29的方法，还包括这样的步骤，将所述Si1-xGex化学机械抛光到表面粗糙度在从0.1nm到1nm的范围中。
36.根据权利要求29的方法，其中所述近似假晶Si1-yGey层的表面粗糙度在从0.1到1nm的范围中。
37.根据权利要求29的方法，其中所述顶部弛豫外延SiGe层的螺旋位错密度小于106cm-2。
38.根据权利要求29的方法，其中所述顶部弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
39.一种在单晶表面上制备具有低螺旋位错密度的弛豫外延Si1-xGex层的方法，所述方法包括以下步骤：
提供具有顶部单晶表面的衬底；
沉积与所述顶部单晶表面相同材料的、并包括附加的C原子的第一外延层；
沉积与所述顶部单晶表面相同材料的、并不包括附加的C原子的第二外延层；
在前一层外延层表面上沉积第三近似假晶的外延Si1-xGex层；以及
在大于650℃的温度下对形成的结构进行退火。
40.根据权利要求39的方法，其中在所述第一外延层中的C原子的浓度在1×1019cm-3到2×1021cm-3的范围中。
41.根据权利要求39的方法，其中所述第一含碳外延层的厚度在20nm和110nm之间。
42.根据权利要求39的方法，其中所述第一含碳外延层的表面粗糙度在从0.1nm到1nm的范围中。
43.根据权利要求39的方法，其中所述第二外延层的厚度在90nm和300nm之间。
44.根据权利要求39的方法，其中所述弛豫外延Si1-xGex层的螺旋位错密度小于106cm-2。
45.根据权利要求39的方法，其中所述弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
46.一种在单晶表面上制备弛豫Si1-xGex层的方法，所述方法包括以下步骤：
(a)提供具有顶部单晶表面的衬底；
(b)在所述单晶表面上沉积第一近似假晶的外延Si1-xGex层；
(c)在所述衬底中离子注入轻元素的离子；
(d)在大于650℃的温度下对所述衬底进行退火；
(e)在前一层外延层表面上沉积第二外延Si1-yGey层，其中y＝x或y＜x。
47.根据权利要求46的方法，其中所述第一和后续的外延Si1-xGex层具有均匀成分，其中Ge的百分数x在从0.01到1的范围中。
48.根据权利要求46的方法，其中所述第一近似假晶Si1-xGex层具有渐变成分，其中Ge的百分数x从在与所述单晶表面的界面上的0增加到在所述第一近似假晶层的顶部上的更高的x值，所述更高的x值在从0.01到1的范围中。
49.根据权利要求46的方法，其中所述后续的近似假晶Si1-yGey层具有渐变成分，其中Ge的百分数y从与在所述前一近似假晶层的顶部上相同的值增加到在所述后续层的顶部表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
50.根据权利要求46的方法，其中所述后续的近似假晶Si1-yGey层具有渐变成分，其中Ge的百分数y初始与在所述前一近似假晶层的顶部上的值相同，然后线性增加到在所述后续近似假晶层的上表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
51.根据权利要求46的方法，还包括这样的步骤，将所述第一近似假晶Si1-xGex层化学机械抛光到表面粗糙度在从0.1nm到1nm的范围中。
52.根据权利要求46的方法，其中所述第一近似假晶Si1-yGey层的表面粗糙度在从0.1nm到1nm的范围中。
53.根据权利要求46的方法，其中所述顶部弛豫外延SiGe层的螺旋位错密度小于106cm-2。
54.根据权利要求46的方法，其中所述顶部弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
55.一种在单晶表面上制备弛豫Si1-xGex层的方法，所述方法包括以下步骤：
(a)提供具有顶部单晶表面的衬底；
(b)在所述单晶表面上沉积第一近似假晶的外延Si1-xGex层；
(c)在所述衬底中离子注入轻元素的离子；
(d)在大于650℃的温度下对所述衬底进行退火；
(e)在前一层外延层表面上沉积第二外延Si1-yGey层，其中y＝x或y＜x。
56.根据权利要求55的方法，其中所述第一和后续的外延Si1-xGex层具有均匀成分，其中Ge的百分数x在从0.01到1的范围中。
57.根据权利要求55的方法，其中所述第一假晶Si1-xGex层具有渐变成分，其中Ge的百分数x从在与所述单晶表面的界面上的0增加到在所述第一假晶层的顶部上的更高的x值，所述更高的x值在从0.01到1的范围中。
58.根据权利要求55的方法，其中所述后续的假晶Si1-yGey层具有渐变成分，其中Ge的百分数y从与在所述前一假晶层的顶部上相同的值增加到在所述后续层的顶部表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
59.根据权利要求55的方法，其中所述后续的假晶Si1-yGey层具有渐变成分，其中Ge的百分数y初始与在所述前一近似假晶层的顶部上的值相同，然后线性增加到在所述后续近似假晶层的上表面上的更高的y值，所述更高的y值在从0.01到1的范围中。
60.根据权利要求55的方法，还包括这样的步骤，将所述Si1-xGex化学机械抛光到表面粗糙度在从0.1nm到1nm的范围中。
61.根据权利要求55的方法，其中所述假晶Si1-yGey层的表面粗糙度在从0.1nm到1nm的范围中。
62.根据权利要求55的方法，其中所述顶部弛豫外延SiGe层的螺旋位错密度小于106cm-2。
63.根据权利要求55的方法，其中所述顶部弛豫外延Si1-xGex层的表面粗糙度在从0.1nm到1nm的范围中。
CNB2003801035173A 2002-11-19 2003-11-19 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 Expired - Fee Related CN100370586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/299,880 US6855649B2 (en) 2001-06-12 2002-11-19 Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US10/299,880 2002-11-19

Publications (2)

Publication Number Publication Date
CN1711625A CN1711625A (zh) 2005-12-21
CN100370586C true CN100370586C (zh) 2008-02-20

Family

ID=32324383

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801035173A Expired - Fee Related CN100370586C (zh) 2002-11-19 2003-11-19 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层

Country Status (7)

Country Link
US (1) US6855649B2 (zh)
EP (1) EP1570511A4 (zh)
JP (1) JP5062955B2 (zh)
KR (1) KR100724509B1 (zh)
CN (1) CN100370586C (zh)
AU (1) AU2003295647A1 (zh)
WO (1) WO2004047150A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872725B (zh) * 2009-04-23 2013-01-02 台湾积体电路制造股份有限公司 半导体结构的制造方法与半导体元件
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023874A1 (en) * 2002-03-15 2004-02-05 Burgess Catherine E. Therapeutic polypeptides, nucleic acids encoding same, and methods of use
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6898362B2 (en) * 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
AU2003247513A1 (en) * 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7220656B2 (en) 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US6846720B2 (en) * 2003-06-18 2005-01-25 Agency For Science, Technology And Research Method to reduce junction leakage current in strained silicon on silicon-germanium devices
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
WO2005013326A2 (en) * 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US20050106895A1 (en) * 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Supercritical water application for oxide formation
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
WO2005059979A1 (en) * 2003-12-16 2005-06-30 Koninklijke Philips Electronics N.V. Method for forming a strained si-channel in a mosfet structure
JP4700324B2 (ja) * 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
US7737051B2 (en) * 2004-03-10 2010-06-15 Tokyo Electron Limited Silicon germanium surface layer for high-k dielectric integration
US20050274988A1 (en) * 2004-06-01 2005-12-15 Hong Sungkwon C Imager with reflector mirrors
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
JP4296276B2 (ja) * 2004-07-14 2009-07-15 国立大学法人名古屋大学 エピタキシャル成長用基材の製造方法
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
JP4757519B2 (ja) * 2005-03-25 2011-08-24 株式会社Ｓｕｍｃｏ 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
CN101326646B (zh) * 2005-11-01 2011-03-16 麻省理工学院 单片集成的半导体材料和器件
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
WO2007067589A2 (en) * 2005-12-05 2007-06-14 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
DE102006004870A1 (de) 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US7485544B2 (en) * 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US7560312B2 (en) * 2006-08-07 2009-07-14 International Business Machines Corporation Void formation for semiconductor junction capacitance reduction
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
CN101916741B (zh) * 2010-07-09 2011-12-14 中国科学院上海微系统与信息技术研究所 一种绝缘体上应变硅制备方法
CN103065931B (zh) * 2011-10-24 2015-09-23 中国科学院上海微系统与信息技术研究所 一种制备半导体弛豫、应变材料并使其层转移的方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
CN102723339B (zh) * 2012-07-16 2015-07-01 西安电子科技大学 SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9691860B2 (en) * 2014-05-02 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming defect-free SRB onto lattice-mismatched substrates and defect-free fins on insulators
US9368604B1 (en) * 2015-03-16 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of removing threading dislocation defect from a fin feature of III-V group semiconductor material
US9570298B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Localized elastic strain relaxed buffer
JP6493197B2 (ja) * 2015-12-18 2019-04-03 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same
JP6890802B2 (ja) * 2016-07-15 2021-06-18 国立大学法人東京農工大学 半導体積層膜の製造方法、および半導体積層膜
CN111128699B (zh) * 2019-11-20 2022-05-13 济南晶正电子科技有限公司 一种复合单晶压电衬底薄膜及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US6313016B1 (en) * 1998-12-22 2001-11-06 Daimlerchrysler Ag Method for producing epitaxial silicon germanium layers
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
WO2001099169A2 (en) * 2000-06-22 2001-12-27 Massachusetts Institute Of Technology Etch stop layer system for sige devices
US20020017642A1 (en) * 2000-08-01 2002-02-14 Mitsubishi Materials Corporation Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor
US20020028531A1 (en) * 2000-09-05 2002-03-07 Wang Kang L. Relaxed sige films by surfactant mediation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US6251720B1 (en) * 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US5908313A (en) * 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
JP4289864B2 (ja) * 2002-10-22 2009-07-01 シャープ株式会社 半導体装置及び半導体装置製造方法
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5759898A (en) * 1993-10-29 1998-06-02 International Business Machines Corporation Production of substrate for tensilely strained semiconductor
US6313016B1 (en) * 1998-12-22 2001-11-06 Daimlerchrysler Ag Method for producing epitaxial silicon germanium layers
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
WO2001099169A2 (en) * 2000-06-22 2001-12-27 Massachusetts Institute Of Technology Etch stop layer system for sige devices
US20020017642A1 (en) * 2000-08-01 2002-02-14 Mitsubishi Materials Corporation Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor
CN1336684A (zh) * 2000-08-01 2002-02-20 三菱麻铁里亚尔株式会社 半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法
US20020028531A1 (en) * 2000-09-05 2002-03-07 Wang Kang L. Relaxed sige films by surfactant mediation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872725B (zh) * 2009-04-23 2013-01-02 台湾积体电路制造股份有限公司 半导体结构的制造方法与半导体元件
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
US9865462B2 (en) 2016-02-08 2018-01-09 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions

Also Published As

Publication number Publication date
JP2006506821A (ja) 2006-02-23
CN1711625A (zh) 2005-12-21
EP1570511A2 (en) 2005-09-07
KR100724509B1 (ko) 2007-06-04
JP5062955B2 (ja) 2012-10-31
WO2004047150A2 (en) 2004-06-03
US20030218189A1 (en) 2003-11-27
US6855649B2 (en) 2005-02-15
EP1570511A4 (en) 2009-06-10
AU2003295647A1 (en) 2004-06-15
WO2004047150A3 (en) 2004-06-24
AU2003295647A8 (en) 2004-06-15
KR20050074980A (ko) 2005-07-19

Similar Documents

Publication Publication Date Title
CN100370586C (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
US6593625B2 (en) Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP5639248B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
US6833332B2 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US9337026B2 (en) Graphene growth on a carbon-containing semiconductor layer
WO2002050345A3 (en) Semiconductor compliant substrate having a graded monocrystalline layer
US5562770A (en) Semiconductor manufacturing process for low dislocation defects
JP2005510081A (ja) 低エネルギープラズマ強化化学蒸着法による高移動度のシリコンゲルマニウム構造体の製造方法
Irisawa et al. Channel width dependence of mobility in Ge channel modulation-doped structures
Ismail et al. Si/SiGe quantum wells: fundamentals to technology
Caymax et al. Non-selective thin SiGe strain-relaxed buffer layers: Growth and carbon-induced relaxation
Chen et al. Growth of high-quality relaxed SiGe films with an intermediate Si layer for strained Si n-MOSFETs
Rosenblad et al. Low Energy Plasma Enhanced Chemical Vapour Deposition-Plasma Enhanced Deposition of Epitaxial Si and Sige

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20191119