JP4296276B2 - エピタキシャル成長用基材の製造方法 - Google Patents
エピタキシャル成長用基材の製造方法 Download PDFInfo
- Publication number
- JP4296276B2 JP4296276B2 JP2004207782A JP2004207782A JP4296276B2 JP 4296276 B2 JP4296276 B2 JP 4296276B2 JP 2004207782 A JP2004207782 A JP 2004207782A JP 2004207782 A JP2004207782 A JP 2004207782A JP 4296276 B2 JP4296276 B2 JP 4296276B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- substrate
- germanium
- germanium film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
(実施例1−1)
図1の模式構成図に示される本実施例の多層膜構造体は、エピタキシャル成長用基材10と、このエピタキシャル成長用基材10上に形成されたシリコン膜20とから構成されている。また、このエピタキシャル成長用基材10は、シリコン含有基材としてのシリコン基板1と、このシリコン基板1上に形成された膜厚70nmのシリコンゲルマニウム膜2とから構成されている。そして、シリコン基板1とシリコンゲルマニウム膜2との界面には、90°転位の転位線により構成されたネットワーク状構造物3が設けられている。なお、このシリコンゲルマニウム膜2におけるシリコンとゲルマニウムとの組成比は、Si:Ge=7:3である。
シリコン(001)基板1を準備し、このシリコン基板1の温度を200℃に保ち、MBE法を用いてエピタキシャル成長させることにより、シリコン基板1上に膜厚35nmのゲルマニウム膜4を形成した(図2(a)参照)。
次いで、シリコン基板1を700℃で10分間保持して低温域で熱処理し、これによりシリコン基板1とゲルマニウム膜4との界面に90°転位のネットワーク状構造物3を形成して、ゲルマニウム膜4を歪み緩和させた(図2(b)参照)。
さらに、シリコン基板1を300℃に保ち、MBE法を用いてエピタキシャル成長させることにより、ゲルマニウム膜4上に膜厚17nmのシリコン被膜5を形成して多層体とした(図2(c)参照)。
最後に、上記多層体を950℃の高温域で2分間熱処理し、ゲルマニウム膜4とシリコン基板1及びシリコン被膜5との間で、シリコン原子及びゲルマニウム原子を相互に固相拡散させて、歪み緩和したシリコンゲルマニウム膜2を形成した(図2(d)参照)。
前記実施例1−1における高温域熱処理工程で、加熱温度を1000℃に変更すること以外は、前記実施例1−1と同様である。
前記実施例1−1における高温域熱処理工程で、加熱温度を1100℃に変更すること以外は、前記実施例1−1と同様である。
(実施例2−1)
本実施例の多層膜構造体は、Si被膜形成工程で、室温にて、MBE法を用いてアモルファス状のシリコン層を成長させることにより、ゲルマニウム膜4上に膜厚17nmのアモルファス状のシリコン被膜5を形成すること以外は、前記実施例1−1と同様の方法により製造したもので、前記実施例1−1と同様の構成である。
本実施例の多層膜構造体は、Si被膜形成工程で、室温にて、MBE法を用いてアモルファス状のシリコン層をゲルマニウム膜4上に成長させることにより、ゲルマニウム膜4上に膜厚17nmのアモルファス状のシリコン被膜5を形成すること以外は、前記実施例1−2と同様の方法により製造したもので、前記実施例1−2と同様の構成である。
本実施例の多層膜構造体は、Si被膜形成工程で、室温にて、MBE法を用いてアモルファス状のシリコン層をゲルマニウム膜4上に成長させることにより、ゲルマニウム膜4上に膜厚17nmのアモルファス状のシリコン被膜5を形成すること以外は、前記実施例1−3と同様の方法により製造したもので、前記実施例1−3と同様の構成である。
(実施例3−1)
本実施例の多層膜構造体は、基本的には前記実施例1−1と同様の構成である。
前記実施例1−1と同様のシリコン(001)基板1を準備し、このシリコン基板1の温度を200℃に保ち、MBE法を用いてエピタキシャル成長させることにより、シリコン基板1上に膜厚35nmのゲルマニウム膜4を形成した(図3(a)参照)。
次いで、室温にて、MBE法を用いてアモルファス状のシリコン層をゲルマニウム膜4上に成長させることにより、ゲルマニウム膜4上に膜厚17nmのアモルファス状のシリコン被膜5を形成して、多層体とした(図3(b)参照)。
最後に、上記多層体を950℃の高温域で2分間熱処理し、これによりシリコン基板1とゲルマニウム膜4との界面に90°転位のネットワーク状構造物3を形成すると同時に、シリコン基板1及びシリコン被膜5とゲルマニウム膜4との間でシリコン原子及びゲルマニウム原子を相互に固相拡散させて、歪み緩和したシリコンゲルマニウム膜(シリコンゲルマニウム混晶膜)2をシリコン基板1上に形成した(図3(c)参照)。
前記実施例3−1における高温域熱処理工程で、加熱温度を1000℃に変更すること以外は、前記実施例3−1と同様である。
前記実施例3−1における高温域熱処理工程で、加熱温度を1100℃に変更すること以外は、前記実施例3−1と同様である。
<第1SiGe膜形成工程>
前記実施例1−1と同様のシリコン(001)基板を準備し、このシリコン基板の温度を400℃に保ち、MBE法を用いてエピタキシャル成長させることにより、シリコン基板上に膜厚25nmの第1シリコンゲルマニウム膜を形成した。なお、この第1シリコンゲルマニウム膜におけるシリコンとゲルマニウムとの組成比は、Si:Ge=7:3とした。
次いで、シリコン基板の温度を400℃に保ち、MBE法を用いてシリコン層をエピタキシャル成長させることにより、第1シリコンゲルマニウム膜上に膜厚5nmのシリコン被膜を形成した。
さらに、シリコン基板を600℃で5分間保持して低温域で熱処理し、これによりシリコン基板と第1シリコンゲルマニウム膜との界面に60°転位のネットワーク状構造物を形成して、第1シリコンゲルマニウム膜を歪み緩和させた。
最後に、シリコン基板を600℃に保ち、MBE法を用いてエピタキシャル成長させることにより、シリコン被膜上に膜厚100nmの第2シリコンゲルマニウム膜を形成した。なお、この第2シリコンゲルマニウム膜におけるシリコンとゲルマニウムとの組成比は、Si:Ge=7:3とした。
<平面透過電子顕微鏡像による評価>
高温域熱処理工程の加熱温度を1000℃とした前記第3実施例の実施例3−2において、得られたエピタキシャル成長用基材10の平面透過電子顕微鏡像を図4(a)に示す。
高温域熱処理工程の加熱温度を1000℃とした前記第3実施例の実施例3−2において、得られたエピタキシャル成長用基材10の断面透過電子顕微鏡像を図5(a)に示す。
高温域熱処理工程の加熱温度を1100℃とした前記第3実施例の実施例3−3で得られたエピタキシャル成長用基材10について、エックス線回折法を用いて、逆格子空間2次元マップを調べた結果を図6(a)に示す。
前記第1実施例の実施例1−1〜1−3、前記第2実施例の実施例2−1〜2−3及び前記第3実施例の実施例3−1〜3−3でそれぞれ得られたエピタキシャル成長用基材について、原子間力顕微鏡を用いてシリコンゲルマニウム膜2の表面粗さを測定した。その結果として、表面粗さの熱処理温度依存性を図7に示す。
前記第1実施形態1の実施例1−1における低温域熱処理工程後に得られた試料について、平面透過電子顕微鏡像及び断面透過電子顕微鏡像を図8(a)及び(b)にそれぞれ示す。
<Ge界面層形成工程>
前記実施例1−1と同様のシリコン(001)基板を準備し、このシリコン基板の温度を200℃に保ち、MBE法を用いてエピタキシャル成長させることにより、シリコン基板上に膜厚2.5nmのゲルマニウム界面層を形成した。
次いで、前記シリコン基板を同温度に保持した状態において、前記ゲルマニウム界面層上にMBE法によってシリコンゲルマニウム中間層を厚さ5nmで形成した。なお、このシリコンゲルマニウム中間層におけるシリコンとゲルマニウムとの組成比は、Si:Ge=7:3とした。
さらに、前記シリコン基板を400℃にまで加熱し、MBE法を用いることによって前記シリコンゲルマニウム中間層上にシリコンゲルマニウム膜を厚さ65nmで形成した。なお、このシリコンゲルマニウム膜におけるシリコンとゲルマニウムとの組成比は、Si:Ge=7:3とした。
さらに、前記シリコン基板を400℃に維持したまま、MBE法を用いることによって前記シリコンゲルマニウム膜上にシリコン被膜を厚さ5nmで形成し、多層体とした。
最後に、上記多層体に対して700℃、10分間の熱処理を施して、エピタキシャル成長用基材を完成した。
3…90°転位のネットワーク状構造物
4…ゲルマニウム膜 5…シリコン被膜
10…エピタキシャル成長用基材 20…シリコン膜
Claims (6)
- シリコン含有基材と該シリコン含有基材上に層状に形成されたシリコンゲルマニウム膜とを備えたエピタキシャル成長用基材の製造方法であって、
前記シリコン含有基材上にゲルマニウム膜を層状に形成するGe膜形成工程と、
前記ゲルマニウム膜が形成された前記シリコン含有基材を600〜800℃の低温域で熱処理する低温域熱処理工程と、
前記ゲルマニウム膜が形成された前記シリコン含有基材を800〜1300℃の高温域で熱処理する高温域熱処理工程とを備え、
前記低温域熱処理工程で、前記シリコン含有基材と前記ゲルマニウム膜との界面近傍に、連続的に伸びる90°転位の転位線により構成されたネットワーク状構造物を形成し、かつ、
前記高温域熱処理工程で、前記シリコン含有基材と前記ゲルマニウム膜との間でシリコン原子及びゲルマニウム原子を相互拡散させることにより両該原子同士を混合させて前記シリコンゲルマニウム膜を形成することを特徴とするエピタキシャル成長用基材の製造方法。 - 前記シリコン含有基材上に形成された前記ゲルマニウム膜上にさらにシリコン被膜を層状に形成するSi被膜形成工程をさらに備え、
前記高温域熱処理工程で、前記シリコン被膜と前記ゲルマニウム膜との間でもシリコン原子及びゲルマニウム原子を相互拡散させることを特徴とする請求項1記載のエピタキシャル成長用基材の製造方法。 - 前記Ge膜形成工程で、前記ゲルマニウム膜の膜厚を10〜500nmにすることを特徴とする請求項1又は2記載のエピタキシャル成長用基材の製造方法。
- シリコン含有基材と該シリコン含有基材上に層状に形成されたシリコンゲルマニウム膜とを備えたエピタキシャル成長用基材の製造方法であって、
前記シリコン含有基材上にゲルマニウム膜を層状に形成するGe膜形成工程と、
前記ゲルマニウム膜が形成された前記シリコン含有基材を800〜1300℃の高温域で熱処理する高温域熱処理工程とを備え、
前記高温域熱処理工程で、前記シリコン含有基材と前記ゲルマニウム膜との界面近傍に、連続的に伸びる90°転位の転位線により構成されたネットワーク状構造物を形成するとともに、該シリコン含有基材と該ゲルマニウム膜との間でシリコン原子及びゲルマニウム原子を相互拡散させることにより両該原子同士を混合させて前記シリコンゲルマニウム膜を形成することを特徴とするエピタキシャル成長用基材の製造方法。 - 前記シリコン含有基材上に形成された前記ゲルマニウム膜上にさらにシリコン被膜を層状に形成するSi被膜形成工程をさらに備え、
前記高温域熱処理工程で、前記シリコン被膜と前記ゲルマニウム膜との間でもシリコン原子及びゲルマニウム原子を相互拡散させることを特徴とする請求項4記載のエピタキシャル成長用基材の製造方法。 - 前記Ge膜形成工程で、前記ゲルマニウム膜の膜厚を10〜500nmにすることを特徴とする請求項4又は5記載のエピタキシャル成長用基材の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207782A JP4296276B2 (ja) | 2004-07-14 | 2004-07-14 | エピタキシャル成長用基材の製造方法 |
US11/088,766 US20060011916A1 (en) | 2004-07-14 | 2005-03-25 | Substrate for epitaxial growth, process for producing the same, and multi-layered film structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207782A JP4296276B2 (ja) | 2004-07-14 | 2004-07-14 | エピタキシャル成長用基材の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032575A JP2006032575A (ja) | 2006-02-02 |
JP4296276B2 true JP4296276B2 (ja) | 2009-07-15 |
Family
ID=35598533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004207782A Active JP4296276B2 (ja) | 2004-07-14 | 2004-07-14 | エピタキシャル成長用基材の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060011916A1 (ja) |
JP (1) | JP4296276B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9653639B2 (en) * | 2012-02-07 | 2017-05-16 | Apic Corporation | Laser using locally strained germanium on silicon for opto-electronic applications |
US10176991B1 (en) * | 2017-07-06 | 2019-01-08 | Wisconsin Alumni Research Foundation | High-quality, single-crystalline silicon-germanium films |
TWI768957B (zh) * | 2021-06-08 | 2022-06-21 | 合晶科技股份有限公司 | 複合基板及其製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003520444A (ja) * | 2000-01-20 | 2003-07-02 | アンバーウェーブ システムズ コーポレイション | 高温成長を不要とする低貫通転位密度格子不整合エピ層 |
US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
JP3851950B2 (ja) * | 2002-11-19 | 2006-11-29 | 国立大学法人名古屋大学 | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ |
-
2004
- 2004-07-14 JP JP2004207782A patent/JP4296276B2/ja active Active
-
2005
- 2005-03-25 US US11/088,766 patent/US20060011916A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060011916A1 (en) | 2006-01-19 |
JP2006032575A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7364955B2 (en) | Methods of manufacturing semiconductor devices having single crystalline silicon layers | |
DE60033829T2 (de) | SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE | |
JP3884203B2 (ja) | 半導体装置の製造方法 | |
JP2003031495A (ja) | 半導体装置用基板の製造方法および半導体装置の製造方法 | |
JP3599290B2 (ja) | 半導体装置 | |
US20060113596A1 (en) | Single crystal substrate and method of fabricating the same | |
CN105684132A (zh) | 缓和应力的无定形SiO2中间层 | |
CN107407007A (zh) | SiC外延晶片、SiC外延晶片的制造方法 | |
US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
Miyao et al. | Low‐temperature SOI (Si‐on‐insulator) formation by lateral solid‐phase epitaxy | |
JP4296276B2 (ja) | エピタキシャル成長用基材の製造方法 | |
DE112017005034T5 (de) | Siliziumkarbid-epitaxiesubstrat und verfahren zur herstellung einer siliziumkarbid-halbleitervorrichtung | |
EP2332168B1 (en) | Dislocation engineering using a scanned laser | |
JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
TW200524146A (en) | Semiconductor substrate and method for production thereof | |
JP3851950B2 (ja) | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ | |
KR101329352B1 (ko) | 반도체 장치의 제조방법 | |
TWI313307B (ja) | ||
JP5156950B2 (ja) | 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体 | |
KR20020021386A (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
US7566602B2 (en) | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers | |
JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
KR101024080B1 (ko) | 단결정 실리콘 나노와이어를 템플레이트로 이용한 다결정실리콘 박막과 다결정 실리콘 박막 트랜지스터의 제조방법 | |
JP4585464B2 (ja) | 半導体装置の製造方法 | |
JP2005038964A (ja) | 半導体ウェーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4296276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |